[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5590814B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5590814B2
JP5590814B2 JP2009082236A JP2009082236A JP5590814B2 JP 5590814 B2 JP5590814 B2 JP 5590814B2 JP 2009082236 A JP2009082236 A JP 2009082236A JP 2009082236 A JP2009082236 A JP 2009082236A JP 5590814 B2 JP5590814 B2 JP 5590814B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring
wiring board
hollow portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009082236A
Other languages
English (en)
Other versions
JP2010238731A (ja
Inventor
薫 園部
英宏 竹嶋
信衛 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2009082236A priority Critical patent/JP5590814B2/ja
Priority to US12/717,724 priority patent/US8253258B2/en
Publication of JP2010238731A publication Critical patent/JP2010238731A/ja
Application granted granted Critical
Publication of JP5590814B2 publication Critical patent/JP5590814B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体チップが基板上に搭載されて構成される半導体装置及びその製造方法に関する。
従来のＢＧＡ（Ball Grid Array）構造の半導体装置としては、例えば特許文献１に記載された構成が知られている。このＢＧＡ構造の半導体装置は、配線基板を有している。配線基板の一面には、所定の回路が形成され、複数の電極パッドが形成された半導体チップが搭載されている。また、配線基板の他面には、半導体チップ上の電極パッドに対応して、複数の外部端子が格子状に配置されている。そして、半導体チップ上の電極パッドと、電極パッドに対応する外部端子とは、配線基板の配線等を介して電気的に接続されている。配線基板の一面上には、少なくとも半導体チップ、及び半導体チップと配線基板との電気的接続部を覆うように封止部が形成されている。
このような従来のＢＧＡ構造の半導体装置は、例えばＭＡＰ（Mold Array Process）方式を用いて、配線基板上に配置された複数の半導体チップが一括して封止されて製造される。
従来のＢＧＡ構造の半導体装置は、配線基板上に、半導体チップがＤＡＦ（Die Attach Film）や接着材等を用いて接着固定されている。そして、半導体装置は、リフロー工程において、配線基板の外部端子を構成するボールが溶融され、実装基板に接合されて実装されている。半導体装置は、半導体チップや配線基板などの熱膨張係数が異なる複数種類の材料が接着固定されて構成されているので、リフロー工程における半導体装置の温度上昇に伴って、半導体装置全体に反りが発生してしまう。その結果、実装基板に接合された外部端子に応力が加わってしまう。この応力によって、外部端子の破断や、実装基板から外部端子が剥離する等の現象が起こる。このため、半導体装置と実装基板との電気的な接続状態が損なわれて、半導体装置の信頼性が低下してしまうおそれがある。
この対策として、例えば特許文献２には、半導体チップと配線基板との間で生じる応力を緩和するために、半導体チップと配線基板との間に弾性部材（エラストマ）を介在させる構造が提案されている。
また、特許文献３には、半導体装置にパッケージクラックが生じるのを防ぐための構造が開示されている。この半導体装置は、配線及び貫通孔が形成されたボンディングシートを有する基板に、ダイボンドフィルムを介して半導体チップが搭載され、ダイボンドフィルムとボンディングシートとの間に、貫通孔とつながった空隙が形成されている。
特開２００１−０４４２２９号公報 特開平１１−０８７４１４号公報 特開平１０−１８９８２０号公報
しかしながら、上述の特許文献２に記載の構成で用いられる、弾性部材としてのエラストマは、非常に高価な材料であり、半導体装置の製造コストの増加を招いてしまう問題がある。
また、上述の特許文献３に記載の構成では、半導体チップが基板上に直接固着されているので、半導体チップと基板との熱膨張係数の差に起因する応力が発生してしまう。このため、この構成は、上述したように、リフロー工程において外部端子である半田ボールの破損を招き、半導体装置の信頼性が低下するおそれがある。
また、特許文献３に記載の構成では、半導体チップの裏面全面にダイボンドフィルムが設けられている。このため、ダイボンドフィルムと半導体チップとの間にボイドが発生した場合には、半田ボールのリフロー工程を行ったときにパッケージクラックが発生するおそれがある。さらに、この構成では、ダイボンドフィルムを用いているので、半導体装置の製造コストの増加につながるおそれがある。
また、特許文献３に記載の構成では、基板を構成するボンディングシート上に積層された配線金属だけに半導体チップが接合されている。このため、この構成では、リフロー工程における熱履歴、または温度サイクルによって、配線金属に集中して応力が加わるので、配線金属が断線するおそれもある。
本発明は、上述した課題を解決しようとするものである。
本発明の半導体装置の一態様によれば、一面に電極パッドが形成された半導体チップと、半導体チップの他面側が一面側に配置された、配線を有する配線基板と、半導体チップの電極パッドと配線基板の配線とを電気的に接続する接続部材と、配線基板の他面に配置され、接続部材及び配線を介して電極パッドに電気的に接続される外部端子と、半導体チップの他面と配線基板の一面との間に中空部を形成するように、半導体チップを配線基板の一面側に固定する固定部材と、を備える。配線基板は、中空部に連通された貫通孔を有する。中空部は、半導体チップの前記他面に平行な方向の大きさが、半導体チップの前記他面の大きさ以上である。
以上のように構成した本発明に係る半導体装置は、半導体チップの他面と配線基板の一面との間に中空部が設けられたことで、半導体チップの他面と配線基板の一面との接着面積が減らされ、半導体チップと配線基板との間で熱膨張係数が異なることに起因する、ソリの発生が抑えられる。また、中空部に、配線基板の貫通孔が連通されているので、半導体装置の実装時に、半導体装置の温度上昇によって中空部内の空気が膨張した場合であっても、貫通孔を通して、膨張した空気を配線基板の外部に逃がすことが可能になる。このため、中空部内の空気の膨張によってパッケージクラックが発生するのが抑えられる。これらによって、半導体装置の信頼性が向上する。
上述したように本発明によれば、半導体装置の信頼性を向上することができる。
第１の実施例の半導体装置を示す断面図である。 第１の実施例の半導体装置における中空部及び貫通孔を説明するための断面図である。 第１の実施例の半導体装置の製造方法を説明するための平面図である。 第１の実施例の半導体装置の製造方法を説明するための断面図である。 第１の実施例の半導体装置の製造方法におけるワイヤボンディング工程を示す平面図である。 第１の実施例の半導体装置の製造方法における樹脂封止工程を示す平面図である。 第１の実施例の半導体装置の他の構成を示す断面図である。 第１の実施例の半導体装置の更に他の構成を示す断面図である。 第２の実施例の半導体装置を示す断面図である。 第２の実施例の半導体装置の製造方法を説明するための断面図である。 第３の実施例の半導体装置を示す断面図である。 第３の実施例の半導体装置の製造方法を説明するための断面図である。 第３の実施例の半導体装置の他の構成を示す断面図である。 第３の実施例の半導体装置の更に他の構成を示す断面図である。 第３の実施例の半導体装置の更に他の構成を示す断面図である。 第３の実施例の半導体装置の更に他の構成を示す断面図である。 配線基板の貫通孔の構成例を示す断面図である。
以下、本発明の具体的な実施の形態について、図面を参照して説明する。
（第１の実施例）
図１及び図２は、第１の実施例の半導体装置の構造を示す断面図である。第１の実施例の半導体装置は、例えばＢＧＡ構造の半導体装置である。
図１及び図２に示すように、第１の実施例の半導体装置１は、略四角形の板状に形成された半導体チップ６を有している。半導体チップ６の一面としての一方の主面（以下、表面と称する）には、所定の回路が形成されている。また、半導体チップ６の、例えば表面側の外周部には、複数の電極パッド７が形成されている。また、図示しないが、電極パッド７を除く、半導体チップ６の表面上には、絶縁性を有する保護膜が形成されており、保護膜によって半導体チップ６の回路形成面が保護されている。
また、半導体チップ６の他面としての他方の主面（以下、裏面と称する）側の下方には、導電手段としての所定の配線９が形成された配線基板８が配置されている。配線基板８としては、略四角形の板状に形成された、例えばガラスエポキシ等の絶縁材料からなるラミネート基板が用いられている。配線基板８は、一面としての一方の主面（以下、表面と称する）に半導体チップ搭載部が形成されている。この半導体チップ搭載部の外周領域には、配線基板８に搭載される半導体チップ６の電極パッド７に対応する、接続部としての複数の接続パッド１０が形成されている。配線基板８の他面としての他方の主面（以下、裏面と称する）には、複数のランド部１１が形成されている。
半導体チップ６の電極パッド７と、電極パッド７に対応する配線基板８の接続パッド１０とは、例えばＡｕ等の導電性材料からなる接続部材としてのワイヤ１２を介して接続されている。これにより、半導体チップ６の電極パッド７と、電極パッド７に対応するランド部１１とが、配線基板８の配線９を介して電気的に接続されている。
配線基板８の表面上には、エポキシ樹脂等の熱硬化性樹脂からなる固定部材としての封止部１３が形成されている。封止部１３は、少なくとも半導体チップ６の表面と、配線基板８と半導体チップ６とを電気的に接続するワイヤ１２とをそれぞれ覆うように形成されている。封止部１３は、後述するＭＡＰ方式によって形成されているので、配線基板８の側面と封止部１３の側面とが同一平面上に位置するように形成されている。
また、半導体チップ６の裏面と配線基板８の表面との間には、中空部１４が設けられている。したがって、配線基板８の表面は、中空部１４を挟んで、半導体チップ６の裏面に対して離間して対向されている。この中空部１４は、半導体チップ６と配線基板８との間で生じる応力を緩和するための応力緩和層の役割を果たしている。つまり、半導体装置１は、中空部１４を有することで、半導体チップ６または配線基板８に生じた応力が、半導体チップ６の裏面を介して伝達されることを実効的に防ぐように構成されている。
中空部１４は、図２に示すように、例えば半導体チップ６の裏面に隣接する位置に配置されており、半導体チップ６の裏面の大きさ、すなわち裏面の面積以上の大きさに形成されるのが望ましい。この構成によれば、中空部１４によって半導体チップ６の裏面の全域と配線基板８の表面とが離間されるので、例えば実装時のリフロー工程で半導体装置１の温度が上昇したときに、半導体チップ６と配線基板８との間で生じる応力を緩和する効果が大きくなる。
さらに、配線基板８の半導体チップ搭載部の領域内には、貫通孔１５が形成されている。貫通孔１５は、例えば半導体チップ搭載部の中央領域の１ヶ所に設けられ、中空部１４と連通されている。言い換えれば、中空部１４は、貫通孔１５を介して配線基板８の裏面まで連続するように形成されている。このように中空部１４に貫通孔１５が連通されていることによって、半導体装置１の温度が上昇し、中空部１４内の空気が膨張した場合であっても、中空部１４内の空気が貫通孔１５から外部に円滑に排出される。このため、半導体装置１にパッケージクラックが生じることを防止できる。
なお、貫通孔１５は、中空部１４と連通されるように構成されていれば良く、配線基板８の他の位置に設けられていても良い。また、複数の貫通孔１５が設けられる構成にされても良い。また、貫通孔１５は、孔径の大きさや、開口部等の形状が、必要に応じてどのように構成されても良い。ただし、貫通孔１５から中空部１４内へ異物が入るおそれがあるので、貫通孔１５は、開口面積が比較的小さい構成や、深さ方向の途中で屈曲された構成の方が、中空部１４内への異物の侵入を抑える効果が得られる。また、中空部１４内への異物の侵入を抑えるために、貫通孔１５の、配線基板８の裏面側の開口部に、通気性を有するシート部材が設けられる構成が採られても良い。
さらに、配線基板８の裏面側には、複数のランド部１１が格子状に配列されているので、貫通孔１５は、配線基板８の中央領域、例えば半導体チップ搭載部の中心部に配置される構成の方が、配線９の引き回しの妨げにならず、配線基板８に多数の接続パッド１０を配置する上で有利になる。
また、配線基板８のランド部１１には、複数の外部端子１７が形成されている。外部端子１７は、例えば半田等の導電性材料からなるボールを、フラックスを介してランド部１１に搭載し、ボール付けリフローを行うことでボールが溶融され、ボールによってランド部１１に外部端子１７が形成される。
また、図１に示すように、配線基板８の表面には、接着部材１８が、中空部１４内における貫通孔１５を除く領域に設けられている。接着部材１８としては、例えば１６０℃程度までの温度で所定の接着力が保たれており、２００℃以上の温度で溶融または熱収縮する材料が用いられている。接着部材１８としては、例えば、所望の特性が得られるようにエポキシ系樹脂を配合した環状オレフィン系樹脂からなるフィルム材が用いられている。封止部１３の形成後に接着部材１８を２００℃以上に加熱することで、接着部材１８が熱収縮することによって中空部１４が形成される。
以上のように構成された半導体装置１は、実装時のリフロー工程で外部端子１７が溶融され、図２に示すように、複数の外部端子１７が、実装基板１９の複数のランド部２０にそれぞれ接続されて実装される。
このように、本実施例の半導体装置は、表面（一面）に電極パッド７が形成された半導体チップ６と、半導体チップ６の裏面（他面）側が一面（表面）側に配置された、配線９を有する配線基板８と、半導体チップ６の電極パッド７と配線基板８の配線９とを電気的に接続するワイヤ１２（接続部材）と、配線基板８の裏面（他面）に配置され、ワイヤ１２（接続部材）及び配線９を介して電極パッド７に電気的に接続される外部端子１７と、半導体チップ６の裏面（他面）と配線基板８の表面（一面）との間に中空部１４を形成するように、半導体チップ６を配線基板８の表面（一面）側に固定する封止部１３（固定部材）と、を備える。また、配線基板８は、中空部１４に連通された貫通孔１５を有する。
この構成によって、半導体チップ６の裏面と配線基板８の表面との接着面積が小さくなり、半導体チップ６の熱膨張係数と配線基板８の熱膨張係数との違いによってソリが発生するのを抑制できる。また、中空部１４には、配線基板８の貫通孔１５が連通されて構成されている。このため、ボール付けリフロー工程や実装時のリフロー工程で半導体装置１の温度上昇に伴って中空部１４内の空気が膨張した場合には、膨張した空気を貫通孔１５から配線基板８の外部に逃がすことができ、半導体装置１にパッケージクラックが発生するのを抑制できる。
以上の構成によって、半導体装置１の信頼性を向上することができる。また、本実施例は、エラストマのような高価な材料を用いていないので、比較的安価に、半導体チップ６と配線基板８との間で生じる応力を緩和することができる。
（第１の実施例の半導体装置の製造方法）
次に、図３を参照して、第１の実施例の半導体装置の製造方法について説明する。
まず、半導体装置の製造方法で用いられる半導体ウエハとしては、例えば単結晶引き上げ法によって形成されたシリコンのインゴットをスライスして得られる円盤状の基板の表面に、拡散等の工程を経て、所望の回路及び電極パッド７が形成されたものが準備される。
半導体ウエハは、図示しないが、ダイシング工程に移行される。ダイシング工程では、紫外線（ＵＶ）を照射することで粘着力が低下する特性を有する粘着材が設けられたＵＶテープに貼着固定される。この状態で、半導体ウエハは、高速回転するダイシングブレードによって、隣接する半導体チップ６間に位置するダイシングエリアが回転研削され、切断される。切断後、ＵＶテープにＵＶを照射し、ＵＶテープの粘着力が弱まった状態でＵＶテープの下方から半導体チップ６を突き上げて、ＵＶテープから半導体チップ６を剥離させ、半導体チップ６を拾い上げる。これにより、表面に複数の電極パッド７が形成された半導体チップ６が得られる。
また、本実施例に用いられる配線基板８は、ＭＡＰ方式で処理されるものであり、単位パターンは以下の通り構成される。
配線基板８の単位パターンの構成、すなわち半導体装置１を構成する１つの配線基板８は、例えば略四角形をなしている。配線基板８の表面の略中央領域には、半導体チップ搭載部が形成されている。半導体チップ搭載部の外周部には、複数の接続パッド１０が配置されている。接続パッド１０は、配線基板８に搭載される半導体チップ６の電極パッド７に対応して形成されている。また、配線基板８の裏面には、半導体チップ６の電極パッド７に対応し、接続パッド１０と配線９を介して電気的に接続された複数のランド部１１が配置されている。ランド部１１は、例えば所定の間隔で格子状に配置されている。また、配線基板８の半導体チップ搭載部の略中央には、表面から裏面に貫通する貫通孔１５が設けられている。
特に限定されないが、図３に示す基板の構成では、配線基板８の単位パターンが、６行１２列であるマトリクス状に配置されている。したがって、図３に示すように、基板には、１つの単位パターンを有する製品形成領域２１が複数配列されている。複数の製品形成領域２１が配列された基板の外周側には、所定の幅をもって枠部２２が形成されている。枠部２２には、複数のガイド孔２３が設けられており、ガイド孔２３によって基板の搬送や位置決めが可能に構成されている。各単位パターンである各配線基板８の境界には、ダイシングライン２４が設けられている。そして、図３に示すように構成された基板が準備される。
図４に示すように、配線基板８の半導体チップ搭載部には、例えば所望の特性が得られるようにエポキシ系樹脂を配合した環状オレフィン系樹脂材料からなる接着部材１８が設けられる。接着部材１８は、例えば１６０℃程度までの温度は所定の接着力が保たれ、かつ、２００℃以上の温度で溶融または収縮する、非導電性である材料が用いられている。また、接着部材１８は、貫通孔１５を塞がないように半導体チップ搭載部に貼り付けられる。接着部材１８は、搭載される半導体チップ６の裏面の面積と同等か、それよりも大きい面積に構成される。これにより、後述する工程において接着部材１８が溶融または収縮した場合に、半導体チップ６の裏面が全て、配線基板８の表面から離間するように構成できる。なお、接着部材１８は、配線基板８の表面に設けられる構成ではなく、半導体チップ６の裏面に設けられる構成にされても良い。
接着部材１８が設けられた配線基板８は、ダイボンディング工程に移行される。ダイボンディング工程では、配線基板８にマトリクス状に配置された複数の半導体チップ搭載部の領域に、半導体チップ６がそれぞれ搭載される。半導体チップ６は、半導体チップ搭載部に設けられた接着部材１８に、半導体チップ６の裏面を接着することで、配線基板８の上に搭載される。このとき、貫通孔１５の、配線基板８の表面側の開口部は、接着部材１８と半導体チップ６の裏面によって塞がれるように構成されている。
半導体チップ６が搭載された配線基板８は、ワイヤボンディング工程に移行される。ワイヤボンディング工程では、配線基板８上に搭載された半導体チップ６の電極パッド７と、半導体チップ６が搭載された配線基板８の外周部分に設けられた電極パッド７とを、例えばＡｕ等の導電性材料からなるワイヤ１２を用いて電気的に接続する。これにより、半導体チップ６の電極パッド７と、電極パッド７に対応するランド部１１とが、ワイヤ１２及び配線基板８の配線９を介して、電気的に接続される。ワイヤボンディングは、図示しないワイヤボンディング装置を用いることで、溶融されて一端にボールが形成されたワイヤ１２を、半導体チップ６の電極パッド７上に超音波熱圧着することで接続する。その後、所定のループ形状を描くようにワイヤ１２を引き回し、電極パッド７に対応する接続パッド１０上に、ワイヤ１２の他端を超音波熱圧着することで接続する。ワイヤ１２の他端の接続後、ワイヤ１２の余った部分を切断する。このように、半導体チップが有する複数の電極パッド７の全てと、配線基板８が有する複数の接続パッド１０の全てとのワイヤボンディングが完了することで、図４（ｂ）及び図５に示すように構成される。なお、ワイヤボンディングを行うときの温度は、例えば１５０℃程度であるので、接着部材１８は、ワイヤボンディング工程において所定の接着力が保たれている。このため、接着部材１８によって半導体チップ６が確実に保持され、ワイヤボンディング処理を良好に行うことができる。
ワイヤボンディングが完了した配線基板８は、樹脂封止工程に移行される。樹脂封止工程では、マトリクス状に配列された複数の製品形成領域２１を、エポキシ樹脂等の熱硬化性樹脂によって一括的に封止することで、図４（ｃ）及び図６に示すように、配線基板８の表面上に、少なくとも半導体チップ６の表面及びワイヤ１２を覆うように封止部１３が形成される。このような樹脂封止工程では、例えば図示しないトランスファモールド装置が有する、上型と下型からなる成形金型を用いて、配線基板８を型締めし、上型と下型によって構成されたキャビティ内に、成形金型のゲートからエポキシ樹脂を圧入し、樹脂を熱硬化させることで封止部１３を形成する。このとき、配線基板８に設けられた貫通孔１５の、配線基板８の表面側の開口部は、図４（ｂ）に示すように、接着部材１８と半導体チップ６の裏面とによって塞がれており、封止部１３を形成する樹脂が貫通孔１５内に流れ込まないように構成している。
次に、封止部１３が形成された配線基板８は、中空部形成工程に移行される。中空部形成工程では、封止部１３が形成された配線基板８を、ボール付けリフロー工程に投入することによって、２００℃以上の温度に加熱し、図４（ｄ）に示すように、接着部材１８を熱収縮させて、接着部材１８を半導体チップ６の裏面から剥離させる。なお、本実施例では、ボール付けリフロー工程が中空部形成工程を兼ねているが、封止部１３が形成された配線基板８を２００℃以上に加熱する中空部形成工程が、ボール付けリフロー工程と独立して設定されても良い。そして、接着部材１８が半導体チップ６の裏面から剥離することによって、半導体チップ６の裏面と配線基板８の表面との間に、半導体チップ６の裏面が隣接する中空部１４が形成される。この中空部１４が、半導体チップ６と配線基板８との間で応力緩和層としての役割を果たす。
なお、中空部１４は、半導体チップ６の裏面と配線基板８の表面との間に形成されていれば良いので、例えば図７に示すように、熱収縮された接着部材１８が半導体チップ６の裏面側に残るように構成されても良い。また、接着部材として、所定の温度で溶融する、または気化する材料を用いることで、接着部材の全てが貫通孔１５を通して外部に排出されて、図８に示すように中空部１４内に接着部材が残らないように構成されても良い。さらに、接着部材として、２００℃程度以上の温度において、半導体チップ６との接着力、または配線基板８との接着力が著しく低下する材料を用いることで、結果的に、半導体チップ６の裏面と配線基板８の表面との間に中空部１４が形成されるように構成されても良い。
また、中空部１４には、配線基板８の表面から裏面に貫通する貫通孔１５が連通されている。このため、半導体装置１の実装時に半導体装置１が温度上昇したときであっても、中空部１４内の膨張した空気が、貫通孔１５から外部に排出されるので、半導体装置１にパッケージクラックが発生するのを抑制できる。なお、中空部１４は、半導体チップ６の裏面に平行な方向の大きさが、半導体チップ６の裏面の大きさ、つまり裏面の面積以上に構成されることで、半導体チップ６の裏面と配線基板８の表面とが完全に離間される。このように中空部１４を構成することによって、半導体チップ６の裏面と配線基板８の表面との間で応力が生じるのを確実に防ぐことが可能になるので、このような中空部１４が望ましい。
次に、半導体チップ６との間に中空部１４が形成された配線基板８は、ボールマウント工程に移行される。ボールマウント工程では、図４（ｅ）に示すように、配線基板８の裏面に格子状に配置された複数のランド部１１上に、導電性を有するボールを搭載することで、ボールによって外部端子１７を形成する。ボールマウント工程では、配線基板８上のランド部１１の配置に合わせて複数の吸着孔が形成された図示しない吸着機構を用いて、例えば半田等からなるボールを吸着孔に保持する。そして、吸着機構の吸着孔に保持されたボールにフラックスを転写形成し、ボールを配線基板８上の複数のランド部１１上に一括して搭載する。ボール搭載後、ボール付けリフロー工程を行うことで外部端子１７が形成される。
次に、外部端子１７が形成された配線基板８は、基板ダイシング工程に移行される。基板ダイシング工程では、図４（ｆ）に示すようにダイシングライン２４に沿って切断、分離される。基板ダイシング工程では、配線基板８の封止部１３をダイシングテープ２５に接着し、ダイシングテープ２５によって配線基板８を支持する。配線基板８をダイシングブレード２６によって縦横にダイシングライン２４に沿って切断することで、配線基板８を個片化する。本実施例では、フルカットダイシングによって切断されているが、個片化された各半導体装置１は、ダイシングテープ２５に支持されている。ダイシング終了後、個片化された各半導体装置１をダイシングテープ２５から拾い上げることで、図１に示したような半導体装置１が得られる。なお、ＭＡＰ方式を用いて一括して封止された配線基板８を、ダイシングすることによって切断、分離しているので、配線基板８の側面と封止部１３の側面とが同一平面になるように形成され、良好な六面体の構造が得られる。
以上のように本実施例の製造方法は、表面（一面）に配置された複数の電極パッド７を有する半導体チップを準備する工程と、配線９と、表面（一面）に設けられた半導体チップ搭載部と、半導体チップ搭載部の領域内に設けられた貫通孔１５と、裏面（他面）に設けられた複数のランド部１１とを有する配線基板８を準備する工程と、を有する。また、本実施例の製造方法は、配線基板８の半導体チップ搭載部に、半導体チップ６の他面を、貫通孔１５を接着部材１８で塞がないように接着部材１８で接着固定する工程と、半導体チップ６の電極パッド７と配線９とを、ワイヤ１２（接続部材）を介して電気的に接続する工程と、半導体チップを配線基板の表面（一面）側に固定するように封止部１３（固定部材）を形成する工程と、を有する。また、本実施例の製造方法は、封止部１３（固定部材）の形成後、配線基板８に半導体チップ６を接着固定している接着部材１８を収縮または相変化させることによって、半導体チップ６の裏面（他面）と配線基板８の表面（一面）との間に中空部１４を形成する工程と、導電性を有するボールを配線基板８のランド部１１に搭載し、複数の外部端子１７を形成する工程と、を有する。これらの各工程によって、半導体チップ６の裏面（他面）と配線基板８の表面（一面）との間に、中空部１４が形成された半導体装置１が得られる。
本実施例の製造方法によれば、エラストマのような比較的高価な弾性材料を用いずに、中空部１４によって半導体チップ６または配線基板８に生じる応力を緩和することで、信頼性を向上することが可能な半導体装置１を比較的安価に製造できる。
次に、他の実施例について図面を参照して説明する。なお、他の実施例において、第１の実施例と同一の構成部材には、第１の実施形態と同一符号を付して説明を省略する。
（第２の実施例）
次に、図９及び図１０により、第２の実施例について説明する。図９は、第２の実施例の半導体装置の構造を示す断面図、図１０は、第２の実施例の半導体装置の製造工程を示す断面図である。
第２の実施例の半導体装置２は、図９に示すように、配線基板８に半導体チップ６を接着固定するための接着部材２８が異なる点を除いて、第１の実施例とほぼ同様に構成されている。第２の実施例の半導体装置２の構成及びその製造方法について説明する。
図１０（ａ）に示すように、配線基板８の半導体チップ搭載部の外周部に沿って、絶縁性を有する接着部材２８が、矩形枠状に設けられている。絶縁性を有する接着部材２８は、例えばポッティングによって、配線基板８上に断面半球状に形成されており、配線基板８の半導体チップ搭載部の外周領域のみに設けられている。
接着部材２８が形成された配線基板８は、図１０（ｂ）に示すように接着部材２８上に半導体チップ６が搭載され、半導体チップ６の電極パッド７と配線基板８とが、導電性を有するワイヤ１２を介して電気的に接続される。次に、ワイヤボンディングが完了した配線基板８は、図１０（ｃ）に示すように、配線基板８の表面に、少なくとも半導体チップ６の表面、及びワイヤ１２と配線基板８とを電気的に接続する接続パッド１０を覆うように封止部１３が形成される。
封止部１３の形成後、配線基板８は、２００℃程度まで加熱される。この加熱によって、半導体チップ６を保持していた断面半球状の接着部材２８は溶融し、平らな形状に潰れる。その結果、図１０（ｄ）に示すように、半導体チップ６の裏面と配線基板８の表面との間に中空部１４が形成される。
その後、ボールマウント工程、及び基板ダイシング工程等を経て、図９に示すような半導体装置２が得られる。本実施例によれば、半導体チップ６の裏面と封止部１３との境界部分において、中空部１４の角部が断面円弧状に形成されており、境界部分に角部が形成されないので、角部に応力が集中することを避けることができる。このため、本実施例の半導体装置２によれば、更に信頼性を向上することができる。
（第３の実施例）
次に、図１１及び図１２により、第３の実施例について説明する。図１１は、第３の実施例の半導体装置の構造を示す断面図である。図１２は、第３の実施例の半導体装置の製造工程を示す断面図である。
第３の実施例の半導体装置３は、図１１及び図１２に示すように、接着部材としてのＤＡＦ材３０の構成が異なる点を除いて、第１の実施例とほぼ同様に構成されている。第３の実施例の半導体装置３の構成及びその製造方法について説明する。
図１２（ａ）に示すように、配線基板８の半導体チップ搭載部には、貫通孔１５を取り囲むように、絶縁性を有するＤＡＦ材３０が設けられている。ＤＡＦ材３０は、複数の層が積層されて構成されている。ＤＡＦ材３０は、少なくとも、一般的な接着材からなる第１の接着材層３０ａと、第１の接着材層３０ａの上に積層された、気化可能な第２の接着材層３０ｂとを含んで構成されている。第２の接着材層３０ｂとしては、例えば環状オレフィン系樹脂が用いられる。
ＤＡＦ材３０が形成された配線基板８は、図１２（ｂ）に示すように、気化可能な第２の接着材層３０ｂ上に半導体チップ６が搭載され、半導体チップ６の電極パッド７と配線基板８とが、導電性を有するワイヤ１２を介して、電気的に接続される。次に、ワイヤボンディングが完了した配線基板８は、図１２（ｃ）に示すように、配線基板８の表面に、少なくとも半導体チップ６の表面、及びワイヤ１２と配線基板８とを電気的に接続する接続パッド１０を覆うように封止部１３が形成される。
封止部１３の形成後、配線基板８は２００℃以上まで加熱される。この加熱によって、半導体チップ６を保持していた第２の接着材層３０ｂが気化し、第２の接着材層３０ｂが貫通孔１５を通して配線基板８の外部に排出される。その結果、図１２（ｄ）に示すように、半導体チップ６の裏面と配線基板８の表面との間に中空部１４が形成される。
その後、ボールマウント工程、及び基板ダイシング工程等を経て、図１１に示したような半導体装置３が得られる。本実施形態によれば、この中空部１４が、半導体チップ６及び配線基板８との間で応力緩和層としての役割を果たす。このように第２の接着材層３０ｂを気化させることで、半導体チップ６の裏面と配線基板８の表面との間に中空部１４を確実に形成できる。
以上、本発明について、実施例に基づいて具体的に説明したが、本発明は上述した実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは勿論である。例えば、本実施例では、半導体チップ６の表面の外周領域に、複数の電極パッド７が設けられた構成について説明したが、例えば半導体チップの表面の中央領域に電極パッドが設けられたセンターパッド等の、電極パッドの配置が異なる構成の半導体チップに適用することも可能である。
また、本実施例では、ＢＧＡ構造の半導体装置に適用した場合について説明したが、ＬＧＡ（Land Grid Array）構造の半導体装置にも適用可能である。
また、図１３に示すように、接着部材３３は、配線基板８の半導体チップ搭載部の外周部に沿って、つまり半導体チップ６の裏面の外周部に沿った矩形枠状に形成することで、接着部材３３が配線基板８の貫通孔１５を塞がないように配置されても良い。また、接着部材は、必要に応じて、配線基板の半導体チップ搭載領域に、所定のパターンを構成するように形成されても良い。また、貫通孔１５は、中空部１４に連通されていれば良く、配線基板８の中央以外の位置、例えば配線９が存在しない位置に自由に配置することが可能である。
また、図１４に示すように、貫通孔１５の、配線基板８の裏面側の開口部に、通気性を有するシート部材３５が設けられることで、貫通孔１５から異物が進入するのを防止するように構成することも可能である。
また、図１５に示すように、板状の半導体チップ６は、側面に凹部３６が形成されることによって、側面と封止部１３とが係合されるように構成されても良い。この構成によれば、中空部１４に裏面が隣接されている半導体チップ６が、封止部１３から中空部１４側に脱落するのを防止することが可能になる。なお、半導体チップ６の側面には、必要に応じて凹部及び凸部の少なくとも一方が形成される構成であれば良く、半導体チップ６の側面と封止部１３とを良好に係合させることができる。
また、中空部１４に裏面が隣接されている半導体チップ６が、封止部１３から中空部１４側に脱落するのを防止するために、図１６に示すように、半導体チップ６の側面６ａが、半導体チップ６の裏面側に向かって、この裏面に平行な半導体チップ６の断面積を徐々に小さくするテーパ形状に形成されても良い。この構成によっても、半導体チップ６の側面６ａと封止部１３とを良好に係合させることができる。
さらに、図１７（ａ）に示すように、貫通孔３７を深さ方向の途中で屈曲させて形成したり、図１７（ｂ）に示すように、貫通孔３８を配線基板８の厚み方向に対して傾斜させて形成したりすることで、貫通孔３７，３８を通して中空部１４に異物が入り難い構成にされても良い。
また、図１７（ｃ）に示すように、配線基板８に、複数の貫通孔１５ａ，１５ｂが設けられる構成が採られても良い。接着部材を加熱溶融させて、接着部材を貫通孔から外部に排出する場合には、貫通孔の個数が多い方が排出し易くなる効果が得られる。また、上述の貫通孔３７，３８が配線基板８に複数設けられても良く、中空部１４に異物が入るのを防ぐと共に、溶融された接着部材を中空部１４から外部に円滑に排出することが可能になる。
１ 半導体装置
６ 半導体チップ
７ 電極パッド
８ 配線基板
９ 配線
１０ 接続パッド（接続部）
１２ ワイヤ（接続部材）
１３ 封止部（固定部材）
１４ 中空部
１５ 貫通孔
１７ 外部端子
１８ 接着部材

Claims (18)

  1. 一面に電極パッドが形成された半導体チップと、
    前記半導体チップの他面側が一面側に配置された、配線を有する配線基板と、
    前記半導体チップの前記電極パッドと前記配線基板の前記配線とを電気的に接続する接続部材と、
    前記配線基板の他面に配置され、前記接続部材及び前記配線を介して前記電極パッドに電気的に接続される外部端子と、
    前記半導体チップの前記他面と前記配線基板の前記一面との間に中空部を形成するように、前記半導体チップを前記配線基板の前記一面側に固定する固定部材と、を備え、
    前記配線基板は、前記中空部に連通された貫通孔を有し、
    前記中空部は、前記半導体チップの前記他面に平行な方向の大きさが、前記半導体チップの前記他面の大きさ以上である、半導体装置。
  2. 前記中空部は、前記半導体チップの前記他面に隣接している、請求項１に記載の半導体装置。
  3. 一面に電極パッドが形成された半導体チップと、
    前記半導体チップの他面側が一面側に配置された、配線を有する配線基板と、
    前記半導体チップの前記電極パッドと前記配線基板の前記配線とを電気的に接続する接続部材と、
    前記配線基板の他面に配置され、前記接続部材及び前記配線を介して前記電極パッドに電気的に接続される外部端子と、
    前記半導体チップの前記他面と前記配線基板の前記一面との間に中空部を形成するように、前記半導体チップを前記配線基板の前記一面側に固定する固定部材と、を備え、
    前記配線基板は、前記中空部に連通された貫通孔を有し、
    板状の前記半導体チップの側面は、該半導体チップの前記他面側に向かって該他面に平行な該半導体チップの断面積を徐々に小さくするテーパ形状に形成されている、または凹部及び凸部の少なくとも一方を有している、半導体装置。
  4. 一面に電極パッドが形成された半導体チップと、
    前記半導体チップの他面側が一面側に配置された、配線を有する配線基板と、
    前記半導体チップの前記電極パッドと前記配線基板の前記配線とを電気的に接続する接続部材と、
    前記配線基板の他面に配置され、前記接続部材及び前記配線を介して前記電極パッドに電気的に接続される外部端子と、
    前記半導体チップの前記他面と前記配線基板の前記一面との間に中空部を形成するように、前記半導体チップを前記配線基板の前記一面側に固定する固定部材と、を備え、
    前記配線基板は、前記中空部に連通された貫通孔を有し、
    前記貫通孔の、前記配線基板の前記他面側の開口部に、通気性を有するシート部材が設けられている、半導体装置。
  5. 一面に電極パッドが形成された半導体チップと、
    前記半導体チップの他面側が一面側に配置された、配線を有する配線基板と、
    前記半導体チップの前記電極パッドと前記配線基板の前記配線とを電気的に接続する接続部材と、
    前記配線基板の他面に配置され、前記接続部材及び前記配線を介して前記電極パッドに電気的に接続される外部端子と、
    前記半導体チップの前記他面と前記配線基板の前記一面との間に中空部を形成するように、前記半導体チップを前記配線基板の前記一面側に固定する固定部材と、を備え、
    前記配線基板は、前記中空部に連通された貫通孔を有し、
    前記貫通孔が、深さ方向の途中で屈曲されている、または前記配線基板の厚み方向に対して傾斜されている、半導体装置。
  6. 一面に電極パッドが形成された半導体チップと、
    前記半導体チップの他面側が一面側に配置された、配線を有する配線基板と、
    前記半導体チップの前記電極パッドと前記配線基板の前記配線とを電気的に接続する接続部材と、
    前記配線基板の他面に配置され、前記接続部材及び前記配線を介して前記電極パッドに電気的に接続される外部端子と、
    前記半導体チップの前記他面と前記配線基板の前記一面との間に中空部を形成するように、前記半導体チップを前記配線基板の前記一面側に固定する固定部材と、を備え、
    前記配線基板は、前記中空部に連通された貫通孔を有し、
    前記半導体チップの前記他面と前記固定部材との境界部分において、前記中空部の角部が断面円弧状に形成されている、半導体装置。
  7. 前記貫通孔が、前記配線基板の前記一面の略中央領域に配置されている、請求項１ないし６のいずれか１項に記載の半導体装置。
  8. 前記配線基板が複数の前記貫通孔を有する、請求項１ないし７のいずれか１項に記載の半導体装置。
  9. 一面に配置された複数の電極パッドを有する半導体チップと、
    前記半導体チップの他面側に配置され、一面が前記半導体チップの該他面に対して離間して対向する配線基板と、
    前記配線基板を貫通して設けられた貫通孔と、
    前記配線基板の前記一面に、前記複数の電極パッドに対応して配置された複数の接続部と、
    前記配線基板の他面に配置された複数の外部端子と、
    前記接続部と、該接続部に対応する前記外部端子とをそれぞれ電気的に接続する導電手段と、
    前記電極パッドと、該電極パッドに対応する前記接続部とをそれぞれ電気的に接続する接続部材と、
    前記半導体チップの前記他面と前記配線基板の前記一面との間に、前記貫通孔を介して前記配線基板の前記他面まで連続する中空部を形成するように、前記半導体チップを前記配線基板の前記一面側に固定する固定部材と、を備え、
    前記半導体チップの前記他面の少なくとも一部が前記中空部に隣接して配置され、前記半導体チップまたは前記配線基板に生じた応力歪が、前記半導体チップの前記他面を介して伝達されることを防ぐように構成されている、半導体装置。
  10. 前記半導体チップの前記他面の全領域が前記中空部に隣接している、請求項９に記載の半導体装置。
  11. 一面に設けられた半導体チップ搭載部と、前記半導体チップ搭載部の領域内に設けられた貫通孔と、他面に設けられたランド部と、前記ランド部に電気的に接続された配線と、を有する配線基板の前記半導体チップ搭載部に、
    一面に配置された電極パッドを有する半導体チップの他面を、
    前記貫通孔を接着部材で塞がないように該接着部材で接着固定する工程と、
    前記半導体チップの前記電極パッドと前記配線とを、接続部材を介して電気的に接続する工程と、
    前記半導体チップを前記配線基板の前記一面側に固定するように固定部材を形成する工程と、
    前記固定部材の形成後、前記配線基板に前記半導体チップを接着固定している前記接着部材を収縮または相変化させることによって、前記半導体チップの前記他面と前記配線基板の前記一面との間に中空部を形成する工程と、
    前記配線基板の前記ランド部に外部端子を形成する工程と、
    を有する半導体装置の製造方法。
  12. 前記中空部を形成する工程では、前記接着部材を熱収縮または溶融させることによって、前記中空部を形成する、請求項１１に記載の半導体装置の製造方法。
  13. 前記中空部を形成する工程では、前記接着部材を溶融または気化させ、前記接着部材の少なくとも一部を、前記貫通孔を通して前記配線基板の外部に除去することによって、前記中空部を形成する、請求項１１に記載の半導体装置の製造方法。
  14. 前記接着部材は、積層された複数の接着材層を有し、
    前記中空部を形成する工程では、前記複数の接着材層の少なくとも１つを、前記貫通孔を通して前記配線基板の外部に除去する、請求項１３に記載の半導体装置の製造方法。
  15. 前記中空部を形成する工程では、前記接着部材の全てを、前記貫通孔を通して前記配線基板の外部に除去する、請求項１３に記載の半導体装置の製造方法。
  16. 前記接着部材として、少なくとも１６０℃までの温度で所定の接着力を保ち、かつ、２００℃以上の温度で熱収縮、または溶融、または気化する材料を用いる、請求項１２ないし１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記中空部を形成する工程では、前記半導体チップの前記他面が隣接する前記中空部を形成する、請求項１１ないし１６のいずれか１項に記載の半導体装置の製造方法。
  18. 前記半導体チップを前記配線基板に接着固定する工程では、前記半導体チップ搭載部の外周領域のみに前記接着部材を設ける、請求項１１ないし１７のいずれか１項に記載の半導体装置の製造方法。
JP2009082236A 2009-03-30 2009-03-30 半導体装置及びその製造方法 Expired - Fee Related JP5590814B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009082236A JP5590814B2 (ja) 2009-03-30 2009-03-30 半導体装置及びその製造方法
US12/717,724 US8253258B2 (en) 2009-03-30 2010-03-04 Semiconductor device with hollow and throughhole and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009082236A JP5590814B2 (ja) 2009-03-30 2009-03-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010238731A JP2010238731A (ja) 2010-10-21
JP5590814B2 true JP5590814B2 (ja) 2014-09-17

Family

ID=42783092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009082236A Expired - Fee Related JP5590814B2 (ja) 2009-03-30 2009-03-30 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8253258B2 (ja)
JP (1) JP5590814B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950511B1 (ko) 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR100935854B1 (ko) * 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
DE102010001711A1 (de) * 2010-02-09 2011-08-11 Robert Bosch GmbH, 70469 Halbleiter-Bauelement und entsprechendes Herstellungsverfahren
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8748231B2 (en) * 2011-08-23 2014-06-10 Amphenol Thermometrics, Inc. Component assembly using a temporary attach material
US8704370B2 (en) * 2012-06-29 2014-04-22 Freescale Semiconductor, Inc. Semiconductor package structure having an air gap and method for forming
CN103943602B (zh) * 2013-01-21 2017-09-12 超威半导体(上海)有限公司 芯片叠层结构及其制造方法
ITTO20130651A1 (it) * 2013-07-31 2015-02-01 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo incapsulato, in particolare un sensore micro-elettro-meccanico incapsulato, dotato di una struttura accessibile, quale un microfono mems e dispositivo incapsulato cosi' ottenuto
JP6450181B2 (ja) * 2014-12-18 2019-01-09 株式会社ジェイデバイス 半導体装置
US11211305B2 (en) 2016-04-01 2021-12-28 Texas Instruments Incorporated Apparatus and method to support thermal management of semiconductor-based components
US10861796B2 (en) * 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package
US10411150B2 (en) 2016-12-30 2019-09-10 Texas Instruments Incorporated Optical isolation systems and circuits and photon detectors with extended lateral P-N junctions
US10074639B2 (en) 2016-12-30 2018-09-11 Texas Instruments Incorporated Isolator integrated circuits with package structure cavity and fabrication methods
JP6884595B2 (ja) 2017-02-28 2021-06-09 キヤノン株式会社 電子部品、電子機器及び電子部品の製造方法
US10121847B2 (en) 2017-03-17 2018-11-06 Texas Instruments Incorporated Galvanic isolation device
US11495522B2 (en) 2020-12-14 2022-11-08 Texas Instruments Incorporated Suspended semiconductor dies
US11729915B1 (en) 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2843315B1 (ja) 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP3448010B2 (ja) * 1996-07-31 2003-09-16 シャープ株式会社 半導体パッケージ用チップ支持基板
TW345710B (en) * 1996-07-31 1998-11-21 Hitachi Chemical Co Ltd Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package
JP3247638B2 (ja) * 1996-07-31 2002-01-21 シャープ株式会社 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JP3918303B2 (ja) * 1998-05-29 2007-05-23 ソニー株式会社 半導体パッケージ
JP3521325B2 (ja) * 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
JP3654116B2 (ja) * 2000-03-10 2005-06-02 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4452964B2 (ja) * 2000-12-06 2010-04-21 日立化成工業株式会社 半導体搭載用基板の製造法並びに半導体パッケージの製造法
US6759745B2 (en) * 2001-09-13 2004-07-06 Texas Instruments Incorporated Semiconductor device and manufacturing method thereof
JP2003142632A (ja) * 2001-11-01 2003-05-16 Toshiba Corp 半導体装置
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US7061085B2 (en) * 2003-09-19 2006-06-13 Micron Technology, Inc. Semiconductor component and system having stiffener and circuit decal
TWI256092B (en) * 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP5000105B2 (ja) * 2005-06-28 2012-08-15 ローム株式会社 半導体装置
JP2010010269A (ja) * 2008-06-25 2010-01-14 Elpida Memory Inc 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2010245337A (ja) * 2009-04-07 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8253258B2 (en) 2012-08-28
US20100244234A1 (en) 2010-09-30
JP2010238731A (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
JP5590814B2 (ja) 半導体装置及びその製造方法
JP2010245337A (ja) 半導体装置及びその製造方法
KR101678539B1 (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
JP5543086B2 (ja) 半導体装置及びその製造方法
JP5543058B2 (ja) 半導体装置の製造方法
JP4992904B6 (ja) 半導体装置の製造方法
US8378498B2 (en) Chip assembly with a coreless substrate employing a patterned adhesive layer
JP2001352009A (ja) 半導体装置およびその製造方法
JP4785917B2 (ja) マルチチップモジュールの製造方法
JP2010147070A (ja) 半導体装置
JPWO2008038345A6 (ja) 半導体装置の製造方法
JP2011155203A (ja) 半導体装置
JP2010153466A (ja) 配線基板
KR20150060758A (ko) 반도체 장치 및 그 제조방법
JP5184132B2 (ja) 半導体装置およびその製造方法
JP5557439B2 (ja) 半導体装置及びその製造方法
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011228603A (ja) 半導体装置の製造方法および半導体装置
JP2010272734A (ja) 半導体装置及びその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP2004363379A (ja) 半導体装置
US8722465B1 (en) Method of assembling semiconductor device including insulating substrate and heat sink
JP2011054653A (ja) 半導体装置の製造方法
JP2006100666A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120110

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140729

R150 Certificate of patent or registration of utility model

Ref document number: 5590814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees