[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI452830B - Signal conversion circuit and track-to-rail circuit - Google Patents

Signal conversion circuit and track-to-rail circuit Download PDF

Info

Publication number
TWI452830B
TWI452830B TW097124285A TW97124285A TWI452830B TW I452830 B TWI452830 B TW I452830B TW 097124285 A TW097124285 A TW 097124285A TW 97124285 A TW97124285 A TW 97124285A TW I452830 B TWI452830 B TW I452830B
Authority
TW
Taiwan
Prior art keywords
signal conversion
conversion circuit
circuit
source
current
Prior art date
Application number
TW097124285A
Other languages
English (en)
Other versions
TW200915716A (en
Inventor
Makoto Masuda
Original Assignee
Thine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thine Electronics Inc filed Critical Thine Electronics Inc
Publication of TW200915716A publication Critical patent/TW200915716A/zh
Application granted granted Critical
Publication of TWI452830B publication Critical patent/TWI452830B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45646—Indexing scheme relating to differential amplifiers the LC comprising an extra current source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

信號變換電路及軌對軌電路
本發明是有關信號變換電路，特別是變換差動電壓信號的同相電壓的信號變換電路、及具備此信號變換電路的軌對軌電路。
在接受差動電壓信號的受信裝置中，依送信裝置及傳送線路的狀況之同相電壓補償、或為了對應於低電壓的介面而求取寬廣的輸入同相電壓。如此的受信裝置是具備軌對軌電路，該軌對軌電路是具有：用以將輸入差動信號的同相電壓變換成特定的電壓位準的信號變換電路、及連接至其後段的1個或複數的差動放大電路。例如，在藉由改變電阻終端的一對差動傳送線路的電流方向來收發數位信號之小振幅差動信號方式(LVDS：Low－Voltage Differential Signaling)的受信裝置中，信號變換電路為了使後段的高速NMOS差動放大器動作，而將輸入同相電壓變換成比NMOS電晶體的臨界值(Vthn)加上特定的補償電壓的值還要高的電壓。並且，在低電源電壓化的電子機器中，電路為了確保動作範圍，被要求進行所謂的軌對軌(Rail to Rail)動作。
專利文獻1所記載的輸入軌對軌信號變換電路是具備：一對的n型電晶體會接受輸入差動信號之差動放大電路、及一對的p型電晶體會接受輸入差動信號而對差動放大 電路的一對負荷電阻分別供給電流之源極輸出電路。此信號變換電路是在輸入電壓位準比第1臨界電壓(threshold voltage)高的區域，差動放大電路動作，在輸入電壓位準比第2臨界電壓低的區域，源極輸出電路動作，藉此互補實現輸入軌對軌。並且，在輸入電壓位準為第1臨界電壓以上第2臨界電壓以下的協調區域，差動放大電路與源極輸出電路會一起動作。
又，專利文獻1所記載的別的輸入軌對軌信號變換電路是具備：一對的p型電晶體會接受輸入差動信號之差動放大電路、及一對的n型電晶體會接受輸入差動信號而對差動放大電路的一對負荷電阻分別供給電流之源極輸出電路。此信號變換電路是在輸入電壓位準比第1臨界電壓低的區域，差動放大電路動作，在輸入電壓位準比第2臨界電壓高的區域，源極輸出放大電路動作，藉此互補實現輸入軌對軌。並且，在輸入電壓位準為第2臨界電壓以上第1臨界電壓以下的協調區域，差動放大電路與源極輸出電路會一起動作。
[專利文獻1]國際公開第2006/126436號小冊子
不過就上述信號變換電路的後段的高速NMOS差動放大器而言，為了低消費電力化等，最好進行低電源電壓化。此情況，信號變換電路最好為使用：從後段的高速 NMOS差動放大器的NMOS電晶體的臨界值(Vthn)到電源電壓位準為止可不修剪(clipping)輸出的上述別的信號變換電路、亦即具備具有p型電晶體的差動放大電路及具有n型電晶體的源極輸出電路之信號變換電路。
此種的信號變換電路會要求即使在差動放大電路的增益開始降低的協調區域中也要擴大增益，提高信號品質。
於是，本發明的目的是在於提供一種相較於以往可擴大協調區域的增益之信號變換電路、及具備該信號變換電路的軌對軌電路。
本發明的信號變換電路，係輸入差動電壓信號至第1輸入端子及第2輸入端子，變換此差動電壓信號的同相電壓位準，從第1輸出端子及第2輸出端子輸出被變換同相電壓位準的差動電壓信號之信號變換電路，其特徵係具備：(a)第1及第2阻抗元件，其係串連至低電位側的電源與第1輸出端子之間；(b)第3及第4阻抗元件，其係串連至低電位側的電源與第2輸出端子之間；(c)第1PMOS電晶體，其係具有連接至第1輸出端子的汲極電極、連接至第2輸入端子的閘極電極、及源極電極；(d)第2PMOS電晶體，其係具有連接至第2輸出端 子的汲極電極、連接至第1輸入端子的閘極電極、及源極電極；(e)第1NMOS電晶體，其係具有連接至第1及第2阻抗元件之間的源極電極、連接至第1輸入端子的閘極電極、及連接至高電位側的電源的汲極電極；(f)第2NMOS電晶體，其係具有連接至第3及第4阻抗元件之間的源極電極、連接至第2輸入端子的閘極電極、及連接至高電位側的電源的汲極電極；(g)電流源，其係設於第1PMOS電晶體的源極電極及第2PMOS電晶體的源極電極與高電位側的電源之間，產生一定電流。
就此信號變換電路而言，第1~第4阻抗元件、第1及第2PMOS電晶體、以及電流源是構成差動放大電路，第1及第2NMOS電晶體是構成源極輸出電路。源極輸出電路的第1NMOS電晶體的源極是連接至第1及第2阻抗元件之間，源極輸出電路的第2NMOS電晶體的源極是連接至第3及第4阻抗元件之間，所以因PMOS電晶體的汲極電流所引起的第1及第2NMOS電晶體的源極的電壓上昇相較於以往會被壓制。因此，比起以往，可擴大源極輸出的增益，可擴大信號變換電路的協調區域的增益。
本發明的別的信號變換電路，係輸入差動電壓信號至第1輸入端子及第2輸入端子，變換此差動電壓信號的同相電壓位準，從第1輸出端子及第2輸出端子輸出被變換同相電壓位準的差動電壓信號之信號變換電路，其特徵係 具備：(a)第1及第2阻抗元件，其係串連至低電位側的電源與第1輸出端子之間；(b)第3及第4阻抗元件，其係串連至低電位側的電源與第2輸出端子之間；(c)第1PMOS電晶體，其係具有連接至第1輸出端子的汲極電極、連接至第2輸入端子的閘極電極、及連接至高電位側的電源的源極電極；(d)第2PMOS電晶體，其係具有連接至第2輸出端子的汲極電極、連接至第1輸入端子的閘極電極、及連接至高電位側的電源的源極電極；(e)第1NMOS電晶體，其係具有連接至第1及第2阻抗元件之間的源極電極、連接至第1輸入端子的閘極電極、及連接至高電位側的電源的汲極電極；及(f)第2NMOS電晶體，其係具有連接至第3及第4阻抗元件之間的源極電極、連接至第2輸入端子的閘極電極、及連接至高電位側的電源的汲極電極。
就此信號變換電路而言，第1~第4阻抗元件及第1及第2PMOS電晶體是構成擬似差動放大電路，第1及第2NMOS電晶體是構成源極輸出電路。源極輸出電路的第1NMOS電晶體的源極是連接至第1及第2阻抗元件之間，源極輸出電路的第2NMOS電晶體的源極是連接至第3及第4阻抗元件之間，所以因PMOS電晶體的汲極電流所引起的第1及第2NMOS電晶體的源極的電壓上昇相較於 以往會被壓制。因此，比起以往，可擴大源極輸出的增益，可擴大信號變換電路的協調區域的增益。
上述信號變換電路，最好更具備：第1可變電流源，其係供給電流至第1及第2阻抗元件，且可變更該電流的大小；及第2可變電流源，其係供給電流至第3及第4阻抗元件，且可變更該電流的大小。若根據此構成，則可藉由調整第1及第2可變電流源的輸出電流來調整第1及第2阻抗元件的電壓降下量、第3及第4阻抗元件的電壓降下量。因此，可以後段的高速NMOS差動放大器能夠高增益且高速動作之方式來適當地設定信號變換電路的輸出同相電壓位準。
本發明的軌對軌電路，其特徵係具備：上述信號變換電路；及差動放大電路，其係連接至信號變換電路的第1輸出端子及第2輸出端子，又，信號變換電路更具備控制電路，其係監視在差動放大電路的動作點招致變動的參數的至少其中一個，按照該參數的變動來使電流變更於第1可變電流源及第2可變電流源。
若根據此軌對軌電路，則由於具備上述信號變換電路，因此即使因電源電壓等的變動而引起後段的高速NMOS差動放大器所能高增益且高速動作的輸入同相電壓位準變動，還是可使信號變換電路的輸出同相電壓位準接近後段 的高速NMOS差動放大器所能高增益且高速動作的電壓位準，提高增益。又，即使因製程不均或溫度變動而例如引起電晶體的臨界電壓變動，信號變換電路的輸出同相電壓位準或後段的高速NMOS差動放大器所能高增益且高速動作的輸入同相電壓位準變動，還是可以後段的高速NMOS差動放大器能夠高增益且高速動作的方式來適當地調整輸出同相電壓位準。
上述第1~4的阻抗元件最好是電阻。
若根據本發明，則相較於以往，可擴大信號變換電路的協調區域的增益。因此，可使具備該信號變換電路的軌對軌電路的協調區域的增益比以往大。
以下，參照圖面來詳細説明有關本發明的較佳實施形態。另外，在各圖面中對同一或相當的部份賦予同一符號。
[第1實施形態]
圖1是包含本發明的第1實施形態的信號變換電路之軌對軌式的差動放大電路的構成圖。此軌對軌電路1是取得寬廣的同相電壓範圍的輸入信號，進行特定的放大後輸出之差動放大電路，例如使用於LVDS的受信裝置。軌對 軌電路1是具備：將所輸入的差動電壓信號的同相電壓位準變換成特定的同相電壓位準之信號變換電路2、及放大變換成特定的同相電壓位準的變換差動電壓信號之差動放大電路4。
在信號變換電路2的第1輸入端子5及第2輸入端子6分別輸入有差動電壓信號INp及INn。信號變換電路2是將此差動電壓信號INp及INn的同相電壓位準變換成特定的同相電壓位準，由第1輸出端子7及第2輸出端子8分別作為差動電壓信號OUTp及OUTn輸出。差動放大電路4是分別取得差動電壓信號OUTp及OUTn，予以電壓放大而輸出。
圖2是表示本發明的第1實施形態的信號變換電路的電路圖。信號變換電路2是具有：差動放大動作的差動放大器部10、及源極輸出動作的源極輸出部20。
差動放大器部10是藉由第1PMOS電晶體15及第2PMOS電晶體16所構成，更具有第1~第4電阻(阻抗元件)11~14、及電流源18。第1及第2電阻11，12是串連至低電位側的電源Vss與第1輸出端子7之間，第3及第4電阻13，14是串連至低電位側的電源Vss與第2輸出端子8之間。第1PMOS電晶體15的汲極電極是連接至第1輸出端子7，源極電極是連接至電流源18，閘極電極是連接至第2輸入端子6。第2PMOS電晶體16的汲極電極是連接至第2輸出端子8，源極電極是連接至電流源18，閘極電極是連接至第1輸入端子5。電流源18是設 於第1PMOS電晶體15的源極電極及第2PMOS電晶體16的源極電極與高電位側的電源Vdd之間，產生一定電流Iss。
源極輸出部20是具有：作為源極輸出動作的第1NMOS電晶體22、及第2NMOS電晶體24。更具體而言，第1NMOS電晶體22的源極電極是連接至第1及第2電阻11，12之間的節點，閘極電極是連接至第1輸入端子5，汲極電極是連接至高電位側的電源Vdd。第2NMOS電晶體24的源極電極是連接至第3及第4電阻13，14之間的節點，閘極電極是連接至第2輸入端子6，汲極電極是連接至高電位側的電源Vdd。另外，在圖2中，基於方便起見，分開顯示連接第2PMOS電晶體16的閘極電極之第1輸入端子5、及連接第1NMOS電晶體22的閘極電極之第1輸入端子5，但該等是相同者。有關連接第1PMOS電晶體15的閘極電極之第2輸入端子6、及連接第2NMOS電晶體24的閘極電極之第2輸入端子6也是同樣的。
另外，第1PMOS電晶體15的電晶體大小與第2PMOS電晶體16的電晶體大小是相同，第1NMOS電晶體22的電晶體大小與第2NMOS電晶體24的電晶體大小是相同。在此，MOS電晶體的電晶體大小是大致決定於閘極寬/閘極長。並且，第1電阻11的電阻值與第3電阻13的電阻值是相同，第2電阻12的電阻值與第4電阻14的電阻值是相同。
其次，說明信號變換電路2的動作。以下，將第1及第3電阻11，13的電阻值分別表示為R1，將第2及第4電阻12，14的電阻值分別表示為R2。並且，將第1及第2PMOS電晶體15，16的電流I15，I16的差動平衡狀態下的電流值表示為I1，將第1及第2NMOS電晶體22，24的電流I22，24的差動平衡狀態下的電流值表示為I2。而且，將第1PMOS電晶體15及第2PMOS電晶體16的臨界值表示為Vthp，將第1NMOS電晶體22及第2NMOS電晶體24的臨界值表示為Vthn。更將根據輸入至第1輸入端子5的差動電壓信號INp及輸入至第2輸入端子6的差動電壓信號INn之輸入同相電壓的位準表示為Vic，將由第1輸出端子7輸出的差動電壓信號OUTp及由第2輸出端子8輸出的差動電壓信號OUTn之輸出同相電壓的位準表示為Voc。信號變換電路2是在(i)輸入同相電壓位準Vic為Vss以上且Vthn以下的區域、(ii)輸入同相電壓位準Vic為Vdd－Vthp以上且Vdd以下的區域、及(iii)輸入同相電壓位準Vic為Vthn以上且Vdd－Vthp以下的區域中分別進行相異的動作。以下，說明各個區域的信號變換電路2的動作。
(i)當輸入同相電壓位準Vic為Vss以上Vthn以下時，差動放大器部10的第1PMOS電晶體15及第2PMOS電晶體16會動作，源極輸出部20不動作。此情況，輸出同相電壓位準Voc可以以下的式(1)來表示。
[數 1]Voc＝(R1＋R2)．I1 …(1)
在此，可將低電位側的電源Vss的電壓值想成為0V。由第1輸出端子7及第2輸出端子8是分別輸出上述位準的同相電壓的差動電壓信號OUTp及OUTn。
(ii)當輸入同相電壓位準Vic為Vdd－Vthp以上Vdd以下時，源極輸出部20的第1NMOS電晶體22及第2NMOS電晶體24會動作，差動放大器部10不動作。此情況，第1NMOS電晶體22及第2NMOS電晶體24是構成源極輸出電路，因此輸出同相電壓位準Voc可以以下的式(2)來表示。
[數 2]Voc＝R1．I2 …(2)
(iii)當輸入同相電壓位準Vic為Vthn以上Vdd－Vthp以下時，差動放大器部10與源極輸出部20會一起動作。輸出同相電壓位準Voc是如以下的式(3)那樣決定。
[數 3]Voc＝(R1＋R2)．I1＋R1．I2 …(3)
另外，在信號變換電路2中，電流源18、第1~第4電阻11~14、第1PMOS電晶體15、第2PMOS電晶體16、第1NMOS電晶體22、及第2NMOS電晶體24的大小或值是滿足上述式(1)~(3)，且輸出同相電壓位準Voc會被調成可進入差動放大電路4的動作區域。
其次，一面比較第1實施形態的信號變換電路2與比較例的信號變換電路，一面說明有關第1實施形態的信號變換電路2的優點。圖3是表示比較例的信號變換電路2X的電路圖。圖3所示之比較例的信號變換電路2X是在信號變換電路2中，取代第1及第2電阻11，12而具有電阻11X，取代第3及第4電阻13，14而具備電阻13X的點與第1實施形態相異。又，比較例的信號變換電路2X是在信號變換電路2中，源極輸出部20之電晶體22，24的源極分別連接至輸出端子7，8的點也是與第1實施形態相異。比較例的信號變換電路2X的其他構成則是與信號變換電路2相同。
在此，顯示該比較例的信號變換電路2X及第1實施形態的信號變換電路2的模擬結果。圖4是表示各部電壓及各部電流對輸入同相電壓的模擬結果。圖4(a)是表示各部電壓，圖4(b)是表示各部電流。
在圖4(a)中，曲線INp，INn是表示信號變換電路2及2X的輸入電壓INp，INn，例如輸入電壓INp，INn的電壓差為100mV。又，曲線OUTp－2X，OUTn－2X是分別表示比較例的信號變換電路2X的輸出電壓OUTp， OUTn，曲線OUTp，OUTn是分別表示第1實施形態的信號變換電路2的輸出電壓OUTp，OUTn。
在圖4(b)中，曲線I22－2X，I24－2X是分別表示流至比較例的信號變換電路2X的源極輸出部20的第1NMOS電晶體22的電流I22、流至第2NMOS電晶體24的電流I24，曲線I22，I24是分別表示流至第1實施形態的信號變換電路2的源極輸出部20的第1NMOS電晶體22的電流I22、流至第2NMOS電晶體24的電流I24。又，曲線I15，I16是分別表示流至信號變換電路2，2X的差動放大器部10的第1PMOS電晶體15的電流I15、流至第2PMOS電晶體16的電流I16。
並且，在圖4(a)，(b)中，區域A是上述的(i)差動放大器部10動作，源極輸出部20不動作的區域，區域B是上述的(ii)源極輸出部20動作，差動放大器部10不動作的區域。而且，區域C是上述的(iii)差動放大器部10及源極輸出部20動作的協調區域。
若假定僅差動放大器部10獨立動作，則就輸入電壓INp，INn對差動平衡狀態分別形成＋50mV、－50mV的電壓差之此模擬的條件而言，電流I15會比電流I16大。另一方面，若假定僅源極輸出部20獨立動作，則就輸入電壓INp，INn對差動平衡狀態分別形成＋50mV、－50mV的電壓差之此模擬的條件而言，電流I22會比電流I24大。
如曲線I22－2X，I24－2X所示，就比較例的信號變換電路2X而言，可知在協調區域C的高輸入同相電壓側區 域C1－2X，電流的大小關係會形成上述般。就該區域C1－2X而言，是對差動放大器部10的增益加上因來自源極輸出部20的輸出電流所引起的正的增益(有效區域)。
然而，就協調區域C的低輸入同相電壓側區域C2－2X而言，可知電流I22比源極輸出部20的電流I24更小。就該區域C2－2X而言，是對差動放大器部10的增益加上因來自源極輸出部20的輸出電流所引起的負的增益(無效區域)。
這可想像為以下的原因。若輸入電壓INp，INn由差動平衡狀態分別變化＋50mV、－50mV，則藉由差動放大器部10的電流I15的增加，電阻11X的電壓降下量會增加，其結果，輸出端子7的電壓OUTp，亦即源極輸出部20的第1NMOS電晶體22的源極電壓會上昇，電流I22會減少。並且，藉由差動放大器部10的電流I16的減少，電阻13X的電壓降下量會減少，其結果，輸出端子8的電壓OUTn、亦即源極輸出部20的第2NMOS電晶體24的源極電壓會降低，而電流I24會增加。其結果，在協調區域C的無效區域C2－2X，如曲線OUTp－2X，OUTn－2X所示，輸出差動電壓(電壓OUTp－2X與電壓OUTn－2X的差分)會變小。
然而，如曲線I22，I24所示，就第1實施形態的信號變換電路2而言，可知在協調區域C的無效區域C2中會發生電流I22與電流I24的逆轉，但產生此逆轉的輸入同相電壓範圍的上限會變低，無效區域C2窄。並且，可 知在無效區域C2中，電流I22，I24的逆轉差分電流會變小。其結果，在協調區域C中，信號變換電路2的增益會變大，如曲線OUTp，OUTn所示，輸出差動電壓(電壓OUTp與電壓OUTn的差分)會變大。
如此，若根據第1實施形態的信號變換電路2，則因差動放大器部10的輸出電流所引起的源極輸出部20之第1及第2NMOS電晶體22，24的源極電壓的上昇相較於以往會被壓制，藉此可擴大信號變換電路2的協調區域C的增益。
又，就第1實施形態的信號變換電路2而言，當輸入同相電壓位準Vic在僅差動放大器部10動作的區域與差動放大器部10及源極輸出部20動作的區域的境界，亦即在Vthn附近變動時，隨著差動放大器部10及源極輸出部20的其中一方的動作強烈起來，另一方的動作會變弱。當輸入同相電壓位準Vic在僅源極輸出部20動作的區域與差動放大器部10及源極輸出部20動作的區域的境界，亦即在Vdd－Vthp附近變動時，亦隨著差動放大器部10及源極輸出部20的其中一方的動作強烈起來，另一方的動作會變弱。因此，對於從Vss到Vdd為止的輸入同相電壓位準Vic的變化而言，可取得順暢地連續的輸出同相電壓位準Voc。
構成此第1實施形態的信號變換電路2之差動放大器部10及源極輸出部20，相較於藉由2個差動放大器電路來構成的電路，因為元件數少，所以可縮小電路面積，且 可減少消費電流。又，源極輸出部20的第1及第2NMOS電晶體22，24是以正轉來放大差動電壓信號INp及INn，因此相較於反轉放大電路，可負荷容量小高速動作。又，源極輸出的動作速度可不依第1及第2NMOS電晶體22，24的大小，因此可原封不動保持電路的高速性，縮小第1及第2NMOS電晶體22，24的大小。其結果，可低減輸入容量，可實現高速動作的信號變換電路2。
又，若根據第1實施形態的信號變換電路2，則可不擴大第1~第4電阻11~14的電阻值，來擴大增益。又，藉由使電流增加亦即電晶體大小(閘極寬/閘極長)增加，可不擴大差動放大器部10的電晶體(第1及第2PMOS電晶體15，16)及源極輸出部20的電晶體(第1及第2NMOS電晶體22，24)的相互電導，來擴大增益。因此，若根據此第1實施形態的信號變換電路2，則可不使高速特性降低，且不使電路面積及消費電力大幅度增加，來擴大增益。
因此，若根據具備此第1實施形態的信號變換電路2之軌對軌電路1，則可不使高速特性降低，且使電路面積及消費電力大幅度增加下，擴大協調區域C的增益，因此可使信號品質提升。
[第2實施形態]
圖5是表示本發明的第2實施形態的信號變換電路的電路圖。如圖5所示，信號變換電路2A是在信號變換電 路2中更具備第1及第2可變電流源31，32及控制電路41的構成，與第1實施形態相異。信號變換電路2A的其他構成則是與信號變換電路2相同。
第1可變電流源31是連接至第1輸出端子7與高電位側的電源Vdd之間，供給電流至第1及第2電阻11，12。第1可變電流源31可按照來自控制電路41的控制信號來變更所供給的電流的電流值。
同樣的，第2可變電流源32是連接至第2輸出端子8與高電位側的電源Vdd之間，供給電流至第3及第4電阻13，14。第2可變電流源32可按照來自控制電路41的控制信號來變更所供給的電流的電流值。
控制電路41係監視後段的差動放大電路4的電源電壓，以能夠按照該電源電壓的變動來變更來自第1及第2可變電流源31，32的輸出電流之方式產生控制信號。
具體而言，控制電路41是在後段的差動放大電路4的電源電壓上昇時，以第1及第2可變電流源31，32的輸出電流能夠增加之方式控制第1及第2可變電流源31，32。另一方面，在後段的差動放大電路4的電源電壓降低時，控制電路41是以第1及第2可變電流源31，32的輸出電流能夠減少之方式控制第1及第2可變電流源31，32。
在此，差動放大電路4的動作點，最好是電壓放大增益高，高速動作可能的輸入同相電壓範圍的中間點。然而，電源電壓是在差動放大電路4的動作點招致變動的參數 ，當電源電壓上昇時，後段的差動放大電路4為高增益且高速動作可能的輸入同相電壓位準範圍之有效輸入同相電壓位準範圍會上昇，當電源電壓降低時，後段的差動放大電路4之有效輸入同相電壓位準範圍會降低。
若根據此第2實施形態的信號變換電路2A，則當後段的差動放大電路4的電源電壓上昇時，藉由使第1及第2可變電流源31，32的輸出電流增加，可使第1及第2電阻11，12的電壓降下量、第3及第4電阻13，14的電壓降下量增加，使輸出同相電壓位準上昇。另一方面，當後段的差動放大電路4的電源電壓降低時，藉由第1及第2可變電流源31，32的輸出電流減少，可使第1及第2電阻11，12的電壓降下量、第3及第4電阻13，14的電壓降下量減少，使輸出同相電壓位準降低。因此，若根據第2實施形態的信號變換電路2A，則即使因電源電壓的變動而引起後段的差動放大電路4的有效輸入同相電壓位準變動，還是可適當地調整輸出同相電壓位準。
因此，若根據具備此第2實施形態的信號變換電路2A的軌對軌電路1，則即使因電源電壓的變動而引起後段的差動放大電路4的有效輸入同相電壓位準範圍變動，還是可適當地調整信號變換電路2A的輸出同相電壓位準，因此可防止增益的降低，抑止信號品質的降低。
[第3實施形態]
圖6是表示本發明的第3實施形態的信號變換電路的 電路圖。如圖6所示，信號變換電路2B是在信號變換電路2A中取代控制電路41而具備控制電路41B的構成，與第2實施形態相異。又，信號變換電路2B更具備基準電壓發生電路51。信號變換電路2B的其他構成則是與信號變換電路2A相同。
基準電壓發生電路51是形成於與差動放大器部10及源極輸出部20同一的晶片內，產生依晶片的製程不均或溫度變動而變動的基準電壓。
控制電路41B是由基準電壓發生電路51接受基準電壓，以能夠按照該基準電壓的變動來變更第1及第2可變電流源31，32的輸出電流之方式產生控制信號。
在此，製程不均或溫度變動是在信號變換電路2B的動作點及差動放大電路4的動作點招致變動的參數，當製程不均或溫度變動發生時，例如依電阻元件的電阻值的變動、電晶體的臨界電壓或開啟電阻值的變動，動作點會變動，輸出同相電壓位準或後段的高速NMOS差動放大器的動作點會變動。其結果，包含信號變換電路之軌對軌式的差動放大電路的增益也會變動。
控制電路41B是以能夠按照來自基準電壓發生電路51的基準電壓的變動來抑止輸出同相電壓位準或輸入同相電壓位準的變動之方式，控制第1及第2可變電流源31，32的輸出電流。
若根據此第3實施形態的信號變換電路2B，則即使因製程不均或溫度變動而引起輸出同相電壓位準變動，還 是可將輸出同相電壓位準調整成後段的高速NMOS差動放大器可高增益且高速動作的範圍。藉此，可適當地調成信號變換電路2B的增益。
因此，若根據具備此第3實施形態的信號變換電路2B之軌對軌電路1，則即使因製程不均或溫度變動而引起信號變換電路2B的輸出同相電壓位準變動，還是可適當地調整信號變換電路2B的輸出同相電壓位準，因此可適當地調整包含信號變換電路之軌對軌式的差動放大電路的增益，而使信號品質提升。
另外，本發明並非限於上述本實施形態，可為各種的變形。例如，本實施形態的差動放大器部10亦可不具備電流源18的構成。如圖7所示，變形例的信號變換電路2C亦可取代差動放大器部10，而具備第1及第2PMOS電晶體15，16的源極連接至高電位側的電源Vdd之擬似差動放大器部10C。此構成亦可取得同樣的優點。
又，本實施形態中，差動放大器部10的負荷雖是以電阻為例，但差動放大器部10的負荷可適用各種的元件，只要是具有電阻值、或目的的頻率下具有阻抗的元件即可。例如，此種的元件為電晶體，可形成有源負載等的負荷。
又，第1實施形態中，雖是顯示第1NMOS電晶體22的汲極電極串連至高電位側的電源Vdd，第2NMOS電晶體24的汲極電極串連至高電位側的電源Vdd的電路，但如圖8所示，亦可在高電位側的電源Vdd與第1NMOS電 晶體22的汲極電極、及第2NMOS電晶體24的汲極電極之間介在用以進行從高電位側的電源Vdd往第1NMOS電晶體22、及第2NMOS電晶體24供給電流的開啟．關閉(on－off)之開關26，27。此開關26，27是藉由來自外部的開啟．關閉信號進行開啟．關閉。
例如，一旦關閉此開關26，27來停止從高電位側的電源Vdd往第1NMOS電晶體22、及第2NMOS電晶體24的電流供給，則可排除第1實施形態的信號變換電路2的動作對該其他的電路區塊造成影響，可確認在與信號變換電路2同一基板上集成的其他電路區塊的動作。
詳而言之，當信號變換電路2接受來自使用NMOS電晶體的差動放大電路、亦即具有連接至高電位側的電源Vdd的負荷電阻的差動放大電路的輸出電壓時，若無資料信號，NMOS電晶體為關閉，則差動放大電路的輸出電壓是相當於高電位側的電源Vdd。此時，信號變換電路2的差動放大器部10的第1及第2PMOS電晶體15，16是形成關閉，但源極輸出部20的第1及第2NMOS電晶體22，24是形成開啟。
於是，藉由關閉開關26，27，可防止過大的電流流至源極輸出部20。其結果，只要監控電源的電流，便可例如確認其他的電路區塊是否異常動作。
又，第2實施形態中，控制電路41是按照後段的差動放大電路4的電源電壓來產生控制信號，但亦可按照信號變換電路2A本身的電源電壓來產生控制信號。例如， 一旦信號變換電路2A的電源電壓變高，則信號變換電路2A的輸出同相電壓位準會上昇。這在後段的差動放大電路4，相當於高增益且高速動作可能的輸入同相電壓位準範圍之有效輸入同相電壓位準範圍降低。此情況，控制電路41係監控信號變換電路2A的電源電壓，調整成可降低信號變換電路2A的輸出同相電壓位準，藉此可對後段的差動放大電路4的動作點適當地調整信號變換電路2A的輸出同相電壓位準。
又，第2實施形態中，是說明有關控制電路41會按照後段的差動放大電路4的電源電壓來產生控制信號，第3實施形態中，是說明有關控制電路41B會按照基準電壓發生電路51的基準電壓來產生控制信號的例子，但控制電路41，41B只要是在後段的差動放大電路4的有效同相輸入電壓範圍招致變動的參數，並非限於電源電壓或形成於同一晶片內的基準電壓發生電路的基準電壓，亦可按照該參數來產生控制電流。例如，控制電路41，41B會取得依後段的差動放大電路4內的電源電壓的電壓乃至電流，按照該電流乃至電壓來產生控制電流，藉此可將輸出同相電壓位準調整於後段的高速NMOS差動放大器所能高增益且高速動作的同相輸入電壓範圍。
[產業上的利用可能性]
比起以往，可適用於擴大信號變換電路的協調區域的增益之用途。因此，可適用於具備該信號變換電路的軌對 軌電路的協調區域的增益要比以往大的用途。
1‧‧‧軌對軌電路
2，2A，2B，2C，2X‧‧‧信號變換電路
4‧‧‧差動放大電路
5，6‧‧‧第1及第2輸入端子
7，8‧‧‧第1及第2輸出端子
10‧‧‧差動放大器部
10C‧‧‧擬似差動放大器部
11~14‧‧‧第1~第4電阻(第1~第4阻抗元件)
11X，13X‧‧‧電阻
15，16‧‧‧第1及第2PMOS電晶體
18‧‧‧電流源
20‧‧‧源極輸出部
22，24‧‧‧第1及第2NMOS電晶體
31，32‧‧‧第1及第2可變電流源
41，41B‧‧‧控制電路
51‧‧‧基準電壓發生電路
Vdd‧‧‧高電位側的電源
Vss‧‧‧低電位側的電源
圖1是包含本發明的第1實施形態的信號變換電路之軌對軌式的差動放大電路的構成圖。
圖2是表示本發明的第1實施形態的信號變換電路的電路圖。
圖3是表示比較例的信號變換電路的電路圖。
圖4是表示各部電壓及各部電流對輸入同相電壓的模擬結果。
圖5是表示本發明的第2實施形態的信號變換電路的電路圖。
圖6是表示本發明的第3實施形態的信號變換電路的電路圖。
圖7是表示本發明的變形例的信號變換電路的電路圖。
圖8是表示本發明的變形例的信號變換電路的電路圖。
2‧‧‧信號變換電路
5，6‧‧‧第1及第2輸入端子
7‧‧‧第1及第2輸出端子
10‧‧‧差動放大器部
11~14‧‧‧第1~第4電阻(第1~第4阻抗元件)
15，16‧‧‧第1及第2PMOS電晶體
18‧‧‧電流源
20‧‧‧源極輸出部
24‧‧‧第1及第2NMOS電晶體

Claims (5)

  1. 一種信號變換電路，係輸入差動電壓信號至第1輸入端子及第2輸入端子，變換此差動電壓信號的同相電壓位準，從第1輸出端子及第2輸出端子輸出被變換上述同相電壓位準的差動電壓信號之信號變換電路，其特徵係具備：第1及第2阻抗元件，其係串連至低電位側的電源與上述第1輸出端子之間；第3及第4阻抗元件，其係串連至上述低電位側的電源與上述第2輸出端子之間；第1PMOS電晶體，其係具有連接至上述第1輸出端子的汲極電極、連接至上述第2輸入端子的閘極電極、及源極電極；第2PMOS電晶體，其係具有連接至上述第2輸出端子的汲極電極、連接至上述第1輸入端子的閘極電極、及源極電極；第1NMOS電晶體，其係具有連接至上述第1及第2阻抗元件之間的源極電極、連接至上述第1輸入端子的閘極電極、及連接至高電位側的電源的汲極電極；第2NMOS電晶體，其係具有連接至上述第3及第4阻抗元件之間的源極電極、連接至上述第2輸入端子的閘極電極、及連接至上述高電位側的電源的汲極電極；電流源，其係設於上述第1PMOS電晶體的源極電極及上述第2PMOS電晶體的源極電極與上述高電位側的電 源之間，產生一定電流。
  2. 一種信號變換電路，係輸入差動電壓信號至第1輸入端子及第2輸入端子，變換此差動電壓信號的同相電壓位準，從第1輸出端子及第2輸出端子輸出被變換上述同相電壓位準的差動電壓信號之信號變換電路，其特徵係具備：第1及第2阻抗元件，其係串連至低電位側的電源與上述第1輸出端子之間；第3及第4阻抗元件，其係串連至上述低電位側的電源與上述第2輸出端子之間；第1PMOS電晶體，其係具有連接至上述第1輸出端子的汲極電極、連接至上述第2輸入端子的閘極電極、及連接至高電位側的電源的源極電極；第2PMOS電晶體，其係具有連接至上述第2輸出端子的汲極電極、連接至上述第1輸入端子的閘極電極、及連接至上述高電位側的電源的源極電極；第1NMOS電晶體，其係具有連接至上述第1及第2阻抗元件之間的源極電極、連接至上述第1輸入端子的閘極電極、及連接至上述高電位側的電源的汲極電極；及第2NMOS電晶體，其係具有連接至上述第3及第4阻抗元件之間的源極電極、連接至上述第2輸入端子的閘極電極、及連接至上述高電位側的電源的汲極電極。
  3. 如申請專利範圍第1或2項之信號變換電路，其中，更具備： 第1可變電流源，其係供給電流至上述第1及第2阻抗元件，且可變更第1電流的大小；及第2可變電流源，其係供給電流至上述第3及第4阻抗元件，且可變更第2電流的大小。
  4. 如申請專利範圍第1或2項之信號變換電路，其中，上述第1~4的阻抗元件為電阻。
  5. 一種軌對軌電路，其特徵係具備：信號變換電路，其係如申請專利範圍第3項所記載；及差動放大電路，其係連接至上述信號變換電路的第1輸出端子及第2輸出端子，又，上述信號變換電路更具備控制電路，其係監視在上述差動放大電路的動作點招致變動的參數的至少其中一個，按照該參數的變動來使電流變更於第1可變電流源及第2可變電流源。
TW097124285A 2007-06-27 2008-06-27 Signal conversion circuit and track-to-rail circuit TWI452830B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007169592A JP5022789B2 (ja) 2007-06-27 2007-06-27 信号変換回路及びレール・ツー・レール回路

Publications (2)

Publication Number Publication Date
TW200915716A TW200915716A (en) 2009-04-01
TWI452830B true TWI452830B (zh) 2014-09-11

Family

ID=40185684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097124285A TWI452830B (zh) 2007-06-27 2008-06-27 Signal conversion circuit and track-to-rail circuit

Country Status (6)

Country Link
US (1) US8159300B2 (zh)
JP (1) JP5022789B2 (zh)
KR (1) KR101083929B1 (zh)
CN (1) CN101689838B (zh)
TW (1) TWI452830B (zh)
WO (1) WO2009001872A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5765155B2 (ja) * 2011-09-13 2015-08-19 富士通株式会社 電圧比較回路，ａ／ｄ変換器および半導体装置
JP5962167B2 (ja) * 2012-04-19 2016-08-03 セイコーエプソン株式会社 検出回路、センサーデバイス及び電子機器
JP6194004B2 (ja) * 2013-09-13 2017-09-06 アルプス電気株式会社 増幅回路
US20180169403A1 (en) 2015-01-09 2018-06-21 President And Fellows Of Harvard College Nanowire arrays for neurotechnology and other applications
CN105547951B (zh) * 2016-01-29 2018-06-15 中绿环保科技股份有限公司 低浓度颗粒物在线测试仪中的颗粒物浓度测量系统
WO2019010343A1 (en) * 2017-07-07 2019-01-10 President And Fellows Of Harvard College CELL-BASED CURRENT STIMULATORS AND RELATED METHODS
JP2020043540A (ja) 2018-09-13 2020-03-19 キオクシア株式会社 差動増幅回路及びシリアル伝送回路
KR20200115805A (ko) * 2019-03-26 2020-10-08 삼성전자주식회사 공통 모드 오프셋을 보상하기 위한 수신기
CN111917389A (zh) * 2020-04-09 2020-11-10 南京市谭慕半导体技术有限公司 一种差动输入电平转换器
JP2023530700A (ja) 2020-06-17 2023-07-19 プレジデント アンド フェローズ オブ ハーバード カレッジ インピーダンス測定による細胞マッピングのための装置およびその動作方法
JP2023530702A (ja) 2020-06-17 2023-07-19 プレジデント アンド フェローズ オブ ハーバード カレッジ 細胞のパターニングおよび空間電気化学マッピングのためのシステムおよび方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11355065A (ja) * 1998-05-08 1999-12-24 Lucent Technol Inc 増幅器および第１の差動信号対を増幅するための方法
WO2006126436A1 (ja) * 2005-05-26 2006-11-30 Thine Electronics, Inc. 信号変換回路
US7202738B1 (en) * 2005-02-08 2007-04-10 Maxim Integrated Products, Inc. Accurate voltage to current converters for rail-sensing current-feedback instrumentation amplifiers
US7339421B2 (en) * 2002-10-31 2008-03-04 Thine Electronics, Inc. Differential circuit and receiver with same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618305B2 (ja) * 1985-02-13 1994-03-09 日本電気株式会社 演算増幅回路
US4797631A (en) 1987-11-24 1989-01-10 Texas Instruments Incorporated Folded cascode amplifier with rail-to-rail common-mode range
JP3383042B2 (ja) * 1993-12-22 2003-03-04 株式会社東芝 差動入力回路
JP2892287B2 (ja) * 1994-02-04 1999-05-17 松下電器産業株式会社 演算増幅器
DE19503036C1 (de) * 1995-01-31 1996-02-08 Siemens Ag Differenzverstärker
JP2000114892A (ja) * 1998-10-02 2000-04-21 Texas Instr Japan Ltd 増幅回路
US6535062B1 (en) * 2000-06-30 2003-03-18 Raytheon Company Low noise, low distortion, complementary IF amplifier
US6781460B2 (en) 2002-10-29 2004-08-24 Fairchild Semiconductor Corp. Low power low voltage differential signal receiver with improved skew and jitter performance
ATE541358T1 (de) * 2004-04-20 2012-01-15 Nxp Bv Schneller differenz-empfänger mit rail-to-rail- gleichtaktbetrieb mit einem symmetrischen differenz-ausgangssignal mit wenig skew

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11355065A (ja) * 1998-05-08 1999-12-24 Lucent Technol Inc 増幅器および第１の差動信号対を増幅するための方法
US7339421B2 (en) * 2002-10-31 2008-03-04 Thine Electronics, Inc. Differential circuit and receiver with same
US7202738B1 (en) * 2005-02-08 2007-04-10 Maxim Integrated Products, Inc. Accurate voltage to current converters for rail-sensing current-feedback instrumentation amplifiers
WO2006126436A1 (ja) * 2005-05-26 2006-11-30 Thine Electronics, Inc. 信号変換回路

Also Published As

Publication number Publication date
US20100188152A1 (en) 2010-07-29
TW200915716A (en) 2009-04-01
JP5022789B2 (ja) 2012-09-12
KR20100002292A (ko) 2010-01-06
US8159300B2 (en) 2012-04-17
JP2009010640A (ja) 2009-01-15
CN101689838A (zh) 2010-03-31
CN101689838B (zh) 2012-08-08
WO2009001872A1 (ja) 2008-12-31
KR101083929B1 (ko) 2011-11-15

Similar Documents

Publication Publication Date Title
TWI452830B (zh) Signal conversion circuit and track-to-rail circuit
JP3990966B2 (ja) 差動増幅器
JP2641408B2 (ja) 低電圧高速動作のｃｍｏｓ演算増幅器
US6611157B2 (en) Differential signal output circuit
JP4481314B2 (ja) 信号変換回路
US5898341A (en) Differential amplification circuit and method of noise removal
JP4917460B2 (ja) 半導体装置
CN110224677B (zh) 低噪声差分放大器电路以及放大方法
JPH11220341A (ja) 演算増幅器
US7728669B2 (en) Output stage circuit and operational amplifier thereof
US8614602B2 (en) Differential amplifier
TW201838327A (zh) 跨導放大器
JP6949463B2 (ja) シングル差動変換回路
US7514969B2 (en) Driver circuit and method of controlling the same
US7514877B2 (en) Display panel driving circuit
JP3628189B2 (ja) 差動増幅回路
WO2021124450A1 (ja) 差動増幅回路、受信回路及び半導体集積回路
US7315210B2 (en) Differential operational amplifier
JPH09219629A (ja) 演算増幅器
JP7025498B2 (ja) メモリ制御装置及びメモリ制御方法
JP2008011051A (ja) 差動演算増幅器
JP4525295B2 (ja) 増幅回路
JP4447383B2 (ja) プッシュプル増幅器
JP5203809B2 (ja) 電流ミラー回路
JP2009260419A (ja) プッシュプル増幅器