CN101689838B - 信号转换电路以及轨对轨电路 - Google Patents
信号转换电路以及轨对轨电路 Download PDFInfo
- Publication number
- CN101689838B CN101689838B CN2008800221223A CN200880022122A CN101689838B CN 101689838 B CN101689838 B CN 101689838B CN 2008800221223 A CN2008800221223 A CN 2008800221223A CN 200880022122 A CN200880022122 A CN 200880022122A CN 101689838 B CN101689838 B CN 101689838B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- conversion circuit
- signaling conversion
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 131
- 230000011664 signaling Effects 0.000 claims description 126
- 230000008859 change Effects 0.000 claims description 42
- 230000003321 amplification Effects 0.000 abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 7
- 230000009471 action Effects 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000008676 import Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000033228 biological regulation Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 208000004350 Strabismus Diseases 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45646—Indexing scheme relating to differential amplifiers the LC comprising an extra current source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
信号转换电路以及轨对轨电路。本发明的一个实施方式的信号转换电路(2)具有差动放大部(10)以及源极跟随部(20)。差动放大部(10)具有：串联连接的第1及第2电阻器(11、12)、串联连接的第3及第4电阻器(13、14)、第1及第2PMOS晶体管(15、16)、以及电流源(18)，源极跟随部(20)具有第1及第2NMOS晶体管(22、24)。该第1NMOS晶体管(22)的源极连接在第1及第2电阻器(11、12)之间，第2NMOS晶体管(24)的源极连接在第3及第4电阻(13、14)之间。
Description
技术领域
本发明涉及信号转换电路，特别涉及对差动电压信号的同相电压进行转换的信号转换电路以及具有该信号转换电路的轨对轨(rail to rail)电路。
背景技术
在接受差动电压信号的接受装置中，为了应对同相电压偏移以及低电压接口，要求范围大的输入同相电压，其中，同相电压偏移取决于发送装置以及传送线路状况。这种接受装置具有轨对轨电路，该轨对轨电路具有：用于将输入差动信号的同相电压转换成规定电压电平的信号转换电路；以及连接在该信号转换电路后级的1个或多个差动放大电路。例如，在通过改变作为电阻终端的一对差动传送线路的电流方向来收发数字信号的小振幅差动信号方式(LVDS：Low-Voltage DifferentialSignaling)的接受装置中，信号转换电路为了使后级的高速NMOS差动放大器工作而将输入同相电压转换成这样的电压，该电压高于对NMOS晶体管的阈值(Vthn)加上规定的偏移电压之后得到的值。并且，在采取低电源电压化的电子设备中，为了确保电路的动态范围，要求电路进行所谓的轨对轨(Rail to Rail)动作。
专利文献1所记载的输入轨对轨信号转换电路具有：差动放大电路，其通过一对n型晶体管来接受输入差动信号；以及源极跟随电路，其通过一对p型晶体来接受输入差动信号，分别向差动放大电路的一对负载电阻供给电流。在该信号转换电路中，差动放大电路是在输入电压电平高于第1阈值电压的区域中工作，源极跟随电路是在输入电压电平低于第2阈值电压的区域中工作，由此互补地实现输入轨对轨。此外，在输入电压电平为第1阈值电压以上第2阈值电压以下的协作区域中，差动放大电路与源极跟随电路一同动作。
另外，专利文献1所记载的另一输入轨对轨信号转换电路具有：差动放大电路，其通过一对p型晶体管来接受输入差动信号；以及源极跟随电路，其通过一对n型晶体管来接受输入差动信号，分别向差动放大电路的一对负载电阻供给电流。在该信号转换电路中，差动放大电路是在输入电压电平低于第1阈值电压的区域中工作，源极跟随放大电路是在输入电压电平高于第2阈值电压的区域中工作，由此互补地实现输入轨对轨。此外，在输入电压电平为第2阈值电压以上第1阈值电压以下的协作区域中，差动放大电路与源极跟随电路一同动作。
专利文献1：国际公开第2006/126436号小册子
另外，对于上述信号转换电路后级的高速NMOS差动放大器而言，为了实现低功耗等，最好降低电源电压。在该情况下，作为信号转换电路，最好采用能够无限幅地进行从后级的高速NMOS差动放大器的NMOS晶体管的阈值(Vthn)到电源电压电平的输出的、与上述不同的信号转换电路，即，该信号转换电路拥有具有p型晶体管的差动放大电路及具有n型晶体管的源极跟随电路。
在这种信号转换电路中，要求在差动放大电路的增益开始降低的协作区域中，也能够提高增益，提高信号质量。
发明内容
因此，本发明的目的在于，提供一种相比于以往能够提高协作区域中的增益的信号转换电路以及及具有该信号转换电路的轨对轨电路。
本发明的信号转换电路在第1输入端子及第2输入端子上输入差动电压信号，对该差动电压信号的同相电压电平进行转换，从第1输出端子及第2输出端子输出对同相电压电平进行转换后的差动电压信号，其特征在于，该信号转换电路具有：(a)第1及第2阻抗元件，其串联连接在低电位侧电源与第1输出端子之间；(b)第3及第4阻抗元件，其串联连接在低电位侧电源与第2输出端子之间；(c)第1PMOS晶体管，其具有与第1输出端子连接的漏电极、与第2输入端子连接的栅电极、以及源电极；(d)第2PMOS晶体管，其具有与第2输出端子连接的漏电极、与第1输入端子连接的栅电极、以及源电极；(e)第1NMOS晶体管，其具有连接在第1及第2阻抗元件之间的源电极、与第1输入端子连接的栅电极、以及与高电位侧电源连接的漏电极；(f)第2NMOS晶体管，其具有连接在第3及第4阻抗元件之间的源电极、与第2输入端子连接的栅电极、以及与高电位侧电源连接的漏电极；(g)电流源，其设置在第1PMOS晶体管的源电极以及第2PMOS晶体管的源电极与高电位侧电源之间，产生恒定电流。
在该信号转换电路中，第1～第4阻抗元件、第1及第2PMOS晶体管、以及电流源构成差动放大电路，第1及第2NMOS晶体管构成源极跟随电路。源极跟随电路中的第1NMOS晶体管的源极连接在第1及第2阻抗元件之间，源极跟随电路中的第2NMOS晶体管的源极连接在第3及第4阻抗元件之间，因此与以往相比，由PMOS晶体管的漏极电流引起的第1及第2NMOS晶体管的源极电压上升得到抑制。因此，与以往相比，能够提高源极跟随器的增益，能够提高信号转换电路的协作区域中的增益。
本发明的另一信号转换电路在第1输入端子及第2输入端子上输入差动电压信号，对该差动电压信号的同相电压电平进行转换，从第1输出端子及第2输出端子输出对同相电压电平进行转换后的差动电压信号，其特征在于，该信号转换电路具有：(a)第1及第2阻抗元件，其串联连接在低电位侧电源与第1输出端子之间；(b)第3及第4阻抗元件，其串联连接在低电位侧电源与第2输出端子之间；(c)第1PMOS晶体管，其具有与第1输出端子连接的漏电极、与第2输入端子连接的栅电极、以及与高电位侧电源连接的源电极；(d)第2PMOS晶体管，其具有与第2输出端子连接的漏电极、与第1输入端子连接的栅电极、以及与高电位侧电源的源电极；(e)第1NMOS晶体管，其具有连接在第1及第2阻抗元件之间的源电极、与第1输入端子连接的栅电极、以及与高电位侧电源连接的漏电极；(f)第2NMOS晶体管，其具有连接在第3及第4阻抗元件之间的源电极、与第2输入端子连接的栅电极、以及与高电位侧电源连接的漏电极。
在信号转换电路中，第1～第4阻抗元件和第1及第2PMOS晶体管构成仿差动放大电路，第1及第2NMOS晶体管构成源极跟随电路。源极跟随电路中的第1NMOS晶体管的源极连接在第1及第2阻抗元件之间，源极跟随电路中的第2NMOS晶体管的源极连接在第3及第4阻抗元件之间，因此，与以往相比，由PMOS晶体管的漏极电流引起的第1及第2NMOS晶体管的源极电压上升得到抑制。因此，与以往相比，能够提高源极跟随器的增益，能够提高信号转换电路的协作区域中的增益。
优选的是，上述信号转换电路还具有：第1可变电流源，其向第1及第2阻抗元件供给电流，并且能够改变该电流的大小；以及第2可变电流源，其向第3及第4阻抗元件供给电流，并且能够改变该电流的大小。
根据该结构，能够通过调节第1及第2可变电流源的输出电流来调节第1及第2阻抗元件的电压降以及第3及第4阻抗元件的电压降。因此，能够对信号转换电路的输出同相电压电平进行适当的设定，使得后级的高速NMOS差动放大器能够实现高增益及高速动作。
本发明的轨对轨电路的特征在于，具有：上述信号转换电路；以及差动放大电路，其与信号转换电路的第1输出端子及第2输出端子连接，信号转换电路还具有控制电路，该控制电路对引起差动放大电路的工作点变动的参数中的至少一个进行监视，并根据该参数的变动来使第1可变电流源及第2可变电流源改变电流。
根据该轨对轨电路，由于具有上述信号转换电路，因此，即使由于电源电压等的变动而导致能够实现后级的高速NMOS差动放大器的高增益及高速动作的输入同相电压电平发生变动，也能够使信号转换电路的输出同相电压电平处于能够实现后级的高速NMOS差动放大器的高增益及高速动作的电压电平附近，能够提高增益。此外，即使由于工艺偏差或温度变动而例如使晶体管的阈值电压发生变动，从而导致信号转换电路的输出同相电压电平或能够实现后级的高速NMOS差动放大器的高增益及高速动作的输入同相电压电平发生变动，也能够对输出同相电压电平进行适当的调节，使得后级的高速NMOS差动放大器能够实现高增益及高速动作。
优选的是，上述第1～4的阻抗元件为是电阻器。
根据本发明，与以往相比，能够增大信号转换电路的协作区域中的增益。因此，与以往相比，能够提高具有该信号转换电路的轨对轨电路的协作区域中的增益。
附图说明
图1是包含本发明的第1实施方式的信号转换电路的轨对轨式差动放大电路的结构图。
图2是表示本发明的第1实施方式的信号转换电路的电路图。
图3是表示比较例的信号转换电路的电路图。
图4是表示各部电压及各部电流相对输入同相电压的仿真结果的图。
图5是表示本发明的第2实施方式的信号转换电路的电路图。
图6是表示本发明的第3实施方式的信号转换电路的电路图。
图7是表示本发明的变形例的信号转换电路的电路图。
图8是表示本发明的变形例的信号转换电路的电路图。
标号说明
1：轨对轨电路
2，2A，2B，2C，2X：信号转换电路
4：差动放大电路
5，6：第1及第2输入端子
7，8：第1及第2输出端子
10：差动放大部
10C：仿差动放大部
11～14：第1～第4电阻器(第1～第4阻抗元件)
11X，13X：电阻器
15，16：第1及第2PMOS晶体管
18：电流源
20：源极跟随部
22，24：第1及第2NMOS晶体管
31，32：第1及第2可变电流源
41，41B：控制电路
51：基准电压产生电路
Vdd：高电位侧电源
Vss：低电位侧电源
具体实施方式
以下参照附图，对本发明的优选实施方式进行详细说明。在各图中，对相同或同等的部分标注相同的标号。
[第1实施方式]
图1是包含本发明的第1实施方式的信号转换电路的轨对轨式差动放大电路的结构图。该轨对轨电路1是取得同相电压范围大的输入信号、对其进行规定的放大并输出的差动放大电路，例如用于LVDS的接受装置。轨对轨电路1具有：信号转换电路2，其将输入的差动电压信号的同相电压电平转换成规定的同相电压电平；以及差动放大电路4，其对转换成规定的同相电压电平的转换差动电压信号进行放大。
分别向信号转换电路2的第1输入端子5及第2输入端子6输入差动电压信号INp及INn。信号转换电路2将该差动电压信号INp及INn的同相电压电平转换成规定的同相电压电平，分别从第1输出端子7及第2输出端子8作为差动电压信号OUTp及OUTn而输出。差动放大电路4分别取得差动电压信号OUTp及OUTn，对其进行电压放大并输出。
图2是表示本发明的第1实施方式的信号转换电路的电路图。信号转换电路2是具有：进行差动放大动作的差动放大部10以及进行源极跟随动作的源极跟随部20。
差动放大部10由第1PMOS晶体管15及第2PMOS晶体管16构成，还具有第1～第4电阻器(阻抗元件)11～14以及电流源18。第1及第2电阻器11、12串联连接在低电位侧电源Vss与第1输出端子7之间，第3及第4电阻器13、14串联连接在低电位侧电源Vss与第2输出端子8之间。第1PMOS晶体管15的漏电极与第1输出端子7相连，源电极与电流源18相连，栅电极与第2输入端子6相连。第2PMOS晶体管16的漏极电极与第2输出端子8相连，源电极与电流源18相连，栅电极与第1输入端子5相连。电流源18设于第1PMOS晶体管15的源电极以及第2PMOS晶体管16的源电极与高电位侧电源Vdd之间，产生恒定电流Iss。
源极跟随部20具有作为源极跟随器工作的第1NMOS晶体管22以及第2NMOS晶体管24。更具体而言，第1NMOS晶体管22的源电极与第1及第2电阻器11、12之间的节点相连，栅电极与第1输入端子5相连，漏电极与高电位侧电源Vdd相连。第2NMOS晶体管24的源电极与第3及第4电阻器13、14之间的节点相连，栅电极与第2输入端子6相连，漏电极与高电位侧电源Vdd相连。另外，在图2中，为了便于说明，分开地示出与第2PMOS晶体管16的栅电极相连的第1输入端子5以及与第1NMOS晶体管22的栅电极相连的第1输入端子5，但它们是相同的端子。与第1PMOS晶体管15的栅电极相连的第2输入端子6以及与第2NMOS晶体管24的栅电极相连的第2输入端子6，也是同样。
另外，第1PMOS晶体管15的晶体管尺寸与第2PMOS晶体管16的晶体管尺寸相同，第1NMOS晶体管22的晶体管尺寸与第2NMOS晶体管24的晶体管尺寸相同。在此，MOS晶体管的晶体管尺寸大致由栅极宽度/栅极长度决定。此外，第1电阻器11的电阻值与第3电阻器13的电阻值相同，第2电阻器12的电阻值与第4电阻器14的电阻值相同。
接着，说明信号转换电路2的动作。以下，将第1及第3电阻器11、13的电阻值分别表示为R1，将第2及第4电阻器12、14的电阻值分别表示为R2。并且，将第1及第2PMOS晶体管15、16的电流I15、I16的差动平衡状态下的电流值表示为I1，将第1及第2NMOS晶体管22、24的电流I22、I24的差动平衡状态下的电流值表示为I2。而且，将第1PMOS晶体管15及第2PMOS晶体管16的阈值表示为Vthp，将第1NMOS晶体管22及第2NMOS晶体管24的阈值表示为Vthn。而且，将输入到第1输入端子5的差动电压信号INp以及输入到第2输入端子6的差动电压信号INn的、输入同相电压电平表示为Vic，将从第1输出端子7输出的差动电压信号OUTp以及从第2输出端子8输出的差动电压信号OUTn的、输出同相电压电平表示为Voc。信号转换电路2分别在以下3个区域中进行不同的动作：(i)输入同相电压电平Vic为Vss以上且Vthn以下的区域；(ii)输入同相电压电平Vic为Vdd-Vthp以上且Vdd以下的区域；以及(iii)输入同相电压电平Vic为Vthn以上且Vdd-Vthp以下的区域。下面，说明信号转换电路2在各个区域中的的动作。
(i)在输入同相电压电平Vic为Vss以上且Vthn以下的情况下，差动放大部10的第1PMOS晶体管15及第2PMOS晶体管16工作，源极跟随部20不工作。在该情况下，输出同相电压电平Voc可以用下式(1)来表示。
[式1]
Voc＝(R1+R2)·I1…(1)
这里，是将低电位侧电源Vss的电压值设想为0V。从第1输出端子7及第2输出端子8分别输出上述电平的同相电压的差动电压信号OUTp及OUTn。
(ii)在输入同相电压电平Vic为Vdd-Vthp以上且Vdd以下的情况下，源极跟随部20的第1NMOS晶体管22及第2NMOS晶体管24工作，差动放大部10不工作。在该情况下，第1NMOS晶体管22及第2NMOS晶体管24构成源极跟随电路，因此，输出同相电压电平Voc可以用下式(2)来表示。
[式2]
Voc＝R1·I2…(2)
(iii)在输入同相电压电平Vic为Vthn以上且Vdd-Vthp以下的情况下，差动放大部10与源极跟随部20一同工作。输出同相电压电平Voc由下式(3)决定。
[式3]
Voc＝(R1+R2)·I1+R1·I2…(3)
另外，在信号转换电路2中调节成：电流源18、第1～第4电阻器11～14、第1PMOS晶体管15、第2PMOS晶体管16、第1NMOS晶体管22、以及第2NMOS晶体管24的尺寸或值满足上式(1)～(3)，并且输出同相电压电平Voc进入差动放大电路4的工作区域中。
接着，将第1实施方式的信号转换电路2与比较例的信号转换电路进行比较，对第1实施方式的信号转换电路2的优点进行说明。图3是表示比较例的信号转换电路2X的电路图。图3所示的比较例的信号转换电路2X与第1实施方式的不同之处在于，在信号转换电路2中，设置电阻器11X来代替第1及第2电阻器11、12，设置电阻器13X来代替第3及第4电阻器13、14。此外，比较例的信号转换电路2X与第1实施方式的不同之处还在于，在信号转换电路2中，源极跟随部20中的晶体管22、24的源极分别与输出端子7、8相连。比较例的信号转换电路2X的其它结构与信号转换电路2相同。
这里，示出了该比较例的信号转换电路2X以及第1实施方式的信号转换电路2的仿真结果。图4是表示各部电压及各部电流相对输入同相电压的仿真结果的图。图4(a)表示各部电压，图4(b)表示各部电流。
在图4(a)中，曲线INp、INn表示信号转换电路2及2X的输入电压INp、INn，例如输入电压INp、INn的电压差为100mV。此外，曲线OUTp-2X、OUTn-2X分别表示比较例的信号转换电路2X的输出电压OUTp、OUTn，曲线OUTp、OUTn分别表示第1实施方式的信号转换电路2的输出电压OUTp、OUTn。
在图4(b)中，曲线I22-2X、I24-2X分别表示比较例的信号转换电路2X中、流过源极跟随部20的第1NMOS晶体管22的电流I22以及流过第2NMOS晶体管24的电流I24，曲线I22、I24分别表示第1实施方式的信号转换电路2中、流过源极跟随部20的第1NMOS晶体管22的电流I22以及流过第2NMOS晶体管24的电流I24。此外，曲线I15、I16分别表示信号转换电路2、2X中、流过差动放大部10的第1PMOS晶体管15的电流I15以及流过第2PMOS晶体管16的电流I16。
此外，在图4(a)、(b)中，区域A是上述(i)、即差动放大部10工作而源极跟随部20不工作的区域，区域B是上述(ii)、即源极跟随部20工作而差动放大部10不工作的区域。而且，区域C是上述(iii)、即差动放大部10和源极跟随部20均工作的协作区域。
当假定仅差动放大部10独立工作时，在输入电压INp、INn相对于差动平衡状态分别出现+50mV、-50mV的电压差这一仿真条件下，电流I15大于电流I16。另一方面，当假定仅源极跟随部20独立工作时，在输入电压INp、Inn相对于差动平衡状态分别出现+50mV、-50mV的电压差这一仿真条件下，电流I22大于电流I24。
如曲线I22-2X、I24-2X所示，对于比较例的信号转换电路2X而言，可知在协作区域C的高输入同相电压侧区域C1-2X中，电流的大小关系为上面所述的关系。在该区域C1-2X中，在差动放大部10的增益中，加有因来自源极跟随部20的输出电流而引起的正增益(有效区域)。
然而，在协作区域C的低输入同相电压侧区域C2-2X中，可知电流I22小于源极跟随部20的电流I24。在该区域C2-2X中，在差动放大部10的增益中加有因来自源极跟随部20的输出电流而引起的负增益(无效区域)。
这源于以下原因。当输入电压INp、Inn分别从差动平衡状态变化了+50mV、-50mV时，由于差动放大部10的电流I15增加，电阻器11X上的电压降增加，其结果，输出端子7的电压OUTp、即源极跟随部20的第1NMOS晶体管22的源极电压上升，导致电流I22减小。此外，由于差动放大部10的电流I16减小，电阻器13X上的电压降减小，其结果，输出端子8的电压OUTn、即源极跟随部20的第2NMOS晶体管24的源极电压降低，导致电流I24增加。其结果，在协作区域C的无效区域C2-2X中，如曲线OUTp-2X、OUTn-2X所示，输出差动电压(电压OUTp-2X与电压OUTn-2X之间的差分)变小。
但是，如曲线I22、I24所示，对于第1实施方式的信号转换电路2而言，可知：虽然在协作区域C的无效区域C2中，电流I22与电流I24之间发生逆转，但发生该逆转的输入同相电压范围的上限变低，无效区域C2较窄。并且，可知在无效区域C2中，电流I22、I24的逆转差分电流变小。其结果，在协作区域C中，信号转换电路2的增益变大，如曲线OUTp、OUTn所示，输出差动电压(电压OUTp与电压OUTn之间的差分)变大。
这样，根据第1实施方式的信号转换电路2，与以往相比，由于抑制了由差动放大部10的输出电流引起的、源极跟随部20中第1及第2NMOS晶体管22、24的源极电压上升，因此能够提高信号转换电路2的协作区域C中的增益。
并且，在第1实施方式的信号转换电路2中，当输入同相电压电平Vic在只有差动放大部10工作的区域与差动放大部10以及源极跟随部20均工作的区域之间的交界处、即Vthn附近变动时，随着差动放大部10及源极跟随部20中的一方的动作变强，另一方的动作则变弱。当输入同相电压电平Vic在只有源极跟随部20工作的区域与差动放大部10以及源极跟随部20均工作的区域之间的交界处、即Vdd-Vthp附近变动时，也是随着差动放大部10及源极跟随部20中的一方的动作变强，另一方的动作变弱。因此，针对从Vss到Vdd的输入同相电压电平Vic的变化，能够得到流畅、连续的输出同相电压电平Voc。
构成该第1实施方式的信号转换电路2的差动放大部10及源极跟随部20，与由2个差动放大器电路构成的电路相比，因为元件数量少，因此能够减小电路面积并降低消费电流。此外，源极跟随部20的第1及第2NMOS晶体管22、24是对差动电压信号INp及Inn进行正向放大，因此与反向放大电路相比，能够减小负载电容而进行高速动作。而且，源极跟随器的动作速度不再取决于第1及第2NMOS晶体管22、24的尺寸，因此能够在保持电路高速性的状态下，减小第1及第2NMOS晶体管22、24的尺寸。其结果，能够降低输入电容，实现高速动作的信号转换电路2。
而且，根据第1实施方式的信号转换电路2，无需增大第1～第4电阻器11～14的电阻值即可提高增益。另外，通过增大电流，即增大晶体管的尺寸(栅极宽度/栅极长度)，从而能够在不增大差动放大部10的晶体管(第1及第2PMOS晶体管15、16)以及源极跟随部20的晶体管(第1及第2NMOS晶体管22，24)的相互电导的情况下，提高增益。因此，根据该第1实施方式的信号转换电路2，能够在不降低高速特性并且不大幅增加电路面积以及功耗的情况下，提高增益。
因此，根据具有该第1实施方式的信号转换电路2的轨对轨电路1，能够在不降低高速特性并且不大幅增加电路面积以及功耗的情况下，提高协作区域C中的增益，因此能够提高信号质量。
[第2实施方式]
图5是表示本发明的第2实施方式的信号转换电路的电路图。如图5所示，信号转换电路2A与第1实施方式的不同结构在于，在信号转换电路2中还具有第1和第2可变电流源31、32以及控制电路41。信号转换电路2A的其它构成与信号转换电路2相同。
第1可变电流源31连接在第1输出端子7与高电位侧电源Vdd之间，向第1及第2电阻器11、12供给电流。第1可变电流源31可根据来自控制电路41的控制信号来改变所供给的电流的电流值。
同样，第2可变电流源32连接在第2输出端子8与高电位侧电源Vdd之间，向第3及第4电阻器13、14供给电流。第2可变电流源32可根据来自控制电路41的控制信号来改变所供给的电流的电流值。
控制电路41监视后级差动放大电路4的电源电压，并生成控制信号，使得根据该电源电压的变动来改变来自第1及第2可变电流源31、32的输出电流。
具体而言，在后级差动放大电路4的电源电压上升的情况下，控制电路41对第1及第2可变电流源31、32进行控制，以增加第1及第2可变电流源31、32的输出电流。另一方面，在后级差动放大电路4的电源电压降低的情况下，控制电路41对第1及第2可变电流源31、32进行控制，以减小第1及第2可变电流源31、32的输出电流。
这里，优选的是，差动放大电路4的工作点为电压放大增益高且能够高速动作的输入同相电压范围内的中间点。但是，电源电压是导致差动放大电路4的工作点变动的参数，当电源电压上升时，能够实现后级差动放大电路4的高增益及高速动作的输入同相电压电平范围、即有效输入同相电压电平范围变大，而当电源电压降低时，后级差动放大电路4的有效输入同相电压电平范围减小。
根据该第2实施方式的信号转换电路2A，当后级差动放大电路4的电源电压上升时，通过增大第1及第2可变电流源31、32的输出电流，能够增大第1及第2电阻器11、12的电压降、第3及第4电阻器13、14的电压降，使输出同相电压电平上升。另一方面，当后级差动放大电路4的电源电压降低时，通过减小第1及第2可变电流源31、32的输出电流，能够降低第1及第2电阻器11、12的电压降和第3及第4电阻器13、14的电压降，使输出同相电压电平降低。因此，根据第2实施方式的信号转换电路2A，即使因电源电压的变动而导致后级差动放大电路4的有效输入同相电压电平发生变动，仍然能够对输出同相电压电平进行适当的调节。
因此，根据具有该第2实施方式的信号转换电路2A的轨对轨电路1，即使因电源电压的变动而导致后级差动放大电路4的有效输入同相电压电平发生变动，仍然能够对信号转换电路2A的输出同相电压电平进行适当的调节，因此能够防止增益降低，抑止信号质量的下降。
[第3实施方式]
图6是表示本发明的第3实施方式的信号转换电路的电路图。如图6所示，信号转换电路2B与第2实施方式的不同结构在于，在信号转换电路2A中设置有控制电路41B来代替控制电路41。此外，信号转换电路2B还具有基准电压产生电路51。信号转换电路2B的其它构成与信号转换电路2A相同。
基准电压产生电路51与差动放大部10以及源极跟随部20形成在同一芯片内，产生随芯片的工艺偏差及温度变动而变化的基准电压。
控制电路41B从基准电压产生电路51接受基准电压，并生成控制信号，使得根据该基准电压的变动来改变第1及第2可变电流源31、32的输出电流。
这里，工艺偏差及温度变动是导致信号转换电路2B的工作点以及差动放大电路4的工作点发生变动的参数，当发生了工艺偏差或温度变动时，例如随着电阻元件的电阻值的变动、晶体管的阈值电压或导通电阻值的变动，工作点发生变动，输出同相电压电平及后级高速NMOS差动放大器的工作点发生变动。其结果，包含信号转换电路的轨对轨式差动放大电路的增益也发生变动。
控制电路41B根据来自基准电压产生电路51的基准电压的变动来控制第1及第2可变电流源31、32的输出电流，以抑止输出同相电压电平及输入同相电压电平的变动。
根据该第3实施方式的信号转换电路2B，即使由于工艺偏差或温度变动而导致输出同相电压电平发生变动，仍然能够将输出同相电压电平调节到能够实现后级高速NMOS差动放大器的高增益及高速动作的范围内。由此，能够对信号转换电路2B的增益进行适当的调节。
因此，根据具有该第3实施方式的信号转换电路2B的轨对轨电路1，即使由于工艺偏差或温度变动而导致信号转换电路2B的输出同相电压电平发生变动，仍然能够对信号转换电路2B的输出同相电压电平进行适当的调节，因此，能够适当地调节包含信号转换电路的轨对轨式差动放大电路的增益，提高信号质量。
另外，本发明不限于上述本实施方式，可进行各种变形。例如，本实施方式的差动放大部10也可采用不具有电流源18的结构。如图7所示，变形例的信号转换电路2C可以设置仿差动放大部10C来代替差动放大部10，该仿差动放大部10C的第1及第2PMOS晶体管15、16的源极与高电位侧电源Vdd相连。该结构也能够得到同样的优点。
此外，在本实施方式中，例示了电阻器作为差动放大部10的负载，但差动放大部10的负载可采用各种元件，即，具有电阻值、或在目标频率下具有阻抗的任何元件均可作为差动放大部10的负载。例如，可以考虑用晶体管作为这种元件，从而形成有源负载等的负载。
另外，在第1实施方式中，示出了这样的电路：第1NMOS晶体管22的漏电极与高电位侧电源Vdd直接相连，第2NMOS晶体管24的漏电极与高电位侧电源Vdd直接相连。但是，如图8所示，可以在高电位侧电源Vdd与第1NMOS晶体管22的漏电极以及第2NMOS晶体管24的漏电极之间，插入开关26、27，该开关26、27用于控制从高电位侧电源Vdd向第1NMOS晶体管22以及第2NMOS晶体管24的电流供给的接通/断开。这些开关26、27根据来自外部的接通/断开信号而接通/断开。
例如，当断开这些开关26、27而停止从高电位侧电源Vdd向第1NMOS晶体管22及第2NMOS晶体管24供给电流时，能够消除第1实施方式的信号转换电路2的动作对其它电路模块带来的影响，能够确认与信号转换电路2集成在同一基板上的其它电路模块的动作。
具体而言，在信号转换电路2接收到来自使用NMOS晶体管的差动放大电路、即具有与高电位侧电源Vdd相连的负载电阻的差动放大电路的输出电压的情况下，当不存在数据信号而NMOS晶体管截止时，差动放大电路的输出电压相当于高电位侧电源Vdd。此时，信号转换电路2中差动放大部10的第1及第2PMOS晶体管15、16截止，但源极跟随部20的第1及第2NMOS晶体管22、24导通。
因此，通过将开关26、27断开，能够防止源极跟随部20中流过过大的电流。其结果，只需监视电源电流，例如即可确认其它电路模块的动作是否异常。
此外，在第2实施方式中，控制电路41是根据后级差动放大电路4的电源电压来生成控制信号，但也可以生成与信号转换电路2A自身的电源电压相应的控制信号。例如，当信号转换电路2A的电源电压变高时，信号转换电路2A的输出同相电压电平上升。这相当于，在后级差动放大电路4中，能够实现高增益及高速动作的输入同相电压电平范围、即有效输入同相电压电平范围变小。在该情况下，控制电路41监视信号转换电路2A的电源电压，对信号转换电路2A的输出同相电压电平进行调节而使其降低，由此能够针对后级差动放大电路4的工作点，适当地调节信号转换电路2A的输出同相电压电平。
此外，在第2实施方式中，说明了控制电路41根据后级差动放大电路4的电源电压来产生控制信号的例子，在第3实施方式中，说明了控制电路41B根据基准电压产生电路51的基准电压来产生控制信号的例子，但对于控制电路41，41B而言，不限于电源电压及形成在同一芯片内的基准电压产生电路的基准电压，可以根据引起后级差动放大电路4的有效同相输入电压范围发生变动的任何参数，来产生控制电流。例如，控制电路41，41B取得取决于后级差动放大电路4内的电源电压的电压或电流，根据该电流或电压来产生控制电流，由此能够将输出同相电压电平调整为能够实现后级高速NMOS差动放大器的高增益及高速动作的同相输入电压范围。
[产业上的可利用性]
可以应用于比以往进一步提高信号转换电路的协作区域中的增益。因此，可以应用于进一步提高具有该信号转换电路的轨对轨电路的协作区域中的增益。
Claims (6)
1.一种信号转换电路，该信号转换电路在第1输入端子及第2输入端子上输入差动电压信号，对该差动电压信号的同相电压电平进行转换，从第1输出端子及第2输出端子输出对上述同相电压电平进行转换后的差动电压信号，其特征在于，该信号转换电路具有：
第1及第2阻抗元件，其串联连接在低电位侧电源与上述第1输出端子之间；
第3及第4阻抗元件，其串联连接在上述低电位侧电源与上述第2输出端子之间；
第1PMOS晶体管，其具有与上述第1输出端子连接的漏电极、与上述第2输入端子连接的栅电极、以及源电极；
第2PMOS晶体管，其具有与上述第2输出端子连接的漏电极、与上述第1输入端子连接的栅电极、以及源电极；
第1NMOS晶体管，其具有连接在上述第1及第2阻抗元件之间的源电极、与上述第1输入端子连接的栅电极、以及与高电位侧电源连接的漏电极；
第2NMOS晶体管，其具有连接在上述第3及第4阻抗元件之间的源电极、与上述第2输入端子连接的栅电极、以及与上述高电位侧电源连接的漏电极；以及
电流源，其设置在上述第1PMOS晶体管的源电极以及上述第2PMOS晶体管的源电极与上述高电位侧电源之间，产生恒定电流。
2.一种信号转换电路，该信号转换电路在第1输入端子及第2输入端子上输入差动电压信号，对该差动电压信号的同相电压电平进行转换，从第1输出端子及第2输出端子输出对上述同相电压电平进行转换后的差动电压信号，其特征在于，该信号转换电路具有：
第1及第2阻抗元件，其串联连接在低电位侧电源与上述第1输出端子之间；
第3及第4阻抗元件，其串联连接在上述低电位侧电源与上述第2输出端子之间；
第1PMOS晶体管，其具有与上述第1输出端子连接的漏电极、与上述第2输入端子连接的栅电极、以及与高电位侧电源连接的源电极；
第2PMOS晶体管，其具有与上述第2输出端子连接的漏电极、与上述第1输入端子连接的栅电极、以及与上述高电位侧电源的源电极；
第1NMOS晶体管，其具有连接在上述第1及第2阻抗元件之间的源电极、与上述第1输入端子连接的栅电极、以及与上述高电位侧电源连接的漏电极；以及
第2NMOS晶体管，其具有连接在上述第3及第4阻抗元件之间的源电极、与上述第2输入端子连接的栅电极、以及与上述高电位侧电源连接的漏电极。
3.根据权利要求1或2所述的信号转换电路，该信号转换电路还具有：
第1可变电流源，其向上述第1及第2阻抗元件供给电流，并且能够改变该电流的大小；以及
第2可变电流源，其向上述第3及第4阻抗元件供给电流，并且能够改变该电流的大小。
4.根据权利要求1或2所述的信号转换电路，其中，
上述第1～4阻抗元件为电阻器。
5.根据权利要求3所述的信号转换电路，其中，
上述第1～4阻抗元件为电阻器。
6.一种轨对轨电路，其特征在于，该轨对轨电路具有：
权利要求3所述的信号转换电路；以及
差动放大电路，其与上述信号转换电路的第1输出端子及第2输出端子连接，
上述信号转换电路还具有控制电路，该控制电路对引起上述差动放大电路的工作点变动的参数中的至少一个进行监视，并根据该参数的变动来使第1可变电流源及第2可变电流源改变电流。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007169592A JP5022789B2 (ja) | 2007-06-27 | 2007-06-27 | 信号変換回路及びレール・ツー・レール回路 |
| JP169592/2007 | 2007-06-27 | ||
| PCT/JP2008/061576 WO2009001872A1 (ja) | 2007-06-27 | 2008-06-25 | 信号変換回路及びレール・ツー・レール回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101689838A CN101689838A (zh) | 2010-03-31 |
| CN101689838B true CN101689838B (zh) | 2012-08-08 |
Family
ID=40185684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008800221223A Active CN101689838B (zh) | 2007-06-27 | 2008-06-25 | 信号转换电路以及轨对轨电路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8159300B2 (zh) |
| JP (1) | JP5022789B2 (zh) |
| KR (1) | KR101083929B1 (zh) |
| CN (1) | CN101689838B (zh) |
| TW (1) | TWI452830B (zh) |
| WO (1) | WO2009001872A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5765155B2 (ja) * | 2011-09-13 | 2015-08-19 | 富士通株式会社 | 電圧比較回路，ａ／ｄ変換器および半導体装置 |
| JP5962167B2 (ja) * | 2012-04-19 | 2016-08-03 | セイコーエプソン株式会社 | 検出回路、センサーデバイス及び電子機器 |
| JP6194004B2 (ja) * | 2013-09-13 | 2017-09-06 | アルプス電気株式会社 | 増幅回路 |
| US20180169403A1 (en) | 2015-01-09 | 2018-06-21 | President And Fellows Of Harvard College | Nanowire arrays for neurotechnology and other applications |
| CN105547951B (zh) * | 2016-01-29 | 2018-06-15 | 中绿环保科技股份有限公司 | 低浓度颗粒物在线测试仪中的颗粒物浓度测量系统 |
| WO2019010343A1 (en) * | 2017-07-07 | 2019-01-10 | President And Fellows Of Harvard College | CELL-BASED CURRENT STIMULATORS AND RELATED METHODS |
| JP2020043540A (ja) | 2018-09-13 | 2020-03-19 | キオクシア株式会社 | 差動増幅回路及びシリアル伝送回路 |
| KR20200115805A (ko) * | 2019-03-26 | 2020-10-08 | 삼성전자주식회사 | 공통 모드 오프셋을 보상하기 위한 수신기 |
| CN111917389A (zh) * | 2020-04-09 | 2020-11-10 | 南京市谭慕半导体技术有限公司 | 一种差动输入电平转换器 |
| JP2023530700A (ja) | 2020-06-17 | 2023-07-19 | プレジデント アンド フェローズ オブ ハーバード カレッジ | インピーダンス測定による細胞マッピングのための装置およびその動作方法 |
| JP2023530702A (ja) | 2020-06-17 | 2023-07-19 | プレジデント アンド フェローズ オブ ハーバード カレッジ | 細胞のパターニングおよび空間電気化学マッピングのためのシステムおよび方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608352A (en) * | 1993-12-22 | 1997-03-04 | Kabushiki Kaisha Toshiba | Differential input circuit capable of broadening operation range of input common mode potential |
| CN1943107A (zh) * | 2004-04-20 | 2007-04-04 | 皇家飞利浦电子股份有限公司 | 具有低歪斜的对称差分输出信号的轨到轨共模操作的高速差分接收机 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0618305B2 (ja) * | 1985-02-13 | 1994-03-09 | 日本電気株式会社 | 演算増幅回路 |
| US4797631A (en) | 1987-11-24 | 1989-01-10 | Texas Instruments Incorporated | Folded cascode amplifier with rail-to-rail common-mode range |
| JP2892287B2 (ja) * | 1994-02-04 | 1999-05-17 | 松下電器産業株式会社 | 演算増幅器 |
| DE19503036C1 (de) * | 1995-01-31 | 1996-02-08 | Siemens Ag | Differenzverstärker |
| US6121836A (en) | 1998-05-08 | 2000-09-19 | Lucent Technologies | Differential amplifier |
| JP2000114892A (ja) * | 1998-10-02 | 2000-04-21 | Texas Instr Japan Ltd | 増幅回路 |
| US6535062B1 (en) * | 2000-06-30 | 2003-03-18 | Raytheon Company | Low noise, low distortion, complementary IF amplifier |
| US6781460B2 (en) | 2002-10-29 | 2004-08-24 | Fairchild Semiconductor Corp. | Low power low voltage differential signal receiver with improved skew and jitter performance |
| JP4235433B2 (ja) * | 2002-10-31 | 2009-03-11 | ザインエレクトロニクス株式会社 | 受信回路及びそれを備えた差動回路 |
| US7202738B1 (en) * | 2005-02-08 | 2007-04-10 | Maxim Integrated Products, Inc. | Accurate voltage to current converters for rail-sensing current-feedback instrumentation amplifiers |
| CN101185239B (zh) * | 2005-05-26 | 2011-03-30 | 哉英电子股份有限公司 | 信号转换电路 |
-
2007
- 2007-06-27 JP JP2007169592A patent/JP5022789B2/ja active Active
-
2008
- 2008-06-25 KR KR1020097024520A patent/KR101083929B1/ko active IP Right Grant
- 2008-06-25 US US12/666,966 patent/US8159300B2/en active Active
- 2008-06-25 WO PCT/JP2008/061576 patent/WO2009001872A1/ja active Application Filing
- 2008-06-25 CN CN2008800221223A patent/CN101689838B/zh active Active
- 2008-06-27 TW TW097124285A patent/TWI452830B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608352A (en) * | 1993-12-22 | 1997-03-04 | Kabushiki Kaisha Toshiba | Differential input circuit capable of broadening operation range of input common mode potential |
| CN1943107A (zh) * | 2004-04-20 | 2007-04-04 | 皇家飞利浦电子股份有限公司 | 具有低歪斜的对称差分输出信号的轨到轨共模操作的高速差分接收机 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开平11-355065A 1999.12.24 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100188152A1 (en) | 2010-07-29 |
| TWI452830B (zh) | 2014-09-11 |
| TW200915716A (en) | 2009-04-01 |
| JP5022789B2 (ja) | 2012-09-12 |
| KR20100002292A (ko) | 2010-01-06 |
| US8159300B2 (en) | 2012-04-17 |
| JP2009010640A (ja) | 2009-01-15 |
| CN101689838A (zh) | 2010-03-31 |
| WO2009001872A1 (ja) | 2008-12-31 |
| KR101083929B1 (ko) | 2011-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101689838B (zh) | 信号转换电路以及轨对轨电路 | |
| US8698559B2 (en) | Amplifier circuit and method | |
| EP2784934B1 (en) | Electronic biasing circuit for constant transconductance | |
| CN101185239B (zh) | 信号转换电路 | |
| CN103907285A (zh) | 差分放大器 | |
| CN102624341B (zh) | 差分接收器 | |
| JP4779713B2 (ja) | 光信号受信回路およびそれを用いた光信号受信装置 | |
| KR20080109840A (ko) | 분산 클래스 ｇ형 증폭기 스위칭방법 | |
| CN101951236A (zh) | 一种数字可变增益放大器 | |
| CN101599742A (zh) | 放大器和偏移调节电路 | |
| JP5570445B2 (ja) | 送信回路 | |
| KR20160113349A (ko) | 전력 증폭기 | |
| JP4393245B2 (ja) | 電力増幅器 | |
| CN201846315U (zh) | 一种数字可变增益放大器 | |
| US7030670B2 (en) | Precise slew rate control line driver | |
| CN101430572A (zh) | 电压调节器 | |
| CN102314189B (zh) | 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路 | |
| JP2012104953A (ja) | エンファシス信号生成回路及び信号合成回路 | |
| CN101527569A (zh) | 数字模拟转换器 | |
| CN101483425B (zh) | 低功率差动信号传输装置 | |
| CN116073921A (zh) | 用于校正低附加噪声差分信号的占空比和相位误差的电路 | |
| CN118017948B (zh) | Ab类功率放大器、输出控制电路及输出控制方法 | |
| Lu et al. | A 1.2-GHz bandwidth variable gain amplifier with continuous dB-linear control in 65nm CMOS | |
| CN202334447U (zh) | 前置均衡放大电路 | |
| US8823442B1 (en) | System and method of reducing magnitudes of kick-back voltages in a circuit that alternates a direction of current flow through a load |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |