TWI397736B - 主動元件陣列基板以及顯示裝置 - Google Patents

Description

主動元件陣列基板以及顯示裝置

本發明是有關於一種主動元件陣列基板及顯示裝置，且特別是有關於一種阻抗均勻(Impedance uniform)且顯示品質良好的主動元件陣列基板及顯示裝置。

一般而言，平面顯示裝置包括主動元件陣列基板、彩色濾光基板以及背光模組。隨著人們對於顯示品質與功能的要求不斷提高，主動元件陣列基板上的導線設計也趨向於複雜。

圖1為習知一種主動元件陣列基板的局部上視、及部份放大示意圖。請參照圖1，主動元件陣列基板100包括基板101、多條掃描線111、多條資料線121、多個畫素結構108以及多條傳輸線130。基板101具有主動區102以及周邊區104。多條掃描線111配置於基板101的主動區102中，而多條資料線121相交於多條掃描線111。多個畫素結構108配置於基板101的主動區102中。

多條傳輸線130位於基板101的周邊區104中，並連接於多條掃描線111。周邊區104還具有多個訊號接墊136。其中，掃描線111可透過傳輸線130以及訊號接墊136與驅動晶片140電性連接，以接收對應的掃描訊號。掃描線111與訊號接墊136之間以傳輸線130進行導線連接的部份，即為扇出區(fan-out area)106。為了避免傳輸線130之間的阻抗差異而影響訊號傳輸品質，扇出區106中的傳輸線130可採用繞線方式以對應地調整傳輸阻抗。

然而，隨著高影像品質的需求，畫素結構108的設計越來越複雜。並且，因應產品之多功能性的需求，觸控元件、光感測元件等構件也會整合至主動元件陣列基板100中。驅動晶片140的針脚(pin)數目以及傳輸線130的數量必須隨之提高。如此一來，傳輸線130可繞線的空間會受到諸多限制而無法有效率地調整傳輸阻抗。

本發明提供一種主動元件陣列基板，使得控制顯示畫素的線路具有均勻一致的傳輸品質。

本發明又提出一種顯示裝置，具有上述主動元件陣列基板，具有良好的顯示品質。

本發明提出一種主動元件陣列基板，包括基板、多條掃描線、多條控制線、多條資料線、多個畫素結構、多條主傳輸線以及多條次傳輸線。基板具有主動區以及周邊區，而周邊區位於主動區邊。多條掃描線配置於基板的主動區中。多條控制線配置於基板的主動區中，平行於掃描線，其中每隔n條掃描線配置m條控制線，且n、m為正整數。多條資料線相交於多條掃描線以及多條控制線。多個畫素結構配置於基板的主動區中，且多條資料線所傳輸的顯示電壓由多條掃描線的掃描電壓控制而輸入至多個畫素結構。多條主傳輸線位於基板的周邊區中，連接於多條掃描線。多條次傳輸線位於基板的周邊區中，連接於多條控制線，而多條次傳輸線夾雜地排列於多條主傳輸線之中。其中，各主傳輸線至少包括一阻抗調整部，且至少一主傳輸線與鄰近的其中一條次傳輸線之間具有阻抗差值，其大於3歐姆(Ω)。

在本發明之一實施例中，上述各畫素結構包括第一主動元件、第二主動元件、第一畫素電極、第二畫素電極以及控制開關。第一主動元件電性連接其中一條掃描線以及其中一條資料線。第二主動元件電性連接其中一條掃描線以及其中一條資料線。第一畫素電極電性連接第一主動元件。第二畫素電極電性連接第二主動元件。控制開關電性連接第二畫素電極，並且控制線電性連接控制開關。

在本發明之一實施例中，上述之主動元件陣列基板更包括多個訊號接墊，位於基板的周邊區中，多條主傳輸線連接於多條掃描線與對應的多個訊號接墊之間，而多條次傳輸線連接於多條控制線與對應的多個訊號接墊之間。

在本發明之一實施例中，上述至少一阻抗調整部為至少一迂迴線路。至少一迂迴線路包括多條第一線段以及多條第二線段，第一線段沿第一方向延伸，而第二線段沿第二方向延伸，且第一線段與第二線段端對端(end to end)地連接。第一線段的長度不同於第二線段的長度。第一方向實質上平行於各主傳輸線的延伸方向，而第二方向實質上垂直於各主傳輸線的延伸方向。

在本發明之一實施例中，上述至少一阻抗調整部為一多層線路，此多層線路包括疊置且彼此並聯的多層導線。

在本發明之一實施例中，上述多條主傳輸線中一者的至少一阻抗調整部的線寬不同於多條主傳輸線中另一者的至少一阻抗調整部的線寬。多條次傳輸線的線寬為定值，而多條主傳輸線的線寬自5μm至40μm。

在本發明之一實施例中，上述之主動元件陣列基板更包括多個觸控元件，其配置於主動區中，多條控制線電性連接多個觸控元件以及對應的多條次傳輸線。其中，每隔n條主傳輸線配置m條次傳輸線，且n、m為正整數。

本發明提出一種顯示裝置，其包括第一基板以及第二基板。第一基板係為上述之主動元件陣列基板。第二基板設置於第一基板之對側。

在本發明之一實施例中，上述顯示裝置包括觸控顯示面板、液晶顯示面板、軟性顯示器面板、有機發光顯示器面板或電泳顯示面板。

基於上述，本發明的主動元件陣列基板僅調整主傳輸線的阻抗，而不調整次傳輸線的阻抗。因此，本發明的主傳輸線具有較大的空間來進行阻抗調整，以使控制顯示畫素的訊號線具有均勻的訊號傳輸品質。由於本發明的顯示裝置具有上述的主動元件陣列基板，每個畫素結構的充電時間大致相同，因此可獲得較佳的顯示品質。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖2為本發明一實施例之主動元件陣列基板的局部上視示意圖。請參照圖2，主動元件陣列基板200包括基板201、多條掃描線211、多條控制線212、多條資料線221、多個畫素結構208、多條主傳輸線231以及多條次傳輸線232。基板201具有主動區202以及周邊區204，周邊區204位於主動區202周邊，且周邊區204包括扇出區206。多條掃描線211配置於基板201的主動區202中。多條控制線212配置於基板201的主動區202中，平行於掃描線211，其中每隔一條掃描線211配置一條控制線212。簡言之，本實施例的多條控制線212與多條掃描線211是交替地配置。

多條資料線221相交於多條掃描線211以及多條控制線212。多個畫素結構208配置於基板201的主動區202中，且多條資料線221所傳輸的顯示電壓由多條掃描線211的掃描電壓控制而輸入至多個畫素結構208。

此外，主動元件陣列基板200還包括驅動晶片240，其位於周邊區204，且扇出區206位於顯示區202與驅動晶片240之間。

詳言之，圖3為圖2中畫素結構的一種電路示意圖。請參照圖3，畫素結構208A包括第一主動元件251、第二主動元件252、第一畫素電極261、第二畫素電極262以及控制開關271。第一主動元件251與第二主動元件252電性連接其中一條掃描線211以及其中一條資料線221。第一畫素電極261電性連接第一主動元件251，而第二畫素電極262電性連接第二主動元件252。

掃描線211的掃描電壓會開啟第一主動元件251與第二主動元件252，第一畫素電極261與第二畫素電極262所需的顯示電壓會由資料線221傳送至第一畫素電極261與第二畫素電極262。為了穩定液晶電容C_lc1 以及液晶電容C_lc2 以維持良好的顯示品質，各液晶電容C_lc1 以及液晶電容C_lc2 會連接對應的儲存電容C_st1 以及儲存電容C_st2 ，儲存電容C_st1 以及儲存電容C_st2 可以是具有相同儲存能力之電容，也可以分別具有不同儲存能力之電容，在本實施例中並不需特別限定。

此外，為了進一步提升顯示品質，第二畫素電極262電性連接控制開關271。控制開關271的另一端電性連接輔助電容C_d 。詳言之，畫素結構208A可透過控制線212來開啟或關閉控制開關271，以使輔助電容C_d 與第二畫素電極262電性連接。此時，第一、第二畫素電極261、262電性連接的電容總和不同，因此畫素結構208A會具有不同顯示灰階的兩個區域。此設計有助於改善色偏(color washout)的問題。

不過，第一主動元件251與第二主動元件252的充電時間會影響畫素結構208A的顯示品質。所以，主動元件陣列基板200中所有掃描線211的訊號傳輸品質不能差異太大。相反的，控制開關271的充電時間不會直接影響畫素結構208A的顯示品質，所以控制線212的訊號傳輸品質可容許有較大的差異。因此，以下提出數種線路佈局方式來改變各導線的阻抗以對應地調整各導線的傳輸品質。

圖4為圖2的扇出區206的示意圖，以及扇出區206的局部放大示意圖。請參照圖2與圖4，多條主傳輸線231位於基板201的周邊區204中，而多條主傳輸線231連接於多條掃描線211。多條次傳輸線232位於基板201的周邊區204中，連接於多條控制線212，而多條次傳輸線232夾雜地排列於多條主傳輸線231之中。另外，主動元件陣列基板200更包括多個訊號接墊236，位於基板201的周邊區204中。多條主傳輸線231連接於多條掃描線211與對應的多個訊號接墊236之間，而多條次傳輸線232連接於多條控制線212與對應的多個訊號接墊236之間。如此一來，各導線可以連接至對應的驅動晶片240。

具體而言，在扇出區206中，奇數條的導線(1、3、5...)為電性連接至掃描線211的主傳輸線231。而偶數條的導線(未標示)為電性連接至控制線212的次傳輸線232。各條主傳輸線231至少包括一阻抗調整部233。

如圖4所示，本實施例的阻抗調整部233為至少一迂迴線路，此迂迴線路包括多條第一線段233a以及多條第二線段233b。第一線段233a沿第一方向D1延伸，而第二線段233b沿第二方向D2延伸，且第一線段233a與第二線段233b端對端(end to end)地連接。其中，第一方向D1實質上平行於各主傳輸線231的延伸方向，而第二方向D2實質上垂直於各主傳輸線231的延伸方向。此外，第一線段233a的長度不同於第二線段233b的長度，亦即第一線段233a的長度小於第二線段233b的長度。

另外，各條主傳輸線231還包括阻抗調整部234，位於掃描線211與主傳輸線231連接處的附近。阻抗調整部234為至少一迂迴線路，其設置類似於上述的阻抗調整部233，請參照上述阻抗調整部233的說明。要強調的是，本發明並未限制阻抗調整部233、234的位置或佈局方式，圖4所繪示的實施例僅為本發明的其中一種實施方式。

在本實施例中，位於扇出區206最外側的主傳輸線231因為線路長度最長，是阻抗最大的導線，因此最外側的主傳輸線231可以不需再採用迂迴繞線的方式增加其阻抗。當然，在部分實施例中，本領域具有通常知識者，亦可以根據實際上之需求，視情況進行阻抗調整位於扇出區206最外側的主傳輸線231。

在本實施例中，因為主傳輸線231透過阻抗調整部233來調整阻抗，而次傳輸線232並不調整阻抗，所以主傳輸線231與相鄰的次傳輸線232間的阻抗差異較大。至少一主傳輸線231與鄰近的其中一條次傳輸線232之間具有的阻抗差值例如大於3歐姆(Ω)。在部分實施例中，至少一主傳輸線231與鄰近的其中一條次傳輸線232的阻抗差值例如至少大於600歐姆(Ω)。不過，相鄰近的兩條主傳輸線231之間的阻抗差值則因為阻抗調整部233的設計而可以小於3歐姆(Ω)。

對於主動元件陣列基板200而言，所有掃描線211的訊號傳輸品質不能差異太大。因此，本實施例僅調整主傳輸線231的阻抗大小，即可使各畫素結構208的充電時間趨於一致。特別是，由於次傳輸線232並不調整阻抗，次傳輸線232的線寬只要控制在不斷線的線寬之內即可。所以，次傳輸線232的配置不會佔用到扇出區206中太多的空間。換言之，主傳輸線231可配置阻抗調整部233的空間更具有彈性而有助於使得掃描線211的傳輸品質更為均勻一致。

進一步而言，阻抗調整部233、234整體的長度以及導線的曲折幅度可以視每一條掃描線211至訊號接墊236之間的距離而改變。當掃描線211至訊號接墊236之間的距離越短，則阻抗調整部233、234整體的長度必須越長或是迂迴線路的曲折幅度必須越大。如此一來，不同掃描線211的傳輸品質可以更為趨近。

圖5為本發明另一種扇出區的示意圖。請參照圖5，上述的主動元件陣列基板200也可以採用扇出區206a的線路佈局方式來調整阻抗。扇出區206a與扇出區206的不同之處在於，在扇出區206a的阻抗調整部233中，第一線段233a的長度大於第二線段233b的長度。當然，在其他的實施例中，第一線段233a的長度也可以等於第二線段233b的長度。也就是說，本發明不限定迂迴部的繞線方向及佈局方式

圖6為本發明又一種扇出區的示意圖。請參照圖6，扇出區206b與扇出區206的不同之處在於，扇出區206b的阻抗調整部233具有不同的線寬。另外，主傳輸線231可以僅由阻抗調整部233構成。也就是說，多條主傳輸線231的線寬可以有所不同。

具體而言，多條主傳輸線231的線寬是由扇出區206b的外側向扇出區206b的中心遞減，而多條次傳輸線232的線寬為定值。如此一來，不同主傳輸線231之間的阻抗差異可以有效地減小而使掃描線211的訊號傳輸品質趨向一致。在部分實施例中，主傳輸線231的線寬例如自5μm至40μm。

圖7為本發明再一種扇出區的示意圖。圖8為沿著圖7中a-a’線的剖面示意圖。請參照圖7與圖8，扇出區206c的線路佈局方式例如是以多層線路的方式來調整阻抗。在此，扇出區206c與上述扇出區206中相同的構件以相同的標號表示，此處不再重述。

在扇出區206c中，主傳輸線231的阻抗調整部233(虛線所繪示的區域)為一多層線路，此多層線路包括疊置且彼此並聯的多層導線231a、231b。

第一層導線231a例如為主傳輸線231的一部分，其中第一層導線231a與次傳輸線232皆直接配置於基板201上。第一保護層P1配置於基板201上且覆蓋第一層導線231a與次傳輸線232。第二層導線231b配置於第一保護層P1上，且位於第一層導線231a上方。此外，第二保護層P2覆蓋此第二層導線231b。

第二層導線231b的兩端例如可透過接觸窗開口(未繪示)與第一層導線231a電性連接。如此一來，扇出區206c中的主傳輸線231即可透過多層導線並聯的方式來達到降低阻抗的效果。當然，在其他的實施例中，導線疊層的數量可以更多，也就是可以利用三層或更多層導線並聯連接來達到調整阻抗的目的。

由上述可知，本發明的主動陣列基板200可利用扇出區206、206a、206b、206c中不同的線路佈局方式來針對主傳輸線231調整阻抗。其中，由於次傳輸線232不需要進行阻抗調整，因此扇出區206、206a、206b、206c可具有較大的空間設置主傳輸線231的阻抗調整部233。藉此設計，主動元件陣列基板200的主傳輸線231可具有更均勻的傳輸阻抗以及傳輸品質。值得一提的是，扇出區206、206a、206b、206c中不同的線路佈局方式可以同時設置於同一個扇出區中。本發明並不限定同一個扇出區僅使用一種方式來進行主傳輸線的阻抗調整。

圖9為圖2之畫素結構的另一種電路示意圖。請參照圖2與圖9，在本實施例中，主動元件陣列基板200例如是一種觸控顯示面板的其中一個基板。畫素結構208B包括第一主動元件351、畫素電極361、觸控元件302以及讀取線321。觸控元件302配置於主動區204中。多條控制線212電性連接多個觸控元件302以及對應的多條次傳輸線232。第一主動元件351與一條掃描線211以及一條資料線221電性連接。畫素電極361與第一主動元件351電性連接。此外，為了穩定液晶電容C_lc 以維持良好的顯示品質，液晶電容C_lc 會連接對應的儲存電容C_st 。

觸控元件302包括第二主動元件352、控制開關371以及觸控電容380。第二主動元件352電性連接於掃描線211、控制開關371以及讀取線321。而控制開關371電性連接於控制線212。本領域具有通常知識者，當可理解觸控顯示面板中各構件的連接方式與操作原理，此處便不再贅述。

一般而言，控制線212所傳輸的電壓可以控制觸控元件302的開啟或是關閉。觸控元件302開啟時，觸控電容380的變化可透過讀取線321來讀取，從而對觸控位置加以定位。當然，此處僅為舉例，主動元件陣列基板200上也可以是其他的觸控電路設計。

由於，控制開關371的充放電時間並不影響觸控元件302的感測功能，所以控制線212的訊號傳輸品質不會影響主動元件陣列基板200的運作效能。但是，掃描線211的訊號傳輸品質卻會使得畫素結構208B的顯示品質受到影響。所以，本實施例可採用前述扇出區206、206a、206b、206c的線路設計方式來調整連接於掃描線211之主訊號傳輸線231的阻抗。因此，本實施例的主動元件陣列基板200亦可達到顯示品質良好的功效。

值得一提的是，本實施例的電路設計為每隔一條主傳輸線231配置一條次傳輸線232，亦即每一條掃描線211上的畫素結構208中都配置有觸控元件302。在其他的實施例中，主動元件陣列基板200的電路設計也可以是在某些掃描線211上的畫素結構208中配置觸控元件302。換句話說，扇出線路的設計可在每隔n條主傳輸線配置m條次傳輸線，且n、m為正整數。當然，其他的實施例也可以將觸控元件302的設計整合於圖3所繪示的畫素結構208中。如此一來，兩條掃描線211之間可能配置有兩條控制線212，也就是兩條主傳輸線231之間設有兩條次傳輸線232。

由圖2的主動元件陣列基板200可知，主傳輸線231與次傳輸線232的數目及配置關係可以隨著不同電路設計以及畫素結構208佈局方式而改變。舉例而言，在圖10(a)中，第1、4...條導線為主傳輸線其餘為次傳輸線，亦即在第1、4...條導線進行阻抗匹配。而在圖10(b)中，第2、5...條導線為主傳輸線其餘為次傳輸線，亦即在第2、5...條導線進行阻抗匹配。簡言之，圖10(a)與圖10(b)所示的實例為每隔一條主傳輸線配置兩條次傳輸線。

另外，在圖10(c)中，第2、3、5、6...條導線為主傳輸線其餘為次傳輸線，亦即第1、4、7...條導線不進行阻抗匹配。而在圖10(d)中，第1、3、4、6、7、9、10...條導線為主傳輸線其餘為次傳輸線，亦即第2、5...條導線不進行阻抗匹配。簡言之，圖10(c)與圖10(d)所示的實例為每隔兩條主傳輸線配置一條次傳輸線。

然而，此處僅為舉例，主傳輸線231與次傳輸線232的配置端視於主動元件陣列基板200的應用與電路設計而定，本發明並不限於上述所列舉之電路設計。

圖11為本發明一實施例之顯示裝置的示意圖。請參照圖11，顯示裝置500包括第一基板510以及第二基板520。第一基板510可以是上述實施例所述之主動元件陣列基板200。

第二基板520設置於第一基板510之對側。其中，第二基板520例如是彩色濾光基板或其他可能的基板。在部分實施例中，第一基板510與第二基板520之間例如可設置顯示介質層(未繪示)。隨著顯示介質層的材質不同，顯示裝置500可以是觸控顯示面板、液晶顯示面板、軟性顯示器面板、有機發光顯示器面板或電泳顯示面板等。

由於顯示裝置500具有上述的主動元件陣列基板200、300，因此各個畫素結構的充電時間與充電準位相當一致，使得顯示裝置500可具有良好的顯示品質。

綜上所述，本發明的主動元件陣列基板可利用不同的阻抗調整部設計來調整阻抗，而次傳輸線不調整阻抗。如此一來，主傳輸線可具有較大的佈局空間以進行阻抗調整，使得主動元件陣列基板的導線阻抗設計更符合使用需求。此外，由於本發明的顯示裝置具有上述的主動元件陣列基板，因此每個畫素結構的充電時間及充電準位一致。換言之，本發明的顯示裝置可具有良好的顯示品質。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200．．．主動元件陣列基板

101、201．．．基板

102、202．．．主動區

104、204．．．周邊區

106、206、206a、206b、206c．．．扇出區

108、208、208A、208B．．．畫素結構

111、211．．．掃描線

121、221．．．資料線

130．．．傳輸線

136、236．．．訊號接墊

140、240．．．驅動晶片

212．．．控制線

231．．．主傳輸線

231a．．．第一層導線

231b．．．第二層導線

232．．．次傳輸線

233、234．．．阻抗調整部

233a．．．第一線段

233b．．．第二線段

236．．．訊號接墊

251、351．．．第一主動元件

252、352．．．第二主動元件

261．．．第一畫素電極

262．．．第二畫素電極

271、371．．．控制開關

302．．．觸控元件

380．．．觸控電容

500．．．顯示裝置

510．．．第一基板

520．．．第二基板

C_d ．．．輔助電容

C_lc 、C_lc1 、C_lc2 ．．．液晶電容

C_st 、C_st1 、C_st2 ．．．儲存電容

D1．．．第一方向

D2．．．第二方向

P1．．．第一保護層

P2．．．第二保護層

圖1為習知一種主動元件陣列基板的局部上視、及部份放大示意圖。

圖2為本發明一實施例之主動元件陣列基板的局部上視示意圖。

圖3為圖2中畫素結構的一種電路示意圖。

圖4為圖2的扇出區示意圖，以及扇出區的局部放大示意圖。

圖5為本發明另一種扇出區的示意圖。

圖6為本發明又一種扇出區的示意圖。

圖7為本發明再一種扇出區的示意圖。

圖8為沿著圖7中a-a’線的剖面示意圖。

圖9為圖2之畫素結構的另一種電路示意圖。

圖10(a)~(d)為本發明一實施例之主傳輸線與次傳輸線的線路配置示意圖。

圖11為本發明第三實施例之顯示裝置的示意圖。

206．．．扇出區

211．．．掃描線

212．．．控制線

231．．．主傳輸線

232．．．次傳輸線

233、234．．．阻抗調整部

233a．．．第一線段

233b．．．第二線段

236．．．訊號接墊

D1．．．第一方向

D2．．．第二方向

Claims (15)

1. 一種主動元件陣列基板，包括：一基板，具有一主動區以及一周邊區，該周邊區位於該主動區周邊；多條掃描線，配置於該基板的該主動區中；多條控制線，配置於該基板的該主動區中，平行該些掃描線，其中每隔n條該些掃描線配置m條該些控制線，且n、m為正整數；多條資料線，相交於該些掃描線以及該些控制線；多個畫素結構，配置於該基板的該主動區中，且該些資料線所傳輸的一顯示電壓由該些掃描線的一掃描電壓控制而輸入至該些畫素結構：多條主傳輸線，位於該基板的該周邊區中，連接於該些掃描線；以及多條次傳輸線，位於該基板的該周邊區中，連接於該些控制線，該些次傳輸線夾雜地排列於該些主傳輸線之中，其中各該主傳輸線至少包括一阻抗調整部，且至少一該主傳輸線與鄰近的其中一該次傳輸線之間具有一阻抗差值，其大於3歐姆(Ω)。
2. 如申請專利範圍第1項所述之主動元件陣列基板，其中各該畫素結構包括：一第一主動元件，電性連接其中一該掃描線以及其中一該資料線；一第二主動元件，電性連接其中一該掃描線以及其中一該資料線；一第一畫素電極，電性連接該第一主動元件；一第二畫素電極，電性連接該第二主動元件；一控制開關，電性連接該第二畫素電極，並且該控制線電性連接該控制開關。
3. 如申請專利範圍第1項所述之主動元件陣列基板，更包括多個訊號接墊，位於該基板的該周邊區中，該些主傳輸線連接於該些掃描線與對應的該些訊號接墊之間，而該些次傳輸線連接於該些控制線與對應的該些訊號接墊之間。
4. 如申請專利範圍第1項所述之主動元件陣列基板，其中每隔n條該些主傳輸線配置m條該些次傳輸線，且n、m為正整數。
5. 如申請專利範圍第1項所述之主動元件陣列基板，更包括多個觸控元件，該些觸控元件配置於該主動區中，該些控制線電性連接該些觸控元件以及對應的該些次傳輸線。
6. 如申請專利範圍第1項所述之主動元件陣列基板，其中該至少一阻抗調整部為至少一迂迴線路。
7. 如申請專利範圍第6項所述之主動元件陣列基板，其中該至少一迂迴線路包括多條第一線段以及多條第二線段，該些第一線段沿一第一方向延伸，而該些第二線段沿一第二方向延伸，且該些第一線段與該些第二線段端對端(end to end)地連接。
8. 如申請專利範圍第7項所述之主動元件陣列基板，其中該些第一線段的長度不同於該些第二線段的長度。
9. 如申請專利範圍第7項所述之主動元件陣列基板，其中該第一方向實質上平行於各該主傳輸線的一延伸方向，而該第二方向實質上垂直於各該主傳輸線的該延伸方向。
10. 如申請專利範圍第1項所述之主動元件陣列基板，其中該至少一阻抗調整部為一多層線路，該多層線路包括疊置且彼此並聯的多層導線。
11. 如申請專利範圍第1項所述之主動元件陣列基板，其中該些主傳輸線中一者的該至少一阻抗調整部的線寬不同於該些主傳輸線中另一者的該至少一阻抗調整部的線寬。
12. 如申請專利範圍第11項所述之主動元件陣列基板，其中該些次傳輸線的線寬為一定值。
13. 如申請專利範圍第11項所述之主動元件陣列基板，其中該些主傳輸線的線寬自5μm至40μm。
14. 一顯示裝置，包括：一第一基板，該第一基板係為一如申請專利範圍第1項所述之主動元件陣列基板；以及一第二基板，設置於該第一基板之對側。
15. 如申請專利範圍第14項所述之顯示裝置，包括觸控顯示面板、液晶顯示面板、軟性顯示器面板、有機發光顯示器面板或電泳顯示面板。