JP4438665B2 - 液晶表示装置 - Google Patents

Description

本発明は、電子機器の表示部等に用いられる液晶表示装置に関する。

近年、液晶表示装置は、テレビ受像機やパーソナル・コンピュータのモニタ装置等として用いられるようになっている。これらの用途では、表示画面をあらゆる方向から見ることのできる高い視角特性が求められている。図２０は、ＶＡ（Ｖｅｒｔｉｃａｌｌｙ Ａｌｉｇｎｅｄ）モードの液晶表示装置の印加電圧に対する透過率特性（Ｔ−Ｖ特性）を示すグラフである。横軸は液晶層に対する印加電圧（Ｖ）を表し、縦軸は光の透過率を表している。線Ａは表示画面に対し垂直な方向（以下、「正面方向」という）でのＴ−Ｖ特性を示し、線Ｂは表示画面に対して方位角９０°、極角６０°の方向（以下、「斜め方向」という）でのＴ−Ｖ特性を示している。ここで、方位角は、表示画面の右方向を基準として反時計回りに計った角度とする。また極角は、表示画面の中心に立てた垂線となす角とする。

図２０に示すように、円Ｃで囲んだ領域近傍において、透過率（輝度）変化に歪みが生じている。例えば、印加電圧が約２．５Ｖの比較的低階調においては斜め方向の透過率が正面方向の透過率より高くなっているが、印加電圧が約４．５Ｖの比較的高階調においては斜め方向の透過率が正面方向の透過率より低くなっている。この結果、表示画面を斜め方向から見た場合には実効駆動電圧範囲での輝度差が小さくなってしまう。この現象は色の変化に最も顕著に現れる。

図２１は表示画面に表示した画像の見え方の変化を示している。図２１（ａ）は正面方向から見た画像を示し、図２１（ｂ）は斜め方向から見た画像を示している。図２１（ａ）、（ｂ）に示すように、表示画面を斜め方向から見ると、正面方向から見たときと比較して画像の色が白っぽく変化してしまう。

図２２は、赤みがかった画像における赤（Ｒ）、緑（Ｇ）、青（Ｂ）３原色の階調ヒストグラムを示している。図２２（ａ）はＲの階調ヒストグラムを示し、図２２（ｂ）はＧの階調ヒストグラムを示し、図２２（ｃ）はＢの階調ヒストグラムを示している。図２２（ａ）〜（ｃ）の横軸は階調（０〜２５５の２５６階調）を表し、縦軸は存在率（％）を表している。図２２（ａ）〜（ｃ）に示すように、この画像では比較的高階調のＲと比較的低階調のＧ及びＢとが高い存在率で存在している。このような画像をＶＡモードの液晶表示装置の表示画面に表示させて斜め方向から見ると、高階調のＲが相対的に暗めに変化し、低階調のＧ及びＢが相対的に明るめに変化する。これにより３原色の輝度差が小さくなるため、画面全体として色が白っぽくなる。

上記の現象は、従来型の駆動モードであるＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードの液晶表示装置でも同様に生じる。特許文献１乃至３には、ＴＮモードの液晶表示装置における上記の現象を改善する技術が開示されている。図２３はこれらの公知技術に基づく基本的な液晶表示装置の１画素の構成を示し、図２４は図２３のＸ−Ｘ線で切断した液晶表示装置の断面構成を示し、図２５はこの液晶表示装置の１画素の等価回路を示している。図２３乃至図２５に示すように、液晶表示装置は、薄膜トランジスタ（ＴＦＴ）基板１０２と対向基板１０４と両基板１０２、１０４間に封止された液晶層１０６とを有している。

ＴＦＴ基板１０２は、ガラス基板１１０上に形成された複数のゲートバスライン１１２と、絶縁膜１３０を介してゲートバスライン１１２に交差して形成された複数のドレインバスライン１１４とを有している。ゲートバスライン１１２及びドレインバスライン１１４の交差位置近傍には、スイッチング素子として画素毎に形成されたＴＦＴ１２０が配置されている。ゲートバスライン１１２の一部はＴＦＴ１２０のゲート電極として機能し、ＴＦＴ１２０のドレイン電極１２１はドレインバスライン１１４に電気的に接続されている。また、ゲートバスライン１１２及びドレインバスライン１１４により画定された画素領域を横切って、ゲートバスライン１１２に並列して延びる蓄積容量バスライン１１８が形成されている。蓄積容量バスライン１１８上には、絶縁膜１３０を介して蓄積容量電極１１９が画素毎に形成されている。蓄積容量電極１１９は、制御容量電極１２５を介してＴＦＴ１２０のソース電極１２２に電気的に接続されている。蓄積容量バスライン１１８、蓄積容量電極１１９、及びそれらの間に挟まれた絶縁膜１３０により蓄積容量Ｃｓが形成される。

ゲートバスライン１１２及びドレインバスライン１１４により画定された画素領域は、副画素Ａと副画素Ｂとに分割されている。副画素Ａには画素電極１１６が形成され、副画素Ｂには画素電極１１６から分離された画素電極１１７が形成されている。画素電極１１６は、コンタクトホール１２４を介して蓄積容量電極１１９及びＴＦＴ１２０のソース電極１２２に電気的に接続されている。一方、画素電極１１７は電気的にフローティング状態になっている。画素電極１１７は、保護膜１３２を介して制御容量電極１２５に重なる領域を有している。当該領域では、画素電極１１７、制御容量電極１２５、及びそれらの間の保護膜１３２により制御容量Ｃｃが形成される。画素電極１１７は、制御容量Ｃｃを介した容量結合によりソース電極１２２に間接的に接続されている。

対向基板１０４は、ガラス基板１１１上に形成されたカラーフィルタ（ＣＦ）樹脂層１４０と、ＣＦ樹脂層１４０上に形成された共通電極１４２とを有している。画素電極１１６と共通電極１４２と両電極１１６、１４２間に挟まれた液晶層１０６により副画素Ａには液晶容量Ｃｌｃ１が形成され、画素電極１１７と共通電極１４２と両電極１１７、１４２間に挟まれた液晶層１０６により副画素Ｂには液晶容量Ｃｌｃ２が形成される。ＴＦＴ基板１０２及び対向基板１０４の液晶層１０６との界面には、配向膜１３６、１３７がそれぞれ形成されている。

ＴＦＴ１２０がオン状態になって画素電極１１６に電圧が印加され、副画素Ａの液晶層１０６に電圧Ｖｐｘ１が印加されるとする。このとき、液晶容量Ｃｌｃ２と制御容量Ｃｃとの容量比に従って電位が分割されるため、副画素Ｂの画素電極１１７には画素電極１１６とは異なる電圧が印加される。副画素Ｂの液晶層１０６に印加される電圧Ｖｐｘ２は、
Ｖｐｘ２＝（Ｃｃ／（Ｃｌｃ２＋Ｃｃ））×Ｖｐｘ１
となる。実際の電圧比（Ｖｐｘ２／Ｖｐｘ１（＝Ｃｃ／（Ｃｌｃ２＋Ｃｃ）））は液晶表示装置の表示特性に基づく設計事項であるが、およそ０．６〜０．８とするのが理想的である。

このように、液晶層１０６に印加される電圧が互いに異なる副画素Ａ、Ｂが１画素内に存在すると、図２０に示したようなＴ−Ｖ特性の歪みが副画素Ａ、Ｂで分散される。このため、斜め方向から見たときに画像の色が白っぽくなる現象を抑制でき、視角特性が改善される。以下、上記の手法を容量結合ＨＴ（ハーフトーン・グレースケール）法とよぶ。

特許文献１乃至３ではＴＮモードの液晶表示装置を前提として上記の技術が記載されているが、近年ＴＮモードに代わって主流となったＶＡモードの液晶表示装置に上記の技術を適用することによって、より高い効果が得られる。

図２６は、容量結合ＨＴ法を用いた従来の液晶表示装置に生じる焼付きを説明する図である。図２６（ａ）は、焼付き試験の際に画面に表示する白黒のチェッカパターンを示している。焼付き試験では、図２６（ａ）に示すチェッカパターンを一定時間（例えば４８時間）連続表示させた直後に画面全体に同階調の中間調（３２／６４階調）を表示させて、チェッカパターンが視認されるか否かを検査する。チェッカパターンが視認された場合には、画面の輝度をチェッカパターンの一方向に沿って測定し、焼付き率を算出する。ここで、視認されるチェッカパターンのうち低輝度領域の輝度をａとし高輝度領域の輝度をａ＋ｂ（＞ａ）としたとき、ｂ／ａを焼付き率と定義した。

図２６（ｂ）は容量結合ＨＴ法を用いていない液晶表示装置に中間調を表示させた画面を示し、図２６（ｃ）は容量結合ＨＴ法を用いた従来の液晶表示装置に中間調を表示させた画面を示している。図２６（ｂ）に示すように、容量結合ＨＴ法を用いていない液晶表示装置では、中間調表示の際にチェッカパターンはほとんど視認されなかった。図２６（ｂ）のＹ−Ｙ’線に沿って輝度を測定したところ、輝度は図２６（ｄ）の線ｃに示すような分布を有していた。焼付き率は０〜５％に過ぎなかった。これに対し、容量結合ＨＴ法を用いた液晶表示装置では、図２６（ｃ）に示すようなチェッカパターンが視認された。図２６（ｃ）のＹ−Ｙ’線に沿って輝度を測定したところ、輝度は図２６（ｄ）の線ｄに示すような分布を有していた。焼付き率は１０％以上であった。このように、容量結合ＨＴ法を用いていない液晶表示装置では焼付きがほとんど発生しないのに対し、容量結合ＨＴ法を用いた液晶表示装置では比較的濃い焼付きが発生する。

焼付きが発生した液晶表示装置の画素内の特性分布などを評価して解析した結果、焼付きは、電気的にフローティング状態の画素電極１１７の形成された副画素Ｂで発生していることが判明した。画素電極１１７は、極めて電気抵抗の高いシリコン窒化膜（ＳｉＮ膜）等を介して制御容量電極１２５に接続され、また極めて電気抵抗の高い液晶層１０６を介して共通電極１４２に接続されている。このため、画素電極１１７に充電された電荷は容易に放電されないようになっている。一方、ＴＦＴ１２０のソース電極１２２に電気的に接続された副画素Ａの画素電極１１６にはフレーム毎に所定の電位が書き込まれ、かつ画素電極１１６は、ＳｉＮ膜や液晶層に比較して極めて電気抵抗の低いＴＦＴ１２０の動作半導体層を介してドレインバスライン１１４に接続されている。このため、画素電極１１７に充電された電荷が放電されなくなることはない。
以上のように、容量結合ＨＴ法を用いた従来の液晶表示装置は、視角特性が向上するものの、焼付きが発生するため良好な表示特性が得られないという問題を有している。

特開平２−１２号公報 米国特許第４８４０４６０号明細書 特許第３０７６９３８号公報 特開２００４−７８１５７号公報 特開２００３−２５５３０３号公報

本発明の目的は、良好な表示特性の得られる液晶表示装置を提供することにある。

上記目的は、対向配置された一対の基板と、前記基板間に封止された液晶層と、一方の前記基板上に互いに並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第１及び第２のトランジスタと、前記第１のトランジスタのソース電極に電気的に接続された第１の画素電極と、前記第２のトランジスタのソース電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを少なくとも備えた画素領域と、（ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に接続されたソース電極と、前記蓄積容量バスラインに接続されたドレイン電極とを備えた第３のトランジスタと、前記第３のトランジスタのドレイン電極と前記蓄積容量バスラインとの間、又は前記第３のトランジスタのソース電極と前記第２の画素電極との間のいずれか一方を容量結合するバッファ容量部とを有することを特徴とする液晶表示装置によって達成される。

本発明によれば、良好な表示特性の得られる液晶表示装置を実現できる。

本発明の一実施の形態による液晶表示装置について図１乃至図１９を用いて説明する。まず、本実施の形態の前提として、本願出願人による日本国特許出願（特願２００４−３２３６２６号）に提案された液晶表示装置について説明する。図１は、上記特許出願に提案された液晶表示装置の１画素の構成を示している。図２は、図１のＣ−Ｃ線で切断した液晶表示装置の断面構成を示している。図３は、この液晶表示装置の１画素の等価回路を示している。図１乃至図３に示すように、ＴＦＴ基板２は、ガラス基板１０上に形成された複数のゲートバスライン１２と、ＳｉＮ膜等の誘電体からなる絶縁膜３０を介してゲートバスライン１２に交差して形成された複数のドレインバスライン１４とを有している。ここで、複数のゲートバスライン１２は例えば線順次走査され、図１及び図３では、ｎ番目に走査されるｎ本目のゲートバスライン１２ｎと、（ｎ＋１）番目に走査される（ｎ＋１）本目のゲートバスライン１２（ｎ＋１）とを示している。ゲートバスライン１２及びドレインバスライン１４の交差位置近傍には、画素毎に形成された第１のＴＦＴ２１及び第２のＴＦＴ２２が互いに隣り合って配置されている。ゲートバスライン１２の一部はＴＦＴ２１、２２のゲート電極として機能する。ゲートバスライン１２上には、絶縁膜３０を介してＴＦＴ２１、２２の動作半導体層（図示せず）が例えば一体的に形成されている。動作半導体層上にはチャネル保護膜２１ｄ、２２ｄが例えば一体的に形成されている。ＴＦＴ２１のチャネル保護膜２１ｄ上には、ドレイン電極２１ａ及びその下層のｎ型不純物半導体層（図示せず）と、ソース電極２１ｂ及びその下層のｎ型不純物半導体層（図示せず）とが所定の間隙を介して対向して形成されている。また、ＴＦＴ２２のチャネル保護膜２２ｄ上には、ドレイン電極２２ａ及びその下層のｎ型不純物半導体層（図示せず）と、ソース電極２２ｂ及びその下層のｎ型不純物半導体層（図示せず）とが所定の間隙を介して互いに対向して形成されている。ＴＦＴ２１のドレイン電極２１ａ及びＴＦＴ２２のドレイン電極２２ａは、ドレインバスライン１４にそれぞれ電気的に接続されている。ＴＦＴ２１のソース電極２１ｂ及びＴＦＴ２２のソース電極２２ｂは互いに分離されている。ＴＦＴ２１、２２は並列に配置されている。ＴＦＴ２１、２２上の基板全面には、ＳｉＮ膜等の誘電体からなる保護膜３２が形成されている。

また、ゲートバスライン１２及びドレインバスライン１４により画定された画素領域を横切って、ゲートバスライン１２に並列して延びる蓄積容量バスライン１８が形成されている。図１及び図３では、ゲートバスライン１２ｎとゲートバスライン１２（ｎ＋１）との間に配置された蓄積容量バスライン１８ｎを示している。蓄積容量バスライン１８ｎ上には、絶縁膜３０を介して蓄積容量電極１９が画素毎に形成されている。蓄積容量電極１９は、接続電極２５を介してＴＦＴ２１のソース電極２１ｂに電気的に接続されている。蓄積容量バスライン１８ｎ、蓄積容量電極１９、及びとそれらの間に挟まれた絶縁膜３０により第１の蓄積容量Ｃｓ１が形成される。

ゲートバスライン１２及びドレインバスライン１４により画定された画素領域は、副画素Ａと副画素Ｂとに分割されている。図１において、例えば台形状の副画素Ａは画素領域の中央部左寄りに配置され、副画素Ｂは画素領域のうち副画素Ａの領域を除いた上部、下部及び中央部右側端部に配置されている。画素領域内の副画素Ａ、Ｂの配置は、例えば蓄積容量バスライン１８ｎに対しほぼ線対称になっている。副画素Ａには画素電極１６が形成され、副画素Ｂには画素電極１６から分離された画素電極１７が形成されている。画素電極１６、１７は、共にＩＴＯ等の透明導電膜により形成されている。高い視角特性を得るためには、副画素Ａに対する副画素Ｂの面積比が１／２以上４以下であることが望ましい。画素電極１６は、保護膜３２が開口されたコンタクトホール２４を介して、蓄積容量電極１９及びＴＦＴ２１のソース電極２１ｂに電気的に接続されている。画素電極１７は、保護膜３２が開口されたコンタクトホール２６を介してＴＦＴ２２のソース電極２２ｂに電気的に接続されている。また画素電極１７は、保護膜３２及び絶縁膜３０を介して蓄積容量バスライン１８ｎに重なる領域を有している。当該領域では、蓄積容量バスライン１８ｎと画素電極１７とそれらの間に挟まれた保護膜３２及び絶縁膜３０とにより第２の蓄積容量Ｃｓ２が形成される。

また、各画素領域の図１中下方には、第３のＴＦＴ２３が配置されている。ＴＦＴ２３のゲート電極２３ｃは、当該画素の次段のゲートバスライン１２（ｎ＋１）に電気的に接続されている。ゲート電極２３ｃ上には、絶縁膜３０を介して動作半導体層２３ｅが形成されている。動作半導体層２３ｅ上には、チャネル保護膜２３ｄが形成されている。チャネル保護膜２３ｄ上には、ドレイン電極２３ａ及びその下層のｎ型不純物半導体層２３ｆと、ソース電極２３ｂ及びその下層のｎ型不純物半導体層２３ｆとが所定の間隙を介して対向して形成されている。ソース電極２３ｂは、コンタクトホール２７を介して画素電極１７に電気的に接続されている。ＴＦＴ２３の近傍には、接続電極３５を介して蓄積容量バスライン１８ｎに電気的に接続されたバッファ容量電極２８が配置されている。バッファ容量電極２８上には、絶縁膜３０を介してバッファ容量電極２９が配置されている。バッファ容量電極２９は、ドレイン電極２３ａに電気的に接続されている。互いに対向して配置されたバッファ容量電極２８、２９、及びそれらの間に挟まれた絶縁膜３０はバッファ容量部３４を構成し、バッファ容量部３４にはバッファ容量Ｃｂ（図２ではＣｂ１）が形成される。ＴＦＴ２３のドレイン電極２３ａと蓄積容量バスライン１８ｎとの間は、バッファ容量Ｃｂを介した容量結合により間接的に接続されている。このように、図１乃至図３に示す液晶表示装置は、画素毎に３つのＴＦＴ２１、２２、２３が設けられている。以下、このような液晶表示装置の構造を「３ＴＦＴハーフトーン構造」ともいう。

対向基板４は、ガラス基板１１上に形成されたＣＦ樹脂層４０と、ＣＦ樹脂層４０上に形成され、蓄積容量バスライン１８と同電位に維持される共通電極４２とを有している。ＴＦＴ基板２と対向基板４との間には、例えば負の誘電率異方性を有する液晶が封止されて液晶層６が形成されている。副画素Ａの画素電極１６、共通電極４２、及びそれらの間に挟まれた液晶層６により液晶容量Ｃｌｃ１が形成され、副画素Ｂの画素電極１７、共通電極４２、及びそれらの間に挟まれた液晶層６により液晶容量Ｃｌｃ２が形成される。ＴＦＴ基板２の液晶層６との界面には配向膜（垂直配向膜）３６が形成され、対向基板４の液晶層６との界面には配向膜３７が形成されている。これにより、液晶層６の液晶分子は、電圧無印加時に基板面にほぼ垂直に配向する。

容量結合ＨＴ法を用いた従来の液晶表示装置に比較的濃い焼付きが発生する要因は、副画素Ｂの画素電極が制御電極や共通電極に対してそれぞれ極めて高い電気抵抗を介して接続されるため、蓄えられた電荷が放電され難い点にある。これに対し、図１乃至図３に示す３ＴＦＴハーフトーン構造の液晶表示装置では、副画素Ｂの画素電極１７がＴＦＴ２２を介してドレインバスライン１４に接続されている。ＴＦＴ２２の動作半導体層の電気抵抗は、オフ状態であっても絶縁膜３０や保護膜３２等の電気抵抗よりも極めて低い。このため、画素電極１７に蓄えられた電荷は容易に放電されるようになっている。したがって本実施の形態によれば、広視野角の得られるハーフトーン法を用いているのにもかかわらず、濃い焼付きが生じることがない。

図４は、上記特許出願に提案された３ＴＦＴハーフトーン構造の液晶表示装置の他の構成を示している。図５は、この液晶表示装置の１画素の等価回路を示している。図４及び図５に示すように、第３のＴＦＴ２３のソース電極２３ｂは、バッファ容量電極２９に電気的に接続されている。バッファ容量電極２９は、副画素Ｂの画素電極１７の一部の領域に重なって配置されている。当該領域の画素電極１７はバッファ容量部３４の他方の電極として機能し、バッファ容量電極２９、画素電極１７、及びそれらの間に挟まれた保護膜３２はバッファ容量部３４を構成する。バッファ容量部３４にはバッファ容量Ｃｂが形成される。なお画素電極１７に電気的に接続されたバッファ容量電極を別途設け、当該バッファ容量電極とバッファ容量電極２９とを誘電体層を介して重ねて配置してもよい。この場合、別途設けられたバッファ容量電極、バッファ容量電極２９、及びそれらの間に挟まれた誘電体層によりバッファ容量Ｃｂが形成される。画素電極１７とＴＦＴ２３のソース電極２３ｂとは、バッファ容量Ｃｂを介した容量結合により間接的に接続されている。

また、ＴＦＴ２３のドレイン電極２３ａは、保護膜３２を開口して形成されたコンタクトホール５０を介して、繋ぎ替え電極５２に電気的に接続されている。繋ぎ替え電極５２は、画素電極１６、１７と同層に形成されている。繋ぎ替え電極５２は、保護膜３２及び絶縁膜３０を開口して形成されたコンタクトホール５１を介して、接続電極３５及び蓄積容量バスライン１８ｎに電気的に接続されている。すなわちＴＦＴ２３のドレイン電極２３ａは、蓄積容量バスライン１８ｎに電気的に接続されている。

図４及び図５に示した液晶表示装置によっても、図１乃至図３に示した液晶表示装置と同様の効果が得られる。ただし図４及び図５に示した液晶表示装置では、ドレイン電極２３ａと接続電極３５とを電気的に接続するために、繋ぎ替え電極５２を用いた繋ぎ替えが必要になる。したがって、画素の開口率が若干低下する場合がある。

図６は、上記特許出願に提案された３ＴＦＴハーフトーン構造の液晶表示装置のさらに他の構成を示している。図１乃至図３に示した液晶表示装置では、画素の開口率の低下によって輝度が低下してしまう場合もあり得る。開口率を低下させる最大の要因はＴＦＴ２３にある。図６に示す液晶表示装置では、ＴＦＴ２３が次段のゲートバスライン１２（ｎ＋１）を跨ぐように配置される。これにより、画素領域内でのＴＦＴ２３の面積が減少し、開口率が向上する。

ただし、次段のゲートバスライン１２（ｎ＋１）を跨ぐようにＴＦＴ２３を配置すると、ドレイン電極２３ａ又はソース電極２３ｂの一方が、隣接する次段の画素領域側に配置されることになる。例えばドレイン電極２３ａ及びバッファ容量部３４を次段の画素領域側に配置したとき、バッファ容量電極２８と蓄積容量バスライン１８ｎとの間を接続する接続電極３５がゲートバスライン１２（ｎ＋１）を再度乗り越えるような構成にしてしまうと、これによって開口率の低下が生じてしまうので望ましくない。そこでバッファ容量電極２８を、ゲートバスライン１２（ｎ＋１）とゲートバスライン１２（ｎ＋２）との間に配置された蓄積容量バスライン１８（ｎ＋１）に、接続電極３５を介して接続する構成とした。蓄積容量バスライン１８は全て同電位であるため、バッファ容量電極２８を次段の蓄積容量バスライン１８（ｎ＋１）に接続しても何ら問題は生じない。

対向基板４上には、画素領域端部に対して斜めに延びる線状突起４４が感光性樹脂等を用いて形成されている。線状突起４４は、液晶の配向を規制する配向規制用構造物として機能する。また、配向規制用構造物として線状突起４４の代わりに共通電極４２にスリットが設けられていてもよい。画素電極１６と画素電極１７とを分離する線状のスリット４６は、線状突起４４に並列し、画素領域端部に対して斜めに延びている。スリット４６は、ＴＦＴ基板２側の配向規制用構造物としても機能する。

ここで、３ＴＦＴハーフトーン構造の液晶表示装置に生じ得る問題点について説明する。図２３乃至図２５に示した容量結合ＨＴ法を用いた従来の液晶表示装置では、ＴＦＴ１２０がオン状態になったときに、液晶容量Ｃｌｃと制御容量Ｃｃとの容量比に従って電位が分割されることを利用して画素電極１１６、１１７の電位を異ならせている。これに対し、３ＴＦＴハーフトーン構造の液晶表示装置では、ゲートバスライン１２ｎが選択状態になってＴＦＴ２１、２２がオン状態になると、副画素Ａ、Ｂの各液晶容量Ｃｌｃ１、Ｃｌｃ２に一旦同じ電圧が印加される。その後、次段のゲートバスラインが選択状態になって第３のＴＦＴ２３がオン状態になると、副画素Ｂの液晶容量Ｃｌｃ２に蓄えられた電荷がバッファ容量Ｃｂに移動することにより副画素Ｂの液晶容量Ｃｌｃ２の電圧が低下し、副画素Ａの液晶容量Ｃｌｃ１の電圧と副画素Ｂの液晶容量Ｃｌｃ２の電圧とに差が生じる。したがって、容量比と電圧比との関係は、容量結合ＨＴ法を用いた液晶表示装置と３ＴＦＴハーフトーン構造の液晶表示装置とで全く異なる。

図７は、３ＴＦＴハーフトーン構造の液晶表示装置及び容量結合ＨＴ法を用いた液晶表示装置における容量比の変化に対する電圧比の変化を示すグラフである。横軸は、容量結合ＨＴ法を用いた液晶表示装置における制御容量Ｃｃと液晶容量Ｃｌｃ２との容量比Ｃｃ／Ｃｌｃ２、又は３ＴＦＴハーフトーン構造の液晶表示装置におけるバッファ容量Ｃｂと液晶容量Ｃｌｃ２との容量比Ｃｂ／Ｃｌｃ２を表している。縦軸は、副画素Ａの液晶層に印加される電圧Ｖｐｘ１及び副画素Ｂの液晶層に印加される電圧Ｖｐｘ２の電圧比Ｖｐｘ２／Ｖｐｘ１を表している。線ｅは、容量結合ＨＴ法を用いた液晶表示装置の電圧比の変化を示し、線ｆは、３ＴＦＴハーフトーン構造の液晶表示装置の電圧比の変化を示している。液晶の誘電率の変化により液晶容量Ｃｌｃ２は印加電圧が低いほど小さく、印加電圧が高いほど大きくなるため、容量比Ｃｃ／Ｃｌｃ２又はＣｂ／Ｃｌｃ２の大きくなるグラフ右側は低電圧を印加した状態を表し、容量比Ｃｃ／Ｃｌｃ２又はＣｂ／Ｃｌｃ２の小さくなるグラフ左側は高電圧を印加した状態を表している。

画素を２つの副画素Ａ、Ｂに２分割する場合、最適な電圧比Ｖｐｘ２／Ｖｐｘ１は０．６〜０．８程度である。例えば電圧比Ｖｐｘ２／Ｖｐｘ１を０．７にするためには、容量結合ＨＴ法を用いた液晶表示装置では容量比Ｃｃ／Ｃｌｃ２を２．５程度にする必要があった。すなわち容量結合ＨＴ法を用いた液晶表示装置では、制御容量Ｃｃを液晶容量Ｃｌｃ２のおよそ２．５倍と非常に大きい値にする必要があった。ただし、制御容量Ｃｃは画素電極１７の下層に形成できるため、輝度に貢献しない配向規制用の突起などと重ねて配置することにより開口率の低下はさほど生じない。また、制御容量電極１２５のパターンサイズは大きいため、パターニングの際に寸法ずれが生じても電圧比が大きく変化することはなく、表示むらが視認されることは少ない。

これに対して、３ＴＦＴハーフトーン構造の液晶表示装置では、液晶容量Ｃｌｃ２のわずか２０％という小さなバッファ容量Ｃｂ（Ｃｂ／Ｃｌｃ２≒０．２）を設けることにより、電圧比Ｖｐｘ２／Ｖｐｘ１を０．７にすることができる。バッファ容量Ｃｂの誘電体層となる絶縁膜３０は、ＴＦＴのゲート電極のすぐ上層であるゲート絶縁膜と同層である。ＴＦＴの特性を安定化するためには、絶縁膜３０（ゲート絶縁膜）の膜厚や誘電率εを変えることは容易ではない。ところが３ＴＦＴハーフトーン構造の液晶表示装置で必要なバッファ容量Ｃｂは比較的小さいため、結果的に図１、図４及び図６に示すように、極めて小さい電極面積のバッファ容量電極２８、２９を用いて十分な大きさのバッファ容量Ｃｂが得られる。画素ピッチ（隣り合うドレインバスライン１４間の間隔）が１００μｍ以下の比較的小さい画素を備えた液晶表示装置では、電極面積が小さい点は開口率の低下を抑制できるため有利であるが、その一方でわずかなパターン寸法のずれでバッファ容量Ｃｂが大きく変動するため表示むらが視認され易いという欠点ともなる。

また図２に示すように、バッファ容量Ｃｂは、バッファ容量電極２８、２９とそれらの間に挟まれた絶縁膜３０とにより形成される容量Ｃｂ１だけではない。バッファ容量電極２９、共通電極４２、及びそれらの間に挟まれた液晶層６や保護膜３２等により形成される容量Ｃｂ２も容量Ｃｂ１に並列に接続されている（Ｃｂ＝Ｃｂ１＋Ｃｂ２）。ほぼ一定の値である容量Ｃｂ１に対して、液晶層６の誘電率εや厚さ（セル厚）が変動するため容量Ｃｂ２は一定ではない。液晶層６の厚さと絶縁膜３０の膜厚とが大きく異なるため容量Ｃｂ２は容量Ｃｂ１の１／１０程度であるものの、容量Ｃｂ２の変動によりバッファ容量Ｃｂが変動する。したがって、表示むらが視認され易いという問題が生じ得る。

一方、画素ピッチが１５０μｍを超えるような比較的大きい画素を備えたテレビ受像機向け等の液晶表示装置では、バッファ容量電極２８、２９のパターンサイズが比較的大きくなるため、パターニングの際に寸法のずれが生じてもバッファ容量Ｃｂの変動は比較的小さく、表示むらが視認され難い。しかしその一方で、バッファ容量電極２８、２９による開口率への影響が無視できなくなる。バッファ容量Ｃｂは既存の副画素Ａ、Ｂとは独立して存在させる必要があるため、重ねて配置して開口率を向上させることはできない。

３ＴＦＴハーフトーン構造の液晶表示装置に生じ得る問題点をまとめると、以下のようになる。
（１）画素サイズの小さい液晶表示装置では、バッファ容量Ｃｂを安定して形成するのが困難であるため、表示むらが視認され易い。
（２）画素サイズの大きい液晶表示装置では、バッファ容量電極２８、２９の電極面積が大きくなるため、画素の開口率を向上させるのが困難である。

まず、上記の問題点（１）を解決する本実施の形態の第１乃至第３の原理について説明する。図８は、本実施の形態の第１の原理を示している。図８（ａ）はバッファ容量部３４近傍の構成を示し、図８（ｂ）は図８（ａ）のＤ−Ｄ線で切断した液晶表示装置の断面構成を示している。なお、この液晶表示装置は、バッファ容量部３４の構成を除き、図６に示した液晶表示装置とほぼ同様の構成を有している。図８（ａ）、（ｂ）に示すように、画素電極１６、１７と同層に形成され、コンタクトホール５３を介して第３のＴＦＴ２３のドレイン電極２３ａに電気的に接続されたバッファ容量電極６０と、蓄積容量バスライン１８と同層に形成されてバッファ容量電極６０に重なって配置され、蓄積容量バスライン１８に電気的に接続されたバッファ容量電極２８と、それらの間に挟まれた絶縁膜３０及び保護膜３２とによりバッファ容量Ｃｂが形成されている。

この構成では、絶縁膜３０及び保護膜３２の２層がバッファ容量Ｃｂの誘電体層となっている。したがって、誘電体層の厚さが厚くなるため、バッファ容量Ｃｂの単位面積あたりの容量が小さくなる。これにより、バッファ容量Ｃｂを形成するバッファ容量電極２８、６０の電極面積を大きくすることになる。電極面積が大きければ寸法のずれに対する許容誤差（マージン）が増加する。また、前述のようにＴＦＴの特性を安定化するためには絶縁膜３０（ゲート絶縁膜）の膜厚などを変えることは困難であるが、ＴＦＴのソース電極と画素電極との間に設けられる保護膜３２は、層間絶縁が目的であるため膜厚や誘電率を比較的自由に調整できる。したがって、保護膜３２の膜厚を必要なだけ厚くして、バッファ容量電極２８、６０の寸法ずれに対する許容誤差を大きくする設計が可能となる。

図９は、本実施の形態の第２の原理を示している。図９では、第３のＴＦＴ２３及びバッファ容量部３４近傍の断面構成を示している。図９に示すように、バッファ容量電極２９の形成された領域には、液晶層６を排除するように所定の高さの樹脂層が設けられる。樹脂層として、例えばセル厚を規定するための柱状スペーサ４７を形成するのが望ましい。バッファ容量電極２９と、バッファ容量電極２９に対向する領域の共通電極４２と、柱状スペーサ４７等の誘電体層とにより容量Ｃｂ２が形成される。

この構成では、バッファ容量部３４の液晶層６が柱状スペーサ４７によって排除されるため容量Ｃｂ２が変動せず、バッファ容量Ｃｂ（＝Ｃｂ１＋Ｃｂ２）が安定化する。また、バッファ容量電極２８、２９が形成される領域に柱状スペーサ４７を形成することによって、開口率の低下が抑えられる。

図１０は、本実施の形態の第３の原理を示している。図１０に示すように、バッファ容量電極２９の形成された領域の少なくとも一部には、共通電極４２が部分的に除去された開口部４３が形成されている。この構成では、バッファ容量電極２９に対向する位置の共通電極４２を除去することにより、液晶層６を介した容量Ｃｂ２がほとんど形成されなくなるため、バッファ容量Ｃｂ（≒Ｃｂ１）が安定化する。

次に、上記の問題点（２）を解決する本実施の形態の第４及び第５の原理について説明する。図１１は、本実施の形態の第４の原理を示している。図１１（ａ）はバッファ容量部３４近傍の構成を示し、図１１（ｂ）は図１１（ａ）のＥ−Ｅ線で切断した液晶表示装置の断面構成を示している。図１１（ａ）、（ｂ）に示すように、画素電極１６、１７と同層に形成され、コンタクトホール５４を介して接続電極３５及び蓄積容量バスライン１８に電気的に接続されたバッファ容量電極６１と、ＴＦＴ２３のドレイン電極２３ａと同層に形成されてバッファ容量電極６１に重なって配置され、ドレイン電極２３ａに電気的に接続されたバッファ容量電極２９と、それらの間に挟まれた保護膜３２とによりバッファ容量Ｃｂが形成されている。

この構成では、保護膜３２がバッファ容量Ｃｂの誘電体層となっている。前述のように、絶縁膜３０に比較して保護膜３２の膜厚を変えるのは容易である。したがって、保護膜３２の膜厚を絶縁膜３０より薄くすることができ、これによりバッファ容量電極２９、６１の電極面積が同一であってもバッファ容量Ｃｂを大きくできる。また、バッファ容量Ｃｂが同一であればバッファ容量電極２９、６１の電極面積を小さくできる。したがって、画素の開口率が向上する。

図１２及び図１３は、本実施の形態の第５の原理を示している。図１２は画素の構成を示し、図１３は図１２のＦ−Ｆ線で切断した液晶表示装置の断面構成を示している。図１２及び図１３に示すように、画素電極１６、１７と同層に形成され、コンタクトホール５５を介してバッファ容量電極２９に電気的に接続された画素電極６２が形成されている。画素電極６２の形成された領域は、副画素Ｃとして表示に寄与する。また画素電極６２及びそれに対向する領域の共通電極４２は、バッファ容量電極としても機能する。画素電極６２、共通電極４２、及びそれらの間に挟まれた液晶層６等により、容量Ｃｂ１に並列に接続される容量Ｃｂ２が形成される。

この構成では、バッファ容量Ｃｂの一部となる容量Ｃｂ２が液晶層６を誘電体層として形成される。液晶層６の厚さは絶縁膜３０や保護膜３２の膜厚の１０倍程度であるため、電極面積を大きくする必要がある。しかしながら、画素電極６２の形成された領域は副画素Ｃとして表示に寄与するため、画素の開口率が向上する。
以下、本実施の形態による液晶表示装置について、実施例を用いてより具体的に説明する。

（実施例１）
本実施の形態の実施例１による液晶表示装置について説明する。図１４は、本実施の形態による液晶表示装置の概略構成を示している。図１４に示すように、液晶表示装置は、ＴＦＴ基板２と、対向基板４と、両基板２、４間に封止された液晶層６（図１４では図示せず）とを有している。

ＴＦＴ基板２には、複数のゲートバスラインを駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のドレインバスラインを駆動するドライバＩＣが実装されたドレインバスライン駆動回路８２とが接続されている。これらの駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスラインあるいはドレインバスラインに出力するようになっている。ＴＦＴ基板２のＴＦＴ素子形成面と反対側の面には偏光板８７が配置され、対向基板４の共通電極形成面と反対側の面には、偏光板８７とクロスニコルに配置された偏光板８６が配置されている。偏光板８７のＴＦＴ基板２と反対側の面にはバックライトユニット８８が配置されている。

本実施例では、図８に示した第１の原理に基づいて、絶縁膜３０及び保護膜３２の２層を誘電体層とするバッファ容量部３４を形成した。絶縁膜３０の膜厚を３５０ｎｍとし、保護膜３２の膜厚を３５０ｎｍとした。単位面積あたりの容量は、絶縁膜３０又は保護膜３２のいずれか１層のみを誘電体層としたときと比べて約１／２となるため、バッファ容量電極の電極面積は約２倍となる。これにより、バッファ容量電極の寸法ずれに対する許容誤差が約２倍に拡大する。

図１５（ａ）は本実施例による液晶表示装置のバッファ容量部３４の構成の変形例を示し、図１５（ｂ）は図１５（ａ）のＧ−Ｇ線で切断した液晶表示装置の断面構成を示している。図１５（ａ）、（ｂ）に示すように、バッファ容量電極６０は、ＴＦＴ２３のドレイン電極２３ａに電気的に接続され、ドレイン電極２３ａと同層に形成されたサブ電極６０ａと、基板面に垂直に見てサブ電極６０ａに重なって配置され、コンタクトホール５６を介してサブ電極６０ａに電気的に接続され、画素電極１６、１７と同層に形成されたサブ電極６０ｂとを有している。サブ電極６０ａ、６０ｂ、バッファ容量電極２８を基板面に垂直に見ると、サブ電極６０ａが最も内側に配置され、バッファ容量電極２８が最も外側に配置されている。サブ電極６０ａ、６０ｂ、及びバッファ容量電極２８が形成された領域では、サブ電極６０ａ、バッファ容量電極２８、及びそれらの間に挟まれた絶縁膜３０により容量Ｃｂ１が形成される。サブ電極６０ａより外側であってサブ電極６０ｂ及びバッファ容量電極２８だけが形成された領域では、サブ電極６０ｂと、バッファ容量電極２８と、それらの間に挟まれた絶縁膜３０及び保護膜３２とにより容量Ｃｂ２が形成される。容量Ｃｂ１、Ｃｂ２の和がバッファ容量Ｃｂとなる。

パターニングの際に、サブ電極６０ａ、６０ｂ、及びバッファ容量電極２８に寸法ずれが生じた場合を考える。最も外側のバッファ容量電極２８に寸法ずれが生じてもバッファ容量Ｃｂは変動しない。最も内側のサブ電極６０ａが小さくパターニングされた場合、容量Ｃｂ１が減少するものの容量Ｃｂ２は増加する。逆に、サブ電極６０ａが大きくパターニングされた場合、容量Ｃｂ１が増加するものの容量Ｃｂ２は減少する。このため、バッファ容量Ｃｂに対する影響は緩和される。

サブ電極６０ｂに寸法ずれが生じた場合、容量Ｃｂ２が変動する。しかしながら、容量Ｃｂ２は絶縁膜３０及び保護膜３２の２層を誘電体として形成され、絶縁膜３０及び保護膜３２の２層の膜厚は当然に絶縁膜３０の膜厚より厚い。つまり、サブ電極６０ｂとバッファ容量電極２８との間の間隔は、サブ電極６０ａとバッファ容量電極２８との間隔より広い。このため、容量Ｃｂ２の変動は、絶縁膜３０だけを誘電体として形成される容量Ｃｂ１の変動ほどの影響はない。サブ電極６０ａ、６０ｂが共に小さくパターニングされるか、又は共に大きくパターニングされた場合の影響は従来と変わらないが、プロセス的に同時に同方向の変動が起きる可能性は小さいので結果的にリスクが回避される。本変形例では、図８に示した構成のようにバッファ容量電極２８、６０を大きくする必要がないため、開口率の低下を抑制でき、かつ製造マージンを拡大することができる。なお、バッファ容量電極２８ではなくサブ電極６０ｂを最も外側に配置しても同様の効果が得られる。以上のように本実施例によれば、３ＴＦＴハーフトーン構造の液晶表示装置に生じ得る問題点（１）を解決することができる。

（実施例２）
本実施の形態の実施例２による液晶表示装置について説明する。本実施例では、既に図９に示したように、バッファ容量部３４の形成領域に柱状スペーサ４７を配置する。液晶の誘電率εは配向状態や電圧印加状態によって変動するためバッファ容量Ｃｂ（Ｃｂ２）の変動要因となってしまうが、本実施例ではバッファ容量部３４の液晶が柱状スペーサ４７により排除されるため容量Ｃｂ２が安定化する。また、バッファ容量部３４のバッファ容量電極２８、２９は、通常遮光性を有する金属により形成される。このためバッファ容量部３４の形成領域は表示に寄与せず、開口率を低下させる要因となる。本実施例では、同様に開口率を低下させる要因となり得る柱状スペーサ４７をバッファ容量部３４の形成領域に重ねて形成することにより、開口率低下を抑えられる効果もある。

図１６は、本実施例による液晶表示装置の構成の変形例を示している。本変形例では、柱状スペーサ４７ではなく、ＭＶＡ方式で液晶の配向を規制する配向規制用構造物として用いられる絶縁性突起６３の少なくとも一部をバッファ容量部３４の形成領域の対向基板４側に配置する。本変形例ではバッファ容量部３４の形成領域での液晶が完全に除かれるわけではないが、絶縁性突起６３での電圧降下分だけ液晶層６への印加電圧が低下するため、容量Ｃｂの変動を抑えることができる。

図１０に示した構成も本実施例の他の変形例として用いることができる。本変形例では、柱状スペーサ４７ではなく、配向規制用構造物として用いられるスリット等の開口部４３をバッファ容量部３４の形成領域の対向基板４側に配置する。本変形例ではバッファ容量部３４の形成領域での液晶の存在は変わらないが、共通電極４２が除去されているため液晶層６に電圧が印加されなくなり、容量Ｃｂの変動を抑えることができる。以上のように本実施例によれば、３ＴＦＴハーフトーン構造の液晶表示装置に生じ得る問題点（１）を解決することができる。

（実施例３）
本実施例では、図１１に示した第４の原理に基づいて、画素電極１６、１７と同層に形成され、コンタクトホール５４を介して接続電極３５及び蓄積容量バスライン１８に電気的に接続されたバッファ容量電極６１と、バッファ容量電極６１に重なって配置され、ＴＦＴ２３のドレイン電極２３ａから引き出されたバッファ容量電極２９と、それらの間に挟まれた保護膜３２とによりバッファ容量Ｃｂを形成した。絶縁膜３０に比較して保護膜３２の膜厚を変えるのは比較的容易であるため、本実施例では絶縁膜３０の膜厚を３５０ｎｍとし、保護膜３２の膜厚をそれより薄い１５０ｎｍとした。これにより、絶縁膜３０を誘電体層として用いた場合と比較して、同一の電極面積で２．３倍（＝３５０／１５０）のバッファ容量Ｃｂを形成することができた。

図１７は、本実施例による液晶表示装置のバッファ容量部３４の構成の変形例を示している。図１７（ａ）はバッファ容量部３４の構成を示し、図１７（ｂ）は図１７（ａ）のＨ−Ｈ線で切断した断面構成を示している。本変形例では、図１１に示す構成と同様にバッファ容量電極２９、６１及び保護膜３２により容量Ｃｂ２が形成されるのに加え、バッファ容量電極２９と、蓄積容量バスライン１８から引き出されてバッファ容量電極２９に重なって配置されたバッファ容量電極２８と、それらの間に挟まれた絶縁膜３０により容量Ｃｂ１が容量Ｃｂ２に並列に形成される。互いに同電位の２つのバッファ容量電極（サブ電極）２８、６１で、それらの間の層に形成されたバッファ容量電極２９を上下から挟むことによって、バッファ容量Ｃｂが容量Ｃｂ１、Ｃｂ２の和になり、さらに効率的になる。絶縁膜３０の膜厚を３５０ｎｍとし、保護膜３２の膜厚を１５０ｎｍとすると、絶縁膜３０のみを誘電体層として用いた場合と比較して、同一の電極面積で３．３倍（＝３５０／１５０＋１）のバッファ容量Ｃｂを形成することができた。

バッファ容量電極２８、２９、６１を基板面に垂直に見ると、バッファ容量電極２９はバッファ容量電極２８、６１よりも内側に配置されている。これにより、バッファ容量電極２８、６１に寸法ずれが生じても、バッファ容量Ｃｂが変動しないようになっている。以上のように本実施例によれば、３ＴＦＴハーフトーン構造の液晶表示装置に生じ得る問題点（１）、（２）を解決することができる。

（実施例４）
図１２及び図１３に示した構成は、画素電極１６、１７と同層の画素電極（バッファ容量電極）６２を大きく形成し、液晶層６を誘電体層としてバッファ容量Ｃｂの一部となる容量Ｃｂ２を形成する。この構成は、構造的には図８に示した構成と類似している。液晶層６の厚さは絶縁膜３０や保護膜３２の膜厚の１０倍程度であるため、同程度の容量を得るためにはおよそ１０倍の電極面積が必要となるため効率的ではない。しかし本例では、画素電極６２の形成された領域が副画素Ｃとして表示に寄与するため、画素の開口率が大幅に向上する。

ただし、画素電極６２の形成領域を副画素Ｃとして利用するためには、フィードスルー電圧を他の副画素Ａ、Ｂと一致させる必要がある。フィードスルー電圧は、一般的にＴＦＴのゲート電極−画素電極間の寄生容量Ｃｇｓと液晶容量Ｃｌｃとの比で決まる。図１８は、本実施例による液晶表示装置の１画素の等価回路図である。図１８に示すように、４つの寄生容量Ｃｇｓ１、Ｃｇｓ２、Ｃｇｓ３２、Ｃｇｓ３３が存在することが分かる。図１９は、これらの寄生容量Ｃｇｓの値について検討した結果を示すグラフである。グラフの横軸は寄生容量Ｃｇｓ３２、Ｃｇｓ３３の比（Ｃｇｓ３２／Ｃｇｓ３３）を表し、縦軸はフィードスルー電圧を表している。線ｇは副画素Ａ（Ｐｘ１）のフィードスルー電圧を示し、線ｈは副画素Ｂ（Ｐｘ２）のフィードスルー電圧を示し、線ｉは副画素Ｃ（Ｐｘ３）のフィードスルー電圧を示している。図１９に示すように、副画素Ｃのフィードスルー電圧を他の副画素Ａ、Ｂと一致させるには、ＴＦＴ２３の副画素Ｂ（画素電極１７）に対する寄生容量Ｃｇｓ３２とＴＦＴ２３の副画素Ｃ（画素電極６２）に対する寄生容量Ｃｇｓ３３との比Ｙ（＝Ｃｇｓ３２／Ｃｇｓ３３）を５〜６程度にすればよいことが分かった。すなわち、寄生容量Ｃｇｓ３２、Ｃｇｓ３３の比Ｙと、副画素Ｂの液晶容量Ｃｌｃ２及び蓄積容量Ｃｓ２の和とバッファ容量Ｃｂとの比Ｘ（＝（Ｃｌｃ２＋Ｃｓ２）／Ｃｂ）とをほぼ等しくすればよいことになる（Ｃｇｓ３２／Ｃｇｓ３３≒（Ｃｌｃ２＋Ｃｓ２）／Ｃｂ）。これにより、副画素Ａ、Ｂ、Ｃの液晶層にそれぞれ印加される電圧（例えばフレーム毎に極性が反転する）の中心電圧の差はほぼ０．１Ｖ以下となる。

また他の手法として、副画素Ｂの画素電極１７の電位と副画素Ｃの画素電極６２の電位とが１フレーム期間内に等しくなるような十分なオフリーク抵抗を介して両画素電極１７、６２を接続するリーク抵抗部を設けてもよい。これにより、副画素Ａ、Ｂ、Ｃの液晶層にそれぞれ印加される電圧の中心電圧の差はほぼ０．１Ｖ以下となり、画素電極６２の形成領域を副画素Ｃとして利用できる。以上のように本実施例によれば、３ＴＦＴハーフトーン構造の液晶表示装置に生じ得る問題点（２）を解決することができる。

以上説明したように、本実施の形態によれば、従来の容量結合ＨＴ法を用いた構造とは異なる３ＴＦＴハーフトーン構造の液晶表示装置において、表示むらの原因となるバッファ容量Ｃｂの変動を抑止でき、かつ開口率低下を防止できる。これにより、焼付きが生じ難く、表示むらのない表示特性を安定して得られる高輝度かつ広視野角の液晶表示装置を実現できる。なお、本実施の形態では基本的にＭＶＡ方式等のＶＡモードの液晶表示装置への適用を念頭に置いた画素構成となっているが、原理や効果はＶＡモードに限定されるものではなく、ＴＮ、ＩＰＳ、ＯＣＢ等のあらゆる液晶モードの液晶表示装置に適用可能である。

本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では透過型の液晶表示装置を例に挙げたが、本発明はこれに限らず、反射型や半透過型等の他の液晶表示装置にも適用できる。

また上記実施の形態では、対向基板４上にＣＦ樹脂層４０が形成された液晶表示装置を例に挙げたが、本発明はこれに限らず、ＴＦＴ基板２上にＣＦ樹脂層が形成された、いわゆるＣＦ−ｏｎ−ＴＦＴ構造の液晶表示装置にも適用できる。

以上説明した実施の形態による液晶表示装置は、以下のようにまとめられる。
（付記１）
対向配置された一対の基板と、
前記基板間に封止された液晶層と、
一方の前記基板上に互いに並列して形成された複数のゲートバスラインと、
前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第１及び第２のトランジスタと、
前記第１のトランジスタのソース電極に電気的に接続された第１の画素電極と、
前記第２のトランジスタのソース電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、
前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを少なくとも備えた画素領域と、
（ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に接続されたソース電極と、前記蓄積容量バスラインに接続されたドレイン電極とを備えた第３のトランジスタと、
前記第３のトランジスタのドレイン電極と前記蓄積容量バスラインとの間、又は前記第３のトランジスタのソース電極と前記第２の画素電極との間のいずれか一方を容量結合するバッファ容量部と
を有することを特徴とする液晶表示装置。
（付記２）
付記１記載の液晶表示装置において、
前記バッファ容量部は、前記第３のトランジスタのドレイン電極に電気的に接続された第１のバッファ容量電極と、前記第１のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第２のバッファ容量電極と、前記第１及び第２のバッファ容量電極の間に配置された誘電体層とを有していること
を特徴とする液晶表示装置。
（付記３）
付記２記載の液晶表示装置において、
前記第１のバッファ容量電極は、前記第３のトランジスタのドレイン電極と同層に形成された第１のサブ電極と、前記第１又は第２の画素電極と同層に形成され、基板面に垂直に見て前記第１のサブ電極に重なって配置され、前記第１のサブ電極に電気的に接続された第２のサブ電極とを有し、
前記バッファ容量部は、前記第１のサブ電極と前記第２のバッファ容量電極との間に形成される容量Ｃｂ１と、前記第２のサブ電極と前記第２のバッファ容量電極との間に形成される容量Ｃｂ２とを有すること
を特徴とする液晶表示装置。
（付記４）
付記３記載の液晶表示装置において、
前記第２のバッファ容量電極は、前記蓄積容量バスラインと同層に形成されていること
を特徴とする液晶表示装置。
（付記５）
付記３又は４に記載の液晶表示装置において、
前記第１のサブ電極と前記第２のバッファ容量電極との間隔は、前記第２のサブ電極と前記第２のバッファ容量電極との間隔より狭く、
前記第１のサブ電極は、基板面に垂直に見て、前記第２のサブ電極及び前記第２のバッファ容量電極よりも内側に配置されていること
を特徴とする液晶表示装置。
（付記６）
付記５記載の液晶表示装置において、
前記第２のサブ電極は、基板面に垂直に見て、前記第２のバッファ容量電極よりも内側に配置されていること
を特徴とする液晶表示装置。
（付記７）
付記２記載の液晶表示装置において、
前記第２のバッファ容量電極は、前記蓄積容量バスラインと同層に形成された第１のサブ電極と、前記第１又は第２の画素電極と同層に形成され、基板面に垂直に見て前記第１のサブ電極に重なって配置され、前記第１のサブ電極に電気的に接続された第２のサブ電極とを有し、
前記バッファ容量部は、前記第１のサブ電極と前記第１のバッファ容量電極との間に形成される容量Ｃｂ１と、前記第２のサブ電極と前記第１のバッファ容量電極との間に形成される容量Ｃｂ２とを有すること
を特徴とする液晶表示装置。
（付記８）
付記７記載の液晶表示装置において、
前記第１のバッファ容量電極は、前記第３の薄膜トランジスタのドレイン電極と同層に形成されていること
を特徴とする液晶表示装置。
（付記９）
付記７又は８に記載の液晶表示装置において、
前記第１のバッファ容量電極は前記第１及び第２のサブ電極の間の層に形成され、基板面に垂直に見て、前記第１及び第２のサブ電極よりも内側に配置されていること
を特徴とする液晶表示装置。
（付記１０）
付記２記載の液晶表示装置において、
他方の前記基板上に形成された共通電極と、前記一対の基板間の間隔を維持する柱状スペーサとをさらに有し、
前記第１のバッファ容量電極に対向する領域の前記共通電極は、前記第２のバッファ容量電極として機能し、
前記柱状スペーサは、前記第１のバッファ容量電極の形成領域に形成され、前記誘電体層として機能すること
を特徴とする液晶表示装置。
（付記１１）
付記２記載の液晶表示装置において、
他方の前記基板上に形成された共通電極と、前記液晶を配向規制する絶縁性突起とをさらに有し、
前記第１のバッファ容量電極に対向する領域の前記共通電極は、前記第２のバッファ容量電極として機能し、
前記絶縁性突起の少なくとも一部は、前記第１のバッファ容量電極の形成領域に形成されていること
を特徴とする液晶表示装置。
（付記１２）
付記２記載の液晶表示装置において、
他方の前記基板上に形成された共通電極をさらに有し、
前記共通電極は、前記第１のバッファ容量電極に対向する領域の少なくとも一部で除去されていること
を特徴とする液晶表示装置。
（付記１３）
付記２記載の液晶表示装置において、
前記第１のバッファ容量電極は、前記第１又は第２の画素電極と同層に形成されていること
を特徴とする液晶表示装置。
（付記１４）
付記１３記載の液晶表示装置において、
前記第２のバッファ容量電極は、前記蓄積容量バスラインと同層に形成されていること
を特徴とする液晶表示装置。
（付記１５）
付記２記載の液晶表示装置において、
前記第２のバッファ容量電極は、前記第１又は第２の画素電極と同層に形成されていること
を特徴とする液晶表示装置。
（付記１６）
付記１５記載の液晶表示装置において、
前記第１のバッファ容量電極は、前記第３のトランジスタのドレイン電極と同層に形成されていること
を特徴とする液晶表示装置。
（付記１７）
付記２記載の液晶表示装置において、
他方の前記基板上に形成された共通電極をさらに有し、
前記画素領域は、第３の画素電極が形成された第３の副画素をさらに有し、
前記第３の画素電極は、前記第３のトランジスタのドレイン電極に電気的に接続されて前記第１のバッファ容量電極としても機能し、
前記第３の画素電極に対向する領域の前記共通電極は、前記第２のバッファ容量電極としても機能すること
を特徴とする液晶表示装置。
（付記１８）
付記１７記載の液晶表示装置において、
前記第１乃至第３の副画素における前記液晶への印加電圧の中心電圧の差は０．１Ｖ以下であること
を特徴とする液晶表示装置。
（付記１９）
付記１７又は１８に記載の液晶表示装置において、
前記第２の副画素に形成される液晶容量Ｃｌｃ２及び蓄積容量Ｃｓ２の和と、前記バッファ容量部に形成されるバッファ容量Ｃｂとの比Ｘ（＝（Ｃｌｃ２＋Ｃｓ２）／Ｃｂ）と、
前記第３のトランジスタのゲート電極と前記第２の画素電極との間に形成される寄生容量Ｃｇｓ３２と、前記第３のトランジスタのゲート電極と前記第３の画素電極との間に形成される寄生容量Ｃｇｓ３３との比Ｙ（＝Ｃｇｓ３２／Ｃｇｓ３３）とがほぼ等しいこと
を特徴とする液晶表示装置。
（付記２０）
付記１７又は１８に記載の液晶表示装置において、
前記第２及び第３の画素電極の間を所定の抵抗を介して接続し、前記第２の画素電極の電位と前記第３の画素電極の電位とを１フレーム期間内にほぼ一致させるリーク抵抗部をさらに有すること
を特徴とする液晶表示装置。

本発明の一実施の形態の前提となる液晶表示装置の構成を示す図である。 本発明の一実施の形態の前提となる液晶表示装置の構成を示す断面図である。 本発明の一実施の形態の前提となる液晶表示装置の１画素の等価回路を示す図である。 本発明の一実施の形態の前提となる液晶表示装置の構成の他の例を示す図である。 本発明の一実施の形態の前提となる液晶表示装置の１画素の等価回路の他の例を示す図である。 本発明の一実施の形態の前提となる液晶表示装置の構成のさらに他の例を示す図である。 液晶表示装置における容量比の変化に対する電圧比の変化を示すグラフである。 本発明の一実施の形態による液晶表示装置の第１の原理を示す図である。 本発明の一実施の形態による液晶表示装置の第２の原理を示す図である。 本発明の一実施の形態による液晶表示装置の第３の原理を示す図である。 本発明の一実施の形態による液晶表示装置の第４の原理を示す図である。 本発明の一実施の形態による液晶表示装置の第５の原理を示す図である。 本発明の一実施の形態による液晶表示装置の第５の原理を示す図である。 本発明の一実施の形態の実施例１による液晶表示装置の概略構成を示す図である。 本発明の一実施の形態の実施例１による液晶表示装置の構成の変形例を示す図である。 本発明の一実施の形態の実施例２による液晶表示装置の構成の変形例を示す図である。 本発明の一実施の形態の実施例３による液晶表示装置の構成の変形例を示す図である。 本発明の一実施の形態の実施例４による液晶表示装置の一画素の等価回路を示す図である。 本発明の一実施の形態の実施例４による液晶表示装置を説明するグラフである。 ＶＡモードの液晶表示装置のＴ−Ｖ特性を示すグラフである。 表示画面に表示した画像の見え方の変化を示す図である。 赤みがかった画像におけるＲ、Ｇ、Ｂの階調ヒストグラムを示す図である。 公知技術に基づく基本的な液晶表示装置の構成を示す図である。 公知技術に基づく基本的な液晶表示装置の構成を示す断面図である。 公知技術に基づく基本的な液晶表示装置の等価回路を示す図である。 容量結合ＨＴ法を用いた従来の液晶表示装置に生じる焼付き現象を説明する図である。

符号の説明

２ ＴＦＴ基板
４ 対向基板
６ 液晶層
１０、１１ ガラス基板
１２ ゲートバスライン
１４ ドレインバスライン
１６、１７、６２ 画素電極
１８ 蓄積容量バスライン
１９ 蓄積容量電極
２１、２２、２３ ＴＦＴ
２１ａ、２２ａ、２３ａ ドレイン電極
２１ｂ、２２ｂ、２３ｂ ソース電極
２１ｄ、２２ｄ、２３ｄ チャネル保護膜
２３ｃ ゲート電極
２３ｅ 動作半導体層
２３ｆ ｎ型不純物半導体層
２４、２６、２７、３１、３３、５０、５１、５３、５４、５５、５６ コンタクトホール
２５、３５ 接続電極
２８、２９、６０、６１ バッファ容量電極
３０ 絶縁膜
３２ 保護膜
３４ バッファ容量部
３６、３７ 配向膜
４０ ＣＦ樹脂層
４２ 共通電極
４３ 開口部
４４ 線状突起
４６ スリット
４７ 柱状スペーサ
５２ 繋ぎ替え電極
６０ａ、６０ｂ サブ電極
６３ 絶縁性突起
８０ ゲートバスライン駆動回路
８２ ドレインバスライン駆動回路
８４ 制御回路
８６、８７ 偏光板
８８ バックライトユニット

Claims (10)

1. 対向配置された一対の基板と、
   前記基板間に封止された液晶層と、
   一方の前記基板上に互いに並列して形成された複数のゲートバスラインと、
   前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
   前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
   ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第１及び第２のトランジスタと、
   前記第１のトランジスタのソース電極に電気的に接続された第１の画素電極と、
   前記第２のトランジスタのソース電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、
   前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを少なくとも備えた画素領域と、
   （ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に接続されたソース電極と、前記蓄積容量バスラインに接続されたドレイン電極とを備えた第３のトランジスタと、
   前記第３のトランジスタのドレイン電極と前記蓄積容量バスラインとの間、又は前記第３のトランジスタのソース電極と前記第２の画素電極との間のいずれか一方を容量結合するバッファ容量部と
   を有することを特徴とする液晶表示装置。
2. 請求項１記載の液晶表示装置において、
   前記バッファ容量部は、前記第３のトランジスタのドレイン電極に電気的に接続された第１のバッファ容量電極と、前記第１のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第２のバッファ容量電極と、前記第１及び第２のバッファ容量電極の間に配置された誘電体層とを有していること
   を特徴とする液晶表示装置。
3. 請求項２記載の液晶表示装置において、
   前記第１のバッファ容量電極は、前記第３のトランジスタのドレイン電極と同層に形成された第１のサブ電極と、前記第１又は第２の画素電極と同層に形成され、基板面に垂直に見て前記第１のサブ電極に重なって配置され、前記第１のサブ電極に電気的に接続された第２のサブ電極とを有し、
   前記バッファ容量部は、前記第１のサブ電極と前記第２のバッファ容量電極との間に形成される容量Ｃｂ１と、前記第２のサブ電極と前記第２のバッファ容量電極との間に形成される容量Ｃｂ２とを有すること
   を特徴とする液晶表示装置。
4. 請求項２記載の液晶表示装置において、
   前記第２のバッファ容量電極は、前記蓄積容量バスラインと同層に形成された第１のサブ電極と、前記第１又は第２の画素電極と同層に形成され、基板面に垂直に見て前記第１のサブ電極に重なって配置され、前記第１のサブ電極に電気的に接続された第２のサブ電極とを有し、
   前記バッファ容量部は、前記第１のサブ電極と前記第１のバッファ容量電極との間に形成される容量Ｃｂ１と、前記第２のサブ電極と前記第１のバッファ容量電極との間に形成される容量Ｃｂ２とを有すること
   を特徴とする液晶表示装置。
5. 請求項２記載の液晶表示装置において、
   他方の前記基板上に形成された共通電極と、前記一対の基板間の間隔を維持する柱状スペーサとをさらに有し、
   前記第１のバッファ容量電極に対向する領域の前記共通電極は、前記第２のバッファ容量電極として機能し、
   前記柱状スペーサは、前記第１のバッファ容量電極の形成領域に形成され、前記誘電体層として機能すること
   を特徴とする液晶表示装置。
6. 請求項２記載の液晶表示装置において、
   他方の前記基板上に形成された共通電極と、前記液晶を配向規制する絶縁性突起とをさらに有し、
   前記第１のバッファ容量電極に対向する領域の前記共通電極は、前記第２のバッファ容量電極として機能し、
   前記絶縁性突起の少なくとも一部は、前記第１のバッファ容量電極の形成領域に形成されていること
   を特徴とする液晶表示装置。
7. 請求項２記載の液晶表示装置において、
   他方の前記基板上に形成された共通電極をさらに有し、
   前記共通電極は、前記第１のバッファ容量電極に対向する領域の少なくとも一部で除去されていること
   を特徴とする液晶表示装置。
8. 請求項２記載の液晶表示装置において、
   前記第１のバッファ容量電極は、前記第１又は第２の画素電極と同層に形成されていること
   を特徴とする液晶表示装置。
9. 請求項２記載の液晶表示装置において、
   前記第２のバッファ容量電極は、前記第１又は第２の画素電極と同層に形成されていること
   を特徴とする液晶表示装置。
10. 請求項２記載の液晶表示装置において、
    他方の前記基板上に形成された共通電極をさらに有し、
    前記画素領域は、第３の画素電極が形成された第３の副画素をさらに有し、
    前記第３の画素電極は、前記第３のトランジスタのドレイン電極に電気的に接続されて前記第１のバッファ容量電極としても機能し、
    前記第３の画素電極に対向する領域の前記共通電極は、前記第２のバッファ容量電極としても機能すること
    を特徴とする液晶表示装置。