KR20010057047A - 캐패시터 내장형 인쇄회로기판 제조방법 - Google Patents

Abstract

본 발명은 인쇄회로기판에 있어서, 캐패시터가 일체로 내장되는 캐패시터 내장형 인쇄회로기판에 관한 것으로서 그 기술적인 구성은, 별도의 정전용량 값을 갖도록 형성하는 캐패시터층을 정전용량값이 필요한 전극의 일부분 또는 전체에 인쇄하여 다양한 용량의 정전용량을 얻을수 있도록 하는 것을 요지로 한다.

Description

캐패시터 내장형 인쇄회로기판 제조방법{MANUFACTURING METHOD FOR BURIED CAPACITOR PCB}

본 발명은 인쇄회로기판에 있어서, 각종 전자제품에 사용되는 수동부품인 캐패시터(CAPACITOR)의 기능을 기판에 일체로 내장시킴으로써 신뢰성 및 제품의 밀도를 높일수 있도록 한 캐패시터 내장형 인쇄회로기판 제조방법에 관한 것으로서 보다 상세하게로는, 별도의 정전용량(CAPACITANCE) 값을 갖도록 하는 캐패시터층을 정전용량값이 필요한 일부분 또는 전체에 인쇄하여 다양한 용량의 정전용량을 얻을수 있도록 하는 것을 특징으로 한다.

일반적으로 알려져 있는 패키지 기판에 있어서는, 전자회로를 정상적으로 동작시키기 위하여 에너지원이 있는 전원을 안정적으로 각 부품에 공급토록 하는 것이 중요하고, 특히 디지탈 회로에는 트랜지스터의 반복적인 온,오프 동작으로 전원 전압의 변동원인이 발생된다.

이때, 상기 전압의 변동원인이 발생할때 전압의 변동을 방지하기 위하여 원하는 성분이외의 다른 성분을 통과시켜 안정한 전원을 공급받기 위하여 IC 근체에 콘덴서를 설치하여 전하를 축적후 급격한 전하의 변동에 대비하여 전하의 변동시 축적된 전압을 공급함으로써 전압의 변동을 미연에 방지토록 하여 각 부품에 부하발생을 방지한다.

이러한 콘덴서를 적용하지 않으면, 전원효율이 떨어지고 IC나 트랜지스터에 과부하가 걸리게 되어 오동작의 원인이 됨으로 회로의 설계시 IC당 1나 또는 2개의 콘덴서가 반드시 필요하게 된다.

상기 콘덴서(CAPACITOR)는, 도1에 도시한 바와같이, 절연층(1)과 상하측의 동박층(2)으로 구성되는 2장의 도체판(3) 사이에 격자형의 파이버와 레진으로 이루어지는 유전체층(4)을 삽입한후 2장의 도체판(3)에 접지전원(GND)와 전원(VCC)을공급할때 전압에 대응하여 전하를 축적하는 능력인 정전용량을 갖는 콘덴서가 형성토록 되고, 상기 유전체층(4)의 최상측및 최하측에 동박층(2)이 적층되며, 상기 최상측 동박층(2)에 실장패드(7)를 부착하여 MLCC(8)가 연결되는 구성으로 이루어 진다.

상기와 같은 패키지 기판에 있어서는, 절연층(1)과 상하측의 동박층(2)으로 구성되는 2장의 도체판(3) 사이에 격자형의 파이버와 레진으로 이루어지는 유전체층(4)을 삽입하고, 이때 상기 도체판(3)에 형성되는 전원(VCC)과 접지전원(GND)을 통하여 전원을 공급할때 그 사이에 전하가 축적되고, 이때 상기 동박층(4)의 상측에 접합되는 MLCC(8)에 접압의 변동이 발생되면 콘덴서에 저장되는 전압을 공급토록 하는 것이다.

그러나, 상기와 같은 패키기 기판은, 특정한 한 종류의 정전용량값의 구현만이 가능하여 사용자가 필요한 정전용량값을 구현하기 위하여는 별도의 기판을 형성하여야 하며, 부품의 실장에 필요한 실장용패드를 필요로 하고, 이에따라 PCB의 실장 밀도가 저하되며, 추가되는 부품에 대한 외부환경으로 부터의 신뢰성이 저하되는 등의 문제점들이 있었던 것이다.

본 발명은 상기와 같은 종래의 문제점들을 개선시키기 위한 것으로서 그 목적은, 다양한 정전용량값의 구현이 가능하여 사용자가 필요한 정전용량값을 구현이 용이하며, 부품의 실장을 위한 실장용패드를 필요로 하고, 이에따라 PCB의 실장 밀도가 향상되며, 실장을 위한 별도의 부품이 불필요하여 외부환경으로 부터의 신뢰성이 향상되고, 저유전율의 자재와 혼합사용토록 되어 자재 선택의 자유도를 향상시키는 캐비티 내장형 인쇄회로기판 제조방법을 제공하는데 있다.

도1은 종래의 패키지 기판의 캐패시터 형성상태를 도시한 개략도

도2는 본 발명에 따른 기판의 캐패시터 형성상태를 도시한 공정도

도3은 본 발명에 따른 캐패시터 형성상태를 도시한 개략도

도4는 본 발명에 따른 기판의 캐패시터 형성상태를 도시한 요부 구조도

* 도면의 주요 부분에 대한 부호의 설명 *

100...절연층 110...동박층

120...CCL 140...전극층

160...개방부

상기 목적을 달성하기 위한 기술적인 구성으로서 본 발명은, 상하측에 각각 적어도 하나 이상의 동박층이 적층되는 하나 이상의 CCL에 유전체층이 적층되며, 상기 CCL에 접지전원과 전원이 공급되어 제1정전용량 값을 갖도록 기판을 형성하는 단계;

상기 제1정전용량 값을 갖는 동박층 상측의 적어도 일부분에 페이스를 도포하여 그 상측의 적어도 일부분에 도전성 페이스트 도포하여 제2정전용량 값을 갖도록 캐패시턴스를 형성하는 단계;

상기 페이스트의 상측에 절연물질을 도포하여 절연층을 형성하는 단계;

상기 절연층을 레이져 또는 기계적 드릴에 의해 가공하여 전극및 도전성 페이스트가 개방토록 개방부를 형성하는 단계,

상기 개방부에 도전성 물질을 도포하여 외부 회로와 연결하는 단계를 포함하는 구성으로 이루어진 캐비티 내장형 인쇄회로기판 제조방법을 마련함에 의한다.

이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.

도2는 본 발명에 따른 기판의 캐패시터 형성상태를 도시한 공정도이고, 도3은 본 발명에 따른 캐패시터 형성상태를 도시한 개략도이며, 도4는 본 발명에 따른 기판의 캐패시터 형성상태를 도시한 요부 구조도로서 본 발명은, 절연층(100)의 상하측에 동박층(110)이 형성되는 복수의 CCL(120)에 파이버와 레진으로 구성되는 유전체층(130)을 개재하여 CCL(120)에 전원(VCC)과 접지전원(GND)을 공급하면 캐패시턴스가 형성된다.

상기 CCL(120) 상측의 적어도 일부에 페이스트(P)를 도포한후 그 상측면 적어도 일측에 도전성 페이스트로 이루어진 전극층(140) 인쇄하여 캐패시턴스가 형성된다.

상기 전극층(140)과 페이스트(P)의 외측에 레진이나, RCC및 PREPREG등으로 이루어진 절연물질을 도포하여 절연층(150)을 형성한다.

상기 절연층(150)을 레이져 또는 기계적 드릴에 의해 관통하여 동박층(110)및 과 전극층(140)을 개방토록 개방부(160)를 형성한다.

상기 전극층(140)및 동박층(110)을 전기적으로 연결토록 개방부(160)에 도전성 물질을 도포하여 전기적으로 도통시킴으로써 다른 회로간와 연결하는 구성으로 이루어 진다.

이와같은 구성으로 이루어진 본 발명의 작용을 설명하면 다음과 같다.

도2 내지 도4에 도시한 바와같이, 절연층(100)의 상하측에 동박층(110)이 적층되어 형성되는 CCL(120)이 파이버와 레진으로 이루어지는 유전체층(130)에 의해적층될때 각각의 CCL(120)에 접지전원(GND)과 입력전원(VCC)이 연결되어 공급되면 캐패시턴스가 형성토록 된다.

이때, 상기 동박층(110)의 상측에는 별도의 캐패시턴스를 형성토록 페이스트(P)를 도포하여 그 상측의 적어도 일부분에 도전성 페이스트로 이루어진 전극층(140) 인쇄하여 동박층(110) 사이에 캐패시턴가 형성되고, 상기 전극층(140)의 조절에 의해 정전용량 값이 임의로 조절토록 된다.

이어서, 상기 전극층(140)에 형성되는 캐패시턴스의 상측에 레진이나, RCC및 PREPREG등으로 이루어진 절연물질을 도포하여 절연층(150)을 형성한다.

상기 절연층(150)을 레이져 또는 기계적 드릴에 의해 동박층(110)과 전극층(140) 까지 이르도록 관통하는 개방부(160)를 형성하여 동박층(110)및 과 전극층(140)을 개방토록 한다.

그리고, 상기 전극층(140)및 동박층(110)을 전기적으로 연결토록 개방부(160)에 도전성 물질을 도포하여 전기적으로 도통시킴으로써 다른 회로간의 연결이 가능토록 되고, 상기 도전성 물질이 도포되는 개방부(160)에 부품을 곧바로 실장할수 있도록 되어 별도의 실장용 패드가 불필요 하게 된다.

또한, 고유전율 자재로 구성되는 CCL(120)과 유전체층(130)에 의해 캐패시턴스를 형성하고, 상기 동박층(110) 상측에 저유전율 자재로 구성되는 페이스트(P)와 전극층(140)에 의해 또다른 캐패시턴스를 형성하게 되는 것이다.

이상과 같이 본 발명에 따른 캐패시터 내장형 인쇄회로기판 제조방법에 의하면, 다양한 정전용량값의 구현이 가능하여 사용자가 필요한 정전용량값을 구현이 용이하며, 부품의 실장을 위한 실장용패드를 필요로 하고, 이에따라 PCB의 실장 밀도가 향상되며, 실장을 위한 별도의 부품이 불필요하여 외부환경으로 부터의 신뢰성이 향상되고, 저유전율의 자재와 혼합사용토록 되어 자재 선택의 자유도를 향상시키는 등의 우수한 효과가 있다.

본 발명은 특정한 실시예에 관련하여 도시하고 설명 하였지만, 이하의 특허청구범위에 의해 제공되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개량 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀 두고자 한다.

Claims (4)

1. 캐패시터 내장형 기판에 있어서,

   동박층이 상하측에 적층되는 하나 이상의 CCL에 유전체층이 적층되며, 상기 CCL에 접지전원과 전원이 공급될때 제1정전용량 값을 갖도록 기판을 형성하는 단계;

   상기 기판의 동박층 적어도 일부분에 페이스를 도포한후 그 상측의 적어도 일부분에 전극층을 형성하여 제2정전용량 값을 갖도록 캐패시턴스를 형성하는 단계;

   상기 페이스트의 상측에 절연물질을 도포하여 절연층을 형성하는 단계;

   상기 절연층을 가공하여 동박층 및 전극층의 적어도 일부분이 개방토록 개방부를 형성하는 단계,

   상기 개방부에 도전성 물질을 도포하여 외부 회로와 연결하는 단계를 포함하여 구성되는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법
2. 제 1항에 있어서, 상기 절연물질은, 레진으로 이루어 지는 것을 특징으로 하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법
3. 제 1항에 있어서, 상기 페이스트의 상측에 적층되는 전극층은, 도전성 페이스트로서 이루어 지는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법
4. 제 1항에 있어서, 상기 개방부를 형성하는 단계는, 절연층을 에칭에 의해 가공하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법