[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20010057047A - Manufacturing method for buried capacitor pcb - Google Patents

Manufacturing method for buried capacitor pcb Download PDF

Info

Publication number
KR20010057047A
KR20010057047A KR1019990058791A KR19990058791A KR20010057047A KR 20010057047 A KR20010057047 A KR 20010057047A KR 1019990058791 A KR1019990058791 A KR 1019990058791A KR 19990058791 A KR19990058791 A KR 19990058791A KR 20010057047 A KR20010057047 A KR 20010057047A
Authority
KR
South Korea
Prior art keywords
layer
capacitor
forming
copper foil
paste
Prior art date
Application number
KR1019990058791A
Other languages
Korean (ko)
Other versions
KR100376482B1 (en
Inventor
정재헌
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR10-1999-0058791A priority Critical patent/KR100376482B1/en
Publication of KR20010057047A publication Critical patent/KR20010057047A/en
Application granted granted Critical
Publication of KR100376482B1 publication Critical patent/KR100376482B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

PURPOSE: A method for fabricating PCB having built-in capacitor is provided to achieve an improved reliability and packaging density of PCB by integrating the capacitor into the PCB, while allowing the capacitance value required by a user to be easily obtained. CONSTITUTION: A method comprises the steps of forming a board where a dielectric layer is stacked onto a CCL(copper-clad laminate)(120) having one or more copper sheet layers(110) formed beneath and on the CCL, and allowing the board to have the first capacitance value when the CCL is fed with a ground power and power(VCC); allowing the board to have the second capacitance value by depositing a paste to a portion of the copper sheet layer and forming an electrode layer(140) onto at least a portion of the paste; forming an insulation layer(100) by depositing an insulation material onto the paste; forming an opening by penetrating the insulation layer so as to open at least portions of the copper sheet layer and electrode layer; and depositing a conductive material to the opening so as to eclectically connect the electrode layer and the copper sheet layer.

Description

캐패시터 내장형 인쇄회로기판 제조방법{MANUFACTURING METHOD FOR BURIED CAPACITOR PCB}Capacitor embedded printed circuit board manufacturing method {MANUFACTURING METHOD FOR BURIED CAPACITOR PCB}

본 발명은 인쇄회로기판에 있어서, 각종 전자제품에 사용되는 수동부품인 캐패시터(CAPACITOR)의 기능을 기판에 일체로 내장시킴으로써 신뢰성 및 제품의 밀도를 높일수 있도록 한 캐패시터 내장형 인쇄회로기판 제조방법에 관한 것으로서 보다 상세하게로는, 별도의 정전용량(CAPACITANCE) 값을 갖도록 하는 캐패시터층을 정전용량값이 필요한 일부분 또는 전체에 인쇄하여 다양한 용량의 정전용량을 얻을수 있도록 하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed circuit board having a built-in capacitor in which a function of a capacitor (CAPACITOR), which is a passive component used in various electronic products, is integrated in a board to increase reliability and product density. More specifically, it is characterized in that a capacitor layer having a separate capacitance value is printed on a part or the whole of the capacitance value, so as to obtain capacitances of various capacities.

일반적으로 알려져 있는 패키지 기판에 있어서는, 전자회로를 정상적으로 동작시키기 위하여 에너지원이 있는 전원을 안정적으로 각 부품에 공급토록 하는 것이 중요하고, 특히 디지탈 회로에는 트랜지스터의 반복적인 온,오프 동작으로 전원 전압의 변동원인이 발생된다.In general, in the known package substrate, it is important to stably supply the power supply with the energy source to each component in order to operate the electronic circuit normally. Cause of variation is caused.

이때, 상기 전압의 변동원인이 발생할때 전압의 변동을 방지하기 위하여 원하는 성분이외의 다른 성분을 통과시켜 안정한 전원을 공급받기 위하여 IC 근체에 콘덴서를 설치하여 전하를 축적후 급격한 전하의 변동에 대비하여 전하의 변동시 축적된 전압을 공급함으로써 전압의 변동을 미연에 방지토록 하여 각 부품에 부하발생을 방지한다.At this time, when the cause of the voltage fluctuation occurs, in order to prevent the voltage fluctuation to pass through other components other than the desired components to provide a stable power supply by installing a capacitor in the vicinity of the IC to accumulate the charge and to prepare for a sudden change in charge By supplying the accumulated voltage in the case of charge fluctuations, it is possible to prevent the voltage fluctuations in advance and prevent the occurrence of load on each part.

이러한 콘덴서를 적용하지 않으면, 전원효율이 떨어지고 IC나 트랜지스터에 과부하가 걸리게 되어 오동작의 원인이 됨으로 회로의 설계시 IC당 1나 또는 2개의 콘덴서가 반드시 필요하게 된다.If such a capacitor is not applied, power efficiency decreases and an IC or a transistor is overloaded, which may cause a malfunction. Therefore, one or two capacitors per IC are necessary when designing a circuit.

상기 콘덴서(CAPACITOR)는, 도1에 도시한 바와같이, 절연층(1)과 상하측의 동박층(2)으로 구성되는 2장의 도체판(3) 사이에 격자형의 파이버와 레진으로 이루어지는 유전체층(4)을 삽입한후 2장의 도체판(3)에 접지전원(GND)와 전원(VCC)을공급할때 전압에 대응하여 전하를 축적하는 능력인 정전용량을 갖는 콘덴서가 형성토록 되고, 상기 유전체층(4)의 최상측및 최하측에 동박층(2)이 적층되며, 상기 최상측 동박층(2)에 실장패드(7)를 부착하여 MLCC(8)가 연결되는 구성으로 이루어 진다.As shown in Fig. 1, the capacitor CAPACITOR is a dielectric layer made of lattice-shaped fiber and resin between the insulating layer 1 and the two conductive plates 3 composed of the upper and lower copper foil layers 2, respectively. After inserting (4), when the ground power supply GND and the power supply VCC are supplied to the two conductive plates 3, a capacitor having a capacitance that is capable of accumulating charge in response to a voltage is formed. The copper foil layer 2 is laminated | stacked on the uppermost side and the lowermost side of (4), and the mounting pad 7 is attached to the uppermost copper foil layer 2, and it consists of the structure which MLCC8 is connected.

상기와 같은 패키지 기판에 있어서는, 절연층(1)과 상하측의 동박층(2)으로 구성되는 2장의 도체판(3) 사이에 격자형의 파이버와 레진으로 이루어지는 유전체층(4)을 삽입하고, 이때 상기 도체판(3)에 형성되는 전원(VCC)과 접지전원(GND)을 통하여 전원을 공급할때 그 사이에 전하가 축적되고, 이때 상기 동박층(4)의 상측에 접합되는 MLCC(8)에 접압의 변동이 발생되면 콘덴서에 저장되는 전압을 공급토록 하는 것이다.In the package substrate as described above, a dielectric layer 4 made of lattice-shaped fiber and resin is inserted between the insulating layer 1 and the two conductive plates 3 composed of the upper and lower copper foil layers 2, At this time, when the power is supplied through the power supply (VCC) and the ground power supply (GND) formed in the conductor plate (3), charge is accumulated therebetween, and at this time, the MLCC (8) bonded to the upper side of the copper foil layer (4) If the contact voltage fluctuates, supply the voltage stored in the capacitor.

그러나, 상기와 같은 패키기 기판은, 특정한 한 종류의 정전용량값의 구현만이 가능하여 사용자가 필요한 정전용량값을 구현하기 위하여는 별도의 기판을 형성하여야 하며, 부품의 실장에 필요한 실장용패드를 필요로 하고, 이에따라 PCB의 실장 밀도가 저하되며, 추가되는 부품에 대한 외부환경으로 부터의 신뢰성이 저하되는 등의 문제점들이 있었던 것이다.However, the package substrate as described above, only one type of capacitance value can be implemented, so that a user needs to form a separate substrate in order to implement the required capacitance value, and a mounting pad required for mounting the component. There is a problem, such as, the mounting density of the PCB is lowered accordingly, the reliability from the external environment for the additional component is lowered.

본 발명은 상기와 같은 종래의 문제점들을 개선시키기 위한 것으로서 그 목적은, 다양한 정전용량값의 구현이 가능하여 사용자가 필요한 정전용량값을 구현이 용이하며, 부품의 실장을 위한 실장용패드를 필요로 하고, 이에따라 PCB의 실장 밀도가 향상되며, 실장을 위한 별도의 부품이 불필요하여 외부환경으로 부터의 신뢰성이 향상되고, 저유전율의 자재와 혼합사용토록 되어 자재 선택의 자유도를 향상시키는 캐비티 내장형 인쇄회로기판 제조방법을 제공하는데 있다.The present invention is to improve the conventional problems as described above, the purpose is that the implementation of the capacitance value can be easily implemented by the user can be implemented a variety of capacitance value, and requires a mounting pad for mounting the parts As a result, the mounting density of the PCB is improved, and there is no need for a separate component for mounting, thereby improving reliability from the external environment, and allowing a mixture with a low dielectric constant material to improve the freedom of material selection. It is to provide a substrate manufacturing method.

도1은 종래의 패키지 기판의 캐패시터 형성상태를 도시한 개략도1 is a schematic diagram showing a capacitor formation state of a conventional package substrate

도2는 본 발명에 따른 기판의 캐패시터 형성상태를 도시한 공정도Figure 2 is a process diagram showing a capacitor formation state of the substrate according to the present invention

도3은 본 발명에 따른 캐패시터 형성상태를 도시한 개략도Figure 3 is a schematic diagram showing a capacitor formation state according to the present invention

도4는 본 발명에 따른 기판의 캐패시터 형성상태를 도시한 요부 구조도4 is a main structural diagram showing a capacitor formation state of the substrate according to the present invention;

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100...절연층 110...동박층100 ... insulation layer 110 ... copper foil layer

120...CCL 140...전극층120 ... CCL 140 ... electrode layer

160...개방부160 ... opening department

상기 목적을 달성하기 위한 기술적인 구성으로서 본 발명은, 상하측에 각각 적어도 하나 이상의 동박층이 적층되는 하나 이상의 CCL에 유전체층이 적층되며, 상기 CCL에 접지전원과 전원이 공급되어 제1정전용량 값을 갖도록 기판을 형성하는 단계;As a technical configuration for achieving the above object, the present invention, the dielectric layer is laminated on one or more CCL, each of which at least one copper foil layer is stacked on the upper and lower sides, the ground power and the power is supplied to the CCL, the first capacitance value Forming a substrate to have;

상기 제1정전용량 값을 갖는 동박층 상측의 적어도 일부분에 페이스를 도포하여 그 상측의 적어도 일부분에 도전성 페이스트 도포하여 제2정전용량 값을 갖도록 캐패시턴스를 형성하는 단계;Applying a face to at least a portion of the upper side of the copper foil layer having the first capacitance value and applying a conductive paste to at least a portion of the upper side to form a capacitance to have a second capacitance value;

상기 페이스트의 상측에 절연물질을 도포하여 절연층을 형성하는 단계;Forming an insulating layer by applying an insulating material on the paste;

상기 절연층을 레이져 또는 기계적 드릴에 의해 가공하여 전극및 도전성 페이스트가 개방토록 개방부를 형성하는 단계,Processing the insulating layer with a laser or a mechanical drill to form openings for opening electrodes and conductive pastes;

상기 개방부에 도전성 물질을 도포하여 외부 회로와 연결하는 단계를 포함하는 구성으로 이루어진 캐비티 내장형 인쇄회로기판 제조방법을 마련함에 의한다.The present invention provides a method for manufacturing a cavity-embedded printed circuit board comprising a step of applying a conductive material to the opening to connect an external circuit.

이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도2는 본 발명에 따른 기판의 캐패시터 형성상태를 도시한 공정도이고, 도3은 본 발명에 따른 캐패시터 형성상태를 도시한 개략도이며, 도4는 본 발명에 따른 기판의 캐패시터 형성상태를 도시한 요부 구조도로서 본 발명은, 절연층(100)의 상하측에 동박층(110)이 형성되는 복수의 CCL(120)에 파이버와 레진으로 구성되는 유전체층(130)을 개재하여 CCL(120)에 전원(VCC)과 접지전원(GND)을 공급하면 캐패시턴스가 형성된다.2 is a process diagram showing a capacitor formation state of the substrate according to the invention, Figure 3 is a schematic diagram showing a capacitor formation state according to the present invention, Figure 4 is a main portion showing a capacitor formation state of the substrate according to the present invention As a structural diagram, the present invention provides a power source for the CCL 120 via a dielectric layer 130 composed of fiber and resin in a plurality of CCLs 120 having copper foil layers 110 formed on upper and lower sides of the insulating layer 100. VCC) and ground power supply (GND) provide capacitance.

상기 CCL(120) 상측의 적어도 일부에 페이스트(P)를 도포한후 그 상측면 적어도 일측에 도전성 페이스트로 이루어진 전극층(140) 인쇄하여 캐패시턴스가 형성된다.After the paste P is applied to at least a portion of the upper side of the CCL 120, the capacitance is formed by printing the electrode layer 140 made of a conductive paste on at least one side of the upper side.

상기 전극층(140)과 페이스트(P)의 외측에 레진이나, RCC및 PREPREG등으로 이루어진 절연물질을 도포하여 절연층(150)을 형성한다.The insulating layer 150 is formed by applying an insulating material made of resin, RCC, PREPREG, or the like to the outside of the electrode layer 140 and the paste P.

상기 절연층(150)을 레이져 또는 기계적 드릴에 의해 관통하여 동박층(110)및 과 전극층(140)을 개방토록 개방부(160)를 형성한다.The insulating layer 150 is penetrated by a laser or a mechanical drill to form an opening 160 to open the copper foil layer 110 and the over electrode layer 140.

상기 전극층(140)및 동박층(110)을 전기적으로 연결토록 개방부(160)에 도전성 물질을 도포하여 전기적으로 도통시킴으로써 다른 회로간와 연결하는 구성으로 이루어 진다.The electrode layer 140 and the copper foil layer 110 are electrically connected to each other by applying a conductive material to the opening 160 to electrically connect the circuits.

이와같은 구성으로 이루어진 본 발명의 작용을 설명하면 다음과 같다.Referring to the operation of the present invention made of such a configuration as follows.

도2 내지 도4에 도시한 바와같이, 절연층(100)의 상하측에 동박층(110)이 적층되어 형성되는 CCL(120)이 파이버와 레진으로 이루어지는 유전체층(130)에 의해적층될때 각각의 CCL(120)에 접지전원(GND)과 입력전원(VCC)이 연결되어 공급되면 캐패시턴스가 형성토록 된다.2 to 4, when the CCL 120 formed by laminating the copper foil layer 110 on the upper and lower sides of the insulating layer 100 is laminated by the dielectric layer 130 made of fiber and resin, respectively. When the ground power supply GND and the input power supply VCC are connected and supplied to the CCL 120, a capacitance is formed.

이때, 상기 동박층(110)의 상측에는 별도의 캐패시턴스를 형성토록 페이스트(P)를 도포하여 그 상측의 적어도 일부분에 도전성 페이스트로 이루어진 전극층(140) 인쇄하여 동박층(110) 사이에 캐패시턴가 형성되고, 상기 전극층(140)의 조절에 의해 정전용량 값이 임의로 조절토록 된다.At this time, the paste (P) is applied to form a separate capacitance on the upper side of the copper foil layer 110, the electrode layer 140 made of a conductive paste is printed on at least a portion of the upper side of the copper foil layer 110 between the capacitor The capacitance value is arbitrarily adjusted by adjusting the electrode layer 140.

이어서, 상기 전극층(140)에 형성되는 캐패시턴스의 상측에 레진이나, RCC및 PREPREG등으로 이루어진 절연물질을 도포하여 절연층(150)을 형성한다.Subsequently, an insulating layer 150 is formed by applying an insulating material made of resin, RCC, or PREPREG to the upper side of the capacitance formed on the electrode layer 140.

상기 절연층(150)을 레이져 또는 기계적 드릴에 의해 동박층(110)과 전극층(140) 까지 이르도록 관통하는 개방부(160)를 형성하여 동박층(110)및 과 전극층(140)을 개방토록 한다.Opening portions 160 penetrating the insulating layer 150 to reach the copper foil layer 110 and the electrode layer 140 by a laser or mechanical drill are formed to open the copper foil layer 110 and the over electrode layer 140. do.

그리고, 상기 전극층(140)및 동박층(110)을 전기적으로 연결토록 개방부(160)에 도전성 물질을 도포하여 전기적으로 도통시킴으로써 다른 회로간의 연결이 가능토록 되고, 상기 도전성 물질이 도포되는 개방부(160)에 부품을 곧바로 실장할수 있도록 되어 별도의 실장용 패드가 불필요 하게 된다.In addition, an electrically conductive material is applied to the open part 160 to electrically connect the electrode layer 140 and the copper foil layer 110 to be electrically connected to each other, thereby enabling connection between other circuits, and an open part to which the conductive material is applied. The parts can be immediately mounted on 160 so that a separate mounting pad is unnecessary.

또한, 고유전율 자재로 구성되는 CCL(120)과 유전체층(130)에 의해 캐패시턴스를 형성하고, 상기 동박층(110) 상측에 저유전율 자재로 구성되는 페이스트(P)와 전극층(140)에 의해 또다른 캐패시턴스를 형성하게 되는 것이다.In addition, a capacitance is formed by the CCL 120 and the dielectric layer 130 made of a high dielectric constant material, and is formed by the paste P and the electrode layer 140 made of a low dielectric constant material on the copper foil layer 110. It will form another capacitance.

이상과 같이 본 발명에 따른 캐패시터 내장형 인쇄회로기판 제조방법에 의하면, 다양한 정전용량값의 구현이 가능하여 사용자가 필요한 정전용량값을 구현이 용이하며, 부품의 실장을 위한 실장용패드를 필요로 하고, 이에따라 PCB의 실장 밀도가 향상되며, 실장을 위한 별도의 부품이 불필요하여 외부환경으로 부터의 신뢰성이 향상되고, 저유전율의 자재와 혼합사용토록 되어 자재 선택의 자유도를 향상시키는 등의 우수한 효과가 있다.As described above, according to the method of manufacturing a capacitor-embedded printed circuit board, it is possible to implement a variety of capacitance values, so that the user can easily implement the required capacitance value, and requires a mounting pad for mounting parts. As a result, the mounting density of the PCB is improved, and there is no need for a separate component for mounting, so the reliability from the external environment is improved, and it is possible to mix and use the material with low dielectric constant to improve the freedom of material selection. have.

본 발명은 특정한 실시예에 관련하여 도시하고 설명 하였지만, 이하의 특허청구범위에 의해 제공되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개량 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀 두고자 한다.While the invention has been shown and described with respect to specific embodiments thereof, it will be apparent to those skilled in the art that various changes and modifications can be made without departing from the spirit or scope of the invention as provided by the following claims. I would like to clarify that those who have knowledge of this can easily know.

Claims (4)

캐패시터 내장형 기판에 있어서,In the capacitor embedded substrate, 동박층이 상하측에 적층되는 하나 이상의 CCL에 유전체층이 적층되며, 상기 CCL에 접지전원과 전원이 공급될때 제1정전용량 값을 갖도록 기판을 형성하는 단계;Forming a substrate having a dielectric layer laminated on at least one CCL in which copper foil layers are stacked on upper and lower sides, and having a first capacitance value when ground power and power are supplied to the CCL; 상기 기판의 동박층 적어도 일부분에 페이스를 도포한후 그 상측의 적어도 일부분에 전극층을 형성하여 제2정전용량 값을 갖도록 캐패시턴스를 형성하는 단계;Applying a face to at least a portion of the copper foil layer of the substrate and forming an electrode layer on at least a portion of the copper foil layer to form a capacitance to have a second capacitance value; 상기 페이스트의 상측에 절연물질을 도포하여 절연층을 형성하는 단계;Forming an insulating layer by applying an insulating material on the paste; 상기 절연층을 가공하여 동박층 및 전극층의 적어도 일부분이 개방토록 개방부를 형성하는 단계,Processing the insulating layer to form an opening such that at least a portion of the copper foil layer and the electrode layer are opened; 상기 개방부에 도전성 물질을 도포하여 외부 회로와 연결하는 단계를 포함하여 구성되는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법Method of manufacturing a capacitor-embedded printed circuit board comprising the step of applying a conductive material to the open portion and connecting with an external circuit. 제 1항에 있어서, 상기 절연물질은, 레진으로 이루어 지는 것을 특징으로 하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법The method of manufacturing a capacitor-embedded printed circuit board according to claim 1, wherein the insulating material is made of resin. 제 1항에 있어서, 상기 페이스트의 상측에 적층되는 전극층은, 도전성 페이스트로서 이루어 지는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법The method of manufacturing a capacitor-embedded printed circuit board according to claim 1, wherein the electrode layer stacked on the paste is formed of a conductive paste. 제 1항에 있어서, 상기 개방부를 형성하는 단계는, 절연층을 에칭에 의해 가공하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법The method of claim 1, wherein the forming of the opening comprises processing an insulating layer by etching.
KR10-1999-0058791A 1999-12-17 1999-12-17 Manufacturing method for buried capacitor pcb KR100376482B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0058791A KR100376482B1 (en) 1999-12-17 1999-12-17 Manufacturing method for buried capacitor pcb

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0058791A KR100376482B1 (en) 1999-12-17 1999-12-17 Manufacturing method for buried capacitor pcb

Publications (2)

Publication Number Publication Date
KR20010057047A true KR20010057047A (en) 2001-07-04
KR100376482B1 KR100376482B1 (en) 2003-03-17

Family

ID=19626766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0058791A KR100376482B1 (en) 1999-12-17 1999-12-17 Manufacturing method for buried capacitor pcb

Country Status (1)

Country Link
KR (1) KR100376482B1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482822B1 (en) * 2002-10-24 2005-04-14 대덕전자 주식회사 Method of manufacturing capacitor-embedded printed circuit board
KR100619367B1 (en) * 2004-08-26 2006-09-08 삼성전기주식회사 A printed circuit board with embedded capacitors of high dielectric constant, and a manufacturing process thereof
KR100645613B1 (en) * 2004-08-16 2006-11-15 삼성전기주식회사 A printed circuit board with embedded capacitors, and a manufacturing process thereof
KR100735339B1 (en) * 2006-12-29 2007-07-04 삼성전기주식회사 Method for manufacturing circuit board embedding thin film capacitor
KR100785607B1 (en) * 2004-12-02 2007-12-14 이 아이 듀폰 디 네모아 앤드 캄파니 Method of forming a capacitor and printed circuit boards
KR100851067B1 (en) * 2007-04-18 2008-08-12 삼성전기주식회사 Capacitor and manufacturing method thereof
KR100878414B1 (en) * 2006-10-27 2009-01-13 삼성전기주식회사 Capacitor embedded printed circuit borad and manufacturing method of the same
KR100879375B1 (en) * 2007-09-28 2009-01-20 삼성전기주식회사 Printed circuit board with embedded cavity capacitor
CN113997802A (en) * 2021-10-22 2022-02-01 苏州诺雅电动车有限公司 Electric vehicle bottom double-door type automatic electric coupler charging device and method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482822B1 (en) * 2002-10-24 2005-04-14 대덕전자 주식회사 Method of manufacturing capacitor-embedded printed circuit board
KR100645613B1 (en) * 2004-08-16 2006-11-15 삼성전기주식회사 A printed circuit board with embedded capacitors, and a manufacturing process thereof
KR100619367B1 (en) * 2004-08-26 2006-09-08 삼성전기주식회사 A printed circuit board with embedded capacitors of high dielectric constant, and a manufacturing process thereof
KR100785607B1 (en) * 2004-12-02 2007-12-14 이 아이 듀폰 디 네모아 앤드 캄파니 Method of forming a capacitor and printed circuit boards
KR100878414B1 (en) * 2006-10-27 2009-01-13 삼성전기주식회사 Capacitor embedded printed circuit borad and manufacturing method of the same
KR100735339B1 (en) * 2006-12-29 2007-07-04 삼성전기주식회사 Method for manufacturing circuit board embedding thin film capacitor
KR100851067B1 (en) * 2007-04-18 2008-08-12 삼성전기주식회사 Capacitor and manufacturing method thereof
KR100879375B1 (en) * 2007-09-28 2009-01-20 삼성전기주식회사 Printed circuit board with embedded cavity capacitor
US7983055B2 (en) 2007-09-28 2011-07-19 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded cavity capacitor
CN113997802A (en) * 2021-10-22 2022-02-01 苏州诺雅电动车有限公司 Electric vehicle bottom double-door type automatic electric coupler charging device and method

Also Published As

Publication number Publication date
KR100376482B1 (en) 2003-03-17

Similar Documents

Publication Publication Date Title
KR100754713B1 (en) Power core devices and methods of making thereof
US7889509B2 (en) Ceramic capacitor
TWI397089B (en) Capacitors, circuit having the same and integrated circuit substrate
US7701052B2 (en) Power core devices
US6395996B1 (en) Multi-layered substrate with a built-in capacitor design
KR100754714B1 (en) Power core devices and methods of making thereof
CN1105484C (en) Printed circuit board with embedded decoupling capactance and method for producing same
US6801422B2 (en) High performance capacitor
KR100816623B1 (en) Power core devices and methods of making thereof
US7902662B2 (en) Power core devices and methods of making thereof
KR100754712B1 (en) Power core devices and methods of making thereof
EP1777714B1 (en) Design of low inductance embedded capacitor layer connections
KR100376482B1 (en) Manufacturing method for buried capacitor pcb
US6756628B2 (en) Capacitor sheet with built in capacitors
US8717773B2 (en) Multi-plate board embedded capacitor and methods for fabricating the same
JP3252635B2 (en) Multilayer electronic components
US7573721B2 (en) Embedded passive device structure and manufacturing method thereof
KR20010076476A (en) Manufacturing method for build up substrate
KR100704930B1 (en) Printed Circuit Board Having Embedded Capacitor and Fabricating Method thereof
KR100669963B1 (en) Multilayer PCB and the manufacturing method thereof
JP4795860B2 (en) Capacitor, wiring board
KR100601484B1 (en) Hybrid flip-chip package substrate and manufacturing method thereof
JP2006032510A (en) Printed circuit board including built-in capacitor
KR20010076475A (en) Build up substrate and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee