JP2006032510A - コンデンサを内蔵したプリント配線板 - Google Patents
コンデンサを内蔵したプリント配線板 Download PDFInfo
- Publication number
- JP2006032510A JP2006032510A JP2004206756A JP2004206756A JP2006032510A JP 2006032510 A JP2006032510 A JP 2006032510A JP 2004206756 A JP2004206756 A JP 2004206756A JP 2004206756 A JP2004206756 A JP 2004206756A JP 2006032510 A JP2006032510 A JP 2006032510A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- wiring board
- printed wiring
- board according
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 デバイス等から吸収したノイズを他のデバイス等に干渉させることがないプリント配線板の提供する。
【解決手段】 少なくとも1個のコンデンサ積層体を内蔵したプリント配線板において、該コンデンサを1つのデバイスに接続せしめた。
【選択図】 図1A
【解決手段】 少なくとも1個のコンデンサ積層体を内蔵したプリント配線板において、該コンデンサを1つのデバイスに接続せしめた。
【選択図】 図1A
Description
本発明はコンデンサを内蔵したプリント配線板に係わり、特に、基板の内層材料を利用して実質的にコンデンサ機能を内蔵せしめたプリント配線板に関する。
従来、電源とグラウンド間に発生するノイズを吸収し且つ電源電圧変動の過渡応答に対応する(不足する電源電圧を一時的に補う)デカップリング機能、有意な信号のノイズを吸収するバイパス機能、交流信号の直流成分を遮断し且つ有意な信号成分(周波数帯)のみを伝送するカップリング機能、1つ以上の電気的機能を持つ回路の定数としての役割を担う回路定数機能等の様々な目的で、プリント配線板の表面にコンデンサを実装することが行なわれてきた。
しかし、近時は、電子部品の高密度実装化、外層の部品実装点数削減、或いは外層に搭載されるICチップとの距離を最短にする等の目的から、内層にコンデンサを内蔵するようにした多層プリント配線板が用いられている。
このようにコンデンサを内蔵する多層プリント配線板としては、チップコンデンサを内蔵するものと、誘電体層の表裏に配線パターンを形成した積層コンデンサを内蔵するものとがあるが、近年、コンデンサの配置自由度や薄型等の観点から、後者の構成が見直されてきている。
このようにコンデンサを内蔵する多層プリント配線板としては、チップコンデンサを内蔵するものと、誘電体層の表裏に配線パターンを形成した積層コンデンサを内蔵するものとがあるが、近年、コンデンサの配置自由度や薄型等の観点から、後者の構成が見直されてきている。
ある場合には、デバイスと表面配線によって直接接続されるようにコンデンサを配置し、また他の場合には、選択したデバイスの近くにコンデンサを配置し、スルーホールによって電源とグラウンド層に接続して、上述のノイズ成分を減衰させることが行なわれている。
一方、コンデンサとデバイスを接続する配線や、コンデンサと電源層及びグラウンド層とを接続するスルーホール等によってインダクタンスを生じさせ、ノイズ抑制の効果を減少させることもよく行なわれている。
また、コンデンサは、容量性だけではなく誘導性も有している為、コンデンサ自体がデバイスの信号信頼性に影響を与えるという傾向もある。
更に、デバイスは、プリント配線板においてノイズを発生させる要因となっているため、プリント配線板上にデバイスを適切に配列するだけではなく、異なる速度や周波数で動作しているデバイスの特性に対応して、コンデンサに、高速と低速の両方の動作におけるノイズ抑制の機能を持たせることも必要である。
更に、デバイスは、プリント配線板においてノイズを発生させる要因となっているため、プリント配線板上にデバイスを適切に配列するだけではなく、異なる速度や周波数で動作しているデバイスの特性に対応して、コンデンサに、高速と低速の両方の動作におけるノイズ抑制の機能を持たせることも必要である。
これらの問題を解決するため、プリント配線板の設計やデバイスの配列の方法が検討されているが、プリント配線板の表層にコンデンサを実装するのは、信号信頼性に当初望んでいなかった影響を与えるだけでなく、プリント配線板を複雑にしたり製造コストを増加させたりしていた。
このため、多層プリント配線板に誘電体の表裏に形成される電極をそれぞれ電源層とグラウンド層とする容量性分を有したコンデンサ積層体を内蔵することによって、上記不具合を解消する方法が提案されていた(例えば、特許文献1参照)。
すなわち、多層プリント配線板の表層に実装される個々のデバイス毎に、該コンデンサ積層体の局部的な面積を割り当てることにより、電源層とグラウンド層との間で生じるノイズを減少させるとともに、当該多層プリント配線板の実装されているコンデンサの50%程度を、不要にするというものである。
すなわち、多層プリント配線板の表層に実装される個々のデバイス毎に、該コンデンサ積層体の局部的な面積を割り当てることにより、電源層とグラウンド層との間で生じるノイズを減少させるとともに、当該多層プリント配線板の実装されているコンデンサの50%程度を、不要にするというものである。
しかし、上記のように、面積が限定されたコンデンサを、各デバイスに割り当てる場合には、誘電率が200程度の誘電材料を用い厚さがわずかに12.7μm程度の非常に薄い誘電体が必要となる。
現在、上記のように誘電率が200程度であるような誘電材料は入手できない。また仮に入手できたとしても、厚さが12.7μmの誘電体を含むコンデンサ積層体を安定して製造することは不可能である。
そこで、「借りキャパシタンス」という概念によって、上記不具合を解消する方法が提案された(例えば、特許文献2参照)。
現在、上記のように誘電率が200程度であるような誘電材料は入手できない。また仮に入手できたとしても、厚さが12.7μmの誘電体を含むコンデンサ積層体を安定して製造することは不可能である。
そこで、「借りキャパシタンス」という概念によって、上記不具合を解消する方法が提案された(例えば、特許文献2参照)。
図5Aは、コンデンサ積層体が内蔵されたプリント配線板の従来例を示す概略要部断面説明図である。この図において、プリント配線板は、誘電体1、該誘電体の表裏に積層された電源層2及びグラウンド層3とからなるコンデンサ積層体4と、該コンデンサ積層体4の表裏に積層された層間絶縁層5、5′と、該層間絶縁層5、5′に着設された銅箔6、6′と、該銅箔6に形成された図示しない配線パターン上に実装されたデバイス7a、7b、7cとを有する構成になっている。
一方、図5Bは、斯かる従来プリント配線板の回路を示す概略回路説明図であり、図中、図5Aと同一記号は、図5Aと同一意味を持たせて使用し、ここでの重複説明は省略する。また、7nは第n個目(nは任意の整数)のデバイスである。
図5Aや図5Bにおいて、複数のデバイス7a、7b、7c(図5Bでは複数のデバイス7a〜7n)を同じコンデンサ積層体4の異なる位置に接続し(即ち、複数のデバイスが同じコンデンサを共有している)、デバイス7a、7b、7c(図5Bではデバイス7a〜7n)の動作の時間的差異を利用することによって、これらのデバイス間でキャパシタンスを借りるということを「借りキャパシタンス」の概念としている。
図5Aや図5Bにおいて、複数のデバイス7a、7b、7c(図5Bでは複数のデバイス7a〜7n)を同じコンデンサ積層体4の異なる位置に接続し(即ち、複数のデバイスが同じコンデンサを共有している)、デバイス7a、7b、7c(図5Bではデバイス7a〜7n)の動作の時間的差異を利用することによって、これらのデバイス間でキャパシタンスを借りるということを「借りキャパシタンス」の概念としている。
このような概念を取り入れることにより、コンデンサ積層体4のキャパシタンスを、多層プリント配線板の外層に実装されている全てのデバイスに必要とされるトータルキャパシタンスよりも小さく設定することができる。このため、誘電体1として、一般に使用される厚さの誘電体(例えば、誘電率が4程度のFR−4等)が使用可能となり、上記不具合を解消できる。
しかし、上述のような借りキャパシタンスの概念においては、複数のデバイスが、コンデンサ積層体の同一導体面を共有しているため、デバイス同士が近接して配置された場合、デバイスの動作時に、近接する他のデバイスの電源及びグラウンドの電位に(微小な)変動が生じ、この電源及びグラウンドの電位変動の影響を受けていた。
例えば、デバイス7aが最初に動作を開始し、次いで、デバイス7bが動作を開始するという設定にした場合、デバイス7aで瞬時に大きな電圧が吸い取られると、その反動によりデバイス7bの動作時の電源電圧変動が大きくなり、その結果、グラウンド電位が安定し難くなっていた。
この原理により、内層にコンデンサを内蔵した多層プリント配線板において、上述のデカップリング機能に限らず、コンデンサの様々な使用目的(バイパス機能、カップリング機能、回路定数機能など)に対して、ノイズの自己干渉、相互干渉、保持、或いは増幅などが発生し、該コンデンサに接続されている全てのデバイスの動作に影響を与えるという問題があった。
また、上記従来例においては、コンデンサ積層体の2つの導電性フォイル(銅箔)がそれぞれ電源用シート及び接地用シートとして使用されたり、内蔵コンデンサ機能が電源系ノイズを除去するデカップリングコンデンサとしての機能に限定されたりしていた。
米国特許第5010641号明細書
米国特許第5079069号明細書
本発明は上述のような状況や問題などに鑑みてなされたものであり、その課題は、内層にコンデンサを内蔵したプリント配線板において、誘電体シートの上下の電極を部品設計通りにパターンニングし電気的分離を可能にすべく、コンデンサの様々な使用目的に対してデバイス等から吸収したノイズを他のデバイス等に干渉させることがないようにしたプリント配線板を提供することにある。
上記課題を解決すべく請求項1に係る本発明は、コンデンサを内蔵したプリント配線板において、該コンデンサが1つのデバイスに接続されるようにしたことを特徴とする。
これにより、デバイスから吸収したノイズを他のデバイスに千渉させることがなくなる。また、ノイズを発生するデバイスを含む閉回路内で吸収したノイズを保持又は増幅させることもなくなる。
これにより、デバイスから吸収したノイズを他のデバイスに千渉させることがなくなる。また、ノイズを発生するデバイスを含む閉回路内で吸収したノイズを保持又は増幅させることもなくなる。
また、請求項2に係る本発明は、コンデンサ積層体を水平方向に複数個設け、コンデンサ積層体の数と同数のデバイスにコンデンサ積層体がそれぞれ個別に接続されるようにしたことを特徴とする。
これにより、各デバイスの必要性に対応した所望の容量値を有するコンデンサを得ることができる。
これにより、各デバイスの必要性に対応した所望の容量値を有するコンデンサを得ることができる。
また、請求項3に係る本発明は、コンデンサ積層体を垂直方向に複数個設け、これらのコンデンサ積層体が1個のデバイスに並列接続されるようにしたことを特徴とする。
これにより、1個のデバイスに接続されるコンデンサのトータルの容量値を所望の値まで容易に増加させることができる。
これにより、1個のデバイスに接続されるコンデンサのトータルの容量値を所望の値まで容易に増加させることができる。
また、請求項4に係る本発明は、コンデンサ積層体を垂直方向に複数個設け、これらのコンデンサ積層体が1個のデバイスに直列接続されるようにしたことを特徴とする。
これにより、1個のデバイスに接続されるコンデンサのトータル容量値の精度を上げることができる。
これにより、1個のデバイスに接続されるコンデンサのトータル容量値の精度を上げることができる。
また、請求項5に係る本発明は、上記デバイスを電子デバイス又は所定の機能を有する電子回路としたことを特徴とする。
これにより、電子デバイスのみならず所定の機能を有する電子回路から吸収したノイズを他のデバイス又は所定の機能を有する電子回路に干渉させることがなくなる。
これにより、電子デバイスのみならず所定の機能を有する電子回路から吸収したノイズを他のデバイス又は所定の機能を有する電子回路に干渉させることがなくなる。
また、請求項6に係る本発明は、上記コンデンサ積層体を、電源とグラウンド間に発生するノイズを吸収すると共に不足する電源電圧を一時的に補うデカップリングコンデンサとしたことを特徴とする。
これにより、他のデバイスからのノイズの回り込みによる干渉がないうえ他のデバイスヘノイズを与えることがないデカップリングコンデンサが得られる。
これにより、他のデバイスからのノイズの回り込みによる干渉がないうえ他のデバイスヘノイズを与えることがないデカップリングコンデンサが得られる。
また、請求項7に係る本発明は、上記コンデンサ積層体を、信号のノイズを吸収するバイパスコンデンサとしたことを特徴とする。
これにより、有意な信号のノイズを吸収するバイパスコンデンサが得られる。
これにより、有意な信号のノイズを吸収するバイパスコンデンサが得られる。
また、請求項8に係る本発明は、上記コンデンサ積層体を、交流信号の直流成分を遮断し信号成分のみを伝送するカップリングコンデンサとしたことを特徴とする。
これにより、交流信号の直流成分を遮断し且つ有意な信号成分(周波数帯)のみを伝送するカップリングコンデンサが得られる。
これにより、交流信号の直流成分を遮断し且つ有意な信号成分(周波数帯)のみを伝送するカップリングコンデンサが得られる。
また、請求項9に係る本発明は、上記コンデンサ積層体を、所定の電気的機能を持つ回路の定数としての役割を担う回路定数コンデンサとしたことを特徴とする。
これにより、他のデバイスからのノイズの回り込みによる干渉が回避できるうえに他のデバイスヘノイズを与えることもなくなる。
これにより、他のデバイスからのノイズの回り込みによる干渉が回避できるうえに他のデバイスヘノイズを与えることもなくなる。
また、請求項10に係る本発明は、上記コンデンサ積層体が、導体層に電極を形成したものであることを特徴とする。
これにより、同一基板内成いは同一層内に複数存在するコンデンサ積層体を個々に独立した機能デバイスとして利用することが可能となる。
これにより、同一基板内成いは同一層内に複数存在するコンデンサ積層体を個々に独立した機能デバイスとして利用することが可能となる。
また、請求項11に係る本発明は、上記デバイスが基板の表層に備えられていることを特徴とする。
これにより、電気部品を表層に備える部品内蔵タイプの多層プリント配線板にもコンデンサを内蔵することができる。
これにより、電気部品を表層に備える部品内蔵タイプの多層プリント配線板にもコンデンサを内蔵することができる。
また、請求項12に係る本発明は、上記デバイスが基板の内層に備えられていることを特徴とする。
これにより、電気部品を内層に備える部品内蔵タイプの多層プリント配線板にもコンデンサを内蔵することができる。
これにより、電気部品を内層に備える部品内蔵タイプの多層プリント配線板にもコンデンサを内蔵することができる。
また、請求項13に係る本発明は、コア基板を挟みながら絶縁層と導体層が交互に積層されていることを特徴とする。
これにより、多層プリント配線板を従来例よりも薄型化することが可能になり、コンデンサの配置自由度や層間の密着性等をより優れたものとすることができる。
これにより、多層プリント配線板を従来例よりも薄型化することが可能になり、コンデンサの配置自由度や層間の密着性等をより優れたものとすることができる。
本発明によれば、内層にコンデンサを内蔵したプリント配線板において、誘電体シートの上下の電極を部品設計通りにパターンニングでき電気的分離が可能となる。また、コンデンサの様々な使用目的に対してデバイス等から吸収したノイズを他のデバイス等に干渉させることを回避でき、実装されるデバイスの動作に影響を及ぼすグラウンド電位変動を有効かつ容易に抑制することができる。
以下、本発明の実施の形態について図を用いて詳細に説明する。しかし、本発明は以下に詳述する実施の形態により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
尚、本明細書における「デバイス」は、電子デバイスのみならず所定の機能を有する電子回路も含むものとする。また、nは任意の整数を意味するものとする。
尚、本明細書における「デバイス」は、電子デバイスのみならず所定の機能を有する電子回路も含むものとする。また、nは任意の整数を意味するものとする。
図1Aは、本発明プリント配線板の第1の実施の形態を示す概略要部断面説明図である。この図において、本発明のプリント配線板は、誘電体1と、該誘電体1の表裏に積層された電極層2a、2b、2c及び3a、3b、3cとからなるコンデンサ積層体4a、4b、4cと、コンデンサ積層体4a、4b、4cの表裏に積層された層間絶縁層5、5′と、該層間絶縁層5、5′に着設された銅箔6、6′と、銅箔6上の図示しない配線パターンに実装されたデバイス7a、7b、7cとを有する構成になっている。
一方、図1Bは、斯かる本発明プリント配線板におけるコンデンサ積層体がデバイスに接続された状態を示す概略回路説明図であり、図中、図1Aと同一記号は、図1Aと同一意味を持たせて使用し、ここでの重複説明は省略する。また、7nは第n個目のデバイスである。
図1A及び図1Bで示すように、コンデンサ積層体4a、4b、4c(図1Bではコンデンサ積層体4a〜4n)の各々がデバイス7a、7b、7c(図1Bではデバイス7a〜7n)にそれぞれ個別に接続された構成にすることにより、各デバイスから吸収したノイズを他のデバイスに干渉させることがなくなる。また、ノイズを発生するデバイスを含む閉回路内で吸収したノイズを保持又は増幅させることもなくなる。
図2Aは、本発明プリント配線板の第2の実施の形態を示す概略要部断面説明図であり、図2Bは、その概略回路説明図である。図2A及び図2Bにおいて、電極層3は切断されることなく連続した構成になっている。尚、図2A及び図2Bにおいて、図1A及び図1Bと同一記号は、当該図と同一意味を持たせて使用し、ここでの重複説明は省略する。
図2A及び図2Bで示すような本発明の実施の形態においても、コンデンサ積層体4a、4b、4c(図2Bではコンデンサ積層体4a〜4n)の各々がデバイス7a、7b、7c(図2Bではデバイス7a〜7n)へ個別に接続されるような構成にすることにより、デバイス7a、7b、7c(図2Bではデバイス7a〜7n)の何れかから吸収したノイズを他のデバイスに干渉させることがなくなる。また、ノイズを発生するデバイスで吸収したノイズを保持又は増幅させることもなくなる。
図3は、本発明プリント配線板の第3の実施の形態を示す概略回路説明図である。この図において、9aa〜9nnはプリント配線板にそれぞれ内蔵されたコンデンサ積層体を示し、7a〜7nはデバイスを示している。
この図で示すように、コンデンサ積層体9aa〜9nnが垂直方向に複数個設けられ、これらのコンデンサ積層体9aa〜9nnがデバイス7a〜7nに並列接続されている。即ち、コンデンサ積層体9aa〜9anがデバイス7aに並列接続され、コンデンサ積層体9ba〜9bnがデバイス7bに並列接続され、コンデンサ積層体9ca〜9cnがデバイス7cに並列接続されている。以下、同様にして、コンデンサ積層体9na〜9nnがデバイス7nに並列接続されている。
このようにコンデンサ積層体をデバイスに並列接続することにより、1個のデバイスに接続されるコンデンサのトータルの容量値を所望の値まで容易に増加させることができる。また、デバイス7a〜7nの何れかから吸収したノイズを他のデバイスに干渉させることがなくなる。更に、デバイス7a〜7nの何れかのデバイスでノイズを吸収した場合も、そのノイズの保持又は増幅を回避することができる。
図4は、本発明プリント配線板の第4の実施の形態を示す概略回路説明図である。この図においても、9aa〜9nnはプリント配線板にそれぞれ内蔵されたコンデンサ積層体を示し、7a〜7nはデバイスを示している。
この図で示すように、コンデンサ積層体9aa〜9nnが垂直方向に複数個設けられ、これらのコンデンサ積層体9aa〜9nnがデバイス7a〜7nに直列接続されている。すなわち、コンデンサ積層体9aa〜9anがデバイス7aに直列接続され、コンデンサ積層体9ba〜9bnがデバイス7bに直列接続され、コンデンサ積層体9ca〜9cnがデバイス7cに直列接続されている。以下、同様にして、コンデンサ積層体9na〜9nnがデバイス7nに直列接続されている。
このようにコンデンサ積層体をデバイスに直列接続することにより、1個のデバイスに接続されるコンデンサのトータルの容量値を高精度に保つことができる。また、デバイス7a〜7nの何れかから吸収したノイズを他のデバイスに干渉させることがなくなる。更に、デバイス7a〜7nの何れかのデバイスでノイズを吸収した場合も、そのノイズを保持又は増幅させることがなくなる。
1:誘電体
2:電源層
3:グラウンド層
2a〜2n、3a〜3n:電極層
4、4a〜4n、9aa〜9nn:コンデンサ積層体
5、5′:層間絶縁層
6、6′:銅箔
7、7a〜7n:デバイス
2:電源層
3:グラウンド層
2a〜2n、3a〜3n:電極層
4、4a〜4n、9aa〜9nn:コンデンサ積層体
5、5′:層間絶縁層
6、6′:銅箔
7、7a〜7n:デバイス
Claims (13)
- 少なくとも1個のコンデンサ積層体を内蔵したプリント配線板において、該コンデンサが1つのデバイスに接続されていることを特徴とするプリント配線板。
- 前記コンデンサ積層体は水平方向に複数個設けられ、該コンデンサ積層体の数と同数のデバイスに前記コンデンサ積層体がそれぞれ個別に接続されていることを特徴とする請求項1記載のプリント配線板。
- 前記コンデンサ積層体は垂直方向に複数個設けられ、これらのコンデンサ積層体が前記デバイスの1個に並列接続されていることを特徴とする請求項1記載のプリント配線板。
- 前記コンデンサ積層体は垂直方向に複数個設けられ、これらのコンデンサ積層体が前記デバイスの1個に直列接続されていることを特徴とする請求項1記載のプリント配線板。
- 前記デバイスは、電子デバイス又は所定の機能を有する電子回路から成ることを特徴とする請求項1〜4の何れか1項記載のプリント配線板。
- 前記コンデンサ積層体は、電源とグラウンド間に発生するノイズを吸収すると共に不足する電源電圧を一時的に補うデカップリングコンデンサであることを特徴とする請求項1〜5の何れか1項記載のプリント配線板。
- 前記コンデンサ積層体は、信号のノイズを吸収するバイパスコンデンサであることを特徴とする請求項1〜5の何れか1項記載のプリント配線板。
- 前記コンデンサ積層体は、交流信号の直流成分を遮断すると共に信号成分のみを伝送するカップリングコンデンサであることを特徴とする請求項1〜5の何れか1項記載のプリント配線板。
- 前記コンデンサ積層体は、所定の電気的機能を有する回路の定数として機能する回路定数コンデンサであることを特徴とする請求項1〜5の何れか1項記載のプリント配線板。
- 前記コンデンサ積層体は、導体層に電極を形成したものであることを特徴とする請求項1〜9の何れか1項記載のプリント配線板。
- 前記デバイスを基板の表層に備えていることを特徴とする請求項1〜10の何れか1項記載のプリント配線板。
- 前記デバイスを基板の内層に備えていることを特徴とする請求項1〜10の何れか1項記載のプリント配線板。
- コア基板を挟みながら絶縁層と導体層が交互に積層されていることを特徴とする請求項1〜12の何れか1項記載のプリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004206756A JP2006032510A (ja) | 2004-07-14 | 2004-07-14 | コンデンサを内蔵したプリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004206756A JP2006032510A (ja) | 2004-07-14 | 2004-07-14 | コンデンサを内蔵したプリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006032510A true JP2006032510A (ja) | 2006-02-02 |
Family
ID=35898517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004206756A Pending JP2006032510A (ja) | 2004-07-14 | 2004-07-14 | コンデンサを内蔵したプリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006032510A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010521074A (ja) * | 2007-03-10 | 2010-06-17 | サンミナ−エスシーアイ コーポレーション | 内蔵型容量性積層体 |
US11285700B2 (en) * | 2016-03-10 | 2022-03-29 | Mitsui Mining & Smelting Co., Ltd. | Multilayer laminate and method for producing multilayer printed wiring board using same |
-
2004
- 2004-07-14 JP JP2004206756A patent/JP2006032510A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010521074A (ja) * | 2007-03-10 | 2010-06-17 | サンミナ−エスシーアイ コーポレーション | 内蔵型容量性積層体 |
KR101551501B1 (ko) | 2007-03-10 | 2015-09-08 | 산미나 코포레이션 | 내장형 전기용량 스택 |
US11285700B2 (en) * | 2016-03-10 | 2022-03-29 | Mitsui Mining & Smelting Co., Ltd. | Multilayer laminate and method for producing multilayer printed wiring board using same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5265948B2 (ja) | プリント回路基板、及び、最終製品のメインボード | |
JP5945243B2 (ja) | プリント回路基板、プリント回路基板の形成方法、及び、最終製品のメインボード | |
EP1761119B1 (en) | Ceramic capacitor | |
EP2160931B1 (en) | Printed circuit board | |
JP2007165857A (ja) | 多層配線基板およびその製造方法 | |
JP5757163B2 (ja) | 多層配線基板およびその製造方法、並びに半導体装置 | |
JP2009194096A (ja) | 部品内蔵基板、及びそれを用いた部品パッケージ | |
JP5124150B2 (ja) | 多層プリント配線板 | |
JP2007250867A (ja) | コンデンサシート及び電子回路基板 | |
US20080251493A1 (en) | Method for manufacturing printed wiring board with built-in capacitor | |
JP2006032510A (ja) | コンデンサを内蔵したプリント配線板 | |
US8848386B2 (en) | Electronic circuit | |
KR20010057047A (ko) | 캐패시터 내장형 인쇄회로기판 제조방법 | |
JP2008218444A (ja) | プリント配線基板 | |
JP2010062180A (ja) | 多層プリント配線板 | |
JP4280141B2 (ja) | 多層プリント配線板 | |
JP5464110B2 (ja) | 電圧変換モジュール | |
JP5882001B2 (ja) | プリント配線板 | |
JP2008034755A (ja) | ビルドアッププリント配線板 | |
JP2007281004A (ja) | 多層配線構造体および多層プリント基板 | |
JP6264721B2 (ja) | 多層配線基板の放熱構造 | |
JP2005310895A (ja) | 多層配線板 | |
JP2006344787A (ja) | 半導体装置 | |
JP2009027044A (ja) | 積層コンデンサ及びコンデンサ内蔵配線基板 | |
JP2013038451A (ja) | 多層プリント配線板 |