KR100316474B1 - 인쇄회로 다층기판및 그 제조방법 - Google Patents

Abstract

본 발명은 인쇄회로 다층기판에 있어서, 기판에 장착되는 칩부품을 기판의 내부 공간에 삽입하거나 방열판에 접촉토록 슬롯을 형성하는 인쇄회로 다층기판및 그 제조방법에 관한 것으로서 그 기술적인 구성은, 칩부품이 장착토록 기판의 일측에 위치 결정되는 장착면의 모서리부를 드릴비트에 의해 선가공하여 유격홀을 형성한후 유격홀을 연결토록 장착면을 가공하여 슬롯하고, 상기 슬롯의 내측에 칩부품을 용이하게 장착토록 하는 것을 요지로 한다.

Description

인쇄회로 다층기판및 그 제조방법{BUILD UP SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 인쇄회로기판에 있어서, 기판에 장착되는 칩부품(능동또는 수동부품인 칩부품)을 기판의 내부 공간에 삽입하거나 방열판에 접촉토록 슬롯을 일체로 설치하는 인쇄회로 다층기판및 그 제조방법에 관한 것으로서 보다 상세하게 로는, 칩부품이 장착되는 기판의 장착면 모서리부를 선가공한후 장착면을 가공하여 칩부품을 용이하게 장착토록 하는 것을 특징으로 한다.

일반적으로 알려져 있는 패키지 기판에 있어서는, 전자회로를 정상적으로 동작시키기 위하여 전원을 안정적으로 각 부품에 공급토록 하는 것이 중요하고, 특히 디지탈 회로에는 기판에 장착되는 칩부품의 반복적인 온,오프 동작으로 전원 전압의 변동원인이 발생된다.

이때, 상기 전압의 변동을 방지하기 위하여 원하는 성분이외의 다른 성분을 통과시켜 안정한 전원을 공급받도록 콘덴서를 설치하고, 상기 콘덴서에 의하여 전하를 축적후 급격한 전하의 변동에 대비하여 전하의 변동시 콘덴서에 축적된 전압을 공급함으로써 전압의 변동을 미연에 방지토록 하여 각 부품에 부하발생을 방지한다.

그리고, 상기와 같은 패키지 기판은, 동작중 열이 발생되고, 상기 열은 패키지 기판에 장착된 칩이나 트랜지스터에 과부하를 발생시켜 오동작을 초래하게 되며, 이를 방지토록 전자제품이 실장되는 패키지기판에 메탈(방열판)을 일체화 하게 되는 것이다.

이와같은 기술과 관련된 종래의 인쇄회로다층기판 제조방법은 도1에 도시한 바와같이, 동박층(10)과 유전체층(15)으로 구성되는 복수의 CCL(20)과 상기 CCL(20)사이에 개재되는 절연층(PREPREG)(30)의 복합층으로 구성되는 패키지기판(40)에서 회로연결을 원하는 곳까지 비어홀(50A)을 관통하여 그 내측에 홀도금층(미도시)을 형성하여 전기적으로 연결토록 한다

이어서, 상기 홀도금층에 의해 연결되는 CCL을 방열판(60)에 부착하여 가압한후 복수의 CCL과 방열판(60)을 관통하는 비어홀(50B)을 형성하여 그 내측에 홀도금층을 역시 형성한다.

또한, 상기 복수의 CCL(20)과 이에 일체로 부착되는 방열판(60)에 의해 구성되는 패키지기판(40)에 칩부품(75)이 삽입토록 되는 장착면(80)을 먼저 로우터(85)에 의해 가공하고, 이때 대구경의 로우터(85)에 의해 천공되는 장착면(80)의 모서리부는 가공이 불가능하게 되고, 이를 가공토록 소구경의 드릴비트(90)를 이용하여 다시금 모서리부를 가공한후 그 내측에 칩부품(75)을 창착토록 하는 구성으로 이루어 진다.

그러나, 상기와 같은 패키기 기판은, 장착면(80)에 칩부품(75)을 장착하기 위하여 로우터(85)을 이용하여 선가공한후 그 모서리부를 소구경의 드릴비트(90)를 이용하여 다시금 가공하여야 함으로써 모서리부의 가공을 위해 사용되는 소구경의 드릴비트(90)가 방열판(60)에 접촉될때 빈번하게 파손되어 작업성이 저하되고, 소구경의 드릴에 의한 모서리부의 가공시간이 증가되는 단점이 있다.

또한, 드릴비트(90)에 의한 모서리부의 가공시 기판에 장착되는 주변부품에손상을 가하게 되고, 드릴비트(90)가 빈번하게 파손되어 생산원가가 증가되는 등의 많은 문제점들이 있었던 것이다.

본 발명은 상기와 같은 종래의 문제점들을 개선시키기 위한 것으로서 그 목적은, 장착홀의 라우팅(Routing) 가공시 모서리부의 가공정도 및 가공성을 향상시켜 모서리부의 가공시 발생하는 드릴비트의 빈번한 손상등을 방지함은 물론 슬롯의 형성시간을 최소화하여 칩부픔을 용이하게 장착토록 하는 인쇄회로 다층기판및 그 제조방법을 제공하는데 있다.

도1은 일반적인 칩부품이 삽입되는 기판을 도시한 단면도

도2는 종래의 칩부품 삽입을 위한 기판의 제조방법을 도시한 순서도

도3은 본 발명에 따른 기판의 칩부품 장착상태를 도시한 단면도

도4는 본 발명에 따른 칩부품 장착용 기판의 제조방법을 도시한 공정상태도

도5는 본 발명의 다른 실시예에 따른 칩부품 장착용 기판의 제조방법을 도시한 공정상태도

* 도면의 주요 부분에 대한 부호의 설명 *

120...CCL 140...절연층

150...패키지기판 160...비어홀

190...유격홀 200...슬롯

210...장착홀

상기 목적을 달성하기 위한 기술적인 구성으로서 본 발명은, 전극패턴이 형성되는 복수의 CCL및 상기 CCL의 저부에 일체로 접합되는 방열판에 절연층을 개재한후 적층되는 기판과,

상기 기판의 전극패턴을 상호 연결토록 관통되어 그 내측에 도금층이 형성되는 비어홀및,

상기 기판의 일측에 칩부품이 삽입토록 되면서 모서리부에 유격홀이 일체로 형성되는 슬롯을 포함하여 구성되는 인쇄회로 다층기판을 마련함에 의한다.

또한 본 발명은, 전극패턴이 형성되는 복수의 CCL및 상기 CCL의 저부에 일체로 접합되는 방열판에 절연층을 개재한후 가압하고, 원하는 전극패턴을 상호 연결토록 비어홀을 형성한후 그 내측에 도금층을 형성하여 패키지기판을 형성하는 단계,

상기 패키지기판의 일측에 결정되는 칩부품 장착면의 모서리부를 드릴비트에 의해 선가공하는 단계,

상기 장착면의 모서리부를 상호 연결토록 로우터에 의해 장착면을 가공하여 슬롯을 형성하는 단계,

상기 슬롯의 내측에 칩부품을 밀착 삽입하는 단계를 포함하여 구성되는 인쇄회로 다층기판의 제조방법을 마련함에 의한다.

이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.

도3은 본 발명에 따른 기판의 칩부품 장착상태를 도시한 단면도로서 본 발명은, 유전체층(100)의 상하측에 전극패턴(110)이 일체로 적층형성되는 복수의 CCL(120)및 상기 CCL(120)의 저부에 적층되어 일체로 설치되는 방열판(130)에 절연층(140)을 개재하여 패키지기판(150)이 형성된다.

이때, 상기 유전체층(100)의 상하측에 전극패턴(110)이 적층되어 형성되는 CCL(120)이 파이버와 레진으로 이루어지는 절연층(140)에 의해 적층될때 각각의 CCL(120)에 접지전원(GND)과 입력전원(VCC)이 연결되어 공급되면 캐패시턴스가 형성토록 된다.

그리고, 상기 패키지기판(150)의 전극패턴(110)중 원하는 부분을 전기적으로 상호 연결토록 비어홀(160)을 기계적 드릴이나 레이져등에 의해 관통형성하여 그 내측에 도전성재를 도포하여 도금층이 일체로 형성되고, 이에 의하여 원하는 전극패턴(110)이 상호 전기적으로 연결토록 된다.

계속하여, 상기 패키지기판(150)에 일체로 적층 형성되는 전극패턴(110)과 전기적으로 분리되는 일측에 위치 결정되어 능동소자 또는 수동소자로 이루어 지는 칩부품(180)이 삽입토록 형성되면서 모서리부(C)에 유격홀(190)이 일체로 형성되는 슬롯(200)이 기계적 드릴이나 레이져등에 의해 일체로 형성된다.

이때, 상기 유격홀(190)은, 슬롯(200)의 모서리부에 각각 연결토록 모서리부(C)에 형성되고, 기계적인 드릴비트(260)에 의해 복수의 CCL(120)및 절연층(140)과 방열판(130)을 관통하여 형성토록 된다.

한편, 상기 복수의 CCL(120) 저면에 절연층(140)을 개재하여 적층되는 방열판(130)에 슬롯(200)의 모서리부(C)에 형성되는 유격홀(190)의 외경에 내측면이 각각 접하도록 되는 장착홀(210)이 일체로 형성된다.

상기 장착홀(210)은, CCL(120)의 저면에 절연층(140)을 개재하여 적층될때 절연층(140)의 절연수지가 그 내측에 충진토록 되는 상태가 되고, 이에 의하여 드릴비트(260)등에 의한 기계적 가공시 유격홀(190)의 형성 및 로우터(270)에 의한 슬롯(200)의 형성이 한층 용이하게 이루어 지는 것이다.

그리고, 도4는 본 발명에 따른 칩부품 장착용 기판의 제조방법을 도시한 공정상태도이고, 도5는 본 발명의 다른 실시예에 따른 칩부품 장착용 기판의 제조방법을 도시한 공정상태도로서 본 발명은, 유전체층(100)의 상하측에 도전성금속(구리(CU)재질)금속을 도포한후 에칭등에 의한 식각공정을 통하여 형성되는 전극패턴(110)이 일체로 형성되어 복수의 CCL(120)을 각각 형성하고, 상기 복수의 CCL(120)및 최하측 CCL(120)의 저부에 일체로 접합되는 방열판(130)에 절연층(140)을 개재하여 가압한다.

상기 복수의 CCL(120)과 방열판(130) 및 그 사이에 개재되는 절연층(140)에 의해 패키지기판(150)을 형성토록 한다.

이어서, 수직선상에 위치토록 적층적재되는 패키지기판(150)의 전극패턴중 원하는 전극패턴(110)을 상호 전기적으로 연결토록 레이져나 기계적 드릴에 의해 비어홀(160)을 형성한후 그 내측에 도전성 금속(전극패턴과 동일 재질)을 도포하여 도금층(미도시)을 형성할때 전극패턴이 상호 전기적으로 연결토록 된다.

그리고, 상기 전극패턴(110)과 전기적으로 분리되는 일측에 능동소자 또는 수동소자로 이루어 지는 칩부품(180)이 삽입토록 패키지기판(150)의 일측에 위치 결정되는 칩부품 장착면(S)의 모서리부(C)를 드릴비트(260)에 의해 선가공 하여 유격홀(190)을 형성하고, 상기 드릴비트(260)는, 대구경의 사용이 가능토록 되어 방열판(130)의 가공시 손상을 최소화 한다.

계속하여, 상기 유격홀(190)이 먼저 가공된 상태에서 장착면(S)의모서리부(C)에 형성되는 유격홀(190)을 일체로 연결토록 로우터(270)에 의해 장착면(S)을 가공하여 슬롯(200)을 형성하고, 상기 슬롯(200)의 내측에 칩부품(180)을 밀착 삽입한다.

상기 슬롯(200)은, 드릴비트(260)에 의해 장착면(S)의 모서리부(C)에 형성되는 유격홀(190)을 각각 연결토록 되면서 칩부품(180)이 밀착토록 형성되고, 슬롯(200)의 내경은 칩부품(200)의 외경측과 밀착토록 형성됨으로서 상기 슬롯(200)의 내측에 칩부품(180)이 견고하게 밀착고정토록 된다.

한편, 상기 최하층 CCL(120)의 저부에 일체로 접합되는 방열판(130)의 일측에 슬롯(200)에 형성되는 유격홀(190)의 외경에 내측면이 접하도록 장착홀(210)이 기계적 드릴이나 레이져 등에 의해 먼저 가공된다.

이에의하여, 상기 CCL(120)의 저면에 절연층(140)을 개재하여 적층될때 절연층(140)의 절연수지가 장착홀(210)의 내측에 충진토록 되는 상태가 되고, 소프트한 재질의 CCL(120)및 절연층(140)만을 드릴비트(260)등에 의한 기계적 가공에 의해 가공하게 되어 드릴비트의 손상없이 유격홀(190)의 형성 및 로우터(270)에 의한 슬롯(200)의 형성이 한층 용이하게 이루어 지는 것이다.

이상과 같이 본 발명에 따른 인쇄회로 다층기판및 그 제조방법에 의하면, 장착홀의 라우팅(Routing) 가공시 모서리부를 선가공하여 모서리부의 가공정도 및 가공성을 향상시켜 모서리부의 가공시 발생하는 드릴비트의 빈번한 손상등을 방지함은 물론 장착홀의 형성시간을 최소화하여 칩부픔을 용이하게 장착토록 한다.

또한, 상기 장착홀의 라우팅(Routing) 가공시 방열판을 선가공하여 모서리부의 가공정도 및 가공성을 향상시켜 모서리부의 가공시 발생하는 드릴비트의 빈번한 손상등을 방지함은 물론 장착홀의 형성시간을 최소화하여 칩부품을 용이하게 장착토록 하는 우수한 효과가 있다.

본 발명은 특정한 실시예에 관련하여 도시하고 설명 하였지만, 이하의 특허청구범위에 의해 제공되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개량 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀 두고자 한다.

Claims (5)

1. 전극패턴(110)이 형성되는 복수의 CCL(120)및 상기 CCL(120)의 저부에 일체로 설치되는 방열판(130)에 절연층((140)을 개재하여 적층되는 기판((150)과,

   상기 기판(150)의 전극패턴(110)을 상호 연결토록 관통되어 그 내측에 도금층이 형성되는 비어홀(160)및,

   상기 기판(150)의 일측에 칩부품(180)이 삽입토록 형성되어 그 모서리부에 유격홀(190)이 일체로 형성되는 슬롯(200)을 포함하여 구성되는 것을 특징으로 하는 인쇄회로 다층기판
2. 제1항에 있어서, 상기 CCL(120)의 저부에 적층되는 방열판(130)은, 유격홀(190)의 외경측에 내측면이 접하도록 장착홀(210)이 일체로 형성되는 것을 특징으로 하는 인쇄회로 다층기판
3. 전극패턴이 형성되는 복수의 CCL및 상기 CCL의 저부에 일체로 접합되는 방열판에 절연층을 개재한후 가압하고, 원하는 전극패턴을 상호 연결토록 비어홀을 형성한후 그 내측에 도금층을 형성하여 패키지기판을 형성하는 단계,

   상기 패키지기판 일측에 위치 결정되는 칩부품 장착면의 모서리부를 기계적가공에 의해 가공하여 유격홀을 형성하는 단계,

   상기 유격홀을 상호 연결토록 기계적 가공에 의해 장착면을 가공하여 슬롯을 형성하는 단계,

   상기 슬롯의 내측에 칩부품을 삽입 고정하는 단계를 포함하여 구성되는 것을 특징으로 하는 인쇄회로 다층기판의 제조방법
4. 제3항에 있어서, 상기 CCL의 저부에 일체로 부착되는 방열판은, 유격홀의 외경에 내측면이 접하도록 형성되는 장착홀이 먼저 가공토록 되는 것을 특징으로 하는 인쇄회로 다층기판의 제조방법
5. 제3항에 있어서, 상기 패키지기판에 유격홀 및 슬롯을 형성하는 기계적 가공은, 드릴비트나 로우터를 사용토록 하는 것을 특징으로 하는 인쇄회로 다층기판의 제조방법