JPH10340070A

JPH10340070A - 液晶表示装置

Info

Publication number: JPH10340070A
Application number: JP9151080A
Authority: JP
Inventors: Shuichi Nakano; 修一中野; Yoichi Igarashi; 陽一五十嵐
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-06-09
Filing date: 1997-06-09
Publication date: 1998-12-22
Also published as: KR19990006775A; US6229513B1; US6529181B2; KR100578618B1; US20010022571A1

Abstract

(57)【要約】【課題】表示データのバスラインのバス幅を増やすこ
となく、駆動手段に送出されるクロック信号の周波数を
低減した液晶表示装置を提供する。【解決手段】マトリクス状に形成される複数の画素を
有する液晶表示パネル（１０）と、列方向の複数の画素
に表示データに基づく映像電圧を印加するＭ個の駆動手
段（１３０）と、入力される表示データをＭ個の駆動手
段に送出するとともに、入力される入力表示制御信号に
基づき少なくともクロック信号を含む制御信号を生成
し、当該制御信号をＭ個の駆動手段に送出して、Ｍ個の
駆動手段を制御駆動する表示制御手段（１１０）とを具
備する液晶表示装置において、表示制御手段は、入力さ
れる単純一列の表示データを並べ替えてＭ個の駆動手段
に送出するとともに、周波数が同じで互いに位相の異な
るＮ個のクロック信号を生成し、当該Ｎ個のクロック信
号を、それぞれＮ個の駆動手段群に送出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
わり、特に、液晶表示パネルの高解像度化に適用して有
効な技術に関する。

【０００２】

【従来の技術】画素毎に能動素子（例えば、薄膜トラン
ジスタ）を有し、この能動素子をスイッチング駆動する
アクティブマトリクス型液晶表示装置は、能動素子を介
して画素電極に液晶駆動電圧（階調電圧）を印加するた
め、各画素間のクロストークがなく、単純マトリックス
形液晶表示装置のようにクロストークを防止するための
特殊な駆動方法を用いる必要がなく、多階調表示が可能
である。

【０００３】このアクティブマトリクス型液晶表示装置
の１つに、ＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉ
ｓｔｅｒ）方式の液晶表示パネル（ＴＦＴ−ＬＣＤ）
と、液晶表示パネルの上側に配置されるドレインドライ
バと、液晶表示パネルの側面に配置されるゲートドライ
バおよびインタフェース部とを備えるＴＦＴ方式の液晶
表示モジュールが知られている。

【０００４】このＴＦＴ方式の液晶表示モジュールおい
て、インタフェース部は、表示制御装置と電源回路とか
ら構成される。電源回路は、ドレインドライバ、ゲート
ドライバ、および液晶表示パネルのコモン電極に印加す
る駆動電圧を生成する。

【０００５】表示制御装置は、１個の半導体集積回路
（ＬＳＩ）から構成され、コンピュータ本体側から送信
されてくるクロック信号、ディスプレイタイミング信
号、水平同期信号、垂直同期信号の各表示制御信号、表
示用データを基に、ドレインドライバおよびゲートドラ
イバを制御・駆動する。

【０００６】ドレインドライバは、表示制御装置から送
出される表示データラッチ用クロック信号（Ｄ２）（以
下、クロック信号（Ｄ２）と称す。）に基づいて、表示
データを出力本数分だけ入力レジスタ部にラッチする。
また、表示制御装置から送出される出力タイミング制御
用クロック信号（Ｄ１）に基づいて、入力レジスタ部に
ラッチされていた表示データを、ストレージラッチ部に
ラッチし、さらに、当該ストレージラッチ部にラッチさ
れた各表示データに対応する映像電圧を、液晶表示パネ
ルの各ドレイン信号線（Ｄ）に出力する。

【０００７】ゲートドライバは、表示制御装置から送出
されるフレーム開始指示信号およびクロック信号（Ｇ
１）に基づき、クロック信号（Ｇ１）に同期して、液晶
表示パネルの各ゲート信号線（Ｇ）に接続された複数の
薄膜トランジスタ（ＴＦＴ）を、１水平時間毎に、順次
導通させる。

【０００８】以上の動作により、液晶表示パネルに画像
が表示される。なお、このような技術は、例えば、特願
平８−２４７６５９号に記載されている。

【０００９】

【発明が解決しようとする課題】従来から液晶表示装置
においては、液晶表示パネルの高解像度化が要求されて
おり、液晶表示パネルの解像度が、例えば、ＶＧＡ表示
モードの６４０×４８０画素からＳＶＧＡ表示モードの
８００×６００画素と拡大されてきている。

【００１０】しかしながら、近年、液晶表示装置におい
ては、液晶表示パネルの大画面化の要求に伴って、液晶
表示パネルの解像度として、ＸＧＡ表示モードの１０２
４×７６８画素、ＳＸＧＡ表示モードの１２８０×１０
２４画素、ＵＸＧＡ表示モードの１６００×１２００画
素とさらなる高解像度化が要求されている。

【００１１】このような、液晶表示パネルの高解像度化
に伴い、表示制御装置、ドレインドライバおよびゲート
ドライバも高速動作を余儀なくされており、特に、表示
制御装置からドレインドライバに出力されるクロック信
号（Ｄ２）および表示データの動作周波数は高速化の影
響が大きい。

【００１２】例えば、ＸＧＡ表示モードの１０２４×７
６８画素の液晶表示パネルでは、６５ＭＨｚの周波数の
クロック信号（Ｄ２）および３２．５ＭＨｚ（６５ＭＨ
ｚの半分）の周波数の表示データが必要となる。

【００１３】しかしながら、周波数が３２．５ＭＨｚの
表示データはドレインドライバで認識可能であるが、前
記クロック信号（Ｄ２）はプリント配線基板に設けられ
る信号線を介して、表示制御装置からドレインドライバ
へ送出される関係上、周波数が６５ＭＨｚのクロック信
号（Ｄ２）はドレインドライバで認識することが困難で
あった。

【００１４】即ち、プリント配線基板に設けられる信号
線は、終端開放の分布定数線路と等価であるが、この終
端開放の分布定数線路で周波数が６５ＭＨｚのクロック
信号（Ｄ２）を伝送する場合には波形歪みが顕著とな
り、ドレインドライバで、クロック信号（Ｄ２）を認識
することが困難になる。

【００１５】一方、電子機器が放射する電磁雑音（ＥＭ
Ｉ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃｉｎｔｅｒｆｅ
ｒｅｎｃｅ）雑音）が原因で、ほかの電子機器が誤動作
することを防止するために、電子機器が発生する放射電
磁波の発生量が規制されており、液晶表示モジュールに
おいても、この放射電磁波の発生量が低減するための対
策（所謂、不要輻射対策）が施されている。この場合
に、クロック信号の周波数が高くなると、プリント配線
基板から放射される電磁雑音を低減するための対策が困
難であった。

【００１６】このように、従来の液晶表示装置では、液
晶表示パネルの大画面化に伴って、高解像度の液晶表示
パネルを使用する場合に、表示制御装置から高周波数の
クロック信号（Ｄ２）をドレインドライバへ送出するこ
とが困難であり、また仮に高周波のクロック信号（Ｄ
２）を送出することができたとしても、不要輻射対策が
困難であるという問題点があった。

【００１７】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、液晶表
示装置において、表示データのバスラインのバス幅を増
やすことなく、また従来と同一の駆動手段を用いて駆動
手段に送出されるクロック信号の周波数を低減すること
が可能となる技術を提供することにある。

【００１８】本発明の前記目的と新規な特徴は、本明細
書の記述及び添付図面によって明らかになるであろう。

【００１９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００２０】マトリクス状に形成される複数の画素を有
する液晶表示パネルと、列方向の複数の画素に表示デー
タに基づく映像電圧を印加するＭ個の駆動手段と、入力
される表示データを前記Ｍ個の駆動手段に送出するとと
もに、入力される入力表示制御信号に基づき少なくとも
クロック信号を含む制御信号を生成し、当該制御信号を
前記Ｍ個の駆動手段に送出して、前記Ｍ個の駆動手段を
制御駆動する表示制御手段とを具備する液晶表示装置に
おいて、前記表示制御手段は、駆動手段に送出されるク
ロック信号の周波数を低減するために、周波数が同じで
互いに位相の異なるＮ個のクロック信号を生成し、当該
Ｎ個のクロック信号を、それぞれ（Ｍ／Ｎ）個の駆動手
段で構成されるＮ個の駆動手段群に送出し、また、それ
に合わせて、入力される単純一列の表示データを並べ替
えてＭ個の駆動手段に送出する。

【００２１】

【発明の実施の形態】以下、本発明実施の形態を図面を
参照して説明する。

【００２２】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００２３】［発明の実施の形態１］図１は、本発明の
一実施の形態であるＴＦＴ方式の液晶表示モジュールの
概略構成を示すブロック図である。

【００２４】本実施の形態の液晶表示モジュール（ＬＣ
Ｍ）は、液晶表示パネル（ＴＦＴ−ＬＣＤ）１０の上側
にドレインドライバ１３０が配置され、また、液晶表示
パネル１０の側面に、ゲートドライバ１４０、インタフ
ェース部１００が配置される。

【００２５】インタフェース部１００はインタフェース
基板に実装され、また、ドレインドライバ１３０、ゲー
トドライバ１４０も、それぞれ専用のプリント基板に実
装される。

【００２６】また、本実施の形態の液晶表示モジュール
は、コンピュータ本体側とのインタフェースとして、デ
ジタル・インタフェースを採用している。本実施の形態
では、ＬＶＤＳ（ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅ
ｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）方式で、コンピ
ュータ本体側からクロック信号（ＣＫ）、ディスプレイ
タイミング信号（ＤＴＭＧ）、水平同期信号（Ｈｓｙｎ
ｃ）、垂直同期信号（Ｖｓｙｎｃ）の各表示制御信号お
よび表示用データ（Ｒ・Ｇ・Ｂ）が送出される。

【００２７】図１に示すように、コンピュータ本体側の
グラフィックコントローラ１８０の出力段と、表示制御
装置１１０の入力段との間に、それぞれ半導体集積回路
（ＬＳＩ）で構成されるトランスミッタ１７０とレシー
バ１６０とが設けられる。

【００２８】前記トランスミッタ１７０は、グラフィッ
クコントローラ１８０からのディスプレイタイミング信
号（ＤＴＭＧ）、水平同期信号（Ｈｓｙｎｃ）、垂直同
期信号（Ｖｓｙｎｃ）および表示用データ（Ｒ・Ｇ・
Ｂ）の全部で２１ビットの信号を並列ー直列変換して、
３本のより対線でレシーバ１６０に送出する。

【００２９】前記レシーバ１６０は、前記シリアル信号
を直列ー並列変換して、ディスプレイタイミング信号
（ＤＴＭＧ）、水平同期信号（Ｈｓｙｎｃ）、垂直同期
信号（Ｖｓｙｎｃ）および表示用データ（Ｒ・Ｇ・Ｂ）
を表示制御装置１１０に送出する。

【００３０】また、クロック信号（ＣＫ）は、一本のよ
り対線で前記トランスミッタ１７０からレシーバ１６０
に伝送される。

【００３１】ここで、３本のより対線上でのシリアル信
号の周波数は、クロック信号（ＣＫ）の周波数の７倍と
なっている。

【００３２】なお、このＬＶＤＳ（ＬｏｗＶｏｌｔａ
ｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）
方式については、日経エレクトロニクス１９９６．７
−１５（ｎｏ．６６６）ｐｐ１０２〜１１５に記載さ
れている。

【００３３】図２は、図１に示す液晶表示パネル１０の
一例の等価回路を示す図である。

【００３４】なお、図２は回路図であるが、実際の幾何
学的配置に対応して描かれており、同図に示すように、
液晶表示パネル１０は、マトリクス状に形成される複数
の画素を有する。

【００３５】各画素は、隣接する２本の信号線（ドレイ
ン信号線（Ｄ）またはゲート信号線（Ｇ））と、隣接す
る２本の信号線（ゲート信号線（Ｇ）またはドレイン信
号線（Ｄ））との交差領域内に配置される。

【００３６】各画素は薄膜トランジスタ（ＴＦＴ）を有
し、各画素の薄膜トランジスタ（ＴＦＴ）のソース電極
は、画素電極（ＩＴＯ１）に接続され、画素電極（ＩＴ
Ｏ１）とコモン電極（ＩＴＯ２）との間に液晶層（Ｌ
Ｃ）が設けられるので、薄膜トランジスタ（ＴＦＴ）の
ソース電極とコモン電極（ＩＴＯ２）との間には、液晶
容量（ＣLC）が等価的に接続される。

【００３７】また、薄膜トランジスタ（ＴＦＴ）のソー
ス電極と前段のゲート信号線（Ｇ）との間には、付加容
量（ＣADD ）が接続される。

【００３８】図３は、図１に示す液晶表示パネル１０の
他の例の等価回路を示す図である。

【００３９】図２に示す例では、全段のゲート信号線
（Ｇ）とソース電極との間に付加容量（ＣADD ）が形成
されているが、図３に示す例の等価回路では、共通信号
線（ＣＯＭ）とソース電極との間に保持容量（ＣＳＴ
Ｇ）が形成されている点が異なっている。

【００４０】本発明は、どちらにも適用可能であるが、
前者の方式では、全段のゲート信号線（Ｇ）パルスが付
加容量（ＣADD ）を介して画素電極（ＩＴＯ１）に飛び
込むのに対し、後者の方式では、飛び込みがないため、
より良好な表示が可能となる。なお、図２および図３に
おいて、ＡＲは表示領域である。

【００４１】図２あるいは図３に示す液晶表示パネル１
０において、列方向に配置された各画素の薄膜トランジ
スタ（ＴＦＴ）のドレイン電極は、それぞれドレイン信
号線（Ｄ）に接続され、各ドレイン信号線（Ｄ）は、列
方向に配置された画素の液晶に映像電圧（表示データ電
圧）を印加するドレインドライバ１３０に接続される。

【００４２】また、行方向に配置された各画素における
薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれ
ゲート信号線（Ｇ）に接続され、各ゲート信号線（Ｇ）
は、１水平走査時間、薄膜トランジスタ（ＴＦＴ）のゲ
ートに走査駆動電圧（正のバイアス電圧あるいは負のバ
イアス電圧）を供給するゲートドライバ１４０に接続さ
れる。ここで、図１に示す液晶表示パネル１０は、１０
２４×３×７６８画素から構成される。

【００４３】図１に示すインタフェース部１００は、表
示制御装置１１０と電源回路１２０とから構成される。

【００４４】表示制御装置１１０は、１個の半導体集積
回路（ＬＳＩ）から構成され、コンピュータ本体側から
送信されてくるクロック信号（ＣＫ）、ディスプレイタ
イミング信号（ＤＴＭＧ）、水平同期信号（Ｈｓｙｎ
ｃ）、垂直同期信号（Ｖｓｙｎｃ）の各表示制御信号お
よび表示用データ（Ｒ・Ｇ・Ｂ）を基に、ドレインドラ
イバ１３０、および、ゲートドライバ１４０を制御・駆
動する。

【００４５】この場合に、表示制御装置１１０は、コン
ピュータ本体側からのクロック信号（ＣＫ）から、表示
データラッチ用クロック信号として、第１のクロック信
号（Ｄ３）（以下、クロック信号（Ｄ３）と称す。）、
および、クロック信号（Ｄ３）と周波数が同じで、位相
が異なる第２のクロック信号（Ｄ４）（以下、クロック
信号（Ｄ４）と称す。）を生成する。この場合に、クロ
ック信号（Ｄ４）は、クロック信号（Ｄ３）の反転クロ
ック信号である。

【００４６】クロック信号（Ｄ３）は、信号線１３１を
介して、Ａ群のドレインドライバ１３０（図１では、奇
数番目のドレインドライバ１３０）に送信される。ま
た、クロック信号（Ｄ４）は、信号線１３２を介して、
Ｂ群のドレインドライバ１３０（図１では、偶数番目の
ドレインドライバ１３０）に送信される。

【００４７】これに合わせて、表示制御装置１１０は、
コンピュータ本体側から受け取った単純１列の表示デー
タを並べ替えて、表示データのバスライン１３４を介し
てドレインドライバ１３０に出力する。

【００４８】また、表示制御装置１１０は、１水平分の
表示データが終了した場合に、信号線１３３を介して、
ドレインドライバ１３０に出力タイミング制御用クロッ
ク信号（Ｄ１）（以下、クロック信号（Ｄ１）と称
す。）を出力する。

【００４９】また、表示制御装置１１０は、信号線１４
２を介してゲートドライバ１４０にフレーム開始指示信
号を出力し、さらに、１水平走査時間毎に、液晶表示パ
ネル１０の各ゲート信号線（Ｇ）を順次選択するための
シフトクロック信号（Ｇ１）（以下、クロック信号（Ｇ
１）と称す。）を、信号線１４１を介してゲートドライ
バ１４０に出力する。

【００５０】図４は、図１に示す表示制御装置１１０内
の表示データ並べ替え部分およびクロック信号（Ｄ３，
Ｄ４）を生成する部分の回路構成の一例と、表示制御装
置１１０から送出される表示データとクロック信号（Ｄ
３，Ｄ４）のタイミングチャートを示す図である。

【００５１】図４（ａ）に示す例では、コンピュータ本
体側から送信される６５Ｍｚのクロック信号（ＣＫ）
は、Ｄ型フロップフリップ回路１１１で分周され、同図
（ｂ）に示すように、Ｄ型フロップフリップ回路１１１
の正転出力端子（Ｑ）と反転出力端子（バーＱ）とか
ら、３２．５Ｍｚのクロック信号（Ｄ３，Ｄ４）が出力
される。

【００５２】また、コンピュータ本体側から送信される
単純１列の表示データは、第１のメモリ１１２（あるい
は第２のメモリ１１３）に入力される。この第１のメモ
リ１１２（および第２のメモリ１１３）には、２個のド
レインドレイバ１３０に接続されるドレイン信号線
（Ｄ）の総数分の表示データが格納される。

【００５３】図４（ａ）に示す例では、始めに、コンピ
ュータ本体側から送信される単純１列の表示データを、
例えば、第１のメモリ１１２に書き込む。この第１のメ
モリ１１２に、２個のドレインドレイバ１３０に接続さ
れるドレイン信号線（Ｄ）の総数分の表示データが格納
されると、次に、コンピュータ本体側から送信される単
純１列の表示データを、第２のメモリ１１３に書き込
み、その間に、第１のメモリ１１２から、図４（ｂ）に
示す順に表示データを読み出して、表示データのバスラ
イン１３４を介してドレインドライバ１３０に出力す
る。

【００５４】メモリ制御回路１１４は、前記第１のメモ
リおよび第２のメモリの書き込み、読み出しを制御す
る。

【００５５】なお、図４（ａ）に示す例では、図４
（ｂ）のタイムチャートに示すように、クロック信号
（Ｄ３）の立ち下がり（立ち上がりでもよい）時点が、
表示データが変化する時点の中心付近になるように設定
しているが、これに限定されるものではなく、クロック
信号（Ｄ３）の立ち下がり時点は、表示データが変化す
る時点の間になるように設定すればよい。また、クロッ
ク信号（Ｄ４）は、クロック信号（Ｄ３）に対して、必
ずしもπ位相が異なっている必要はない。さらに、本実
施の形態では、表示データラッチ用クロック信号とし
て、クロック信号（Ｄ３，Ｄ４）を使用するようにした
が、これに限定されるものではなく、例えば、４個のク
ロック信号を使用することも可能である。

【００５６】このように、本実施の形態によれば、表示
データの周波数と同じ周波数である３２．５ＭＨｚのク
ロック信号（Ｄ３，Ｄ４）を、それぞれＡ群あるいはＢ
群のドレインドライバ１３０（１つおきのドレインドラ
イバ１３０）に転送し、また、１系統のバスライン１３
４を介して並べ替えた表示データを各ドレインドライバ
１３０に転送するようにしたので、表示データのバスラ
イン１３４のバス幅を広げることなく、表示制御装置１
１０からドレインドライバ１３０に、表示データをラッ
チするためのクロック信号（Ｄ３，Ｄ４）を転送するこ
とが可能となる。

【００５７】図５は、本実施の形態の前に本発明者によ
って検討された、液晶表示パネルの解像度が１０２４×
７６８画素の場合に、表示制御装置１１０からドレイン
ドライバ１３０へ、高周波の表示データラッチ用のクロ
ック信号（Ｄ２）を転送する手法の一例を示すブロック
図である。

【００５８】図５に示す方法は、表示データのバスライ
ンとして、１３４ａと１３４ｂとの２系統のバスライン
を設け、当該２系統のバスライン（１３４ａ，１３４
ｂ）に交互にドレインドライバ１３０を接続し、２個の
ドレインドライバ１３０を同時に制御するものである。
これにより、図５に示す方法では、表示データラッチ用
クロック信号（Ｄ２）の周波数を３２．５ＭＨｚ（６５
ＭＨｚの半分）にすることができる。

【００５９】しかしながら、図５に示す方法は、表示デ
ータのバスラインのバス幅が２倍（例えば、６４階調で
あれば３６（６×３×２）ビット、２５６階調であれば
４８（８×３×２）ビット）になるため、表示制御装置
１１０の多ピン化および、ドレインドライバ１３０が搭
載されるプリント配線基板の多層化・面積拡大化を招
き、ドレインドライバ１３０およびプリント配線基板の
コストアップ、およびインタフェース部１００とドレイ
ンドライバ１３０が搭載されるプリント配線基板のコネ
クタの大型化の要因となるという問題点がある。

【００６０】しかしながら、本実施の形態によれば、表
示データのバスライン１３４のバス幅を広げる必要はな
く、クロック信号（Ｄ３）あるいはクロック信号（Ｄ
４）のために、信号線を一本追加するだけでよいので、
表示制御装置１１０の多ピン化および、ドレインドライ
バ１３０が搭載されるプリント配線基板の多層化・面積
拡大化を招くこともない。また、表示データのバスライ
ン１３４に挿入されるＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎ
ｅｔｉｃｉｎｔｅｒｆｅｒｅｎｃｅ）用フィルタ数も
少なくて済むので、ドレインドライバ１３０およびプリ
ント配線基板のコストアップも、少なくて済む。

【００６１】図１に示す電源回路１２０は、正電圧生成
回路１２１、負電圧生成回路１２２、コモン電極（対向
電極）電圧生成回路１２３、ゲート電極電圧生成回路１
２４から構成される。

【００６２】正電圧生成回路１２１、負電圧生成回路１
２２は、それぞれ直列抵抗分圧回路で構成され、正極性
の５値の階調基準電圧（Ｖ０〜Ｖ４）を、負電圧生成回
路２２２は負極性の５値の階調基準電圧（Ｖ”５〜Ｖ”
９）を出力する。この正極性の階調基準電圧（Ｖ０〜Ｖ
４）、および負極性の階調基準電圧（Ｖ”５〜Ｖ”９）
は、各ドレインドライバ１３０に供給される。また、各
ドレインドライバ１３０には、表示制御装置１１０から
の交流化信号（交流化タイミング信号；Ｍ）も、信号線
１３５を介して供給される。

【００６３】コモン電極電圧生成回路１２３はコモン電
極（ＩＴＯ２）に印加する駆動電圧を、ゲート電極電圧
生成回路１２４は薄膜トランジスタ（ＴＦＴ）のゲート
に印加する駆動電圧（正のバイアス電圧および負のバイ
アス電圧）を生成する。

【００６４】一般に、液晶層（ＬＣ）は、長時間同じ電
圧（直流電圧）が印加されていると、液晶層（ＬＣ）の
傾きが固定化され、結果として残像現象を引き起こし、
液晶層（ＬＣ）の寿命を縮めることになる。

【００６５】これを防止するために、従来の液晶表示装
置においては、液晶層（ＬＣ）に印加する液晶駆動電圧
をある一定時間毎に交流化、即ち、コモン電極（ＩＴＯ
２）の液晶駆動電圧を基準にして、画素電極（ＩＴＯ
１）に印加される液晶駆動電圧を、一定時間毎に正電圧
側／負電圧側に変化させるようにしている。

【００６６】この液晶層（ＬＣ）に交流電圧を印加する
駆動方法として、コモン対称法とコモン反転法の２通り
の方法が知られている。コモン反転法とは、コモン電極
（ＩＴＯ２）と画素電極（ＩＴＯ１）に印加される電圧
を共に交互に反転させる方法であり、また、コモン対称
法とは、コモン電極（ＩＴＯ２）に印加される電圧を一
定とし、画素電極（ＩＴＯ１）に印加する電圧を、コモ
ン電極（ＩＴＯ２）に印加される電圧を基準にして、交
互に正、負に反転させる方法である。

【００６７】このコモン対称法は、画素電極（ＩＴＯ
１）に印加される電圧の振幅が、コモン反転法の場合に
比べ２倍となり、低電圧のドライバが使用できないと言
う欠点があるが、低消費電力と表示品質の点で優れてい
るドット反転法あるいはＶライン反転法が使用可能であ
る。

【００６８】本実施の形態の液晶表示モジュールでは、
その駆動方法として、前記ドット反転法を使用してい
る。

【００６９】図６は、図１に示すドレインドライバ１３
０からドレイン信号線（Ｄ）に出力される液晶駆動電
圧、即ち、画素電極（ＩＴＯ１）に印加される液晶駆動
電圧と、コモン電極（ＩＴＯ２）に印加される液晶駆動
電圧との関係を示す図である。

【００７０】なお、図６では、ドレインドライバ１３０
からドレイン信号線（Ｄ）に出力される液晶駆動電圧
は、液晶表示パネル１０の表示面に黒を表示する場合の
液晶駆動電圧を示している。

【００７１】図６に示すように、ドレインドライバ１３
０から奇数番目のドレイン信号線（Ｄ）に出力される液
晶駆動電圧（ＶＤＨ）と、ドレインドライバ１３０から
出力される偶数番目のドレイン信号線（Ｄ）に出力され
る液晶駆動電圧（ＶＤＬ）とは、コモン電極（ＩＴＯ
２）に印加される液晶駆動電圧（ＶＣＯＭ）に対して逆
極性、即ち、奇数番目のドレイン信号線（Ｄ）に出力さ
れる液晶駆動電圧（ＶＤＨ）が正極性（または負極性）
であれば、偶数番目のドレイン信号線（Ｄ）に出力され
る液晶駆動電圧（ＶＤＬ）は負極性（または正極性）で
ある。

【００７２】そして、その極性は１ライン毎に反転さ
れ、さらに、各ライン毎の極性が、フレーム毎に反転さ
れる。

【００７３】このドット反転法を使用することにより、
隣り合う信号線（Ｄ）に印加される電圧が逆極性となる
ため、コモン電極（ＩＴＯ２）やゲート電極（Ｇ）に流
れる電流が隣同志で打ち消し合い、消費電力を低減する
ことができる。

【００７４】また、コモン電極（ＩＴＯ２）に流れる電
流が少なく電圧降下が大きくならないため、コモン電極
（ＩＴＯ２）の電圧レベルが安定し、表示品質の低下を
最小限に抑えることができる。

【００７５】図７は、図１に示すドレインドライバ１３
０の一例の概略構成示すブロック図である。

【００７６】同図において、正極性階調電圧生成回路１
５１ａは、正電圧生成回路１２１から入力される正極性
の５値の階調基準電圧（Ｖ０〜Ｖ４）に基づいて、正極
性の６４階調分の階調電圧を生成し、電圧バスライン１
５８ａを介して出力回路１５７に出力する。負極性階調
電圧生成回路１５１ｂは、負電圧生成回路１２２から入
力される負極性の５値の階調基準電圧（Ｖ”５〜Ｖ”
９）に基づいて、負極性の６４階調分の階調電圧を生成
し、電圧バスライン１５８ｂを介して出力回路１５７に
出力する。

【００７７】また、ドレインドライバ１３０の制御回路
１５２内のシフトレジスタ回路１５３は、表示制御装置
１１０から入力される表示データラッチ用クロック（Ｄ
２あるいはＤ３）に基づいて、入力レジスタ回路１５４
のデータ取り込み用信号を生成し、入力レジスタ回路１
５４に出力する。

【００７８】入力レジスタ回路１５４は、シフトレジス
タ回路１５３から出力されるデータ取り込み用信号に基
づき、表示制御装置１１０から入力される表示データラ
ッチ用クロック（Ｄ２あるいはＤ３）に同期して、各色
毎６ビットの表示データを出力本数分だけラッチする。

【００７９】ストレージレジスタ回路１５５は、表示制
御装置１１０から入力される出力タイミング制御用クロ
ック（Ｄ１）に応じて、入力レジスタ回路１５４内の表
示データをラッチする。このストレージレジスタ回路１
５５に取り込まれた表示データは、レベルシフト回路１
５６を介して出力回路５５７に入力される。

【００８０】また、ドレインドライバ１３０の極性端子
はドレイン信号線（Ｄ）に出力する電圧の極性を制御す
るために設けられている。

【００８１】図８は、出力回路１５７の構成を中心に、
図７に示すドレインドライバ１３０の構成を説明するた
めのブロック図である。

【００８２】同図において、１５３は制御回路１５２内
のシフトレジスタ回路、１５６はレベルシフト回路、２
６１はデコーダ部、２６２はスイッチ部（１）、２６３
はアンプ回路対、２６４はスイッチ部（２）、２６５は
データラッチ部である。また、Ｙ１，Ｙ２，Ｙ３，Ｙ
４，Ｙ５，Ｙ６は、それぞれ第１番目、第２番目、第３
番目、第４番目、第５番目、第６番目のドレイン信号線
（Ｄ）を示している。

【００８３】なお、図８において、デコーダ部２６１、
アンプ回路対２６３、アンプ回路対２６３の出力を切り
替えるスイッチ部（２）２６４が、図７に示す出力回路
２５７を構成し、また、データラッチ部２６５は、図７
に示す入力レジスタ回路１５４とストレージレジスタ回
路１５５とを示している。ここで、スイッチ部（１）２
６２およびスイッチ部（２）２６４は、交流化信号
（Ｍ）に基づいて制御される。

【００８４】本発明の実施の形態のドインドライバ１３
０においては、スイッチ部（１）２６２により、データ
ラッチ部２６５（より詳しくは、図７に示す入力レジス
タ１５４）に入力されるデータ取り込み用信号を切り替
えて、隣接するデータラッチ部２６５に入力する。

【００８５】デコーダ部２６１は、階調電圧生成回路１
５１ａから電圧バスライン１５８ａを介して出力される
正極性の６４階調分の階調電圧の中から、各データラッ
チ部２６５（より詳しくは、図７に示すストレージレジ
スタ１５５）から出力される表示用データに対応する階
調電圧を選択する高電圧用デコーダ回路２７８と、階調
電圧生成回路１５１ｂから電圧バスライン１５８ｂを介
して出力される負極性の６４階調分の階調電圧の中か
ら、各データラッチ部２６５から出力される表示用デー
タに対応する階調電圧を選択する低電圧用デコーダ回路
２７９とから構成される。

【００８６】この高電圧用デコーダ回路２７８と低電圧
用デコーダ回路２７９とは、隣接するデータラッチ部２
６５毎に設けられる。ここで、低電圧用デコーダ回路２
７９に入力される負極性の階調電圧の電圧レベルは、例
えば、０Ｖないし４Ｖの電圧レベルであるので、低電圧
用デコーダ回路２７９は低耐圧ＭＯＳトランジスタで構
成することができる。

【００８７】しかしながら、高電圧用デコーダ回路２７
８に入力される正極性の階調電圧の電圧レベルは、例え
ば、４Ｖないし８Ｖの電圧レベルであるので、高電圧用
デコーダ回路２７８は高耐圧ＭＯＳトランジスタで構成
されており、そのため、高電圧用デコーダ回路２７８に
接続されるレベルシフト回路１５６で、表示用データの
電圧レベルを高電圧、例えば、４Ｖないし８Ｖの電圧レ
ベルにレベル変換する必要がある。

【００８８】なお、図８では、プラス（＋）電源を使用
する場合について説明したが、マイナス（−）電源を使
用する場合には、低電圧用デコーダ回路２７９を高耐圧
ＭＯＳトランジスタで構成すればよい。

【００８９】また、図８では、全てのレベルシフト回路
１５６が、表示用データの電圧レベルを高耐圧の電圧レ
ベルに変換し、また、高電圧用デコーダ回路２７８と低
電圧用デコーダ回路２７９とは、ともに、高耐圧ＭＯＳ
トランジスタで構成した場合について説明する。

【００９０】アンプ回路対２６３は、高電圧用アンプ回
路２７１と低電圧用アンプ回路２７２とにより構成され
る。高電圧用アンプ回路２７１には高電圧用デコーダ回
路２７８で選択された正極性の階調電圧が入力され、高
電圧用アンプ回路２７１は正極性の液晶駆動電圧を出力
する。低電圧用アンプ回路２７２には低電圧用デコーダ
回路２７９で選択された負極性の階調電圧が入力され、
低電圧用アンプ回路２７２は負極性の液晶駆動電圧を出
力する。

【００９１】ドット反転法では、隣接する各色の液晶駆
動電圧は互いに逆極性となり、また、アンプ回路対１６
３の高電圧用アンプ回路２７１および低電圧用アンプ回
路２７２の並びは、高電圧用アンプ回路２７１→低電圧
用アンプ回路２７２→高電圧用アンプ回路２７１→低電
圧用アンプ回路２７２となるので、スイッチ部（１）２
６２により、データラッチ部１６５に入力されるデータ
取り込み用信号を切り替えて、隣接するデータラッチ部
１６５に入力し、それに合わせて、高電圧用アンプ回路
２７１あるいは低電圧用アンプ回路２７２から出力され
る出力電圧を、スイッチ部（２）２６４により切り替
え、各色の液晶駆動電圧が出力されるドレイン信号線
（Ｄ）、例えば、第１番目のドレイン信号線Ｙ１と第４
番目のドレイン信号線Ｙ４に出力することにより、各ド
レイン信号線（Ｄ）に正極性あるいは負極性の液晶駆動
電圧を出力することが可能となる。

【００９２】なお、高電圧用デコーダ回路２７８と低電
圧用デコーダ回路２７９とを、同一極性の高耐圧ＭＯＳ
トランジスタ回路で構成することにより、高電圧用デコ
ーダ回路２７８と低電圧用デコーダ回路２７９とを、高
耐圧ＰＭＯＳトランジスと高耐圧ＮＭＯＳトランジスタ
タとから成る相補型ＭＯＳトランジスタ回路で構成する
場合よりも、半導体集積回路のチップ面積を縮小するこ
とができる。

【００９３】図８に示すドレインドライバ１３０では、
正極性の液晶駆動電圧を出力するアンプ回路としてボル
テージホロワ回路を使用することができるので、ドレイ
ンドライバ１３０を構成する半導体集積回路（ＩＣチッ
プ）のチップサイズが小さくすることができる。

【００９４】また、ボルテージホロワ回路は入力インピ
ーダンスが大きいので、電圧バスライン（１５８ａ，１
５８ｂ）からボルテージホロワ回路に電流が流れ込むこ
とがないので、正極性階調電圧生成回路１５１ａあるい
は負極性階調電圧生成回路１５１ｂの電圧レベルが変動
することがなくなる。

【００９５】図９は、本実施の形態の液晶表示モジュー
ルの組立完成図で、液晶表示パネルの表示面側から見た
正面図、前側面図、右側面図、左側面図および後側面図
である。図１０は、本実施の形態の液晶表示モジュール
の組立完成図で、液晶表示パネルの裏面側から見た図で
ある。

【００９６】本実施の形態の液晶表示モジュールは、モ
ールドケース（ＭＬ）、シールドケース（ＳＨＤ）を備
える。ＨＬＤ１，ＨＬＤ２，ＨＬＤ３およびＨＬＤ４
は、モールドケース（ＭＬ）、シールドケース（ＳＨ
Ｄ）にそれぞれ設けられる取付穴である。当該液晶表示
モジュールは、この４個の取付穴にネジ等を通してノー
トパソコン等に実装される。バックライトを駆動するた
めのインバータ回路ユニットは、取付穴（ＨＬＤ１，Ｈ
ＬＤ２）の間の凹部に配置され、接続コネクタ（ＬＣ
Ｔ）、ランプケーブル（ＬＣＰ１，ＬＣＰ２）を介して
冷陰極蛍光灯（ＬＰ）に駆動電圧を供給する。

【００９７】コンピュータ本体側からの表示データ、表
示制御信号および電源は、モジュール裏面に位置するイ
ンタフェースコネクタ（ＣＴ１）を介して、インタフェ
ース部１００に供給される。

【００９８】本実施の形態では、その外形寸法および表
示領域（ＡＲ）の大きくは、ＳＶＧＡ表示モードの液晶
表示パネルより大きくなっているにも係わらず、表示に
寄与しない額縁領域を小さくできる。したがって、本実
施の形態の液晶表示モジュールを搭載することにより、
ノートパソコン等の可搬型情報処理そついの可搬性を失
うことなく、見やすい大きな表示が得られる。

【００９９】図１１（ａ）は、図９に示す液晶表示モジ
ュールのＩ−Ｉ線で切断した断面図、図１１（ｂ）は、
図９に示す液晶表示モジュールのＩＩ−ＩＩ線で切断し
た断面図、図１２（ａ）は、図９に示す液晶表示モジュ
ールのＩＩＩ−ＩＩＩ線で切断した断面図、図１２
（ｂ）は、図９に示す液晶表示モジュールのＩＶ−ＩＶ
線で切断した断面図である。

【０１００】図１１、図１２において、ＳＨＤは液晶表
示パネルの周辺および液晶表示パネルの駆動回路を覆う
シールドケース（上側ケース）である。ＭＬはバックラ
イトユニットを収納するモールドケース（下側ケース）
である。ＬＦ１およびＬＦ２は下側ケース（ＭＬ）を覆
う第１および第２の下側シールドケースである。

【０１０１】ＷＳＰＣはバックライトユニットの周囲を
覆う枠スペーサである。ＳＵＢ１およびＳＵＢ２は、液
晶表示パネルを構成するガラス基板である。図１２にお
いては、ガラス基板（ＳＵＢ１）は薄膜トランジスタ
（ＲＦＴ）および画素電極（ＩＴＯ１）が形成されてい
る基板、ガラス基板（ＳＵＢ２）はカラーフィルタおよ
びコモン電極（ＩＴＯ２）が形成される基板である。

【０１０２】ＦＵＳは封止材であり、ＢＭはガラス基板
（ＳＵＢ２）に形成された遮光膜、ＰＯＬ１はガラス基
板（ＳＵＢ２）に貼付けられる上偏光板、ＰＯＬ２はガ
ラス基板（ＳＵＢ１）に貼付けられる下偏光板、ＶＩＮ
ＣＩはガラス基板（ＳＵＢ２）に貼付けられる視野拡大
フィルム、ＶＩＮＣ２はガラス基板（ＳＵＢ２）に貼付
けられる視野拡大フィルムである。

【０１０３】本実施の形態では、ガラス基板（ＳＵＢ
１，ＳＵＢ２）に視野拡大フィルムを貼付けることによ
り、ユーザが見る角度によりコントラストが変化する液
晶表示パネル特有の問題である、視野依存性をなくして
いる。なお、視野拡大フィルム（ＶＩＮＣＩ，ＶＩＮＣ
２）は、偏光板（ＰＯＬ１，ＰＯＬ２）の外側に貼り付
けてもよいが、視野拡大フィルム（ＶＩＮＣＩ，ＶＩＮ
Ｃ２）を偏光板（ＰＯＬ１，ＰＯＬ２）とガラス基板
（ＳＵＢ１，ＳＵＢ２）の間に設けることにより、視野
拡大効果を増大することができる。

【０１０４】ＬＰは冷陰極蛍光灯、ＬＳはランプ反射シ
ート、ＧＬＢは導光板、ＲＦＳは反射シート、ＳＰＳは
プリズムシートである。ＰＯＲは偏光反射板であり、液
晶表示パネルの輝度を向上させるために設けられてい
る。偏光反射板（ＰＯＲ）は特定の偏光軸の光のみを透
過し、それ以外の偏光軸の光は反射する性質を持ってい
る。したがって、偏光反射板（ＰＯＲ）の透過する偏光
軸を下偏光板（ＰＯＬ２）の偏光軸と合致させることに
より、従来下偏光板（ＰＯＬ２）で吸収されていた光
も、偏光反射板（ＰＯＲ）と導光板（ＢＬＢ）との間で
行ったり来たりしている間に、下偏光板（ＰＯＬ２）を
透過する偏光光に変化されて偏光反射板（ＰＯＲ）から
射出されるので、液晶表示パネルのコントラストを向上
させることができる。

【０１０５】枠スペーサ（ＷＳＰＣ）は導光板（ＧＬ
Ｂ）の周辺部を押さえ、枠スペーサ（ＷＳＰＣ）のフッ
クをモールドケース（ＭＬ）の穴に差し込むことによ
り、導光板（ＧＬＢ）をモールドケース（ＭＬ）にしっ
かりと固定し、導光板（ＧＬＢ）が液晶表示パネルに衝
突するのを防いでいる。さらに、拡散シート（ＳＰ
Ｓ）、プリズムシート（ＰＲＳ）および偏光反射板（Ｐ
ＯＲ）も、枠スペーサ（ＷＳＰＣ）により抑えつけられ
ているので、拡散シート（ＳＰＳ）、プリズムシート
（ＰＲＳ）および偏光反射板（ＰＯＲ）が歪むことな
く、バックライトユニットを液晶表示モジュールに実装
することができる。

【０１０６】ＧＣ１は枠スペーサ（ＷＳＰＣ）とガラス
基板（ＳＵＢ１）との間に設けられるゴムクッションで
ある。ＬＰＣ３は冷陰極蛍光灯（ＬＰ）に駆動電圧を供
給するランプケーブルであり、実装スペースを取らない
ようにフラットケーブルからなり枠スペーサ（ＷＳＰ
Ｃ）とランプ反射シート（ＬＳ）との間に設けられる。
このランプケーブル（ＬＰＣ３）は両面テープによりラ
ンプ反射シート（ＬＳ）貼り付けられているので、冷陰
極蛍光灯（ＬＰ）を交換するときにランプ反射シート
（ＬＳ）とともに交換することができ、ランプケーブル
（ＬＰＣ３）をランプ反射シート（ＬＳ）から外す必要
がなく、冷陰極蛍光灯（ＬＰ）の交換が容易である。

【０１０７】ＯＬはＯリングで、冷陰極蛍光灯（ＬＰ）
とランプ反射シート（ＬＳ）との間のクッションの働き
をする。Ｏリング（ＯＬ）は冷陰極蛍光灯（ＬＰ）の発
光輝度が低下しないように透明な合成樹脂材料で構成さ
れる。また、Ｏリング（ＯＬ）は冷陰極蛍光灯（ＬＰ）
から高周波の電流が漏れだすのを防止するため、誘電率
の低い絶縁材料で構成される。さらに、Ｏリング（Ｏ
Ｌ）は冷陰極蛍光灯（ＬＰ）が導光板（ＧＬＢ）と衝突
するのを防止するクッションの働きもする。

【０１０８】ＩＣ１は液晶表示パネル１０のドレイン信
号線（Ｄ）に映像電圧を供給するドレインドライバ１３
０を構成する半導体チップであり、ガラス基板（ＳＵＢ
１）上の実装されている。この半導体チップ（ＩＣ１）
はガラス基板（ＳＵＢ１）の一方の辺にのみ実装されて
いるので、半導体チップ（ＩＣ１）が実装された辺と対
向する辺の額縁領域を小さくすることができる。また、
冷陰極蛍光灯（ＬＰ）およびランプ反射シート（ＬＳ）
は、ガラス基板（ＳＵＢ１）の半導体チップ（ＩＣ１）
が実装された部分の下側に重ねて配置されるので、冷陰
極蛍光灯（ＬＰ）およびランプ反射シート（ＬＳ）を、
液晶表示モジュール内にコンパクトに収納することがで
きる。

【０１０９】ＩＣ２は液晶表示パネル１０のゲート信号
線（Ｇ）に走査駆動電圧を供給するゲートドライバ１４
０を構成する半導体チップであり、ガラス基板（ＳＵＢ
１）上の実装されている。この半導体チップ（ＩＣ２）
もガラス基板（ＳＵＢ１）の一方の辺にのみ実装されて
いるので、半導体チップ（ＩＣ２）が実装された辺と対
向する辺の額縁領域を小さくすることができる。

【０１１０】ＦＰＣ１はゲート信号線側フレキシブルプ
リント基板で、ガラス基板（ＳＵＢ１）の外部端子に異
方性導電膜により接続され、半導体チップ（ＩＣ２）に
電源および駆動信号を供給する。ＦＰＣ２はドレイン信
号線側フレキシブルプリント基板で、ガラス基板（ＳＵ
Ｂ１）の外部端子に異方性導電膜により接続され、半導
体チップ（ＩＣ１）に電源および駆動信号を供給する。
フレキシブルプリント基板（ＦＰＣ１，ＦＰＣ２）上に
は抵抗、コンデンサ等のチップ部品（ＥＰ）が実装され
ている。

【０１１１】本実施の形態では、液晶表示パネル１０の
額縁領域を縮小するために、フレキシブルプリント基板
（ＦＰＣ２）はランプ反射シート（ＬＳ）を包むように
折り曲げられ、フレキシブルプリント基板（ＦＰＣ２）
の一部（ｂ部）はバックライトユニットの裏のモールド
ケース（ＭＬ）と第２のシールドケースとの間に挟まれ
て固定される。そのため、モールドケース（ＭＬ）に
は、フレキシブルプリント基板（ＦＰＣ２）上に実装さ
れるチップ部品（ＥＰ）のスペーサを確保するための切
り抜きが設けられている。

【０１１２】フレキシブルプリント基板（ＦＰＣ２）
は、折り曲げを容易とするための薄い厚さの部分（ａ
部）と、多層配線のための厚さの厚い部分（ｂ部）とで
構成される。また、本実施の形態では、下側シールドケ
ースを第１の下側シールドケース（ＬＦ１）と第２の下
側シールドケース（ＬＦ２）とで構成し、当該２つの下
側シールドケース（ＬＦ１，ＬＦ２）で液晶表示モジュ
ールの裏面を覆うようにしたので、第２の下側シールド
ケース（ＬＦ２）を取り外せばランプ反射シート（Ｌ
Ｓ）を露出させることができるので、冷陰極蛍光灯（Ｌ
Ｐ）の交換が容易である。

【０１１３】ＰＣＢは表示制御装置１１０や電源回路１
２０が搭載されるインタフェース基板で、このインタフ
ェース基板（ＰＣＢ）も多層のプリント基板で構成され
る。本実施の形態では、液晶表示パネル１０の額縁領域
を小さくするために、インタフェース基板（ＰＣＢ）
は、フレキシブルプリント基板（ＦＰＣ１）の下に重ね
て配置され両面テープ（ＢＡＴ）でガラス基板（ＳＵＢ
１）に接着されている。

【０１１４】インタフェース基板（ＰＣＢ）にはコネク
タ（ＣＴＲ３）とコネクタ（ＣＴＲ４）が設けられ、コ
ネクタ（ＣＴＲ４）はフレキシブルプリント基板（ＦＰ
Ｃ２）のコネクタ（ＣＴ４）と電気的に接続される。同
様に、コネクタ（ＣＴＲ３）はフレキシブルプリント基
板（ＦＰＣ１）のコネクタ（ＣＴ３）と電気的に接続さ
れる。さらに、インタフェース基板（ＰＣＢ）には、レ
シーバ（１６０ａ，１６０ｂ）を構成する半導体チップ
も搭載される。

【０１１５】図１３は、液晶表示パネル１０の周辺にフ
レキシブルプリント配線基板（ＦＰＣ１）と、折り曲げ
る前のフレキシブルプリント配線基板（ＦＰＣ２）を実
装した状態を示す図である。また、図１４は、図１３に
おいて、液晶表示パネル１０とフレキシブルプリント配
線基板（ＦＰＣ１，ＦＰＣ２）とが接続されている部分
を拡大して示す図である。

【０１１６】なお、図１３、図１４において、ＴＣＯＮ
は表示制御装置１１０を構成する半導体チップであり、
また、ＤＴＭはドレイン端子、ＧＴＭはゲート端子であ
る。

【０１１７】図１１、図１２において、ＳＵＢは補強板
であり、下側シールドケース（ＬＦ１）とコネクタ（Ｃ
Ｔ４）との間に配置され、コネクタ（ＣＴ４）がコネク
タ（ＣＴＲ４）から外れるのを防止している。ＳＰＣ４
はシールドケース（ＳＨＤ）と上偏光板（ＰＯＬ１）と
の間に設けられるスペーサであり、腐食布からなり接着
剤によりシールドケース（ＳＨＤ）に貼り付けられてい
る。

【０１１８】本実施の形態では、上偏光板（ＰＯＬ１）
と視野拡大フィルム（ＶＩＮＣ１）とをガラス基板（Ｓ
ＵＢ２）から引出し、上偏光板（ＰＯＬ１）と視野拡大
フィルム（ＶＩＮＣ１）とをシールドケース（ＳＨＤ）
で押さえている。この構成により、本実施の形態では額
縁領域を小さくしても充分な強度を確保している。

【０１１９】ＤＳＰＣはドレインスペーサであり、シー
ルドケース（ＳＨＤ）とガラス基板（ＳＵＢ１）との間
に設けられ、シールドケース（ＳＨＤ）とガラス基板
（ＳＵＢ１）とが衝突するのを防止している。また、ド
レインスペーサ（ＤＳＰＣ）は半導体チップ（ＩＣ１）
を覆うように設けられるので、半導体チップ（ＩＣ１）
の部分には切り欠き（ＮＯＴ）が設けられる。これによ
り、シールドケース（ＳＨＤ）やドレインスペーサ（Ｄ
ＳＰＣ）が半導体チップ（ＩＣ１）に衝突することがな
くなる。また、ドレインスペーサ（ＤＳＰＣ）は、ガラ
ス基板（ＳＵＢ１）の外部接続端子上にあるフレキシブ
ルプリント基板（ＦＰＣ２）も押さえているので、ガラ
ス基板（ＳＵＢ１）からフレキシブルプリント基板（Ｆ
ＰＣ２）が剥離するのを防止している。ＦＵＳは液晶表
示パネルの液晶封入口を封止する封止材である。

【０１２０】［発明の実施の形態２］図１５は、本発明
の他の実施の形態の液晶表示モジュールの要部概略構成
を示すブロック図である。

【０１２１】本実施の形態では、同図（ａ）に示すよう
に、表示データのバスラインとして、表示データＡと表
示データＢとの２系統のバスライン（１３４ａ，１３４
ｂ）を設け、表示データＡのバスライン（バスＡ）１３
４ａで、（４ｍ−３）（ｍ＝１・・ｎ）番目および（４
ｍ−２）番目のドレインドライバ１３０に表示データを
供給し、また、表示データＢのバスライン（バスＢ）１
３４ｂで、（４ｍ−１）（ｍ＝１・・ｎ）番目および
（４ｍ）番目の偶のドレインドライバ１３０に表示デー
タを供給する。

【０１２２】また、信号線１３１ａを介して、表示デー
タラッチ用クロック信号であるクロック信号（Ｄ３ａ）
を（４ｍ−３）番目のドレインドライバ１３０に供給
し、信号線１３２ａを介して、クロック信号（Ｄ４ａ）
を（４ｍ−２）番目のドレインドライバ１３０に供給
し、信号線１３１ｂを介して、クロック信号（Ｄ３ｂ）
を（４ｍ−１）番目のドレインドライバ１３０に供給
し、信号線１３２ｂを介して、クロック信号（Ｄ４ｂ）
を（４ｍ）番目のドレインドライバ１３０に供給する。

【０１２３】この場合に、図１５（ｂ）のタイミングチ
ャートに示すように、表示制御装置１１０は、コンピュ
ータ本体側から受け取った単純１列の表示データを振り
分け、並べ替えて、（４ｍ−３）番目および（４ｍ−
２）番目のドレインドライバ１３０、および（４ｍ−
１）番目および（４ｍ）番目のドレインドライバ１３０
に送信する。

【０１２４】本実施の形態では、表示データのバスライ
ンを２系統設けるようにしたので、表示データをラッチ
するためのクロック信号（Ｄ３ａ，Ｄ３ｂ，Ｄ４ａ，Ｄ
４ｂ）の周波数を、さらに低減することが可能となる。
なお、図１５（ｂ）のタイミングチャートから分かるよ
うに、クロック信号（Ｄ３ａ）とクロック信号（Ｄ３
ｂ）、およびクロック信号（Ｄ４ａ）とクロック信号
（Ｄ４ｂ）は、同位相であるので、表示制御装置１１０
からドレインドライバ１３０に送信する表示データラッ
チ用クロック信号は、クロック信号（Ｄ３ａ）とクロッ
ク信号（Ｄ３ｂ）との２個であってもよい。

【０１２５】また、前記各実施の形態では、本発明をＴ
ＦＴ方式の液晶表示装置に適用した場合について説明し
たが、これに限定されるものではなく、本発明は、ＳＴ
Ｎ方式の単純マトリクス形液晶表示装置にも適用可能で
あることは言うまでもない。

【０１２６】以上、本発明者によってなされた発明を、
前記発明の実施の形態に基づき具体的に説明したが、本
発明は、前記発明の実施の形態に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。

【０１２７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【０１２８】（１）本発明によれば、高解像度の液晶表
示パネル具備する液晶表示装置において、表示データの
バスラインのバス幅を増やすことなく、駆動手段へ送出
されるクロック信号の周波数を低減することが可能とな
る。（２）本発明によれば、プリント基板に信号線を追加す
るだけでよいので、表示制御手段の多ピン化、およびプ
リント配線基板の多層化・面積拡大化を招くこともな
く、また、最小限のコストアップで駆動手段へ送出され
るクロック信号の周波数を低減することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態であるＴＦＴ方式の液晶
表示モジュールの概略構成を示すブロック図である。

【図２】図１に示す液晶表示パネルの一例の等価回路を
示す図である。

【図３】図１に示す液晶表示パネルの他の例の等価回路
を示す図である。

【図４】図１に示す表示制御装置内の表示データ並べ替
え部分およびクロック信号（Ｄ３，Ｄ４）を生成する部
分の回路構成の一例と、表示制御装置から送出される表
示データとクロック信号（Ｄ３，Ｄ４）のタイミングチ
ャートを示す図である。

【図５】本実施の形態の前に本発明者によって検討され
た、液晶表示パネルの解像度が大解像度の場合に、表示
制御装置からドレインドライバへ、高周波の表示データ
ラッチ用のクロック信号（Ｄ２）を転送する手法の一例
を示すブロック図である。

【図６】図１に示すドレインドライバからドレイン信号
線（Ｄ）に出力される液晶駆動電圧、即ち、画素電極
（ＩＴＯ１）に印加される液晶駆動電圧と、コモン電極
（ＩＴＯ２）に印加される液晶駆動電圧との関係を示す
図である。

【図７】図１に示すドレインドライバ１３０の一例の概
略構成示すブロック図である。

【図８】出力回路１５７の構成を中心に、図７に示すド
レインドライバ１３０の構成を説明するためのブロック
図である。

【図９】本実施の形態の液晶表示モジュールの組立完成
図で、液晶表示パネルの表示面側から見た正面図、前側
面図、右側面図、左側面図および後側面図である。

【図１０】本実施の形態の液晶表示モジュールの組立完
成図で、液晶表示パネルの裏面側から見た図である。

【図１１】図９に示すI−I線で切断した断面図、およ
び、II−II線で切断した断面図である。

【図１２】図９に示すIII−III線で切断した断面図、お
よび、IV−IV線で切断した断面図である。

【図１３】本実施の形態の液晶表示モジュールにおい
て、液晶表示パネルの周辺にフレキシブルプリント配線
基板（ＦＰＣ１）と、折り曲げる前のフレキシブルプリ
ント配線基板（ＦＰＣ２）を実装した状態を示す図であ
る。

【図１４】図１３において、液晶表示パネルとフレキシ
ブルプリント配線基板（ＦＰＣ１，ＦＰＣ２）とが接続
されている部分を拡大して示す図である。

【図１５】本発明の他の実施の形態の液晶表示モジュー
ルの要部概略構成を示すブロック図である。

【符号の説明】

ＬＣＭ…液晶表示モジュール、Ｄ…ドレイン信号線（映
像信号線または垂直信号線）、Ｇ…ゲート信号線（走査
信号線または水平信号線）、ＩＴＯ１…画素電極、ＩＴ
Ｏ２…コモン電極（ＩＴＯ２）、ＴＦＴ…薄膜トランジ
スタ、ＣＳＴＧ…保持容量、Ｃａｄｄ…付加容量、１０
…液晶表示パネル（ＴＦＴ−ＬＣＤ）、１００…インタ
フェース部、１１０…表示制御装置、１１１…Ｄ型フロ
ップフリップ回路、１１２，１１３…メモリ、１１４…
メモリ制御回路、１２０…電源回路、１２１，１２２…
電圧生成回路、１２３…コモン電極電圧生成回路、１２
４…ゲート電極電圧生成回路、１３０…ドレインドライ
バ、１３１，１３１ａ，１３１ｂ，１３２，１３２ａ，
１３２ｂ，１３３，１３５，１４１，１４２…信号線、
１３４，１３４ａ，１３４ｂ…表示データのバスライ
ン、１４０…ゲートドライバ、１５１ａ，１５１ｂ…階
調電圧生成回路、１５２…制御回路、１５３…シフトレ
ジスタ回路、１５４…入力レジスタ回路、１５５…スト
レージレジスタ回路、１５６…レベルシフト回路、１５
７…出力回路、１５８ａ，１５８ｂ…電圧バスライン、
１６０…レシーバ、１７０…トランスミッタ、１８０…
グラフィックコントローラ、２６１…デコーダ部、２６
２，２６４…スイッチ部、２６３…アンプ回路対、２６
５…データラッチ部、２７８，２７９…デコーダ回路、
２７１…高電圧用アンプ回路、２７２…低電圧用アンプ
回路。

Claims

【特許請求の範囲】

【請求項１】マトリクス状に形成される複数の画素を
有する液晶表示パネルと、列方向の複数の画素に表示デ
ータに基づく映像電圧を印加するＭ個の駆動手段と、入
力される表示データを前記Ｍ個の駆動手段に送出すると
ともに、入力される入力表示制御信号に基づき少なくと
もクロック信号を含む制御信号を生成し、当該制御信号
を前記Ｍ個の駆動手段に送出して、前記Ｍ個の駆動手段
を制御駆動する表示制御手段とを具備する液晶表示装置
において、前記表示制御手段は、入力される単純一列の表示データ
を並べ替えてＭ個の駆動手段に送出する並替手段と、周
波数が同じで互いに位相の異なるＮ個のクロック信号を
生成し、当該Ｎ個のクロック信号を、それぞれ（Ｍ／
Ｎ）個の駆動手段で構成されるＮ個の駆動手段群に送出
するクロック生成手段とを有することを特徴とする液晶
表示装置。
【請求項２】前記表示制御手段の並替手段は、少なく
ともＮ個の駆動手段から映像電圧を印加する列方向の画
素数分の表示データを格納するメモリと、入力される単
純一列の表示データを前記メモリに書き込み、また、前
記メモリからの読み出し順序を変更して、入力される単
純一列の表示データを並べ替えて前記Ｍ個の駆動手段へ
の送出する制御手段とを備えることを特徴とする請求項
１に記載された液晶表示装置。
【請求項３】前記表示制御手段は、１系統のバスライ
ンを介して前記Ｍ個の駆動手段に表示データを送信し、
また、前記複数のクロック信号は、前記表示データと同
じ周波数で、互いに位相の異なる第１のクロック信号と
第２のクロック信号であることを特徴とする請求項１ま
たは請求項２に記載された液晶表示装置。
【請求項４】前記第２のクロック信号は、前記第１の
クロック信号の反転信号であることを特徴とする請求項
３に記載された液晶表示装置。
【請求項５】マトリクス状に形成される複数の画素を
有する液晶表示パネルと、列方向の複数の画素に表示デ
ータに基づく映像電圧を印加するＭ個の駆動手段と、入
力される表示データを前記Ｍ個の駆動手段に送出すると
ともに、入力される入力表示制御信号に基づき少なくと
もクロック信号を含む制御信号を生成し、当該制御信号
を前記Ｍ個の駆動手段に送出して、前記Ｍ個の駆動手段
を制御駆動する表示制御手段とを具備する液晶表示装置
において、前記表示制御手段は、入力される単純一列の表示データ
を振り分け、並べ替えてＫ系列の表示データを生成し、
当該Ｋ系統の表示データを、それぞれ（Ｍ／Ｋ）個の駆
動手段で構成されるＫ個の駆動手段群に送出する振分・
並替手段と、周波数が同じで互いに位相の異なるＮ個の
クロック信号を生成し、当該Ｎ個のクロック信号を、そ
れぞれ（Ｍ／Ｎ）個の駆動手段で構成されるＮ個の駆動
手段群に送出するクロック生成手段とを有することを特
徴とする液晶表示装置。
【請求項６】前記表示データおよび入力表示制御信号
は、低振幅で差動形式の信号によりコンピュータ本体側
から前記表示制御装置に入力されることを特徴とする請
求項１ないし請求項５に記載された液晶表示装置。