[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001166740A - 液晶表示装置の駆動回路 - Google Patents

液晶表示装置の駆動回路

Info

Publication number
JP2001166740A
JP2001166740A JP34534499A JP34534499A JP2001166740A JP 2001166740 A JP2001166740 A JP 2001166740A JP 34534499 A JP34534499 A JP 34534499A JP 34534499 A JP34534499 A JP 34534499A JP 2001166740 A JP2001166740 A JP 2001166740A
Authority
JP
Japan
Prior art keywords
data
output
liquid crystal
polarity
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34534499A
Other languages
English (en)
Inventor
Mitsuhisa Nishimura
光久 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34534499A priority Critical patent/JP2001166740A/ja
Priority to TW089125547A priority patent/TW531726B/zh
Priority to US09/726,418 priority patent/US6628256B2/en
Priority to KR10-2000-0072650A priority patent/KR100368702B1/ko
Publication of JP2001166740A publication Critical patent/JP2001166740A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 画像データを液晶パネルへ転送する液晶表示
装置の駆動回路において、バスラインで転送されるデー
タの各ビットの値の変化量を低減することができる液晶
表示装置の駆動回路を実現する。 【解決手段】 コントローラ２は、４つの出力ポート毎
に、バスラインへの出力に極性の変化を生じさせるデー
タ信号が過半数以上ある場合には、全データ信号の極性
を反転して、各出力ポートから各々データＢＵＳ−Ａ１
〜２４、ＢＵＳ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、Ｂ
ＵＳ−Ｄ１〜２４をバスラインへ出力する。また、コン
トローラ２は、４つの出力ポート毎に、バスラインへ出
力されるデータ信号の極性が反転されていることを示す
極性反転信号ＩＮＶ−Ａ〜Ｄを出力するようにしたの
で、バスラインへの出力の極性の変化量を転送するデー
タ信号の半数以下に低減することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータなど
の表示装置に用いられる液晶表示装置に係り、特に、液
晶パネルの駆動回路に用いて好適な液晶表示装置の駆動
回路に関する。
【０００２】
【従来の技術】近年、ＣＲＴ(Cathode Ray Tube)よりも
明るさと高解像度とを比較的両立させやすい液晶パネル
を用いた液晶表示装置が、コンピュータや携帯端末など
の表示装置として使用されている。図１０は、その液晶
表示装置の液晶パネルを駆動する従来の駆動回路の構成
を示すブロック図である。この図において、１は画像を
表示する液晶パネル、１０１は液晶パネル１によって表
示される画像データを４８ビットのデータＢＵＳ１〜４
８として１個のポートから、４８ビットのバスラインを
介して出力するコントローラ、１０２−ｍ（ｍは１以上
の整数）はこのコントローラ１０１によって出力される
データＢＵＳ１〜４８から、画像を表示するための駆動
信号を発生して液晶パネル１を駆動するソースドライバ
（以下、ＳＤと称する）である。なお、このＳＤの個数
を示すｍが１０の場合について以下に説明する。また、
図１０において、ＳＤ１０２−５〜１０は図示していな
い。この図１０に示されるコントローラ１０１が出力す
るデータＢＵＳ１〜２４は、ＳＤ１０２−１−１０の内
で奇数番目の各ＳＤ１０２−１、３、５、７、９に接続
される。同様に、コントローラ１０１が出力するクロッ
クＣＬＫ３および制御信号ＳＰ３も、奇数番目の各ＳＤ
１０２−１、３、５、７、９に接続される。一方、コン
トローラ１０１が出力するデータＢＵＳ２５〜４８は、
ＳＤ１０２−１〜１０の内で偶数番目の各ＳＤ１０２−
２、４、６、８、１０に接続され、同様に、コントロー
ラ１０１が出力するクロックＣＬＫ４および制御信号Ｓ
Ｐ４も、偶数番目の各ＳＤ１０２−２、４、６、８、１
０に接続される。なお、上記データＢＵＳ１〜２４とデ
ータＢＵＳ２５〜４８のそれぞれ２４ビットの信号の内
訳は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各８ビットの信
号であり、これらＲ、Ｇ、Ｂ信号によって２５６階調の
カラー表示が実現される。
【０００３】このような構成の従来の液晶表示装置の駆
動回路では、奇数番目の各ＳＤ１０２−１、３、５、
７、９は、それぞれコントローラ１０１からクロックＣ
ＬＫ３に同期して出力されるデータＢＵＳ１〜２４を制
御信号ＳＰ３のタイミングでラッチする。一方、偶数番
目の各ＳＤ１０２−２、４、６、８、１０は、それぞれ
コントローラ１０１からクロックＣＬＫ４に同期して出
力されるデータＢＵＳ２５〜４８を制御信号ＳＰ４のタ
イミングでラッチする。次いで、各ＳＤ１０２−１〜１
０は、液晶パネル１への駆動開始を指示する各駆動開始
信号（図示されていない）が入力されると、それぞれに
ラッチしたデータＢＵＳ１〜２４または２５〜４８に基
づいた駆動信号を発生する。これら各ＳＤ１０２−１〜
１０によって発生される駆動信号が液晶パネル１に入力
されると、その液晶パネル１上に画像が表示される。な
お、液晶パネル１を駆動するＳＤ１０２−１〜１０に
は、画像データの転送周波数である入力されるクロック
ＣＬＫ３、４の周波数に一定の制限がある。その制限周
波数以下に画像データの転送周波数を下げるために、コ
ントローラ１０１から各ＳＤ１０２−１〜１０へ画像デ
ータを転送するバスラインを２４ビットずつに分けて、
奇数番目の各ＳＤ１０２−１、３、５、７、９と偶数番
目の各ＳＤ１０２−２、４、６、８、１０とへそれぞれ
転送する。
【０００４】
【発明が解決しようとする課題】しかし、上述した従来
の液晶表示装置の駆動回路では、バスラインで転送され
るデータＢＵＳ１〜４８の各ビットの値の変化量が多い
と、液晶表示装置の駆動回路の消費電力が大きくなって
しまうという問題がある。また、そのデータＢＵＳ１〜
４８を転送するバスラインは、液晶パネル１の周囲の横
方向に配線されるので長くなり、またその本数も多いの
でアンテナ効果をもたらす場合がある。そのため、その
バスラインで転送されるデータＢＵＳ１〜４８の各ビッ
トの値の変化量が多いと、この各ビットの値の変化に起
因して放射される電磁妨害雑音が大きくなり電磁妨害雑
音特性（ＥＭＩ特性）が悪くなる。この放射される電磁
妨害雑音は、周辺の電子機器に誤動作等の悪影響を与え
る原因となるものであり、精密電子機器の近傍や計算機
室などにおいて使用される液晶表示装置において、この
ＥＭＩ特性が悪い場合には、非常に大きな問題となる。
【０００５】さらに、その電磁妨害雑音の放射を低減さ
せるために高価なＥＭＩ対策用部品を使用する必要があ
り、液晶表示装置のコストが大きくなる。さらに、その
放射される電磁妨害雑音がバスラインに起因するノイズ
か否かを切り分けることが難しく、その放射要因の特定
ができないという問題もある。また、そのデータＢＵＳ
１〜４８の各ビットの値の変化量が多い場合には、バス
ライン間において、クロストークノイズが発生してデー
タ誤りの原因になるという問題もある。本発明は、この
ような事情を考慮してなされたもので、その目的は画像
データを液晶パネルへ転送する液晶表示装置の駆動回路
において、バスラインで転送されるデータの各ビットの
値の変化量を低減することができる液晶表示装置の駆動
回路を提供することにある。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明は、複数の転送データ信号
が出力される該転送データ信号数幅のバスラインを有す
る液晶表示装置の駆動回路において、前記複数の転送デ
ータ信号として前記バスラインへ出力される複数のデー
タ信号の中で、過半数以上が前記バスラインへの出力に
極性の変化を生じさせる場合に、該複数のデータ信号の
極性を全て反転して該バスラインへ出力することを示す
極性反転信号を出力するデータ極性反転判定手段と、前
記データ極性反転判定手段から出力される前記極性反転
信号に応じて、入力される前記複数のデータ信号の極性
を全て反転し前記複数の転送データ信号として出力する
極性反転手段とを具備してなるものである。請求項２に
記載の発明は、請求項１に記載の発明において、前記デ
ータ極性反転判定手段と前記極性反転手段とを複数のバ
スラインのそれぞれに具備することを特徴とする。
【０００７】請求項３に記載の発明は、複数の転送デー
タ信号が出力される該転送データ信号数幅のバスライン
を有する液晶表示装置の駆動回路において、複数の入力
データ信号を入力クロックに同期してラッチし、複数の
第一のデータ信号として出力する第一のラッチ回路と、
入力される第一の極性反転信号が所定の反転指示レベル
の場合に、前記複数の第一のデータ信号の極性を全て反
転し、複数の第二のデータ信号として出力する極性反転
回路と、前記複数の入力データ信号と前記複数の第二の
データ信号の対応する信号同士において、極性の異なる
数が該信号数の過半数以上ある場合に、第二の極性反転
信号を前記反転指示レベルとして出力するデータ極性反
転判定回路と、前記第二の極性反転信号を前記入力クロ
ックに同期してラッチし、前記第一の極性反転信号とし
て出力する第二のラッチ回路とを具備してなるものであ
る。請求項４に記載の発明は、請求項３に記載の発明に
おいて、前記複数の第二のデータ信号を前記入力クロッ
クに同期してラッチし、前記複数の転送データ信号とし
て出力する第三のラッチ回路と、前記第一の極性反転信
号を前記入力クロックに同期してラッチし、第三の極性
反転信号として出力する第四のラッチ回路とを具備する
ことを特徴とする。
【０００８】請求項５に記載の発明は、請求項４に記載
の発明において、前記第一乃至第四のラッチ回路と前記
極性反転回路と前記データ極性反転判定回路とを複数の
バスラインのそれぞれに具備することを特徴とする。請
求項６に記載の発明は、請求項５に記載の発明におい
て、前記入力クロックは、前記複数のバスラインの半数
に対応する該入力クロックと他の半数に対応する該入力
クロックとでは位相が半周期ずれていることを特徴とす
る。
【０００９】
【発明の実施の形態】以下、図面を参照し、本発明の一
実施形態について説明する。図１は同実施形態による液
晶表示装置の駆動回路の構成を示すブロック図である。
この図において、１は画像を表示する液晶パネル、２は
液晶パネル１によって表示される画像データを２４ビッ
トずつデータＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２
４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４として４
個のポートに分割して出力し、その画像表示を制御する
コントローラ、３−ｍ（ｍは１以上の整数）はこのコン
トローラ２によって出力されるデータＢＵＳ−Ａ１〜２
４、ＢＵＳ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ
−Ｄ１〜２４から、画像を表示するための駆動信号を発
生して液晶パネル１を駆動するソースドライバ（以下、
ＳＤと称する）である。この液晶パネル１を駆動するＳ
Ｄ３−ｍは、１個のＳＤにて複数の画素表示に対応する
各駆動信号を発生するものであって、ｍ個のＳＤ３−ｍ
によって液晶パネル１全体が駆動されて画像が表示され
る。例えば、図１に示される一実施形態においては、液
晶パネル１の画素数は１２８０であり、１個のＳＤの画
素駆動数は１２８、ＳＤの個数を示すｍは１０である。
この１０個のＳＤ３−１〜１０の内、３−１が第一番目
のＳＤ、３−２が第二番目のＳＤ、３−３が第三番目の
ＳＤ、３−４が第四番目のＳＤであり、第五番目から第
十番目のＳＤ３−５〜１０は図示していない。なお、各
ＳＤ３−１〜１０は、１画素当たり赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の３原色分を駆動するので、１個当た
りのＳＤの出力数は１２８の３倍である３８４となって
いるが、図１ではそれら３８４本の出力を１本で代表し
て示している。
【００１０】この図１に示されるコントローラ２が出力
するデータＢＵＳ−Ａ１〜２４とＢＵＳ−Ｂ１〜２４と
は、各々２４ビット幅のバスラインを介して、ＳＤ３−
１〜１０の内で奇数番目の各ＳＤ３−１、３、５、７、
９に接続される。同様に、コントローラ２が出力する極
性反転信号ＩＮＶ−Ａ、ＩＮＶ−ＢとクロックＣＬＫ１
および制御信号ＳＰ１も、奇数番目の各ＳＤ３−１、
３、５、７、９に接続される。一方、コントローラ２が
出力するデータＢＵＳ−Ｃ１〜２４とＢＵＳ−Ｄ１〜２
４とは、各々２４ビット幅のバスラインを介して、ＳＤ
３−１〜１０の内で偶数番目の各ＳＤ３−２、４、６、
８、１０に接続され、同様に、コントローラ２が出力す
る極性反転信号ＩＮＶ−Ｃ、ＩＮＶ−ＤとクロックＣＬ
Ｋ２および制御信号ＳＰ２も、偶数番目の各ＳＤ３−
２、４、６、８、１０に接続される。なお、上述した図
１に示す一実施形態においては、奇数番目の各ＳＤ３−
１、３、５、７、９と偶数番目の各ＳＤ３−２、４、
６、８、１０とに各々２ポートの出力を割り当てること
によって、クロックＣＬＫ１またはＣＬＫ２の１クロッ
ク当たりの駆動画素数を２画素として各クロック周波数
を１／２に減らしている。例えば、ＳＤ３−１において
は、クロックＣＬＫ１の１クロック時間で、同時に、デ
ータＢＵＳ−Ａ１〜２４とデータＢＵＳ−Ｂ１〜２４の
データが各々２つの画素に供給される。また、上記デー
タＢＵＳ−Ａ１〜２４、Ｂ１〜２４、Ｃ１〜２４、Ｄ１
〜２４のそれぞれ２４ビットの信号の内訳は、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の各８ビットの信号であ
り、これらＲ、Ｇ、Ｂ信号によって２５６階調のカラー
表示が実現される。
【００１１】次に、上述した図１に示される構成の液晶
表示装置の駆動回路において、液晶パネル１が駆動され
て画像が表示される動作について説明する。先ず、奇数
番目の各ＳＤ３−１、３、５、７、９にはコントローラ
２からクロックＣＬＫ１に同期して出力されるデータＢ
ＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２４、極性反転信号
ＩＮＶ−Ａ、ＩＮＶ−Ｂの各信号が入力され、同じく入
力される制御信号ＳＰ１のタイミングでそれら入力され
る信号はラッチされる。このラッチされた極性反転信号
ＩＮＶ−Ａは、同じくラッチされたデータＢＵＳ−Ａ１
〜２４の極性が反転されているか否かを示しており、ま
た、ラッチされた極性反転信号ＩＮＶ−Ｂは、同じくラ
ッチされたデータＢＵＳ−Ｂ１〜２４の極性が反転され
ているか否かを示す。次いで、これらラッチした極性反
転信号ＩＮＶ−Ａ、ＩＮＶ−Ｂに応じて、各ＳＤ３−
１、３、５、７、９はラッチしたデータＢＵＳ−Ａ１〜
２４、ＢＵＳ−Ｂ１〜２４の極性を反転する。一方、偶
数番目の各ＳＤ３−２、４、６、８、１０にはコントロ
ーラ２からクロックＣＬＫ２に同期して出力されるデー
タＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４、極性反転
信号ＩＮＶ−Ｃ、ＩＮＶ−Ｄの各信号が入力され、同じ
く入力される制御信号ＳＰ２のタイミングでそれら入力
される信号はラッチされる。このラッチされた極性反転
信号ＩＮＶ−ＣはラッチされたデータＢＵＳ−Ｃ１〜２
４の極性が反転されているか否かを示し、同様に、ラッ
チされた極性反転信号ＩＮＶ−Ｄはラッチされたデータ
ＢＵＳ−Ｄ１〜２４の極性が反転されているか否かを示
す。次いで、各ＳＤ３−２、４、６、８、１０は、それ
ら極性反転信号ＩＮＶ−Ｃ、ＩＮＶ−Ｄに応じて、デー
タＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４の極性を反
転する。次いで、各ＳＤ３−１〜１０は、液晶パネル１
への駆動開始を指示する各駆動開始信号（図示されてい
ない）が入力されると、それぞれに極性が反転されたあ
るいは未反転のデータＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ
１〜２４またはデータＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ
１〜２４に基づいた駆動信号を発生する。これら各ＳＤ
３−１〜１０によって発生される駆動信号が液晶パネル
１に入力されると、その液晶パネル１上に画像が表示さ
れる。
【００１２】次に、図２〜図７を参照して、上述したコ
ントローラ２に具備されるデータ出力部４の構成とその
動作について説明する。先ず、図２はそのコントローラ
２に具備されるデータ出力部４の構成を示すブロック図
である。この図２に示されるように、データ出力部４は
４個のポートＡ〜Ｄを有している。これら各ポートＡ〜
Ｄが、上述したデータＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ
１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４お
よびＩＮＶ−Ａ〜Ｄの各信号をそれぞれ生成して出力す
る。この各ポートＡ〜Ｄから出力される信号はポートＡ
〜Ｄ毎に設けられるデータ極性反転判定・生成部１０−
１〜１０−４によって生成される。これらデータ極性反
転判定・生成部１０−１〜１０−４には、９６ビットの
データＢＵＳ１〜９６が、２４ビットずつ四つに分割さ
れて入力される。この四つに分割されるデータＢＵＳ１
〜９６の内、データＢＵＳ１〜２４はデータ極性反転判
定・生成部１０−１に、データＢＵＳ２５〜４８はデー
タ極性反転判定・生成部１０−２に、データＢＵＳ４９
〜７２はデータ極性反転判定・生成部１０−３に、デー
タＢＵＳ７３〜９６はデータ極性反転判定・生成部１０
−４に、それぞれ入力される。また、クロックＣＬＫ１
はデータ極性反転判定・生成部１０−１、１０−２へ入
力され、クロックＣＬＫ２はデータ極性反転判定・生成
部１０−３、１０−４へ入力される。これらクロックＣ
ＬＫ１、２は、上述したように、コントローラ２から出
力される。
【００１３】次いで、ポートＡのデータ極性反転判定・
生成部１０−１はデータＢＵＳ１〜２４の極性を反転す
るか否かを判定し、この判定結果に応じてデータ極性を
反転しデータＢＵＳ−Ａ１〜２４として出力する。さら
に、この出力されるデータＢＵＳ−Ａ１〜２４の極性が
反転されている時には、同時に、極性が反転されている
ことを示す極性反転信号ＩＮＶ−Ａを「Ｈ」として出力
する。また、他のポートＢ〜Ｄの各データ極性反転判定
・生成部１０−２〜４においては、同様に、各々入力さ
れるデータＢＵＳ２５〜４８、ＢＵＳ４９〜７２、ＢＵ
Ｓ７３〜９６の極性を反転するか否かを判定し、これら
の判定結果に応じてデータ極性を反転しデータＢＵＳ−
Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４
として出力する。また、これら出力するデータＢＵＳ−
Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４
の極性が反転されている時には、同時に、各ポートＢ〜
Ｄが出力する極性反転信号ＩＮＶ−Ｂ〜Ｄを各々「Ｈ」
として出力する。
【００１４】図３は、上述したクロックＣＬＫ１、２お
よびデータＢＵＳ１〜９６、ＢＵＳ−Ａ１〜２４、ＢＵ
Ｓ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜
２４の位相関係を示す波形図である。図３（ａ）〜
（ｃ）に示されるように、データＢＵＳ１〜４８はクロ
ックＣＬＫ１の立ち上がりエッジ（図３ではＰＡ１〜３
のタイミング）に同期して変化し、データＢＵＳ−Ａ１
〜２４、ＢＵＳ−Ｂ１〜２４はクロックＣＬＫ１の立ち
下がりエッジ（図３ではＰＢ１〜３のタイミング）に同
期して変化する。一方、図３（ｄ）〜（ｆ）に示される
ように、データＢＵＳ４９〜９６はクロックＣＬＫ２の
立ち上がりエッジ（図３ではＰＢ１〜３のタイミング）
に同期して変化し、データＢＵＳ−Ｃ１〜２４、ＢＵＳ
−Ｄ１〜２４はクロックＣＬＫ２の立ち下がりエッジ
（図３ではＰＡ１〜３のタイミング）に同期して変化す
る。また、図（ａ）、（ｄ）に示されるように、クロッ
クＣＬＫ１の位相とクロックＣＬＫ２の位相とは半周期
（１８０゜）ずれている。
【００１５】ところで、上述したように、コントローラ
２からはデータＢＵＳ１〜９６が４個のポートＡ〜Ｄに
分かれて出力されるが、これらポートＡ〜Ｄが同じタイ
ミングで各信号を変化して出力するとコントローラ２の
瞬時電流が大きくなってしまう。この問題を解決するた
めに、上記のようにクロックＣＬＫ１の位相とクロック
ＣＬＫ２の位相とを半周期ずらし、ポートＡ、Ｂの出力
変化とポートＣ、Ｄの出力変化とは半周期ずれたタイミ
ングとしている。このようにポートＡ、ＢとポートＣ、
Ｄの各出力変化をずらすことによって、４個のポートＡ
〜Ｄに分けて出力する場合においても同時に出力が変化
するのは高々２ポート分なので、コントローラ２の瞬時
電流を２個のポートで出力する場合の瞬時電流と同程度
に抑えることができる。
【００１６】次に、データ極性反転判定・生成部１０−
１〜４の構成とその動作について説明する。図４はデー
タ極性反転判定・生成部１０−１〜４のいずれか１つの
一構成例を示すブロック図であって、データ極性反転判
定・生成部１０−１〜４は全て同じ構成である。図４に
おいて、図２の各データ極性反転判定・生成部１０−１
〜４への入力であるデータＢＵＳ１〜２４、ＢＵＳ２５
〜４８、ＢＵＳ４９〜７２、ＢＵＳ７３〜９６が入力さ
れるデータｄａ１〜２４であり、クロックＣＬＫ１、２
が入力されるクロックｃｌｋである。また、出力される
データｄｄ１〜２４が各データ極性反転判定・生成部１
０−１〜４から出力されるデータＢＵＳ−Ａ１〜２４、
ＢＵＳ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ
１〜２４であり、出力される信号ｉｎｖ３が極性反転信
号ＩＮＶ−Ａ〜Ｄである。１１はデータｄａ１〜２４と
データｄｃ１〜２４の各２４ビットの内で値の異なるビ
ットが過半数以上（１３ビット以上）有った場合に、デ
ータ極性の反転を指示する信号ｉｎｖ１を「Ｈ」として
出力するデータ極性反転判定回路、１２は入力される信
号ｉｎｖ２が「Ｈ」の区間に入力されるデータｄｂ１〜
２４の全ビットの極性を反転して出力する極性反転回路
である。１３−１〜２４は入力されるデータｄａ１〜２
４をクロックｃｌｋの立ち下がりエッジで各々ラッチ
し、データｄｂ１〜２４として出力するＤフリップフロ
ップ、１４−１〜２４は入力されるデータｄｃ１〜２４
をクロックｃｌｋの立ち下がりエッジで各々ラッチし、
データｄｄ１〜２４として出力するＤフリップフロップ
である。１５、１６は各々入力される信号ｉｎｖ１、ｉ
ｎｖ２をクロックｃｌｋの立ち下がりエッジでラッチ
し、信号ｉｎｖ２、ｉｎｖ３として各々出力するＤフリ
ップフロップである。
【００１７】図５は、上述した図４に示されるデータ極
性反転判定・生成部１０−１〜４の各部の波形を示す波
形図である。いま、入力クロックｃｌｋを図５（ａ）
に、また入力データｄａ１〜２４を図５（ｂ）に示すも
のとする。図５（ｂ）に示されるように入力データｄａ
１〜２４は初め２４ビット全てが１であり、クロックｃ
ｌｋの立ち上がりエッジｔ１のタイミングで２４ビット
全てが１から０に変化し、立ち上がりエッジｔ３のタイ
ミングで２４ビット全てが０から１に変化する。このよ
うに変化するデータｄａ１〜２４が入力されるとＤフリ
ップフロップ１３−１〜２４の出力は図５（ｃ）に示す
波形となり、クロックｃｌｋの立ち下がりエッジｔ２の
タイミングで２４ビット全てが１から０に変化し、立ち
下がりエッジｔ４のタイミングで２４ビット全てが０か
ら１に変化する。
【００１８】図５（ｄ）は極性反転回路１２の出力デー
タｄｃ１〜２４の波形を示し、図５（ｅ）の波形に示す
Ｄフリップフロップ１５の出力信号ｉｎｖ２が「Ｈ」の
区間に入力されるデータｄｂ１〜２４の全ビットが、極
性反転回路１２によって０から１に反転されて出力され
る。図５（ｂ）のデータｄａ１〜２４と図５（ｄ）のデ
ータｄｃ１〜２４とがデータ極性反転回路１１に入力さ
れると、ｔ１のタイミングでデータｄａ１〜２４が全て
０となることによってデータｄｃ１〜２４と異なるビッ
ト数が過半数以上となり、データ極性反転回路１１は信
号ｉｎｖ１を「Ｈ」として出力する。このデータ極性反
転回路１１から出力される信号ｉｎｖ１の「Ｈ」をｔ２
のタイミングでＤフリップフロップ１５がラッチして信
号ｉｎｖ２に「Ｈ」を出力する。次いで、ｔ３のタイミ
ングでデータｄａ１〜２４が全て１となることによって
データｄｃ１〜２４と異なるビット数が過半数未満とな
り、データ極性反転回路１１は信号ｉｎｖ１を「Ｌ」と
して出力し、ｔ４のタイミングでＤフリップフロップ１
５によってラッチされ、信号ｉｎｖ２は「Ｌ」となる。
図５（ｆ）はＤフリップフロップ１４−１〜２４が出力
するデータｄｄ１〜２４の波形を示し、図５（ｄ）に示
すデータｄｃ１〜２４がクロックｃｌｋの立ち下がりエ
ッジのタイミングでラッチされ出力されており、全ビッ
ト変化が無く１である。また、図５（ｇ）はＤフリップ
フロップ１６が出力する信号ｉｎｖ３の波形を示し、入
力データｄａ１〜２４の極性が０から１に反転されてデ
ータｄｄ１〜２４に出力されるタイミングｔ４〜ｔ５の
区間に「Ｈ」となる。
【００１９】次に、図６はデータ極性反転判定回路１１
の一構成例を示す回路図である。この図において、２１
は２４個のＥＯＲ(Exclusive OR)回路２３で構成され、
図４のデータｄａ１〜２４とデータｄｃ１〜２４との対
応する各ビット同士で排他的論理和をとることによっ
て、データｄｃ１〜２４からデータｄａ１〜２４への各
ビットの極性の変化を検出する極性変化検出回路、２２
は２４個のＥＯＲ回路２３の出力から１３個の出力を選
択して論理積をとる組合せ数分の１３入力ＡＮＤ回路２
４とそれら１３入力ＡＮＤ回路２４の全ての出力の論理
和をとるＯＲ回路２５で構成される多数決回路である。
この多数決回路によって、極性変化検出回路２１の各出
力Ａ１〜２４のうち、「Ｈ」となる出力数が過半数の１
３以上の場合に出力信号ｉｎｖ１を「Ｈ」とし、「Ｈ」
となる出力数が過半数未満の１２以下の場合に出力信号
ｉｎｖ１を「Ｌ」とする。
【００２０】図７は極性変化検出回路２１の動作につい
て説明するための表であり、第一行目は入力データｄａ
１〜２４、ｄｃ１〜２４および極性変化検出回路２１の
出力Ａ１〜２４の各ビット番号ｎ（ｎは１〜２４の整
数）であり、第二〜第四行目は各ビット番号ｎに対応す
るデータｄａｎ、ｄｃｎ、ＥＯＲ回路２３の出力Ａｎの
値の例である。この表において、ビット番号２〜５、２
３のデータｄａｎ、ｄｃｎの値が異なっており、それら
値が異なっているビットに対応するビット番号２〜５、
２３の出力Ａｎの値が「Ｈ」となる。このように検出さ
れた異なるビットの数が過半数の１３以上の場合に、出
力信号ｉｎｖ１には「Ｈ」が出力される。図８は上述し
たデータ出力部４において、出力ポートを４個のポート
Ａ〜Ｄに分割し、ポートＡ〜Ｄ毎にデータ極性を反転す
ることにより得られる効果について説明するための表で
ある。なお、説明の便宜上、データ極性反転判定・生成
部に入力されるデータの総ビット数を２４とし、出力ポ
ートを２個のポートに分割して１２ビットずつデータ極
性を反転する場合について説明する。
【００２１】図８（ａ）〜（ｄ）において、第一行目は
第二〜第四行目に示すデータのビット番号ｎ（ｎは１〜
２４の整数）であり、第二行目は１クロック前の出力デ
ータＸｎ、第三行目は現在の入力データＹｎ、第四行目
は第三行目に示す現在の入力データＹｎに対応する出力
データＺｎである。なお、図８（ａ）〜（ｄ）に示す表
中のデータＸｎ、Ｙｎ、Ｚｎの値は一例であり、これら
の表においては、データＸｎに対して、データＹｎの２
４ビットの内で半分の１２ビットの極性が変化する例が
示されている。また、図８（ａ）に示す表はデータ極性
反転判定・生成部を１個用いて、２４ビット単位でデー
タ反転を行った場合の例であり、図８（ｂ）〜（ｄ）に
示す表はデータ極性反転判定・生成部を２個用いて、２
４ビットのデータをビット番号１〜１２と１３〜２４の
二つに分割して、１２ビット単位でデータ反転を行った
場合の例である。
【００２２】先ず、図８（ａ）に示す表のデータＸｎは
全て「Ｌ」、データＹｎは、ビット番号１〜７、１３〜
１７の１２ビットが「Ｈ」である。この図８（ａ）の場
合は、２４ビット単位で過半数以上のデータの変化が有
るか否かが判定されるので、過半数未満の１２ビットの
変化のためにデータ反転されずデータＹｎがそのまま出
力データＺｎとなる。この結果、データ出力の変化量は
１２ビットとなり、２４ビット単位でデータ反転を行う
場合の最大変化量となる。次いで、図８（ｂ）に示す表
のデータＸｎは全て「Ｌ」、データＹｎは、ビット番号
１〜７、１３〜１７の１２ビットが「Ｈ」であり、図８
（ａ）の場合と同じである。しかし、この図８（ｂ）の
場合は、１２ビット単位で過半数以上のデータの変化が
有るか否かが判定されるので、ビット番号１〜１２の判
定結果は過半数以上の７ビットの変化のためにデータ反
転となり、ビット番号１〜１２の出力データＺｎはデー
タＹｎがデータ反転されたものとなる。一方、ビット番
号１３〜２４では５ビットしか変化せず、変化量が過半
数に及ばないためデータ反転は行われない。この結果、
データ出力の変化量はビット番号８〜１２の５ビット分
とビット番号１３〜１７の５ビット分の合計１０ビット
となり、２４ビット単位でデータ反転を行う場合に比し
て２ビット分変化量が少ない。
【００２３】同様に、図８（ｃ）に示す表の場合は、ビ
ット番号１〜１２のデータＹｎがデータ反転されてデー
タＺｎとして出力された結果、このデータ出力の変化量
はビット番号９〜１２の４ビット分とビット番号１３〜
１６の５ビット分の合計８ビットとなり、２４ビット単
位でデータ反転を行う場合に比して４ビット分変化量が
少なくなる。さらに、図８（ｄ）に示す表の場合では、
ビット番号１〜１２のデータＹｎがデータ反転されてデ
ータＺｎとして出力された結果、このデータ出力の変化
量はビット番号１０〜１２の３ビット分とビット番号１
３〜１５の３ビット分の合計６ビットとなり、２４ビッ
ト単位でデータ反転を行う場合に比して６ビット分変化
量が少なくなり、変化量を半分に抑えることができる。
さらに、図示していないが、データＹｎのビット番号１
〜１１、１３の１２ビットが「Ｈ」である場合には、同
様にデータＹｎがデータ反転されてデータＺｎとして出
力された結果、このデータ出力の変化量はビット番号１
２、１３の２ビット分となる。また、データＹｎのビッ
ト番号１〜１２の１２ビットが「Ｈ」である場合には、
同様にデータＹｎがデータ反転されてデータＺｎとして
出力された結果、このデータ出力の変化量は０ビット分
（出力に極性の変化無し）となる。
【００２４】上述したように２４ビットの内で同じ１２
ビットの変化量のデータ入力に対し１２ビットずつ二つ
に分割してデータ反転を行うことによって、２４ビット
単位でデータ反転を行う場合の最大変化量が１２ビット
である時に、二つに分割してデータ反転した場合の最小
変化量は２ビットとなる。すなわち、１２ビットずつ二
つに分割してデータ反転を行うことによって、２４ビッ
ト単位でデータ反転を行う場合に比してデータ出力の変
化量を最大で０に減らすことができる。なお、図８では
説明の便宜上、入力されるデータのビット数を２４とし
出力ポートを２個のポートに分割する例について説明し
たが、上述した一実施形態のように９６ビットのデータ
ＢＵＳ１〜９６を４個のポートＡ〜Ｄに分割し、２４ビ
ット単位でデータ反転する場合においてもデータ出力の
変化量を減らす効果が得られる。また、上述した一実施
形態では、Ｒ、Ｇ、Ｂ各８ビットずつの合計２４ビット
単位でデータ反転する構成としたが、各色毎の８ビット
単位でデータ反転する構成にしても良い。なお、上述し
た一実施形態では、２５６階調３色表示の場合について
示したが、階調数または色数については種々変更するこ
とができる。
【００２５】このようにデータ出力の変化量が減ること
によって、データ出力部４のデータ出力に要する消費電
力が低減される効果が得られる。この消費電力が低減さ
れる効果によって、上述した一実施形態による液晶表示
装置の駆動回路では、データ反転機能を使用しない従来
の液晶表示装置の駆動回路に比して、消費電力が２５％
も低減した。さらに、データ出力の変化に起因して発生
するノイズが低減されるという効果も得られる。
【００２６】図９はこのノイズが低減されるという効果
が得られた測定結果を示す波形図であり、この図に示す
波形は、上述した一実施形態による液晶表示装置の駆動
回路を用いて液晶パネル１を駆動した時の電磁妨害雑音
特性（ＥＭＩ特性）の測定結果である。なお、図９に示
すＥＭＩ特性の測定においては、液晶表示装置に取り付
けられるシールド板を外し、液晶表示装置の駆動回路お
よび液晶パネル１から直接放射される電磁妨害雑音を測
定した。また、図１１に示す波形は、図９に示すＥＭＩ
特性の測定と同一条件において測定された波形であっ
て、データ反転機能を使用しない従来の液晶表示装置の
駆動回路を用いて液晶パネル１を駆動した時のＥＭＩ特
性を示す。図９と図１１に示す波形において、横軸は電
磁妨害雑音の周波数をメガヘルツ（ＭＨｚ）単位で示
し、縦軸は電磁妨害雑音の強さをデシベル（ｄＢ）単位
で示す。これら図９と図１１の波形に示されるＥＭＩ特
性を比較すると、上述した一実施形態による液晶表示装
置の駆動回路を用いることによって、４０〜２３０ＭＨ
ｚの周波数帯域において１０ｄＢ以上の電磁妨害雑音の
低減効果が得られた。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
画像データを液晶パネルへ転送するためのバスラインを
有する液晶表示装置の駆動回路において、バスラインへ
の出力に極性の変化を生じさせるデータ信号が過半数以
上ある場合に、全データ信号の極性を反転してバスライ
ンへ出力し、また、このバスラインへ出力されるデータ
信号の極性が反転されていることを示す極性反転信号を
出力するようにしたので、バスラインへの出力の極性の
変化量を転送するデータ信号の半数以下に低減すること
ができる。
【００２８】その結果、従来の液晶表示装置の駆動回路
に比して消費電力を少なくすることが可能である。さら
に、従来の液晶表示装置の駆動回路に比してＥＭＩ特性
が改善されるという効果も得られる。さらに、そのＥＭ
Ｉ特性が改善されることによって、従来の液晶表示装置
の駆動回路において必要であった高価なＥＭＩ対策用部
品を使用する必要が無くなるので、従来の液晶表示装置
に比してコストを低減することができる。さらに、本発
明を使用した液晶表示装置のＥＭＩ特性と未使用の液晶
表示装置のＥＭＩ特性とを比較することによって、バス
ラインに起因するノイズがどの周波数で放射されている
か分かるので、従来においては困難であった液晶表示装
置から放射される電磁妨害雑音がバスラインに起因する
ノイズか否かを切り分けることが可能となる。
【００２９】また、バスラインへの出力の極性の変化量
が低減されることによって、データ誤りの原因となるバ
スライン間のクロストークノイズが低減されるという効
果も得られる。さらに、データ極性反転判定手段と極性
反転手段とをバスライン毎に設けるようにしたので、バ
スライン毎にデータの極性が反転されることにより、バ
スラインへの出力の極性の変化量をより低減することが
できる。さらに、半数のバスラインのクロックと他の半
数のバスラインのクロックとでは位相を半周期ずらすよ
うにしたので、バスラインへの出力において同時に極性
が変化する量を減らせることが可能となり、バスライン
を駆動するコントローラ２の瞬時電流を低減することが
できる。
【図面の簡単な説明】
【図１】 本発明の一実施形態による液晶表示装置の駆
動回路の構成を示すブロック図である。
【図２】 同実施形態によるコントローラ２に具備され
るデータ出力部４の構成を示すブロック図である。
【図３】 図２に示すデータ出力部４の入出力信号の位
相関係を示す波形図である。
【図４】 図２に示すデータ極性反転判定・生成部１０
−１〜４の一構成例を示すブロック図である。
【図５】 図４に示すデータ極性反転判定・生成部の動
作を示す波形図である。
【図６】 図５に示すデータ極性反転判定回路１１の一
構成例を示す回路図である。
【図７】 図６に示す極性変化検出回路２１の動作を説
明するための表である。
【図８】 図１に示す一実施形態によって得られる効果
を説明するための表である。
【図９】 図１に示す一実施形態による液晶表示装置の
駆動回路を用いて液晶パネル１を駆動した時のＥＭＩ特
性の測定結果を示す波形図である。
【図１０】 従来の液晶表示装置の駆動回路の構成を示
すブロック図である。
【図１１】 従来の液晶表示装置の駆動回路を用いて液
晶パネル１を駆動した時のＥＭＩ特性の測定結果を示す
波形図である。
【符号の説明】
１ 液晶パネル ２ コントローラ ３−１〜４ ソースドライバ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｂ ６２３ ６２３Ｗ Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｂ 9/30 9/30 Ｆターム(参考） 2H093 NA16 NA34 NC13 NC15 NC16 NC22 NC23 NC25 NC26 NC59 ND33 ND39 ND49 ND54 ND58 NE10 5C006 AA22 AC27 AF42 AF53 AF61 BB11 BC12 BC16 BC23 BF04 BF06 BF26 FA32 FA47 5C058 AA06 BA26 BA33 BB09 5C060 AA00 BA04 BA09 BD02 BE05 BE10 DB02 DB09 DB12 HB23 JB00 5C080 AA10 BB05 CC03 DD10 DD12 DD26 EE30 FF09 JJ02 JJ03 JJ04 JJ05

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 複数の転送データ信号が出力される該転
    送データ信号数幅のバスラインを有する液晶表示装置の
    駆動回路において、 前記複数の転送データ信号として前記バスラインへ出力
    される複数のデータ信号の中で、過半数以上が前記バス
    ラインへの出力に極性の変化を生じさせる場合に、該複
    数のデータ信号の極性を全て反転して該バスラインへ出
    力することを示す極性反転信号を出力するデータ極性反
    転判定手段と、 前記データ極性反転判定手段から出力される前記極性反
    転信号に応じて、入力される前記複数のデータ信号の極
    性を全て反転し前記複数の転送データ信号として出力す
    る極性反転手段と、 を具備してなる液晶表示装置の駆動回路。
  2. 【請求項２】 前記データ極性反転判定手段と前記極性
    反転手段とを複数のバスラインのそれぞれに具備するこ
    とを特徴とする請求項１に記載の液晶表示装置の駆動回
    路。
  3. 【請求項３】 複数の転送データ信号が出力される該転
    送データ信号数幅のバスラインを有する液晶表示装置の
    駆動回路において、 複数の入力データ信号を入力クロックに同期してラッチ
    し、複数の第一のデータ信号として出力する第一のラッ
    チ回路と、 入力される第一の極性反転信号が所定の反転指示レベル
    の場合に、前記複数の第一のデータ信号の極性を全て反
    転し、複数の第二のデータ信号として出力する極性反転
    回路と、 前記複数の入力データ信号と前記複数の第二のデータ信
    号の対応する信号同士において、極性の異なる数が該信
    号数の過半数以上ある場合に、第二の極性反転信号を前
    記反転指示レベルとして出力するデータ極性反転判定回
    路と、 前記第二の極性反転信号を前記入力クロックに同期して
    ラッチし、前記第一の極性反転信号として出力する第二
    のラッチ回路と、 を具備してなる液晶表示装置の駆動回路。
  4. 【請求項４】 前記複数の第二のデータ信号を前記入力
    クロックに同期してラッチし、前記複数の転送データ信
    号として出力する第三のラッチ回路と、 前記第一の極性反転信号を前記入力クロックに同期して
    ラッチし、第三の極性反転信号として出力する第四のラ
    ッチ回路と、 を具備することを特徴とする請求項３に記載の液晶表示
    装置の駆動回路。
  5. 【請求項５】 前記第一乃至第四のラッチ回路と前記極
    性反転回路と前記データ極性反転判定回路とを複数のバ
    スラインのそれぞれに具備することを特徴とする請求項
    ４に記載の液晶表示装置の駆動回路。
  6. 【請求項６】 前記入力クロックは、前記複数のバスラ
    インの半数に対応する該入力クロックと他の半数に対応
    する該入力クロックとでは位相が半周期ずれていること
    を特徴とする請求項５に記載の液晶表示装置の駆動回
    路。
JP34534499A 1999-12-03 1999-12-03 液晶表示装置の駆動回路 Pending JP2001166740A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP34534499A JP2001166740A (ja) 1999-12-03 1999-12-03 液晶表示装置の駆動回路
TW089125547A TW531726B (en) 1999-12-03 2000-11-30 Device circuit of a liquid crystal display device
US09/726,418 US6628256B2 (en) 1999-12-03 2000-12-01 Drive circuit of a liquid crystal display device
KR10-2000-0072650A KR100368702B1 (ko) 1999-12-03 2000-12-02 액정 표시 장치의 구동 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34534499A JP2001166740A (ja) 1999-12-03 1999-12-03 液晶表示装置の駆動回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003327853A Division JP2004013175A (ja) 2003-09-19 2003-09-19 液晶表示装置の駆動回路

Publications (1)

Publication Number Publication Date
JP2001166740A true JP2001166740A (ja) 2001-06-22

Family

ID=18375969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34534499A Pending JP2001166740A (ja) 1999-12-03 1999-12-03 液晶表示装置の駆動回路

Country Status (4)

Country Link
US (1) US6628256B2 (ja)
JP (1) JP2001166740A (ja)
KR (1) KR100368702B1 (ja)
TW (1) TW531726B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003058128A (ja) * 2001-08-20 2003-02-28 Toshiba Corp 平面表示装置
JP2003084726A (ja) * 2001-09-14 2003-03-19 Fujitsu Display Technologies Corp 信号伝送システム、信号伝送装置、信号伝送方法、表示装置、表示装置の駆動回路および表示装置の信号伝送方法
KR100435629B1 (ko) * 2000-09-26 2004-06-12 인터내셔널 비지네스 머신즈 코포레이션 데이터 전송 장치, 표시 장치, 데이터 송신 장치, 데이터수신 장치, 데이터 전송 방법
JP2006113359A (ja) * 2004-10-15 2006-04-27 Rohm Co Ltd オーバードライブ回路および表示装置
JP2007041591A (ja) * 2005-08-03 2007-02-15 Samsung Electronics Co Ltd 表示装置
KR100864979B1 (ko) * 2002-06-07 2008-10-23 엘지디스플레이 주식회사 데이터 전송 장치 및 방법과 그를 이용한액정디스플레이의 데이터 구동 장치 및 방법
US7456814B2 (en) 2001-06-07 2008-11-25 Lg Display Co., Ltd. Liquid crystal display with 2-port data polarity inverter and method of driving the same
US8786580B2 (en) 2010-09-16 2014-07-22 Nlt Technologies, Ltd. Image display device and transmission signal control method to be used in same

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI286732B (en) * 2001-12-19 2007-09-11 Himax Tech Ltd Method for driving an LCD with a class-A operational amplifier
KR100421053B1 (ko) * 2002-02-22 2004-03-04 삼성전자주식회사 신호선의 프리차지 방법 및 프리차지 전압발생회로
US7457519B2 (en) * 2002-04-03 2008-11-25 Broadcom Corporation Set-top box integration of integrated drive electronics
JP2004015434A (ja) * 2002-06-06 2004-01-15 Elpida Memory Inc 多数決回路
JP4447200B2 (ja) * 2002-07-19 2010-04-07 Ｎｅｃエレクトロニクス株式会社 映像データ転送方法、表示制御回路及び液晶表示装置
US7190337B2 (en) * 2003-07-02 2007-03-13 Kent Displays Incorporated Multi-configuration display driver
WO2005081779A2 (en) * 2004-02-19 2005-09-09 Kent Displays Incorporated Staked display with shared electrode addressing
US7236151B2 (en) * 2004-01-28 2007-06-26 Kent Displays Incorporated Liquid crystal display
TWI220243B (en) * 2003-07-15 2004-08-11 Sunplus Technology Co Ltd Clock generator of flat panel display and generation method of polarity distribution control signal
CN100452128C (zh) * 2003-07-28 2009-01-14 凌阳科技股份有限公司 平面显示器的时序产生器及其极性分布控制信号产生方法
KR101016287B1 (ko) * 2003-12-11 2011-02-22 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
WO2005072455A2 (en) * 2004-01-28 2005-08-11 Kent Displays Incorporated Drapable liquid crystal transfer display films
US8199086B2 (en) * 2004-01-28 2012-06-12 Kent Displays Incorporated Stacked color photodisplay
GB2427302B (en) * 2004-01-28 2008-10-15 Incorporated Kent Displays Liquid crystal display films
US7406608B2 (en) * 2004-02-05 2008-07-29 Micron Technology, Inc. Fast and compact circuit for bus inversion
KR101061631B1 (ko) * 2004-03-30 2011-09-01 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
US7791700B2 (en) * 2005-09-16 2010-09-07 Kent Displays Incorporated Liquid crystal display on a printed circuit board
TWI351180B (en) * 2007-09-29 2011-10-21 Novatek Microelectronics Corp Data encoding/decoding method and related apparatus capable of lowering signal power spectral density
CN102882529A (zh) * 2007-10-12 2013-01-16 联咏科技股份有限公司 可降低信号功率频谱密度的编码方法
CN101409561B (zh) * 2007-10-12 2012-03-21 联咏科技股份有限公司 可降低信号功率频谱密度的编码方法
US8069403B2 (en) * 2008-07-01 2011-11-29 Sandisk Technologies Inc. Majority voting logic circuit for dual bus width
JP7271947B2 (ja) * 2018-12-27 2023-05-12 セイコーエプソン株式会社 液晶ドライバー、電子機器及び移動体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3582082B2 (ja) * 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
JPH06175611A (ja) * 1992-12-04 1994-06-24 Fujitsu Ltd 液晶表示装置
JPH07129122A (ja) * 1993-10-28 1995-05-19 Sharp Corp 表示駆動装置およびそのデータ伝送方法
KR0161918B1 (ko) * 1995-07-04 1999-03-20 구자홍 액정표시장치의 데이타 드라이버
JP3369875B2 (ja) * 1996-11-12 2003-01-20 株式会社東芝 液晶駆動回路
KR100204909B1 (ko) * 1997-02-28 1999-06-15 구본준 엘씨디 소스 드라이버
JPH10340070A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
JPH11282421A (ja) 1998-03-26 1999-10-15 Advanced Display Inc 液晶表示装置
JPH11259050A (ja) 1998-03-13 1999-09-24 Advanced Display Inc 液晶表示装置の駆動方法および駆動装置
JPH11249627A (ja) * 1998-03-04 1999-09-17 Sony Corp 液晶表示装置
JP3258283B2 (ja) * 1998-11-05 2002-02-18 インターナショナル・ビジネス・マシーンズ・コーポレーション データ変化量を削減するデータ転送方法および装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100435629B1 (ko) * 2000-09-26 2004-06-12 인터내셔널 비지네스 머신즈 코포레이션 데이터 전송 장치, 표시 장치, 데이터 송신 장치, 데이터수신 장치, 데이터 전송 방법
US7456814B2 (en) 2001-06-07 2008-11-25 Lg Display Co., Ltd. Liquid crystal display with 2-port data polarity inverter and method of driving the same
JP2003058128A (ja) * 2001-08-20 2003-02-28 Toshiba Corp 平面表示装置
JP2003084726A (ja) * 2001-09-14 2003-03-19 Fujitsu Display Technologies Corp 信号伝送システム、信号伝送装置、信号伝送方法、表示装置、表示装置の駆動回路および表示装置の信号伝送方法
JP4618954B2 (ja) * 2001-09-14 2011-01-26 シャープ株式会社 表示装置、表示装置の駆動回路および表示装置の信号伝送方法
KR100864979B1 (ko) * 2002-06-07 2008-10-23 엘지디스플레이 주식회사 데이터 전송 장치 및 방법과 그를 이용한액정디스플레이의 데이터 구동 장치 및 방법
JP2006113359A (ja) * 2004-10-15 2006-04-27 Rohm Co Ltd オーバードライブ回路および表示装置
JP2007041591A (ja) * 2005-08-03 2007-02-15 Samsung Electronics Co Ltd 表示装置
US8786580B2 (en) 2010-09-16 2014-07-22 Nlt Technologies, Ltd. Image display device and transmission signal control method to be used in same

Also Published As

Publication number Publication date
US20010002829A1 (en) 2001-06-07
US6628256B2 (en) 2003-09-30
TW531726B (en) 2003-05-11
KR100368702B1 (ko) 2003-01-24
KR20010062081A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
JP2001166740A (ja) 液晶表示装置の駆動回路
US7133035B2 (en) Method and apparatus for driving liquid crystal display device
KR20020059240A (ko) 액정 표시 장치의 구동 방법 및 구동 회로
KR100313243B1 (ko) 데이터 전송 장치 및 그 방법
KR100324843B1 (ko) 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치
JP4678755B2 (ja) 液晶表示装置，ソースドライバ，及びソースドライバ動作方法
JP2005338421A (ja) 液晶表示駆動装置および液晶表示システム
JP2003005729A (ja) ２ポートデータ極性反転器を有する液晶表示装置及びその駆動方法
JP2003228338A (ja) 液晶表示装置
JP3416045B2 (ja) 液晶表示装置
JPS6231825A (ja) 液晶表示装置用駆動回路
US7724225B2 (en) Display panel for liquid crystal display
TW202205245A (zh) 顯示面板的行驅動方法及利用其之顯示面板和資訊處理裝置
US20090046044A1 (en) Apparatus for driving a display panel
US8125410B2 (en) Plasma display having latch failure detecting function
KR100448937B1 (ko) 박막 트랜지스터 액정 표시 장치용 극성제어신호발생회로
JP2004013175A (ja) 液晶表示装置の駆動回路
JP4618954B2 (ja) 表示装置、表示装置の駆動回路および表示装置の信号伝送方法
JPH08221032A (ja) 画像表示装置の駆動回路
JP3985013B2 (ja) 画像表示装置
JPH10268825A (ja) データドライバを有する表示装置
KR20020094893A (ko) 2 포트 데이터극성반전기를 가지는 액정표시장치 및 그구동방법
TWI451393B (zh) A driving method of a liquid crystal display device and a driving circuit thereof
JP5311517B2 (ja) 液晶表示駆動装置
JP3937359B2 (ja) 表示データ伝送装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030722

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050317