JP3895897B2 - アクティブマトリックス型表示装置 - Google Patents
アクティブマトリックス型表示装置 Download PDFInfo
- Publication number
- JP3895897B2 JP3895897B2 JP36389299A JP36389299A JP3895897B2 JP 3895897 B2 JP3895897 B2 JP 3895897B2 JP 36389299 A JP36389299 A JP 36389299A JP 36389299 A JP36389299 A JP 36389299A JP 3895897 B2 JP3895897 B2 JP 3895897B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- output
- input
- memory unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリックス型表示装置に関する。
【０００２】
【従来の技術】
ＴＦＴ型液晶表示装置に代表されるアクティブマトリックス型表示装置は、表示パネルと、表示パネルを駆動する駆動回路と、その駆動回路に表示データを供給するコントローラを備える。
【０００３】
駆動回路の動作周波数は、コントローラの動作周波数よりも低く設定される。コントローラは、駆動回路の動作周波数に合わせて表示データの転送速度を低減し、そして駆動回路に転送する。
【０００４】
表示データの転送速度を低減する技術は、特開昭６４−１３１９３号公報、特開平６−１８８４４号公報、そして特開平１０−２０７４３４号公報に開示されている。
【０００５】
特開昭６４−１３１９３号公報には、ELパネルを駆動するため、データ信号を奇数列用と偶数列用に分割し、奇数列用データ信号と偶数列用データ信号を基準クロックの１／２の周波数に同期させて並列転送し、１画素毎に表示制御する技術が開示されている。この技術においては、液晶パネルのようなアクティブマトリクス型表示の駆動が特に考慮されていない。１画素単位の駆動制御は、ELパネルの駆動を前提にしているために実現するが、１画素単位の駆動制御を上記アクティブマトリクス型表示装置の駆動制御に利用することは困難である。
【０００６】
特開平６−１８８４４号公報には、表示データ信号のビット数を２倍に変換し、基準クロックの１／２の周波数に同期させてビット数拡張された表示データ信号を転送する技術が開示されている。
【０００７】
特開平１０−２０７４３４号公報には、表示パネルのソースドライバを前半と後半に２分割し、ラインメモリを前半と後半に２分割し、基本クロックの１／２の周波数に同期させてラインメモリに記憶された２つのデータを同時にソースドライバの前半と後半に供給する技術が開示されている。この技術においては、１ラインの表示に必要な表示データを、ラインメモリに蓄積する。そのラインメモリへの表示データ蓄積が完了すると、１ライン分の表示データが同時に表示パネルに供給される。即ち、この技術においては、１ライン分の表示データを格納する容量を持ったラインメモリが必須である。
【０００８】
【発明が解決しようとする課題】
従来のアクティブマトリックス型表示装置は、表示パネルを駆動する駆動回路の動作クロックを、標準クロックの１／２に設定することができた。しかしながら、クロックの分周を実現するために、素子の配置構成の複雑化や大容量のメモリが必須であった。大容量のメモリとは、例えば、特開平１０−２０７４３４号公報に開示された技術のように、１ライン分の表示データを格納する容量を持ったメモリを意味する。
【０００９】
本発明は、表示データを一時記憶するメモリの記憶容量を、１ライン分の表示データを格納する容量が必要な場合に比べて、大幅に削減することができるアクティブマトリックス型表示装置を提供する。
【００１０】
本発明は更に、ＥＭＩ特性の優れたアクティブマトリックス型表示装置を提供する。
【００１１】
【課題を解決するための手段】
その課題を解決するための手段が、下記のように表現される。その表現中に現れる技術的事項には、括弧（）付きで、番号、記号等が添記されている。その番号、記号等は、本発明の実施の複数の形態又は複数の実施例のうちの少なくとも１つの実施の形態又は複数の実施例を構成する技術的事項、特に、その実施の形態又は実施例に対応する図面に表現されている技術的事項に付せられている参照番号、参照記号等に一致している。このような参照番号、参照記号は、請求項記載の技術的事項と実施の形態又は実施例の技術的事項との対応・橋渡しを明確にしている。このような対応・橋渡しは、請求項記載の技術的事項が実施の形態又は実施例の技術的事項に限定されて解釈されることを意味しない。
【００１２】
本発明によるアクティブマトリックス型表示装置は、画素表示に使用される色データからなる入力表示データが順次に入力されるコントローラと、複数の奇数順位水平ドライバからなる第１水平ドライバ群と、複数の偶数順位水平ドライバからなる第２水平ドライバ群とからなる駆動回路と、表示パネルとを備える。前記コントローラは、基準クロックに同期して前記入力表示データをサンプリングしてメモリ部に出力するサンプリング部と、前記入力表示データを前記サンプリング部から受け取って一時的に記憶するメモリ部と、前記基準クロックを分周して、第１分周クロック信号と、前記第１分周クロック信号と１８０度の位相差が設定されている第２分周クロック信号とを生成するクロック生成部と、前記入力表示データの前記コントローラへの入力と並行して、前記第１分周クロック信号に同期して前記入力表示データの一部分を前記メモリ部から読み出して第１表示出力データとして出力し、前記第２分周クロック信号に同期して前記入力表示データの他の部分を前記メモリ部から読み出して第２表示出力データとして出力するデータ出力部とを含む。前記複数の奇数順位水平ドライバは、前記第１分周クロック信号に同期して前記第１表示出力データを受けて前記表示パネルの一部分を駆動し、前記複数の偶数順位水平ドライバは、前記第２分周クロック信号に同期して前記第２表示出力データを受けて前記表示パネルの他の部分を駆動する。前記入力表示データは、前記コントローラに順次に入力される第１乃至第４Ｎデータ（Ｎは自然数）を含む。前記複数の奇数順位水平ドライバは、第１水平ドライバを含み、前記複数の偶数順位水平ドライバは、第２水平ドライバを含む。前記データ出力部は、前記第１データ乃至第２Ｎデータの前記メモリ部への入力が完了した後、前記第（２Ｎ＋１）乃至第４Ｎデータが前記メモリ部に順次に入力されている間に、前記第１乃至前記第Ｎデータを前記第１分周クロック信号に同期して前記メモリ部から順次に読み出して前記第１表示出力データとして前記第１水平ドライバに出力し、且つ、前記第１乃至前記第Ｎデータの前記第１水平ドライバへの出力と並行して、前記第（Ｎ＋１）乃至第２Ｎデータを前記第２分周クロック信号に同期して前記メモリ部から順次に読み出して前記第２表示出力データとして前記第２水平ドライバに出力する。前記第１水平ドライバは、前記第１データ乃至第Ｎデータに応答して前記表示パネルを駆動し、前記第２水平ドライバは、前記第（Ｎ＋１）乃至第２Ｎデータに応答して前記表示パネルを駆動する。
【００１８】
【発明の実施の形態】
図１は、本発明によるアクティブマトリックス型表示装置の構成を示す。図に示されたアクティブマトリックス型表示装置１は、TFT型液晶表示装置を例に図示されている。アクティブマトリックス型表示装置１は、コントローラ２と、駆動回路３と、液晶パネル４を備える。コントローラ２は、サンプリング部２１と、メモリ部２２と、クロック（ＣＬＫ）生成部２３と、データ出力部２４を有する。駆動回路３は、１０個の水平（Ｈ）ドライバを備えている。図１には、そのうちの４つの水平ドライバ、即ち、第１〜４水平ドライバ 101 〜 104 が図示されている。第１〜４水平ドライバ101〜104は、２ポートドライバからなり、Ａポート及びＢポートを有する。Ａポートには、一群の入力表示データの内、奇数順位の入力表示データ（第１ポート入力データ）が入力される。Ｂポートには、一群の入力表示データ（表示データ）の内、偶数順位の入力表示データ（第２ポート入力データ）が入力される。
【００１９】
サンプリング部２１は、表示装置１の基準クロックＣＬＫに同期して、入力表示データＤＡＴＡ（第１及び第２ポート入力データＡ，Ｂ）をサンプリングするフリップフロップ回路からなる。メモリ部２２は、サンプリング部２１がサンプリングした入力表示データＤＡＴＡを一時記憶するデュアルポートＲＡＭからなる。クロック生成部２３は、基準クロックＣＬＫを１／２分周する分周回路からなる。クロック生成部２３は、位相が180度相違する第１分周クロックHCK-Aと第２分周クロックHCK-Bを生成する。データ出力部２４は、第１分周クロックHCK-A及び第２分周クロックHCK-Bに同期して、メモリ部２２の読み出しを実行するゲート回路からなる。データ出力部２４は、第１データ出力部から第１表示出力データHDATA-A（第１及び第２ポート出力データＡ１，Ｂ１）を出力し、第２データ出力部から第２表示出力データHDATA-B（第３及び第４ポート出力データＡ２，Ｂ２）を出力する。第１表示出力データHDATA-Aは、第１分周クロックHCK-Aに同期してメモリ部２２から読み出したデータ（第１及び第２ポート入力データＡ，Ｂ）からなる。第２表示出力データHDATA-Bは、第２分周クロックHCK-Bに同期してメモリ部２２から読み出したデータ（第１及び第２ポート入力データＡ，Ｂ）からなる。
【００２０】
サンプリング部２１は、メモリ部２２に第１及び第２ポート入力データＡ，Ｂ（DATA）を書き込む。メモリ部２２に書き込まれた第１及び第２ポート入力データＡ，Ｂに基づいて、第１及び第２ポート出力データＡ１，Ｂ１（HDAT-A）、又は第３及び第４ポート出力データＡ２，Ｂ２（HDAT-B）として読み出される。メモリ部２２からデータが読み出されると、メモリ部２２には空記憶領域が生じる。サンプリング部２１は、メモリ部２２の空記憶領域に、新たな第１ポート入力データＡ及び新たな第２ポート入力データＢを書き込む。以後、メモリ部２２に対する読み取り及び書き込みが、繰り返し実行される。
【００２１】
この実施例の場合、メモリ部２２の記憶容量は、表示パネルの１ライン分のデータを記憶する容量の、およそ１／５の値に設定される。
【００２２】
第１水平ドライバ群を形成する第１及び第３水平ドライバ101,103（奇数順位の水平ドライバ）には、第１分周クロックHCK-Aと、第１出力表示データHDATA-Aが供給される。第２水平ドライバ群を形成する第２及び第４水平ドライバ102,104（偶数順位の水平ドライバ）には、第２分周クロックHCK-Bと、第２出力表示データHDATA-Bが供給される。
【００２３】
液晶パネル４は、1280×1024画素の表示パネルである。赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のカラーフィルタに対応して、３ドット（Rドット、Gドット、Bドット）を１画素に換算すると、１ラインには、3840ドット（3840個の色データ）が配列される。一つの水平ドライバが384ドットを駆動する場合、１０個の水平ドライバが配列される。第１水平ドライバ101は、ライン上の、最初の384ドットの駆動を実行する。第２水平ドライバ102は、ライン上の、次の384ドットの駆動を実行する。第３水平ドライバ103は、ライン上の、次の384ドットの駆動を実行する。第４水平ドライバ104は、ライン上の、次の384ドットの駆動を実行する。以降、第１０水平ドライバ（図示されず）まで、駆動すべきドットの割当てが実行される。
【００２４】
図２を参照して、メモリ２２の書き込みタイミングを説明する。図２は、本発明に係るメモリ部の書き込みタイミングを示す。
【００２５】
サンプリング部２１は、基準クロックCLK（図２（ａ））の立下りタイミングに同期して、入力表示データＤＡＴＡ（図２（ｂ））をサンプリングし、メモリ部２２に転送する。
【００２６】
第１タイミングの入力表示データＤＡＴＡが、第１データＤ1〜第128データＤ128からなる場合、第１ポート入力データＡは、第１、３〜127データＤ１，Ｄ３，．．．Ｄ127からなる。第２ポート入力データＢは、第２、４〜128データＤ2，Ｄ4，．．．Ｄ128からなる。メモリ部２２には、第１〜128データＤ1〜Ｄ128が順次格納される。
【００２７】
第２タイミングの入力表示データＤＡＴＡが、第129データＤ129〜第256データＤ256からなる場合、第１ポート入力データＡは、第129、131〜255データＤ129，Ｄ131，．．．Ｄ255からなる。第２ポート入力データＢは、第130、132〜256データＤ130，Ｄ132，．．．Ｄ256からなる。メモリ部２２には、第１〜256データＤ1〜Ｄ256が順次格納される。
【００２８】
サンプリング部２１は、基準クロックCLKの立下りタイミングに同期して、データのサンプリングを継続する。サンプリング部２１は、第256データＤ256のサンプリングを実行後、第257データＤ257及びその後のデータをサンプリングし、メモリ部２２に転送する。
【００２９】
サンプリング部２１が第3840データＤ3840のサンプリングを実行すると、液晶パネル４の１ライン分の表示データが揃う。
【００３０】
第３タイミングにおいて、メモリ部２２が第257データＤ257を記憶するとき、データ出力部２４は、メモリ部２２から第１データＤ１を読み出す。メモリ部２２が第258データＤ258を記憶するとき、データ出力部２４は、メモリ部２２から第129データＤ129を読み出す。メモリ部２２が第259データＤ259を記憶するとき、データ出力部２４は、メモリ部２２から第２データＤ2を読み出す。メモリ部２２が第260データＤ260を記憶するとき、データ出力部２４は、メモリ部２２から第130データＤ130を読み出す。第３タイミング以降、メモリ部２２は、同様の書き込み及び読み出しを実行する。
【００３１】
図３を参照して、メモリ２２の読み出しタイミングを説明する。図３は、本発明によるメモリ部２２の読み出しタイミングを示す。
【００３２】
データ出力部２４は、第１分周クロックHCK-A（図３（ａ））の立ち上がりタイミングに同期して、メモリ部２２の読み取りを実行する。データ出力部２４は、第１表示出力データHDATA-A（図３（ｃ））を出力する。データ出力部２４は、第１表示出力データHDATA-Aとして、第１、３、５〜127データＤ1，Ｄ3，Ｄ5，．．．Ｄ127からなる第１ポート出力信号と、第２、４、６〜128データＤ２，Ｄ４，Ｄ５，．．．Ｄ128からなる第２ポート出力信号を出力する。
【００３３】
データ出力部２４は、第２分周クロックHCK-B（図３（ｂ））の立ち上がりタイミングに同期して、メモリ部２２の読み取りを実行する。データ出力部２４は、第２表示出力データHDATA-B（図３（ｄ））を出力する。データ出力部２４は、第２表示出力データHDATA-Bとして、第129、131、133〜255データＤ129，Ｄ131，Ｄ133，．．．Ｄ255からなる第１ポート出力信号と、第130、132、134〜256データＤ130，Ｄ132，Ｄ134，．．．Ｄ256からなる第２ポート出力信号を出力する。
【００３４】
データ出力部２４は、第１、３、５〜127データＤ１，Ｄ３，Ｄ５，．．．Ｄ127を、第１水平ドライバ101のＡポートに向けて出力する。第１水平ドライバ101は、第１分周クロックHCK-Aに同期して、第１、３、５〜127データＤ１，Ｄ３，Ｄ５，．．．Ｄ127を受け入れる。
【００３５】
データ出力部２４は、第２、４、６〜128データＤ２，Ｄ４，Ｄ６，．．．Ｄ128を、第１水平ドライバ101のＢポートに向けて出力する。第１水平ドライバ101は、第１分周クロックHCK-Aに同期して、第２、４、６〜128データＤ２，Ｄ４，Ｄ６，．．．Ｄ128を受け入れる。
【００３６】
データ出力部２４は、第129、131、133〜255データＤ129，Ｄ131，Ｄ133，．．．Ｄ255を、第２水平ドライバ102のＡポートに向けて出力する。第２水平ドライバ102は、第２分周クロックHCK-Bに同期して、第129、131、133〜255データＤ129，Ｄ131，Ｄ133，．．．Ｄ255を受け入れる。
【００３７】
データ出力部２４は、第130、132、134〜256データＤ130，Ｄ132，Ｄ134，．．．Ｄ256を、第２水平ドライバ102のＢポートに向けて出力する。第２水平ドライバ102は、第２分周クロックHCK-Bに同期して、第130、132、134〜256データＤ130，Ｄ132，Ｄ134，．．．Ｄ256を受け入れる。
【００３８】
データ出力部２４は、第256データＤ256の出力を完了すると、第257データＤ257及び後続のデータを、メモリ部22から読み出して第３及び４水平ドライバ103，104に向けて出力する。
【００３９】
以上のタイミングで動作するアクティブマトリックス型表示装置１は、２つの水平ドライバの駆動を１単位として、同様の処理を繰り返し実行する。コントローラ２は、２つの水平ドライバの駆動に必要な容量を持つメモリ２２が用意されれば、新たなデータの格納に支障を来すことなく処理を実行することができる。
【００４０】
第１分周クロックHCK-Aと第２分周クロックHCK-Bの間に180度の位相差が設定されているため、第１表示出力データHDAT-Aと第２表示出力データHDAT-Bの出力タイミングが相違する。この相違は、同時に変化する信号の数を減少させることができる。同時に変化する信号の数が減少すると、EMI障害の発生を減少させることができる。
【００４１】
本発明は以上の実施例に限定されない。メモリ部２２の書き込み及び読み出しタイミングをより細かく制御すれば、その容量を、水平ドライバ１つ分迄削減することができる。また、水平ドライバの数は、クロック生成部２３における分周比率及び液晶パネルの画素数に応じて適宜選択することができる。
【００４２】
【発明の効果】
本発明によるアクティブマトリックス型表示装置は、メモリの記憶領域を有効利用できるため、１ライン分の表示データの記憶に必要な容量に比べて、大幅に容量を削減することができる。
【００４３】
本発明によるアクティブマトリックス型表示装置は、１対の水平ドライバにデータを転送するタイミングが相違するため、１度に変化する信号の数を削減することができる。このため、EMI障害の発生を減少させることができる。
【図面の簡単な説明】
【図１】図は、本発明によるアクティブマトリックス型表示装置の構成図である。
【図２】図は、本発明に係るメモリ部の書き込みタイミングを示すタイミングチャートである。
【図３】図は、本発明に係るメモリ部の読み出しタイミングを示すタイミングチャートである。
【符号の説明】
１：アクティブマトリックス型表示装置
２：コントローラ
３：駆動回路
４：液晶パネル
２１：サンプリング部
２２：メモリ部
２３：クロック生成部
２４：データ出力部
【発明の属する技術分野】
本発明は、アクティブマトリックス型表示装置に関する。
【０００２】
【従来の技術】
ＴＦＴ型液晶表示装置に代表されるアクティブマトリックス型表示装置は、表示パネルと、表示パネルを駆動する駆動回路と、その駆動回路に表示データを供給するコントローラを備える。
【０００３】
駆動回路の動作周波数は、コントローラの動作周波数よりも低く設定される。コントローラは、駆動回路の動作周波数に合わせて表示データの転送速度を低減し、そして駆動回路に転送する。
【０００４】
表示データの転送速度を低減する技術は、特開昭６４−１３１９３号公報、特開平６−１８８４４号公報、そして特開平１０−２０７４３４号公報に開示されている。
【０００５】
特開昭６４−１３１９３号公報には、ELパネルを駆動するため、データ信号を奇数列用と偶数列用に分割し、奇数列用データ信号と偶数列用データ信号を基準クロックの１／２の周波数に同期させて並列転送し、１画素毎に表示制御する技術が開示されている。この技術においては、液晶パネルのようなアクティブマトリクス型表示の駆動が特に考慮されていない。１画素単位の駆動制御は、ELパネルの駆動を前提にしているために実現するが、１画素単位の駆動制御を上記アクティブマトリクス型表示装置の駆動制御に利用することは困難である。
【０００６】
特開平６−１８８４４号公報には、表示データ信号のビット数を２倍に変換し、基準クロックの１／２の周波数に同期させてビット数拡張された表示データ信号を転送する技術が開示されている。
【０００７】
特開平１０−２０７４３４号公報には、表示パネルのソースドライバを前半と後半に２分割し、ラインメモリを前半と後半に２分割し、基本クロックの１／２の周波数に同期させてラインメモリに記憶された２つのデータを同時にソースドライバの前半と後半に供給する技術が開示されている。この技術においては、１ラインの表示に必要な表示データを、ラインメモリに蓄積する。そのラインメモリへの表示データ蓄積が完了すると、１ライン分の表示データが同時に表示パネルに供給される。即ち、この技術においては、１ライン分の表示データを格納する容量を持ったラインメモリが必須である。
【０００８】
【発明が解決しようとする課題】
従来のアクティブマトリックス型表示装置は、表示パネルを駆動する駆動回路の動作クロックを、標準クロックの１／２に設定することができた。しかしながら、クロックの分周を実現するために、素子の配置構成の複雑化や大容量のメモリが必須であった。大容量のメモリとは、例えば、特開平１０−２０７４３４号公報に開示された技術のように、１ライン分の表示データを格納する容量を持ったメモリを意味する。
【０００９】
本発明は、表示データを一時記憶するメモリの記憶容量を、１ライン分の表示データを格納する容量が必要な場合に比べて、大幅に削減することができるアクティブマトリックス型表示装置を提供する。
【００１０】
本発明は更に、ＥＭＩ特性の優れたアクティブマトリックス型表示装置を提供する。
【００１１】
【課題を解決するための手段】
その課題を解決するための手段が、下記のように表現される。その表現中に現れる技術的事項には、括弧（）付きで、番号、記号等が添記されている。その番号、記号等は、本発明の実施の複数の形態又は複数の実施例のうちの少なくとも１つの実施の形態又は複数の実施例を構成する技術的事項、特に、その実施の形態又は実施例に対応する図面に表現されている技術的事項に付せられている参照番号、参照記号等に一致している。このような参照番号、参照記号は、請求項記載の技術的事項と実施の形態又は実施例の技術的事項との対応・橋渡しを明確にしている。このような対応・橋渡しは、請求項記載の技術的事項が実施の形態又は実施例の技術的事項に限定されて解釈されることを意味しない。
【００１２】
本発明によるアクティブマトリックス型表示装置は、画素表示に使用される色データからなる入力表示データが順次に入力されるコントローラと、複数の奇数順位水平ドライバからなる第１水平ドライバ群と、複数の偶数順位水平ドライバからなる第２水平ドライバ群とからなる駆動回路と、表示パネルとを備える。前記コントローラは、基準クロックに同期して前記入力表示データをサンプリングしてメモリ部に出力するサンプリング部と、前記入力表示データを前記サンプリング部から受け取って一時的に記憶するメモリ部と、前記基準クロックを分周して、第１分周クロック信号と、前記第１分周クロック信号と１８０度の位相差が設定されている第２分周クロック信号とを生成するクロック生成部と、前記入力表示データの前記コントローラへの入力と並行して、前記第１分周クロック信号に同期して前記入力表示データの一部分を前記メモリ部から読み出して第１表示出力データとして出力し、前記第２分周クロック信号に同期して前記入力表示データの他の部分を前記メモリ部から読み出して第２表示出力データとして出力するデータ出力部とを含む。前記複数の奇数順位水平ドライバは、前記第１分周クロック信号に同期して前記第１表示出力データを受けて前記表示パネルの一部分を駆動し、前記複数の偶数順位水平ドライバは、前記第２分周クロック信号に同期して前記第２表示出力データを受けて前記表示パネルの他の部分を駆動する。前記入力表示データは、前記コントローラに順次に入力される第１乃至第４Ｎデータ（Ｎは自然数）を含む。前記複数の奇数順位水平ドライバは、第１水平ドライバを含み、前記複数の偶数順位水平ドライバは、第２水平ドライバを含む。前記データ出力部は、前記第１データ乃至第２Ｎデータの前記メモリ部への入力が完了した後、前記第（２Ｎ＋１）乃至第４Ｎデータが前記メモリ部に順次に入力されている間に、前記第１乃至前記第Ｎデータを前記第１分周クロック信号に同期して前記メモリ部から順次に読み出して前記第１表示出力データとして前記第１水平ドライバに出力し、且つ、前記第１乃至前記第Ｎデータの前記第１水平ドライバへの出力と並行して、前記第（Ｎ＋１）乃至第２Ｎデータを前記第２分周クロック信号に同期して前記メモリ部から順次に読み出して前記第２表示出力データとして前記第２水平ドライバに出力する。前記第１水平ドライバは、前記第１データ乃至第Ｎデータに応答して前記表示パネルを駆動し、前記第２水平ドライバは、前記第（Ｎ＋１）乃至第２Ｎデータに応答して前記表示パネルを駆動する。
【００１８】
【発明の実施の形態】
図１は、本発明によるアクティブマトリックス型表示装置の構成を示す。図に示されたアクティブマトリックス型表示装置１は、TFT型液晶表示装置を例に図示されている。アクティブマトリックス型表示装置１は、コントローラ２と、駆動回路３と、液晶パネル４を備える。コントローラ２は、サンプリング部２１と、メモリ部２２と、クロック（ＣＬＫ）生成部２３と、データ出力部２４を有する。駆動回路３は、１０個の水平（Ｈ）ドライバを備えている。図１には、そのうちの４つの水平ドライバ、即ち、第１〜４水平ドライバ 101 〜 104 が図示されている。第１〜４水平ドライバ101〜104は、２ポートドライバからなり、Ａポート及びＢポートを有する。Ａポートには、一群の入力表示データの内、奇数順位の入力表示データ（第１ポート入力データ）が入力される。Ｂポートには、一群の入力表示データ（表示データ）の内、偶数順位の入力表示データ（第２ポート入力データ）が入力される。
【００１９】
サンプリング部２１は、表示装置１の基準クロックＣＬＫに同期して、入力表示データＤＡＴＡ（第１及び第２ポート入力データＡ，Ｂ）をサンプリングするフリップフロップ回路からなる。メモリ部２２は、サンプリング部２１がサンプリングした入力表示データＤＡＴＡを一時記憶するデュアルポートＲＡＭからなる。クロック生成部２３は、基準クロックＣＬＫを１／２分周する分周回路からなる。クロック生成部２３は、位相が180度相違する第１分周クロックHCK-Aと第２分周クロックHCK-Bを生成する。データ出力部２４は、第１分周クロックHCK-A及び第２分周クロックHCK-Bに同期して、メモリ部２２の読み出しを実行するゲート回路からなる。データ出力部２４は、第１データ出力部から第１表示出力データHDATA-A（第１及び第２ポート出力データＡ１，Ｂ１）を出力し、第２データ出力部から第２表示出力データHDATA-B（第３及び第４ポート出力データＡ２，Ｂ２）を出力する。第１表示出力データHDATA-Aは、第１分周クロックHCK-Aに同期してメモリ部２２から読み出したデータ（第１及び第２ポート入力データＡ，Ｂ）からなる。第２表示出力データHDATA-Bは、第２分周クロックHCK-Bに同期してメモリ部２２から読み出したデータ（第１及び第２ポート入力データＡ，Ｂ）からなる。
【００２０】
サンプリング部２１は、メモリ部２２に第１及び第２ポート入力データＡ，Ｂ（DATA）を書き込む。メモリ部２２に書き込まれた第１及び第２ポート入力データＡ，Ｂに基づいて、第１及び第２ポート出力データＡ１，Ｂ１（HDAT-A）、又は第３及び第４ポート出力データＡ２，Ｂ２（HDAT-B）として読み出される。メモリ部２２からデータが読み出されると、メモリ部２２には空記憶領域が生じる。サンプリング部２１は、メモリ部２２の空記憶領域に、新たな第１ポート入力データＡ及び新たな第２ポート入力データＢを書き込む。以後、メモリ部２２に対する読み取り及び書き込みが、繰り返し実行される。
【００２１】
この実施例の場合、メモリ部２２の記憶容量は、表示パネルの１ライン分のデータを記憶する容量の、およそ１／５の値に設定される。
【００２２】
第１水平ドライバ群を形成する第１及び第３水平ドライバ101,103（奇数順位の水平ドライバ）には、第１分周クロックHCK-Aと、第１出力表示データHDATA-Aが供給される。第２水平ドライバ群を形成する第２及び第４水平ドライバ102,104（偶数順位の水平ドライバ）には、第２分周クロックHCK-Bと、第２出力表示データHDATA-Bが供給される。
【００２３】
液晶パネル４は、1280×1024画素の表示パネルである。赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のカラーフィルタに対応して、３ドット（Rドット、Gドット、Bドット）を１画素に換算すると、１ラインには、3840ドット（3840個の色データ）が配列される。一つの水平ドライバが384ドットを駆動する場合、１０個の水平ドライバが配列される。第１水平ドライバ101は、ライン上の、最初の384ドットの駆動を実行する。第２水平ドライバ102は、ライン上の、次の384ドットの駆動を実行する。第３水平ドライバ103は、ライン上の、次の384ドットの駆動を実行する。第４水平ドライバ104は、ライン上の、次の384ドットの駆動を実行する。以降、第１０水平ドライバ（図示されず）まで、駆動すべきドットの割当てが実行される。
【００２４】
図２を参照して、メモリ２２の書き込みタイミングを説明する。図２は、本発明に係るメモリ部の書き込みタイミングを示す。
【００２５】
サンプリング部２１は、基準クロックCLK（図２（ａ））の立下りタイミングに同期して、入力表示データＤＡＴＡ（図２（ｂ））をサンプリングし、メモリ部２２に転送する。
【００２６】
第１タイミングの入力表示データＤＡＴＡが、第１データＤ1〜第128データＤ128からなる場合、第１ポート入力データＡは、第１、３〜127データＤ１，Ｄ３，．．．Ｄ127からなる。第２ポート入力データＢは、第２、４〜128データＤ2，Ｄ4，．．．Ｄ128からなる。メモリ部２２には、第１〜128データＤ1〜Ｄ128が順次格納される。
【００２７】
第２タイミングの入力表示データＤＡＴＡが、第129データＤ129〜第256データＤ256からなる場合、第１ポート入力データＡは、第129、131〜255データＤ129，Ｄ131，．．．Ｄ255からなる。第２ポート入力データＢは、第130、132〜256データＤ130，Ｄ132，．．．Ｄ256からなる。メモリ部２２には、第１〜256データＤ1〜Ｄ256が順次格納される。
【００２８】
サンプリング部２１は、基準クロックCLKの立下りタイミングに同期して、データのサンプリングを継続する。サンプリング部２１は、第256データＤ256のサンプリングを実行後、第257データＤ257及びその後のデータをサンプリングし、メモリ部２２に転送する。
【００２９】
サンプリング部２１が第3840データＤ3840のサンプリングを実行すると、液晶パネル４の１ライン分の表示データが揃う。
【００３０】
第３タイミングにおいて、メモリ部２２が第257データＤ257を記憶するとき、データ出力部２４は、メモリ部２２から第１データＤ１を読み出す。メモリ部２２が第258データＤ258を記憶するとき、データ出力部２４は、メモリ部２２から第129データＤ129を読み出す。メモリ部２２が第259データＤ259を記憶するとき、データ出力部２４は、メモリ部２２から第２データＤ2を読み出す。メモリ部２２が第260データＤ260を記憶するとき、データ出力部２４は、メモリ部２２から第130データＤ130を読み出す。第３タイミング以降、メモリ部２２は、同様の書き込み及び読み出しを実行する。
【００３１】
図３を参照して、メモリ２２の読み出しタイミングを説明する。図３は、本発明によるメモリ部２２の読み出しタイミングを示す。
【００３２】
データ出力部２４は、第１分周クロックHCK-A（図３（ａ））の立ち上がりタイミングに同期して、メモリ部２２の読み取りを実行する。データ出力部２４は、第１表示出力データHDATA-A（図３（ｃ））を出力する。データ出力部２４は、第１表示出力データHDATA-Aとして、第１、３、５〜127データＤ1，Ｄ3，Ｄ5，．．．Ｄ127からなる第１ポート出力信号と、第２、４、６〜128データＤ２，Ｄ４，Ｄ５，．．．Ｄ128からなる第２ポート出力信号を出力する。
【００３３】
データ出力部２４は、第２分周クロックHCK-B（図３（ｂ））の立ち上がりタイミングに同期して、メモリ部２２の読み取りを実行する。データ出力部２４は、第２表示出力データHDATA-B（図３（ｄ））を出力する。データ出力部２４は、第２表示出力データHDATA-Bとして、第129、131、133〜255データＤ129，Ｄ131，Ｄ133，．．．Ｄ255からなる第１ポート出力信号と、第130、132、134〜256データＤ130，Ｄ132，Ｄ134，．．．Ｄ256からなる第２ポート出力信号を出力する。
【００３４】
データ出力部２４は、第１、３、５〜127データＤ１，Ｄ３，Ｄ５，．．．Ｄ127を、第１水平ドライバ101のＡポートに向けて出力する。第１水平ドライバ101は、第１分周クロックHCK-Aに同期して、第１、３、５〜127データＤ１，Ｄ３，Ｄ５，．．．Ｄ127を受け入れる。
【００３５】
データ出力部２４は、第２、４、６〜128データＤ２，Ｄ４，Ｄ６，．．．Ｄ128を、第１水平ドライバ101のＢポートに向けて出力する。第１水平ドライバ101は、第１分周クロックHCK-Aに同期して、第２、４、６〜128データＤ２，Ｄ４，Ｄ６，．．．Ｄ128を受け入れる。
【００３６】
データ出力部２４は、第129、131、133〜255データＤ129，Ｄ131，Ｄ133，．．．Ｄ255を、第２水平ドライバ102のＡポートに向けて出力する。第２水平ドライバ102は、第２分周クロックHCK-Bに同期して、第129、131、133〜255データＤ129，Ｄ131，Ｄ133，．．．Ｄ255を受け入れる。
【００３７】
データ出力部２４は、第130、132、134〜256データＤ130，Ｄ132，Ｄ134，．．．Ｄ256を、第２水平ドライバ102のＢポートに向けて出力する。第２水平ドライバ102は、第２分周クロックHCK-Bに同期して、第130、132、134〜256データＤ130，Ｄ132，Ｄ134，．．．Ｄ256を受け入れる。
【００３８】
データ出力部２４は、第256データＤ256の出力を完了すると、第257データＤ257及び後続のデータを、メモリ部22から読み出して第３及び４水平ドライバ103，104に向けて出力する。
【００３９】
以上のタイミングで動作するアクティブマトリックス型表示装置１は、２つの水平ドライバの駆動を１単位として、同様の処理を繰り返し実行する。コントローラ２は、２つの水平ドライバの駆動に必要な容量を持つメモリ２２が用意されれば、新たなデータの格納に支障を来すことなく処理を実行することができる。
【００４０】
第１分周クロックHCK-Aと第２分周クロックHCK-Bの間に180度の位相差が設定されているため、第１表示出力データHDAT-Aと第２表示出力データHDAT-Bの出力タイミングが相違する。この相違は、同時に変化する信号の数を減少させることができる。同時に変化する信号の数が減少すると、EMI障害の発生を減少させることができる。
【００４１】
本発明は以上の実施例に限定されない。メモリ部２２の書き込み及び読み出しタイミングをより細かく制御すれば、その容量を、水平ドライバ１つ分迄削減することができる。また、水平ドライバの数は、クロック生成部２３における分周比率及び液晶パネルの画素数に応じて適宜選択することができる。
【００４２】
【発明の効果】
本発明によるアクティブマトリックス型表示装置は、メモリの記憶領域を有効利用できるため、１ライン分の表示データの記憶に必要な容量に比べて、大幅に容量を削減することができる。
【００４３】
本発明によるアクティブマトリックス型表示装置は、１対の水平ドライバにデータを転送するタイミングが相違するため、１度に変化する信号の数を削減することができる。このため、EMI障害の発生を減少させることができる。
【図面の簡単な説明】
【図１】図は、本発明によるアクティブマトリックス型表示装置の構成図である。
【図２】図は、本発明に係るメモリ部の書き込みタイミングを示すタイミングチャートである。
【図３】図は、本発明に係るメモリ部の読み出しタイミングを示すタイミングチャートである。
【符号の説明】
１：アクティブマトリックス型表示装置
２：コントローラ
３：駆動回路
４：液晶パネル
２１：サンプリング部
２２：メモリ部
２３：クロック生成部
２４：データ出力部
Claims (1)
- 画素表示に使用される色データからなる入力表示データが順次に入力されるコントローラと、
複数の奇数順位水平ドライバからなる第１水平ドライバ群と、複数の偶数順位水平ドライバからなる第２水平ドライバ群とからなる駆動回路と、
表示パネル
とを備え、
前記コントローラは、
基準クロックに同期して前記入力表示データをサンプリングしてメモリ部に出力するサンプリング部と、
前記入力表示データを前記サンプリング部から受け取って一時的に記憶するメモリ部と、
前記基準クロックを分周して、第１分周クロック信号と、前記第１分周クロック信号と１８０度の位相差が設定されている第２分周クロック信号とを生成するクロック生成部と、
前記入力表示データの前記コントローラへの入力と並行して、前記第１分周クロック信号に同期して前記入力表示データの一部分を前記メモリ部から読み出して第１表示出力データとして出力し、前記第２分周クロック信号に同期して前記入力表示データの他の部分を前記メモリ部から読み出して第２表示出力データとして出力するデータ出力部
とを含み、
前記複数の奇数順位水平ドライバは、前記第１分周クロック信号に同期して前記第１表示出力データを受けて前記表示パネルの一部分を駆動し、
前記複数の偶数順位水平ドライバは、前記第２分周クロック信号に同期して前記第２表示出力データを受けて前記表示パネルの他の部分を駆動し、
前記入力表示データは、前記コントローラに順次に入力される第１乃至第４Ｎデータ（Ｎは自然数）を含み、
前記複数の奇数順位水平ドライバは、第１水平ドライバを含み、
前記複数の偶数順位水平ドライバは、第２水平ドライバを含み、
前記データ出力部は、前記第１データ乃至第２Ｎデータの前記メモリ部への入力が完了した後、前記第（２Ｎ＋１）乃至第４Ｎデータが前記メモリ部に順次に入力されている間に、前記第１乃至前記第Ｎデータを前記第１分周クロック信号に同期して前記メモリ部から順次に読み出して前記第１表示出力データとして前記第１水平ドライバに出力し、且つ、前記第１乃至前記第Ｎデータの前記第１水平ドライバへの出力と並行して、前記第（Ｎ＋１）乃至第２Ｎデータを前記第２分周クロック信号に同期して前記メモリ部から順次に読み出して前記第２表示出力データとして前記第２水平ドライバに出力し、
前記第１水平ドライバは、前記第１データ乃至第Ｎデータに応答して前記表示パネルを駆動し、
前記第２水平ドライバは、前記第（Ｎ＋１）乃至第２Ｎデータに応答して前記表示パネルを駆動する
アクティブマトリックス型表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36389299A JP3895897B2 (ja) | 1999-12-22 | 1999-12-22 | アクティブマトリックス型表示装置 |
| US09/730,402 US6628262B2 (en) | 1999-12-22 | 2000-12-06 | Active matrix display apparatus capable of displaying data efficiently |
| KR10-2000-0077652A KR100386732B1 (ko) | 1999-12-22 | 2000-12-18 | 효율적으로 데이타를 표시할 수 있는 액티브 매트릭스 디스플레이 장치 |
| TW089127617A TW494377B (en) | 1999-12-22 | 2000-12-21 | Active matrix display apparatus capable of displaying data efficiently |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36389299A JP3895897B2 (ja) | 1999-12-22 | 1999-12-22 | アクティブマトリックス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001184028A JP2001184028A (ja) | 2001-07-06 |
| JP3895897B2 true JP3895897B2 (ja) | 2007-03-22 |
Family
ID=18480452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36389299A Expired - Lifetime JP3895897B2 (ja) | 1999-12-22 | 1999-12-22 | アクティブマトリックス型表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6628262B2 (ja) |
| JP (1) | JP3895897B2 (ja) |
| KR (1) | KR100386732B1 (ja) |
| TW (1) | TW494377B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3799307B2 (ja) * | 2002-07-25 | 2006-07-19 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置及びその駆動方法 |
| JP2005017988A (ja) * | 2003-06-30 | 2005-01-20 | Sony Corp | フラットディスプレイ装置 |
| KR101001999B1 (ko) | 2003-12-22 | 2010-12-16 | 엘지디스플레이 주식회사 | 액정표시장치의 구동장치 및 방법 |
| US7639244B2 (en) * | 2005-06-15 | 2009-12-29 | Chi Mei Optoelectronics Corporation | Flat panel display using data drivers with low electromagnetic interference |
| KR20090049349A (ko) * | 2007-11-13 | 2009-05-18 | 삼성전자주식회사 | 데이터 처리장치 및 그 제어방법 |
| KR100910999B1 (ko) * | 2008-12-18 | 2009-08-05 | 주식회사 아나패스 | 데이터 구동 회로 및 디스플레이 장치 |
| KR20110037339A (ko) * | 2009-10-06 | 2011-04-13 | 삼성전자주식회사 | 전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법 |
| JP2012083638A (ja) * | 2010-10-14 | 2012-04-26 | Panasonic Corp | 携帯端末装置 |
| KR101341028B1 (ko) * | 2010-12-28 | 2013-12-13 | 엘지디스플레이 주식회사 | 표시 장치 |
| JP6406920B2 (ja) * | 2014-08-21 | 2018-10-17 | 三菱電機株式会社 | 表示装置およびその駆動方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413193A (en) | 1987-07-06 | 1989-01-18 | Sharp Kk | Drive circuit of el display device |
| JP2894039B2 (ja) * | 1991-10-08 | 1999-05-24 | 日本電気株式会社 | 表示装置 |
| JPH0618844A (ja) | 1992-07-02 | 1994-01-28 | Seiko Instr Inc | 液晶表示装置 |
| US6014126A (en) * | 1994-09-19 | 2000-01-11 | Sharp Kabushiki Kaisha | Electronic equipment and liquid crystal display |
| JP2996899B2 (ja) * | 1995-07-20 | 2000-01-11 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ供給装置、液晶表示装置及びコンピュータ |
| JPH09197377A (ja) * | 1996-01-11 | 1997-07-31 | Casio Comput Co Ltd | 液晶駆動方法および液晶駆動装置 |
| KR100223598B1 (ko) * | 1996-12-31 | 1999-10-15 | 윤종용 | 액정 표시 장치의 듀얼 스캔 구동 회로 |
| JPH10207434A (ja) | 1997-01-28 | 1998-08-07 | Advanced Display:Kk | 液晶表示装置 |
| JPH10340070A (ja) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | 液晶表示装置 |
| JP3516840B2 (ja) * | 1997-07-24 | 2004-04-05 | アルプス電気株式会社 | 表示装置およびその駆動方法 |
| JP3335560B2 (ja) * | 1997-08-01 | 2002-10-21 | シャープ株式会社 | 液晶表示装置および液晶表示装置の駆動方法 |
| JPH11175037A (ja) * | 1997-12-15 | 1999-07-02 | Sony Corp | 液晶表示装置 |
| JPH11338424A (ja) * | 1998-05-21 | 1999-12-10 | Hitachi Ltd | 液晶コントローラおよびそれを用いた液晶表示装置 |
-
1999
- 1999-12-22 JP JP36389299A patent/JP3895897B2/ja not_active Expired - Lifetime
-
2000
- 2000-12-06 US US09/730,402 patent/US6628262B2/en not_active Expired - Lifetime
- 2000-12-18 KR KR10-2000-0077652A patent/KR100386732B1/ko active IP Right Grant
- 2000-12-21 TW TW089127617A patent/TW494377B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010070307A (ko) | 2001-07-25 |
| KR100386732B1 (ko) | 2003-06-09 |
| JP2001184028A (ja) | 2001-07-06 |
| TW494377B (en) | 2002-07-11 |
| US20010005195A1 (en) | 2001-06-28 |
| US6628262B2 (en) | 2003-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6806854B2 (en) | Display | |
| JP2894039B2 (ja) | 表示装置 | |
| US6646629B2 (en) | Liquid crystal display control device, liquid crystal display device using the same, and information processor | |
| JP2003022057A (ja) | 画像信号駆動回路および画像信号駆動回路を備えた表示装置 | |
| JPH09307839A (ja) | 表示装置および該表示装置の駆動方法並びに駆動回路 | |
| JP3487408B2 (ja) | アクティブマトリクス駆動回路 | |
| JPH0950265A (ja) | カラー表示装置の駆動回路 | |
| JP3895897B2 (ja) | アクティブマトリックス型表示装置 | |
| JP2003015611A (ja) | 液晶駆動装置 | |
| JP2000181414A (ja) | 表示駆動装置 | |
| JP3044627B2 (ja) | 液晶パネルの駆動回路 | |
| JPH07121143A (ja) | 液晶表示装置及び液晶駆動方法 | |
| US6822647B1 (en) | Displays having processors for image data | |
| JP2000250495A (ja) | 液晶表示パネルのデータ線駆動装置 | |
| JPH05181431A (ja) | 液晶表示データ制御装置 | |
| US7466299B2 (en) | Display device | |
| JP2003255904A (ja) | 表示装置及び表示用駆動回路 | |
| KR19980071743A (ko) | 액정 표시 장치 | |
| JPH01142796A (ja) | 画像表示装置 | |
| WO2005059886A1 (ja) | ホールド型表示装置並びにその部品 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH02170784A (ja) | 液晶パネルを駆動するためのラインメモリ回路 | |
| JP2827990B2 (ja) | 液晶表示装置 | |
| JPH06266314A (ja) | 表示装置の駆動回路 | |
| JPH10222133A (ja) | 液晶表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040310 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040317 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3895897 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |