[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6508372B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6508372B2
JP6508372B2 JP2018026650A JP2018026650A JP6508372B2 JP 6508372 B2 JP6508372 B2 JP 6508372B2 JP 2018026650 A JP2018026650 A JP 2018026650A JP 2018026650 A JP2018026650 A JP 2018026650A JP 6508372 B2 JP6508372 B2 JP 6508372B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
peak
carrier lifetime
lifetime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018026650A
Other languages
English (en)
Other versions
JP2018125537A (ja
Inventor
博樹 脇本
博樹 脇本
博 瀧下
博 瀧下
吉村　尚
尚 吉村
田村　隆博
隆博 田村
勇一 小野澤
勇一 小野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2018125537A publication Critical patent/JP2018125537A/ja
Application granted granted Critical
Publication of JP6508372B2 publication Critical patent/JP6508372B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、半導体基板の表面および裏面にアノードおよびカソードを設けた縦型の半導体装置が知られている。当該半導体装置は、例えばＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）として用いられる（例えば、特許文献１参照）。関連する先行技術文献として下記の文献がある。
特許文献１ 特開２０１２−１９９５７７号公報
特許文献２ 国際公開第２０１３／１００１５５号パンフレット
特許文献３ 米国特許第６４８２６８１号明細書
特許文献４ 米国特許第６７０７１１１号明細書
特許文献５ 特開２００１−１６０５５９号公報
特許文献６ 特開２００１−１５６２９９号公報
特許文献７ 特開平７−１９３２１８号公報
特許文献８ 米国特許出願公開第２００８−１２５７号明細書
特許文献９ 米国特許出願公開第２００８−５４３６９号明細書
上述した半導体装置の特性として、低い逆回復損失（すなわち、小さい逆回復電流のピーク電流Ｉｒｐおよび小さい逆回復電流のテール電流）および緩やかな逆回復（すなわち、緩やかな逆回復電圧の時間変化率ｄＶ／ｄｔ）が好ましい。これらの特性は、半導体基板の表面に垂直な方向のキャリアライフタイム分布に影響される。キャリアライフタイムを制御する方法として、電子線を半導体基板内に照射する技術がある。しかし、電子線照射でキャリアライフタイムを制御すると、半導体基板内部のキャリアライフタイムは一律に短くなる。この場合、テール電流は小さくできる。しかし、ｄＶ／ｄｔおよびＩｒｐは大きいという傾向がある。
［発明の一般的開示］
半導体装置は、ｎ型の半導体基板を備えてよい。半導体装置は、ｐ型のアノード領域を備えてよい。アノード領域は、半導体基板の表面側に形成されてよい。半導体装置は、ｎ型のフィールドストップ領域を備えてよい。フィールドストップ領域は、半導体基板の裏面側においてプロトンをドナーとして形成されてよい。半導体装置は、ｎ型のカソード領域を備えてよい。カソード領域は、フィールドストップ領域よりも半導体基板の裏面側に形成されてよい。フィールドストップ領域における深さ方向のドナーの濃度分布は、第１のピークと、第１のピークよりも半導体基板の裏面側において第１のピークよりも濃度の低い第２のピークとを有してよい。アノード領域およびカソード領域の間における少なくとも一部の領域におけるキャリアライフタイムが、アノード領域およびカソード領域におけるキャリアライフタイムのいずれよりも長くてよい。
ドナーの濃度分布が第１のピークを示す深さ位置におけるキャリアライフタイムが、アノード領域およびカソード領域におけるキャリアライフタイムのいずれよりも長くてよい。フィールドストップ領域における深さ方向のドナーの濃度分布は複数のピークを有し、第１のピークは、複数のピークのうち最も半導体基板の表面側のピークであってよい。アノード領域よりもキャリアライフタイムが長い領域が、ドナーの濃度分布が第１のピークを示す位置よりも半導体基板の表面側に延伸していてよい。
半導体装置の逆回復時のダイオードの電極間電圧が、印加電圧の半分の値になった場合に、アノード領域と半導体基板のｎ型領域との境界から広がる空乏層の半導体基板の裏面側の端部に応じた位置に、第１のピークを有してよい。半導体基板の裏面側に、キャリアライフタイムを短くする局所ライフタイムキラーを有してよい。
局所ライフタイムキラーが存在する領域は、半導体装置の定格逆電圧が印加された場合に、アノード領域と半導体基板のｎ型領域との境界から広がる空乏層と接しない位置に形成されてよい。局所ライフタイムキラーの注入量が、ドナーの濃度分布において最も半導体基板の裏面側におけるピークのプロトンの注入量の１／３００以上であってよい。局所ライフタイムキラーの注入量は、当該プロトンの注入量の１／１５０以上であってよく、１／１００以上であってもよい。
半導体基板全体のキャリアライフタイムを短くするライフタイムキラーが照射されてよい。当該ライフタイムキラーは、当該ライフタイムキラーにより形成された結晶欠陥が、プロトンにより終端可能であるものを用いてよい。カソード領域のキャリアライフタイムは、アノード領域のキャリアライフタイムよりも長くてよい。
ｎ型の半導体基板と、半導体基板の表面側に形成されたｐ型のアノード領域と、半導体基板の裏面側においてプロトンをドナーとして形成されたｎ型のフィールドストップ領域と、フィールドストップ領域よりも半導体基板の裏面側に形成されたｎ型のカソード領域とを備える半導体装置を製造する製造方法は、フィールドストップ領域における深さ方向のドナーの濃度分布が、第１のピークと、第１のピークよりも半導体基板の裏面側において第１のピークよりも濃度の低い第２のピークとを有するように、半導体基板の裏面側からプロトンを注入するプロトン注入段階を備えてよい。製造方法は、半導体基板をアニールしてプロトンを拡散させることで、アノード領域およびカソード領域の間における少なくとも一部の領域におけるキャリアライフタイムを、アノード領域およびカソード領域におけるキャリアライフタイムのいずれよりも長くするライフタイムアニール段階を備えてよい。
製造方法は、半導体基板全体のキャリアライフタイムを短くするライフタイムキラーを半導体基板に照射するライフタイムキラー照射段階を更に備えてよい。ライフタイムアニール段階でプロトンを拡散させることで、プロトンが拡散した領域のキャリアライフタイムを回復させてよい。製造方法は、プロトン注入段階とライフタイムキラー照射段階との間に、半導体基板をアニールするプロトンアニール段階を更に備えてよい。半導体装置の耐圧クラスに応じて、第１のピークの位置を調整してよい。ライフタイムキラー照射段階において、半導体基板に電子線を照射してよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の実施形態に係る半導体装置１００の概要を示す図である。 半導体装置１００の断面模式図と、ＦＳ領域４０におけるキャリア濃度分布を示す図である。 半導体基板１０の深さ方向におけるキャリアライフタイムの分布例を示す模式図である。 半導体装置１００のリーク電流波形の一例を示す図である。 半導体装置１００の製造方向の一例を示す図である。 ＦＳ領域形成段階Ｓ３４０およびライフタイム制御段階Ｓ３５０の一例を示す図である。 ＦＳ領域形成段階Ｓ３４０およびライフタイム制御段階Ｓ３５０の他の例を示す図である。 プロトンアニールを実施して製造した半導体装置１００と、プロトンアニールを実施せずに製造した半導体装置１００のリーク電流波形を比較する図である。 キャリアライフタイム分布の他の例を示す図である。 半導体装置１００に逆電圧を印加したときにおける、空乏層の端部位置の一例を示す図である。 局所ライフタイムキラーとしてのヘリウムの照射量と、半導体装置１００の順方向電圧との関係の一例を示す図である。 逆回復時におけるアノードカソード間電圧およびアノード電流の時間波形の一例を示す図である。 半導体基板１０を深さ方向に７分割して、それぞれの領域のキャリアライフタイムを変更したときの、順方向電圧とｄＶ／ｄｔとの関係を示す図である。 半導体基板１０の表面から、１／７までの深さまでの領域のキャリアライフタイム（順方向電圧）と、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。 半導体基板１０の表面から、１／７までの深さまでの領域のキャリアライフタイム（順方向電圧）と、アノード電流ＩＡの時間波形との関係を示している。 １／７から２／７までの深さ領域のキャリアライフタイム（順方向電圧）と、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。 半導体基板１０の表面から、１／７から２／７までの深さ領域のキャリアライフタイム（順方向電圧）と、アノード電流ＩＡの時間波形との関係を示している。 ２／７から３／７までの深さ領域のキャリアライフタイム（順方向電圧）と、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。 半導体基板１０の表面から、２／７から３／７までの深さ領域のキャリアライフタイム（順方向電圧）と、アノード電流ＩＡの時間波形との関係を示している。 ３／７から４／７までの深さ領域のキャリアライフタイム（順方向電圧）と、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。 半導体基板１０の表面から、３／７から４／７までの深さ領域のキャリアライフタイム（順方向電圧）と、アノード電流ＩＡの時間波形との関係を示している。 ４／７から５／７までの深さ領域のキャリアライフタイム（順方向電圧）と、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。 半導体基板１０の表面から、４／７から５／７までの深さ領域のキャリアライフタイム（順方向電圧）と、アノード電流ＩＡの時間波形との関係を示している。 ５／７から６／７までの深さ領域のキャリアライフタイム（順方向電圧）と、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。 半導体基板１０の表面から、５／７から６／７までの深さ領域のキャリアライフタイム（順方向電圧）と、アノード電流ＩＡの時間波形との関係を示している。 ６／７から半導体基板１０の裏面までの深さ領域のキャリアライフタイム（順方向電圧）と、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。 ６／７から半導体基板１０の裏面までの深さ領域のキャリアライフタイム（順方向電圧）と、アノード電流ＩＡの時間波形との関係を示している。 他の実施形態に係る半導体装置２００の構成例を示す図である。 半導体装置２００の製造方法の一例を示す図である。 ＦＳ領域４０におけるキャリア濃度分布の他の例を示す図である。 半導体基板１０の深さ方向における不純物濃度分布の一例を、ヘリウム分布および水素分布とともに示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の実施形態に係る半導体装置１００の概要を示す図である。図１は、半導体装置１００の断面の模式図を示している。本例における半導体装置１００は、例えばＩＧＢＴ等の高耐圧スイッチと並列に設けられる還流ダイオード（ＦＷＤ）として用いられる。本例の半導体装置１００は、ｎ−型の半導体基板１０、絶縁膜２２、アノード電極２４およびカソード電極３２を備える。また、半導体基板１０の表面側にはｐ＋型のアノード領域が形成され、裏面側にはフィールドストップ領域（ＦＳ領域４０）と、ｎ＋型のカソード領域３０とが形成される。
半導体基板１０は、例えばシリコン基板である。絶縁膜２２は、半導体基板１０の表面を覆うように形成される。ただし、絶縁膜２２は、アノード領域２０を露出させる開口を有する。絶縁膜２２は、例えば酸化シリコンまたは窒化シリコン等の絶縁物で形成される。アノード電極２４は、絶縁膜２２の開口に露出したアノード領域２０上に形成される。アノード電極２４は、例えばアルミニウム等の金属で形成される。
ＦＳ領域４０は、プロトン（水素イオン）をドナーとして形成されたｎ型領域である。ＦＳ領域の不純物濃度（本例ではドナー濃度）は、半導体基板１０の不純物濃度よりも高い。カソード領域３０は、ＦＳ領域４０よりも半導体基板１０の裏面側に形成される。カソード領域３０は、例えばリン等をドナーとして形成されたｎ＋型領域である。カソード領域３０の不純物濃度は、半導体基板１０の不純物濃度およびＦＳ領域４０の不純物濃度のいずれよりも高い。カソード電極３２は、半導体基板１０の裏面に形成されて、カソード領域３０と接続される。このような構成により、半導体装置１００はダイオードとして機能する。
図２は、半導体装置１００の断面模式図と、ＦＳ領域４０におけるキャリア濃度分布を示す図である。図２における半導体装置１００の断面模式図では、絶縁膜２２、アノード電極２４およびカソード電極３２を省略している。また、図２に示す濃度分布において横軸は、ＦＳ領域４０の裏面側端部からの深さ位置を示し、縦軸はキャリア濃度を示す。当該キャリア濃度は、ＦＳ領域４０に注入されたプロトンによるドナー濃度に対応する。
図２に示すように、ＦＳ領域４０における深さ方向のドナー濃度分布は、複数のピークを有する。ピークとは、例えば極大値を指す。本例のＦＳ領域４０のドナー濃度分布には、第１のピーク、第２のピーク、第３のピーク、第４のピークが存在する。第１のピークは、ＦＳ領域４０において、半導体基板１０の裏面側（カソード側）から見て最も深い位置に存在する。本明細書においては、半導体基板１０の裏面側（カソード側）からの距離がより大きい場所をより「深い位置」と称し、距離がより小さい場所をより「浅い位置」と称する。
第２のピークは、第１のピークよりも浅い位置に存在する。また、第２のピークにおけるドナー濃度は、第１のピークにおけるドナー濃度よりも低い。第３のピークは、第２のピークよりも浅い位置に存在する。本例では、第３のピークにおけるドナー濃度は、第２のピークにおけるドナー濃度および第１のピークにおえるドナー濃度のいずれよりも高い。第３のピークにおけるドナー濃度は、第２のピークにおけるドナー濃度および第１のピークにおけるドナー濃度の少なくとも一方よりも低くてもよい。
第４のピークは、第３のピークよりも浅い位置に存在する。本例では、第４のピークは、ＦＳ領域４０において最も浅い位置に存在する。第４のピークは、カソード領域３０と隣接する位置に設けられてよく、離れた位置に設けられてもよい。複数のピークは、ＦＳ領域４０の深さ方向において等間隔に設けられてよく、不等間隔に設けられてもよい。本例では、第４のピークにおけるドナー濃度は、他のピークのいずれのドナー濃度よりも高い。
つまり本例では、ＦＳ領域４０において、半導体基板１０の裏面側から離れるほどピークの濃度が低くなるが、最も深い位置における第１のピークの濃度が、直前の第２のピークの濃度よりも高くなる。このように、第１のピークの濃度を、第２のピークの濃度よりも高くすることで、半導体基板１０の深さ方向におけるキャリアライフタイムの分布を適切に制御することができる。
例えば、半導体基板１０においては、電子線等を照射することでキャリアライフタイムを制御する。電子線等の照射により、半導体基板１０を形成するシリコン結晶等の原子間の結合が切れて結晶欠陥が発生する。これにより、キャリアライフタイムが短くなる。なお電子線等を照射すると、半導体基板１０の全体においてほぼ均等にキャリアライフタイムが短くなってしまう。
一方、プロトンは、結合が切れた原子を終端して上述した結晶欠陥を修復する。つまりプロトンは、キャリアライフタイムを回復させる機能を有する。このため、半導体基板１０に注入するプロトンの濃度分布を制御することで、キャリアライフタイムの分布を制御することができる。
図３は、半導体基板１０の深さ方向におけるキャリアライフタイムの分布例を示す模式図である。図３において横軸は半導体基板１０の深さ方向における位置を示し、縦軸はキャリアライフタイムを示す。ただし図３に示す分布例は模式的なものであり、半導体基板１０の厚みおよびＦＳ領域４０の厚みは、図２の例と一致していない。例えば、図３においては、ＦＳ領域の第１のピークは、アノード領域２０およびカソード領域３０の中央近傍に位置している。
図２に示したような濃度分布となるようにプロトンを注入した後にアニール等でプロトンを拡散させると、拡散したプロトンにより結晶欠陥が水素終端されてキャリアライフタイムが回復する。本例では、ＦＳ領域４０の最も深い位置に注入されるプロトンの濃度が高いので、図３に示すように、半導体基板１０の表面および裏面よりも、半導体基板１０の中間部分のキャリアライフタイムが長くなる。
つまり、アノード領域２０およびカソード領域３０の間における少なくとも一部の領域におけるキャリアライフタイムが、アノード領域２０およびカソード領域３０におけるキャリアライフタイムのいずれよりも長くなる。なお、このようなキャリアライフタイムの分布となるように、注入するプロトンの濃度分布を制御する。本例では、図２に示した第１のピークを示す深さ位置におけるキャリアライフタイムが、アノード領域２０およびカソード領域３０におけるキャリアライフタイムのいずれよりも長くなる。
このようなキャリアライフタイムの分布を有することで、後述するように、逆回復電流のピーク電流Ｉｒｐおよびテール電流を小さくして逆回復損失を低減することができ、且つ、逆回復電圧の時間変化率ｄＶ／ｄｔを小さくして緩やかな逆回復を実現することができる。
なお、プロトンが半導体基板１０の表面側に拡散するため、図３に示すように、アノード領域２０よりもキャリアライフタイムが長い領域が、ＦＳ領域４０の最深部における第１のピークを示す位置よりも半導体基板１０の表面側に延伸する。当該領域の延伸量は、図４において後述するように、第１のピーク位置から３０〜４０μｍ程度と見積もられる。当該延伸量を考慮して、第１のピークの深さ位置を決定することが好ましい。
図４は、半導体装置１００のリーク電流波形の一例を示す図である。図４において横軸はアノードカソード間の逆電圧を示し、縦軸はリーク電流を示す。また、比較例として、ＦＳ領域４０を形成していない半導体装置のリーク電流波形を破線で示す。ＦＳ領域４０を形成した本例の半導体装置１００は、ＦＳ領域４０を形成していない半導体装置に比べて、概ねリーク電流が低減している。
本例の半導体装置１００は、逆電圧が２００〜３００Ｖ程度までは、逆電圧に対する漏れ電流増加の傾きが大きい。逆電圧を更に大きくすると、電流の傾きは小さくなる。電流の傾きの減少は、電圧の増加によって広がった空乏層が、プロトンによりキャリアライフタイムが回復した領域に入ったためと考えられる。
逆電圧Ｖと空乏層幅Ｗの関係は、以下の式で与えられる。
ただし、Ｖｂｉはビルトイン電圧、ＮＡはアクセプタ濃度、ＮＤはドナー濃度、εは半導体基板１０の誘電率、ｑは電荷を示す。上式より、電流の傾きが変化する変化点の電圧に対応する空乏層幅Ｗを算出すると、５０〜６０μｍ程度となる。第１のピークは、半導体基板１０の裏面から３０μｍ程度の位置にある。また、半導体基板１０の厚みは１１０μｍ程度である。従って、図３において説明したように、プロトンは第１のピークの位置から半導体基板１０の表面側に３０μｍ程度拡散していると見積もられる。
図５は、半導体装置１００の製造方向の一例を示す図である。まず、基板準備段階Ｓ３００において、半導体基板１２を準備する。半導体基板１２は、後述する研削段階Ｓ３２０において裏面を研削することで半導体基板１０として機能する。つまり、半導体基板１２は、半導体基板１０と同一の材料で形成され、且つ、半導体基板１０よりも厚い。半導体基板１２および半導体基板１０の基板比抵抗は、７０〜９０Ωｃｍ程度であってよい。
次に表面側形成段階Ｓ３１０において、半導体基板１２の表面側の素子構造を形成する。本例では、半導体基板１２の表面にアノード領域２０、絶縁膜２２およびアノード電極２４を形成する。また、素子構造を形成した後に、素子構造を保護する保護膜を形成してもよい。当該保護膜は、半導体装置１００を製造した後に除去してよい。厚い半導体基板１２を用いて表面側の構造を形成するので、表面側形成段階Ｓ３１０において半導体基板１２の割れ等が発生する可能性を低減できる。
次に研削段階Ｓ３２０において、半導体基板１２の裏面側を研削して、半導体基板１０を形成する。研削後の半導体基板１０の厚みは、半導体装置１００の定格電圧等によって定める。本例において半導体基板１０の厚みは、１００〜１３０μｍ程度である。
次にカソード領域形成段階Ｓ３３０において、半導体基板１０の裏面にカソード領域３０を形成する。Ｓ３３０においては、リン等のｎ型不純物を半導体基板１０の裏面側からイオン注入する。不純物をイオン注入した後、カソード領域３０を形成すべき領域を例えばレーザアニールして、不純物イオンを活性化させてドナー化する。これにより、カソード領域３０を形成する。
次にＦＳ領域形成段階Ｓ３４０において、ＦＳ領域４０を形成すべき領域にプロトンを注入する。Ｓ３４０においては、図２に示したように、ＦＳ領域４０における深さ方向におけるプロトンの濃度分布が複数のピークを有するように、ＦＳ領域４０にプロトンを注入する。なお、当該複数のピークのうち、最も半導体基板１０の表面側の第１のピークは、第１のピークよりも半導体基板１０の裏面側にある第２のピークよりも大きい。これにより、ＦＳ領域４０を形成する。なお、本例におけるプロトンの加速電圧および注入量の条件範囲は以下である。括弧内は１つの実施例となる値である。これにより、図２の例と同様の濃度分布を形成する。
第１のピーク：１〜４ＭｅＶ（１．５ＭｅＶ）、３Ｅ１２〜３Ｅ１３ｃｍ−２（１Ｅ１３ｃｍ−２）
第２のピーク：０．８〜３ＭｅＶ（１Ｍｅｖ）、１Ｅ１２〜１Ｅ１３ｃｍ−２（７Ｅ１２ｃｍ−２）
第３のピーク：０．６〜２ＭｅＶ（０．８ＭｅＶ）、３Ｅ１２〜３Ｅ１３ｃｍ−２（１Ｅ１３ｃｍ−２）
第４のピーク：０．２〜１ＭｅＶ（０．４ＭｅＶ）、３Ｅ１３〜１Ｅ１５ｃｍ−２（３Ｅ１４ｃｍ−２）
また、本例におけるＦＳ領域４０の各ピーク濃度および裏面からの深さの好ましい範囲は以下である。括弧内は１つの実施例となる値である。また、第２のピーク、第３のピーク、第４のピークは、それより奥のピークにおけるプロトンの通過領域に形成されるので、通過領域のドナー化の影響を受けて、ドナー濃度がかさ上げされる。そのため、例えば第１のピークのプロトンの注入量と、第３のピークのプロトンの注入量を同じとしても、第３のピークは、第１のピークよりもドナー濃度が増加する。第１および第２のピークのプロトンの通過領域のドナー濃度が追加されるからである。
第１のピーク：２Ｅ１４〜２Ｅ１５ｃｍ−３（９Ｅ１４ｃｍ−３）、１５〜１５０μｍ（３０μｍ）
第２のピーク：１Ｅ１４〜１Ｅ１５ｃｍ−３（５Ｅ１４ｃｍ−３）、１０〜１００μｍ（１５μｍ）
第３のピーク：３Ｅ１４〜３Ｅ１５ｃｍ−３（２Ｅ１５ｃｍ−３）、５〜５０μｍ（１０μｍ）
第４のピーク：３Ｅ１４〜３Ｅ１６ｃｍ−３（５Ｅ１５ｃｍ−３）、１．５〜１５μｍ（３μｍ）
なお、第１のピークの位置は、半導体装置１００の耐圧クラスに応じて定めてよい。上述したように、プロトンは半導体基板１０の表面側に向かって一定の距離だけ拡散する。半導体基板１０の表面側においてプロトンが拡散しない領域をどれだけ残したいかは、半導体装置１００の耐圧クラスに応じて定まるので、プロトンの拡散距離を考慮して第１のピークの位置を定めてよい。例えば１７００Ｖ耐圧の半導体装置１００における第１のピークの位置は、１２００Ｖ耐圧の半導体装置１００における第１のピークの位置よりも深い。また、６００Ｖ耐圧の半導体装置１００においては、１２００Ｖ耐圧の半導体装置１００よりも浅い位置に第１のピークを設ける。
次にライフタイム制御段階Ｓ３５０において、半導体基板１０の裏面側からライフタイムキラーを照射する。Ｓ３５０においては、例えば電子線を半導体基板１０の裏面側から照射する。ライフタイムキラーは電子線に限定されないが、当該ライフタイムキラーによって低下させたキャリアライフタイムを、プロトンにより回復できるものを用いる。Ｓ３５０においては、ライフタイムキラーを照射した後に、半導体基板１０をアニールする。これによりプロトンが半導体基板１０内を拡散して、一部の領域のキャリアライフタイムが回復し、図３に示したようなキャリアライフタイム分布となる。
次にカソード電極形成段階Ｓ３６０において、半導体基板１０の裏面側にカソード電極３２を形成する。カソード電極３２の形成後に、カソード電極３２の熱処理を行ってもよい。これにより、半導体装置１００を製造できる。
図６は、ＦＳ領域形成段階Ｓ３４０およびライフタイム制御段階Ｓ３５０の一例を示す図である。本例のＦＳ領域形成段階Ｓ３４０は、プロトン注入段階Ｓ３４２およびプロトンアニール段階Ｓ３４４を有する。また、ライフタイム制御段階Ｓ３５０は、ライフタイムキラー照射段階Ｓ３５２およびライフタイムアニール段階Ｓ３５４を有する。
プロトン注入段階Ｓ３４２においては、上述したようにＦＳ領域４０を形成すべき領域にプロトンを注入する。そして、プロトンアニール段階Ｓ３４４において、半導体基板１０をアニールする。半導体基板１０をアニールすることで、半導体基板１０内に過剰に存在するプロトンを放出させることができる。プロトンアニール段階Ｓ３４４におけるアニール温度は例えば３００〜５００℃程度、アニール時間は例えば０．５時間〜１０時間程度である。
そして、プロトンアニール段階Ｓ３４４の後に、ライフタイムキラーを照射して（Ｓ３５２）、ライフタイムアニールを実施する（Ｓ３５４）。ライフタイムアニール段階Ｓ３５４におけるアニール温度は例えば３００〜５００℃程度、アニール時間は例えば０．５時間〜１０時間程度である。本例では、８０ｋＧｙの電子線を照射する。本例では、プロトン注入段階Ｓ３４２とライフタイムキラー照射段階Ｓ３５２との間に、半導体基板１０をアニールするプロトンアニール段階Ｓ３４４を備え、プロトンアニール段階Ｓ３４４において過剰なプロトンを半導体基板１０から放出しているので、ライフタイムアニールにより適度なプロトンが拡散する。これにより、プロトンが拡散した領域のキャリアライフタイムが回復する。このため、ライフタイムキラー照射によるアノード領域２０側およびカソード領域３０側のキャリアライフタイムの低減と、プロトン拡散によるアノード領域２０およびカソード領域３０の間の領域におけるキャリアライフタイムの回復とを両立することができる。
図７は、ＦＳ領域形成段階Ｓ３４０およびライフタイム制御段階Ｓ３５０の他の例を示す図である。本例では、ＦＳ領域形成段階Ｓ３４０は、プロトンアニール段階Ｓ３４４を有さない。他は、図６に示した例と同一である。
図８は、プロトンアニールを実施して製造した半導体装置１００と、プロトンアニールを実施せずに製造した半導体装置１００のリーク電流波形を比較する図である。プロトンアニールを実施せずに、プロトン注入およびライフタイムキラー照射の後にライフタイムアニールした場合、ライフタイムアニール時にプロトンが多量に残存しており、ライフタイムキラー照射により形成した結晶欠陥をほぼすべて回復してしまう。このため、図８に示すようにライフタイムキラー照射の効果がなくなる。一方、プロトン注入後、および、ライフタイムキラー照射後のそれぞれにおいて個別にアニールを実施すると、ライフタイムキラーアニール時におけるプロトンの残存量を適切に制御することができる。このため、キャリアライフタイムの分布制御が容易となる。
図９は、キャリアライフタイム分布の他の例を示す図である。本例では、図３に示した分布に比べて、カソード領域３０におけるキャリアライフタイムを低減している。本例の半導体装置１００は、半導体基板１０の裏面側に、キャリアライフタイムを短くする局所ライフタイムキラーが注入されている。本例において局所ライフタイムキラーは、ヘリウムである。後述するように、カソード領域３０側のキャリアライフタイムを下げることでテール電流を小さくすることができるの、逆回復損失を低減することができる。
ただし、半導体装置１００に逆電圧を印加した時に広がる空乏層が、局所ライフタイムキラーが存在する領域まで広がると、漏れ電流が大きく増加してしまう。このため、局所ライフタイムキラーが存在する領域は、半導体装置１００の定格逆電圧が印加された場合に、アノード領域２０と半導体基板１０のｎ型領域との境界から広がる空乏層と接しない深さ位置に形成されることが好ましい。また、局所ライフタイムキラーが存在する領域は、半導体装置１００に降伏電圧が印加された場合に、アノード領域２０と半導体基板１０のｎ型領域との境界から広がる空乏層と接しない深さ位置に形成されてもよい。
図１０は、半導体装置１００に逆電圧を印加したときにおける、空乏層の端部位置の一例を示す図である。なお図１０では、不純物のドープ濃度分布を合わせて示している。また、図１０においては、逆電圧が４００Ｖ、６００Ｖ、８００Ｖ、１０００Ｖ、１１００Ｖ、１２００Ｖの場合の空乏層端部の、半導体基板１０の裏面からの距離を示している。
例えば逆電圧として１２００Ｖが印加された場合、空乏層は半導体基板１０の表面から裏面に向かって広がり、空乏層端が裏面から４μｍの位置まで達する。本例の構成において定格逆電圧が１２００Ｖの場合、局所ライフタイムキラーは、例えば半導体基板１０の裏面から２．５μｍよりも深い位置には注入および拡散されないことが好ましい。
なお、このように半導体基板１０の裏面から浅い位置に局所ライフタイムキラーを注入した場合、局所ライフタイムキラーの注入位置とプロトン注入の第４のピーク位置とが重なる。ヘリウム照射により発生した結晶欠陥は、電子線照射と同様にプロトンによる欠陥回復の影響を受ける。このため、局所ライフタイムキラーの注入量は、当該領域におけるプロトンの注入量に応じて調整することが好ましい。
図１１は、局所ライフタイムキラーとしてのヘリウムの照射量と、半導体装置１００の順方向電圧との関係の一例を示す図である。なお、ヘリウムを照射しない場合の順方向電圧は、１．５〜１．６Ｖ程度であった。
本例では、第４のピークにおけるプロトンの注入量は、３Ｅ１４ｃｍ−２である。これに対して、図１１に示すように、ヘリウムの照射量が１Ｅ１２ｃｍ−２より小さい範囲では、ヘリウムを照射しない場合に比べて順方向電圧の増加が見られない。これは、ヘリウムの照射量がプロトンの注入量に比べて小さすぎて、ヘリウム照射による欠陥が、ほぼ全てプロトンにより水素終端されてしまったためと考えられる。従って、局所ライフタイムキラーの注入量は、プロトンの注入量の１／３００以上であることが好ましい。局所ライフタイムキラーの注入量は、プロトンの注入量の１／１５０以上であってよく、１／１００以上であってもよい。また、局所ライフタイムキラーの注入量は、プロトンの注入量の１／３以下であることが好ましい。
図１２は、逆回復時におけるアノードカソード間電圧およびアノード電流の時間波形の一例を示す図である。半導体装置１００においては、図１２に示したピーク電流値Ｉｒｐおよびテール電流を小さくすることで逆回復損失を低減できる。また、アノードカソード間電圧の傾きｄＶ／ｄｔを大きくすることで、逆回復を緩やかにすることができる。
図１３は、半導体基板１０を深さ方向に７分割して、それぞれの領域のキャリアライフタイムを変更したときの、順方向電圧とｄＶ／ｄｔとの関係を示す図である。図１３に示した例では、デバイスシミュレーションにより当該関係を算出した。一般に、キャリアライフタイムを短くすると、順方向電圧Ｖｆは上昇する関係にある。
図１４Ａは、半導体基板１０の表面から、１／７までの深さまでの領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。図１４Ｂは、半導体基板１０の表面から、１／７までの深さまでの領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノード電流ＩＡの時間波形との関係を示している。なお、図１４Ａから図２０Ｂにおいては、Ｖｆ＝１．６６Ｖ、１．７０Ｖ、１．８０Ｖ、１．９０Ｖ、２．００Ｖの例を示している。各図においてＶｆ＝１．６６Ｖおよび２．００Ｖのグラフを矢印で指し示しているが、Ｖｆ＝１．７０Ｖ、１．８０Ｖ、１．９０Ｖのグラフは、Ｖｆ＝１．６６Ｖおよび２．００Ｖのグラフの間に、Ｖｆの大きさの順番に並んでいる。
図１５Ａは、１／７から２／７までの深さ領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。図１５Ｂは、半導体基板１０の表面から、１／７から２／７までの深さ領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノード電流ＩＡの時間波形との関係を示している。
図１６Ａは、２／７から３／７までの深さ領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。図１６Ｂは、半導体基板１０の表面から、２／７から３／７までの深さ領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノード電流ＩＡの時間波形との関係を示している。
図１７Ａは、３／７から４／７までの深さ領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。図１７Ｂは、半導体基板１０の表面から、３／７から４／７までの深さ領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノード電流ＩＡの時間波形との関係を示している。
図１８Ａは、４／７から５／７までの深さ領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。図１８Ｂは、半導体基板１０の表面から、４／７から５／７までの深さ領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノード電流ＩＡの時間波形との関係を示している。
図１９Ａは、５／７から６／７までの深さ領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。図１９Ｂは、半導体基板１０の表面から、５／７から６／７までの深さ領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノード電流ＩＡの時間波形との関係を示している。
図２０Ａは、６／７から半導体基板１０の裏面までの深さ領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノードカソード間電圧ＶＫＡの時間波形との関係を示している。図２０Ｂは、６／７から半導体基板１０の裏面までの深さ領域のキャリアライフタイムを変更したときの順方向電圧Ｖｆと、アノード電流ＩＡの時間波形との関係を示している。
図１３から図２０Ａから、下記が理解できる。
・半導体基板１０の表面（アノード側表面）から３／７までの領域は、順方向電圧Ｖｆの変動はＩｒｐへの影響が大きい。一方、順方向電圧Ｖｆが高くなってもｄＶ／ｄｔは下がる傾向にある。このため、当該領域においては、Ｉｒｐを小さくするためにキャリアライフタイムが短いことが好ましい。
・半導体基板１０の表面から見て３／７から５／７までの領域は、順方向電圧Ｖｆの変動はｄＶ／ｄｔへの影響が大きい。このため、緩やかなｄＶ／ｄｔを実現するために当該領域のキャリアライフタイムは長い方が好ましい。
・半導体基板１０の表面から見て５／７から半導体基板１０の裏面（カソード側表面）までの領域は、順方向電圧Ｖｆの変動はテール電流への影響が大きい。このため、テール電流を小さくするためにはキャリアライフタイムは短い方がよい。一方、キャリアライフタイムを短くしすぎるとカソード側のキャリアが減少しすぎて、逆回復時に電圧、電流の発振現象を引き起こす場合がある。このため、当該領域のキャリアライフタイムは、３／７から５／７までの領域よりも短く、半導体基板１０の表面から３／７までの領域よりも長くてよい。
なお、上記の現象は以下のようにも理解できる。逆回復時には、アノード領域２０側から空乏層が広がる。空乏層の領域に存在していたキャリアが吐き出されて逆回復電流になる。従って、半導体基板１０の表面側のキャリアが多いと、最初に流れる電流のピークＩｒｐが高くなりやすい。
また、空乏層の拡大が止まった状態で、空乏層と半導体基板１０の裏面との間の領域に存在するキャリアはテール電流として流れる。このため、半導体基板１０の裏面側のキャリアが多いと、テール電流が大きくなりやすい。
また、半導体装置１００がＩＧＢＴ等の還流ダイオードとして用いられているような場合、ＩＧＢＴ等が半導体装置１００から所定の電流を引き込む。このとき、半導体基板１０に多くのキャリアが存在していたほうが、空乏層がゆっくり広がっても当該電流をＩＧＢＴ等に供給することができる。一方、キャリアが少ないと、当該電流を供給するために空乏層がはやく広がることになり、逆回復電圧の傾きｄＶ／ｄｔが大きくなる。このため、空乏層が拡大していく途中の半導体基板１０の中ほどのキャリアが多いと、逆回復電圧の傾きｄＶ／ｄｔは小さくなる。
また、第１のピークは、半導体装置１００の逆回復時のダイオードの電極間電圧が、印加電圧の半分の値になった場合に、上述した空乏層の半導体基板１０の裏面側の端部に応じた位置に設けられることが好ましい。一般的に、逆回復時の印加電圧は、素子耐圧の半分程度に設定されることが多い。例えば１２００Ｖ耐圧の素子では、印加電圧６００Ｖで逆回復させる。逆回復時にｄＶ／ｄｔが最も大きくなるのは、アノードカソード間電圧が、当該印加電圧の半分となったときである。当該アノードカソード間電圧のときに空乏層が進展している位置に、第１のピークを配置することで、ｄＶ／ｄｔを効率よく緩和することができる。
本例の半導体装置１００は、プロトンを注入してＦＳ領域４０を形成しつつ、当該プロトンを拡散させることでキャリアライフタイムを回復させる。本例では、図２等に示したようなプロトンの分布を有するので、図３または図９に示したように、半導体基板１０の中間でピークを有するキャリアライフタイムの分布を形成することができる。当該キャリアライフタイムの分布により、図１３から図２０Ａにおいて説明したように、小さいピーク電流Ｉｒｐ、小さいテール電流、および、緩やかな逆回復電圧の傾きｄＶ／ｄｔを実現することができる。
図２１は、他の実施形態に係る半導体装置２００の構成例を示す図である。本例の半導体装置２００は、逆並列に接続されたＩＧＢＴ素子１４０とＦＷＤ素子１５０とが一体に形成されたＲＣ−ＩＧＢＴ装置である。半導体装置２００は、半導体基板１０、絶縁膜１２２、エミッタアノード電極１２４およびコレクタカソード電極１３２を備える。
半導体基板１０は、表面側に形成されたｐ型領域１２０を有する。また、半導体基板１０は、半導体基板１０の表面からｐ型領域１２０を貫通して形成された複数のトレンチ１０４を有する。それぞれのトレンチ１０４の半導体基板１０の裏面側における先端は、ｐ型領域１２０の端部よりも突出している。それぞれのトレンチ１０４は、半導体基板１０の表面からｐ型領域１２０を貫通して形成されたトレンチゲート１０２を有する。また、それぞれのトレンチゲート１０２と、それぞれの半導体層とは、絶縁膜１０３により絶縁される。
また、トレンチ１０４により分離された複数のｐ型領域１２０のうち、ＩＧＢＴ素子１４０に対応するｐ型領域１２０の一部には、ｎ＋型領域１０６およびｐ＋型領域１０８が形成される。ｎ＋型領域１０６は、ｐ型領域１２０の表面において、トレンチ１０４と隣接して設けられる。ｐ＋型領域１０８は、ｐ型領域１２０の表面において、ｎ＋型領域１０６により挟まれて設けられる。
また、複数のｐ型領域１２０のうち、ＦＷＤ素子１５０に対応するｐ型領域１２０は、図１から図２０Ｂにおいて説明したアノード領域２０として機能する。なお、ＦＷＤ素子１５０に対応するｐ型領域１２０にも、ｎ＋型領域１０６およびｐ＋型領域１０８が形成されていてもよい。
それぞれのｐ型領域１２０には、エミッタアノード電極１２４が接続される。ｐ型領域１２０にｎ＋型領域１０６およびｐ＋型領域１０８が形成されている場合、エミッタアノード電極１２４は、ｎ＋型領域１０６およびｐ＋型領域１０８の双方に接続する。ｎ＋型領域１０６およびｐ＋型領域１０８が形成されていない場合、エミッタアノード電極１２４はｐ型領域１２０に接続される。
また、エミッタアノード電極１２４とトレンチゲート１０２とは、絶縁膜１２２により絶縁される。それぞれのトレンチゲート１０２は、図示していないゲート電極に接続される。トレンチゲート１０２に電圧が印加されることで、ｎ＋型領域１０６および半導体基板１０の間のｐ型領域１２０に縦方向のチャネルが形成される。
半導体基板１０は、裏面側に形成されたＦＳ領域４０を備える。ＦＳ領域４０は、図１から図２０Ｂにおいて説明したＦＳ領域４０と同一の構造および特性を有する。また、ＦＳ領域４０の裏面のうち、ＩＧＢＴ素子１４０に対応する領域にはｐ型のコレクタ領域１３０が形成され、ＦＷＤ素子１５０に対応する領域にはｎ型のカソード領域３０が形成される。コレクタ領域１３０およびカソード領域３０の裏面には、共通のコレクタカソード電極１３２が形成される。
本例のようなＲＣ−ＩＧＢＴ型の半導体装置２００においても、図１から図２０Ｂにおいて説明したように、ＦＳ領域４０におけるプロトン注入濃度を調整して、キャリアライフタイムを制御することは有効である。
図２２は、半導体装置２００の製造方法の一例を示す図である。まず、図５の例と同様に半導体基板１２を準備する。次に表面素子構造形成段階Ｓ４０２において、半導体基板１２の表面側の素子構造を形成する。本例では、半導体基板１２の表面に、ｐ型領域１２０、トレンチ１０４、ｎ＋型領域１０６、ｐ＋型領域１０８、ｎ型領域１１０、および、絶縁膜１２２を形成する。
次に表面電極形成段階Ｓ４０４においてエミッタアノード電極１２４を形成する。次に、裏面研削段階Ｓ４０６において半導体基板１２の裏面を研削する。次に裏面拡散層イオン注入段階Ｓ４０８において、コレクタ領域１３０およびカソード領域３０に対応する半導体基板１０の裏面の領域に、それぞれｐ型不純物イオンおよびｎ型不純物イオンを注入する。次に裏面レーザアニール段階Ｓ４１０において、ｐ型不純物イオンおよびｎ型不純物イオンを注入した領域をレーザアニールすることでコレクタ領域１３０およびカソード領域３０を形成する。次に、表面保護膜形成段階Ｓ４１２において、半導体基板１０の表面に保護膜を形成する。
次に、プロトン注入段階Ｓ４１２およびプロトンアニール段階Ｓ４１４においてＦＳ領域４０を形成する。プロトン注入段階Ｓ４１２およびプロトンアニール段階Ｓ４１４は、図６におけるプロトン注入段階Ｓ３４２およびプロトンアニール段階Ｓ３４４と同一である。これにより、図２に示したようなプロトンの濃度分布を有するＦＳ領域４０を形成する。
次に、ライフタイムキラー照射段階Ｓ４１６およびライフタイムアニール段階Ｓ４１８において、キャリアライフタイムを制御する。ライフタイムキラー照射段階Ｓ４１６およびライフタイムアニール段階Ｓ４１８は、図６におけるライフタイムキラー照射段階Ｓ３５２およびライフタイムアニール段階Ｓ３５４と同一である。これにより、図３または図９に示したようなキャリアライフタイム分布を実現する。
そして、裏面電極形成段階Ｓ４２０において、コレクタカソード電極１３２を形成する。これにより半導体装置２００が製造される。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
図２３は、ＦＳ領域４０におけるキャリア濃度分布の他の例を示す図である。図２３において横軸はＦＳ領域４０の裏面側端部からの深さ位置を示し、縦軸はキャリア濃度を示す。当該キャリア濃度は、ＦＳ領域４０に注入されたプロトンによるドナー濃度に対応する。
図２３に示すように、ＦＳ領域４０における深さ方向のドナー濃度分布は、複数のピークを有する。本例においても、図２の例と同様に、第１のピーク、第２のピーク、第３のピーク、第４のピークが存在する。ただし本例において、ＦＳ領域４０の裏面側端部に最も近い第４のピークを除く第１から第３のピークは、裏面端部からの距離が大きいほどキャリア濃度が大きい。つまり、第１のピークは、第２のピークおよび第３のピークよりもキャリア濃度が大きく、第２のピークは第３のピークよりもキャリア濃度が大きい。
ＦＳ領域４０は、ｐ＋型のアノード領域２０およびｎ−型の半導体基板１０の境界から広がる空乏層が、カソード領域３０まで到達することを防ぐ。空乏層は、最大で、複数のピークのうちの最も裏面端部に近いピークまで広がってよい。
本例では、第１から第３のピークの濃度が、基板表面側から裏面側に向かって徐々に減少する。また、最も小さいピーク濃度は、図２の例に比べて大きい。このため、逆回復電圧の傾きｄＶ／ｄｔを小さくすることができる。
図２４は、半導体基板１０の深さ方向における不純物濃度分布の一例を、ヘリウム分布および水素分布とともに示す図である。図２４においては、ｐ型およびｎ型の不純物濃度を合わせて示している。本例では、半導体基板１０の表面から数μｍ程度の深さまで、高濃度のｐ型のアノード領域２０が形成される。アノード領域２０の端部から、５５μｍ程度の深さまでドリフト領域としてのｎ−型領域が形成され、５５μｍ程度移行の深さに、ＦＳ領域４０およびカソード領域３０が形成されている。
また図２４においては、比較例３００の不純物濃度を点線で示している。本例の半導体装置１００のＦＳ領域４０において、最も半導体基板１０の表面に近い不純物濃度のピークが、比較例３００における当該ピークよりも大きくなっている。
また、本例の半導体装置１００では、半導体基板１０の表面側のキャリアライフタイムを制御するために、半導体基板１０の表面からヘリウムイオンを照射している。本例では、ヘリウムイオンの平均飛程をＲｐ、ヘリウムイオンの飛程分布の半値幅をΔＲｐとする。
半導体基板１０の表面から照射したヘリウムイオンの飛程のピーク位置（すなわち、半導体基板１０の表面から深さＲｐの位置）は、ＦＳ領域４０のドナー濃度分布のピークのうち、最も半導体基板１０の表面側のピークから４０μｍの範囲に配置されてよい。ピークからの距離は、ピークの極大点よりも基板表面側において、ドナー濃度が当該ピークの極大値の半分となる位置から計測してよい。
このような構成により、ヘリウムイオンを照射したことにより生じた空孔に起因するダングリングボンドが、ＦＳ領域４０の当該ピークから拡散した水素により所定量終端される。このため、ヘリウムおよび空孔に起因する漏れ電流を低減することができる。また、図３に示したキャリアライフタイム分布を容易に実現できる。
なお、ヘリウムイオンの飛程分布の半値位置Ｒｐ−ΔＲｐを、ＦＳ領域４０のドナー濃度分布の当該ピークから４０μｍの範囲内としてもよい。これにより、より効率よく漏れ電流を低減することができる。ただし、ヘリウムイオンの分布位置は、これらの範囲に限定されない。ヘリウムイオンの飛程のピーク位置Ｒｐが、ＦＳ領域４０のドナー濃度分布の当該ピークから４０μｍ以上離れていても、当該ピークから拡散する水素は少なくなるものの、ある程度漏れ電流を低減することができる。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・半導体基板、２０・・・アノード領域、２２・・・絶縁膜、２４・・・アノード電極、３０・・・カソード領域、３２・・・カソード電極、４０・・・ＦＳ領域、１００・・・半導体装置、１０２・・・トレンチゲート、１０３・・・絶縁膜、１０４・・・トレンチ、１０６・・・ｎ＋型領域、１０８・・・ｐ＋型領域、１１０・・・ｎ型領域、１２０・・・ｐ型領域、１２２・・・絶縁膜、１２４・・・エミッタアノード電極、１３０・・・コレクタ領域、１３２・・・コレクタカソード電極、１４０・・・ＩＧＢＴ素子、１５０・・・ＦＷＤ素子、２００・・・半導体装置、３００・・・比較例

Claims (10)

  1. ｎ型の半導体基板と、
    前記半導体基板の内部に配置されたｎ型のドリフト領域と、
    前記半導体基板の表面側に形成されたｐ型のアノード領域と、
    前記半導体基板の裏面側においてプロトンをドナーとして形成され、前記ドリフト領域よりもドナー濃度の高いｎ型のフィールドストップ領域と、
    前記フィールドストップ領域よりも前記半導体基板の裏面側に形成されたｎ型のカソード領域と、
    結晶欠陥が前記プロトンの水素で終端されており、前記アノード領域および前記カソード領域よりもキャリアライフタイムが長い第１キャリアライフタイム領域と、
    前記プロトンの水素に終端されていない結晶欠陥を含み、前記第１キャリアライフタイム領域よりもキャリアライフタイムが短い第２キャリアライフタイム領域と
    を備え、
    前記フィールドストップ領域における深さ方向の前記ドナーの濃度分布は、第１のピークと、前記第１のピークよりも前記半導体基板の裏面側において前記第１のピークよりも濃度の低い第２のピークとを有し、
    前記第１キャリアライフタイム領域は、前記第１のピークを示す深さ位置を含み、
    前記第１のピークを示す深さ位置におけるキャリアライフタイムが長い領域は、前記第１のピークを示す深さ位置よりも前記半導体基板の表面側に延伸する
    半導体装置。
  2. 前記第２キャリアライフタイム領域は、
    前記第１キャリアライフタイム領域の前記アノード領域側に隣接したアノード側低ライフタイム領域と、
    前記第１キャリアライフタイム領域の前記カソード領域側に隣接したカソード側低ライフタイム領域と、
    を備える
    請求項１に記載の半導体装置。
  3. 前記カソード側低ライフタイム領域のキャリアライフタイムよりも、前記アノード側低ライフタイム領域のキャリアライフタイムが低い
    請求項２に記載の半導体装置。
  4. 前記第１キャリアライフタイム領域のキャリアライフタイムが、前記半導体基板の中間でピークを有する
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１キャリアライフタイム領域は、前記半導体基板の深さ方向の３／７〜５／７に位置する
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記半導体基板の裏面側に、前記キャリアライフタイムを短くする局所ライフタイムキラーを有する
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記局所ライフタイムキラーが存在する領域は、前記半導体装置の定格逆電圧が印加された場合に、前記アノード領域と前記半導体基板のｎ型領域との境界から広がる空乏層と接しない位置に形成される
    請求項６に記載の半導体装置。
  8. 前記アノード側低ライフタイム領域は、ヘリウムを含む
    請求項２または３に記載の半導体装置。
  9. 前記ヘリウムの濃度ピークは、前記第１キャリアライフタイム領域のうち前記第１のピークの位置のキャリアライフタイムが前記半導体基板の表面側に延伸する部分に位置する
    請求項８に記載の半導体装置。
  10. 前記半導体基板においてＩＧＢＴ素子とＦＷＤ素子とが一体に設けられたＲＣ−ＩＧＢＴであり、
    前記ＦＷＤ素子は、前記ドリフト領域と、前記アノード領域と、前記フィールドストップ領域と、前記カソード領域とを有し、
    前記ＩＧＢＴ素子は、
    前記半導体基板の表面側に設けられたｐ型領域と、
    前記半導体基板の表面から前記ｐ型領域を貫通して前記ドリフト領域まで設けられたトレンチと、
    前記トレンチに設けられたトレンチゲートと、
    前記トレンチゲートと、前記ｐ型領域および前記ドリフト領域とを絶縁する絶縁膜と、
    前記ドリフト領域と、
    前記フィールドストップ領域と、
    前記フィールドストップ領域の裏面側に設けられたｐ型のコレクタ領域と
    を有する
    請求項１から９のいずれか一項に記載の半導体装置。
JP2018026650A 2014-10-03 2018-02-19 半導体装置および半導体装置の製造方法 Active JP6508372B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014204849 2014-10-03
JP2014204849 2014-10-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016551621A Division JP6319453B2 (ja) 2014-10-03 2015-08-13 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018125537A JP2018125537A (ja) 2018-08-09
JP6508372B2 true JP6508372B2 (ja) 2019-05-08

Family

ID=55630019

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016551621A Active JP6319453B2 (ja) 2014-10-03 2015-08-13 半導体装置および半導体装置の製造方法
JP2018026650A Active JP6508372B2 (ja) 2014-10-03 2018-02-19 半導体装置および半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016551621A Active JP6319453B2 (ja) 2014-10-03 2015-08-13 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (4) US10312331B2 (ja)
JP (2) JP6319453B2 (ja)
CN (1) CN105814694B (ja)
DE (1) DE112015000206T5 (ja)
WO (1) WO2016051973A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6319453B2 (ja) 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6311840B2 (ja) 2015-06-17 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112017000064T5 (de) * 2016-02-23 2018-03-29 Fuji Electric Co., Ltd. Halbleitervorrichtung
DE102016118012A1 (de) * 2016-09-23 2018-03-29 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Bilden eines Halbleiterbauelements
DE112018000050T5 (de) 2017-01-17 2019-02-28 Fuji Electric Co., Ltd. Halbleitervorrichtung
DE102017118975B4 (de) * 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
DE112019000094T5 (de) 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
CN110660847B (zh) * 2018-06-28 2022-04-12 上海先进半导体制造有限公司 双极型晶体管及其制造方法
DE102018123439B4 (de) 2018-09-24 2020-04-23 Infineon Technologies Ag Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE102018010379B4 (de) 2018-09-24 2024-04-25 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleitertransistors
DE112019001741B4 (de) * 2018-11-16 2024-10-10 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
CN112055887B (zh) * 2018-11-16 2024-06-25 富士电机株式会社 半导体装置及制造方法
WO2020149354A1 (ja) * 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021009801A1 (ja) * 2019-07-12 2021-01-21 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
CN113711364A (zh) 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法
WO2021145397A1 (ja) * 2020-01-17 2021-07-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP7323049B2 (ja) * 2020-03-04 2023-08-08 富士電機株式会社 半導体装置および半導体装置を備えた電力変換装置
JP7456349B2 (ja) * 2020-10-08 2024-03-27 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2023176887A1 (ja) * 2022-03-16 2023-09-21

Family Cites Families (234)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3645808A (en) * 1967-07-31 1972-02-29 Hitachi Ltd Method for fabricating a semiconductor-integrated circuit
US4047976A (en) * 1976-06-21 1977-09-13 Motorola, Inc. Method for manufacturing a high-speed semiconductor device
US4203780A (en) * 1978-08-23 1980-05-20 Sony Corporation Fe Ion implantation into semiconductor substrate for reduced lifetime sensitivity to temperature
DE3037316C2 (de) * 1979-10-03 1982-12-23 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur Herstellung von Leistungsthyristoren
JPS59189679A (ja) * 1983-04-13 1984-10-27 Hitachi Ltd ダイオ−ド
US4651189A (en) * 1983-12-19 1987-03-17 Hitachi, Ltd. Semiconductor device provided with electrically floating control electrode
EP0178582A3 (en) * 1984-10-15 1989-02-08 Hitachi, Ltd. Reverse blocking type semiconductor device
JPH07123166B2 (ja) * 1986-11-17 1995-12-25 日産自動車株式会社 電導度変調形ｍｏｓｆｅｔ
US6100575A (en) * 1987-08-19 2000-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor switching device having different carrier lifetimes between a first portion serving as a main current path and the remaining portion of the device
US4855799A (en) * 1987-12-22 1989-08-08 Kabushiki Kaisha Toshiba Power MOS FET with carrier lifetime killer
JPH07107935B2 (ja) * 1988-02-04 1995-11-15 株式会社東芝 半導体装置
KR930003555B1 (ko) * 1988-12-16 1993-05-06 산켄 덴끼 가부시끼가이샤 반도체 장치의 제조방법
US4925812A (en) * 1989-09-21 1990-05-15 International Rectifier Corporation Platinum diffusion process
JPH0650738B2 (ja) * 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
JP2504862B2 (ja) * 1990-10-08 1996-06-05 三菱電機株式会社 半導体装置及びその製造方法
US5608244A (en) * 1992-04-28 1997-03-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor diode with reduced recovery current
JPH06196723A (ja) * 1992-04-28 1994-07-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2743057B2 (ja) * 1993-02-24 1998-04-22 三星電子株式会社 半導体装置
US5342805A (en) * 1993-07-01 1994-08-30 G.I. Corporation Method of growing a semiconductor material by epilaxy
JPH07193218A (ja) 1993-12-27 1995-07-28 Hitachi Ltd 荷電粒子注入方法及び結晶欠陥層を有する半導体装置
DE69430913D1 (de) * 1994-07-25 2002-08-08 Cons Ric Microelettronica Verfahren zur lokalen Reduzierung der Ladungsträgerlebensdauer
JPH08102545A (ja) 1994-09-30 1996-04-16 Meidensha Corp 半導体素子のライフタイム制御方法
JPH08125200A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2883017B2 (ja) * 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
JPH09232332A (ja) * 1996-02-27 1997-09-05 Fuji Electric Co Ltd 半導体装置
JPH10116998A (ja) 1996-10-14 1998-05-06 Toyota Motor Corp 半導体装置およびその製造方法
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
US6603189B2 (en) * 1997-08-14 2003-08-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with deliberately damaged layer having a shorter carrier lifetime therein
JP4156717B2 (ja) * 1998-01-13 2008-09-24 三菱電機株式会社 半導体装置
JP2000022174A (ja) 1998-06-30 2000-01-21 Toshiba Corp 半導体装置の製造方法
DE59909045D1 (de) * 1998-07-17 2004-05-06 Infineon Technologies Ag Leistungshalbleiterbauelement für hohe sperrspannungen
JP4044735B2 (ja) * 1998-10-26 2008-02-06 インフィネオン テクノロジース アクチエンゲゼルシャフト バイポーラ高電圧電力素子
JP2000223720A (ja) * 1999-01-29 2000-08-11 Meidensha Corp 半導体素子およびライフタイム制御方法
JP2000252477A (ja) * 1999-03-02 2000-09-14 Fuji Electric Co Ltd 半導体装置
JP4862207B2 (ja) 1999-11-26 2012-01-25 富士電機株式会社 半導体装置の製造方法
JP3684962B2 (ja) 1999-12-01 2005-08-17 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE10055446B4 (de) * 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
JP4581179B2 (ja) * 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
JP5061407B2 (ja) * 2001-01-31 2012-10-31 富士電機株式会社 半導体装置およびその製造方法
JP3906076B2 (ja) * 2001-01-31 2007-04-18 株式会社東芝 半導体装置
GB0102734D0 (en) * 2001-02-03 2001-03-21 Koninkl Philips Electronics Nv Bipolar diode
DE10205323B4 (de) * 2001-02-09 2011-03-24 Fuji Electric Systems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
US20020137264A1 (en) * 2001-03-23 2002-09-26 Ming-Jer Kao Method of fabrication thin wafer IGBT
DE10235198B4 (de) * 2001-08-02 2011-08-11 Fuji Electric Systems Co., Ltd. Leistungs-Halbleitergleichrichter mit ringförmigen Gräben
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
DE102004017723B4 (de) * 2003-04-10 2011-12-08 Fuji Electric Co., Ltd In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
JP4765000B2 (ja) * 2003-11-20 2011-09-07 富士電機株式会社 絶縁ゲート型半導体装置
DE102004012818B3 (de) * 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
JP2005340528A (ja) * 2004-05-27 2005-12-08 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP4867140B2 (ja) * 2004-07-01 2012-02-01 富士電機株式会社 半導体装置
DE102004047749B4 (de) * 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
US7872285B2 (en) * 2005-03-04 2011-01-18 Sumitomo Electric Industries, Ltd. Vertical gallium nitride semiconductor device and epitaxial substrate
DE102005026408B3 (de) * 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
US7897452B2 (en) * 2005-06-20 2011-03-01 Fuji Electric Systems Co., Ltd. Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode
JP5087828B2 (ja) * 2005-08-26 2012-12-05 富士電機株式会社 半導体装置の製造方法
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
US7728409B2 (en) * 2005-11-10 2010-06-01 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing the same
CN101305470B (zh) * 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5984282B2 (ja) * 2006-04-27 2016-09-06 富士電機株式会社 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置
US8669554B2 (en) * 2006-05-10 2014-03-11 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
US7880166B2 (en) * 2006-05-10 2011-02-01 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
DE102006025958B3 (de) * 2006-06-02 2007-10-11 Infineon Technologies Ag Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
US7538412B2 (en) * 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
DE102006034786B4 (de) * 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
US7989888B2 (en) * 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
JP2008085050A (ja) * 2006-09-27 2008-04-10 Renesas Technology Corp 半導体装置の製造方法
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2008069145A1 (ja) * 2006-12-04 2008-06-12 Sanken Electric Co., Ltd. 絶縁ゲート型電界効果トランジスタ及びその製造方法
US8008734B2 (en) * 2007-01-11 2011-08-30 Fuji Electric Co., Ltd. Power semiconductor device
JP5320679B2 (ja) * 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
DE102007020039B4 (de) * 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
US7755130B2 (en) * 2007-05-10 2010-07-13 Qimonda Ag Minority carrier sink for a memory cell array comprising nonvolatile semiconductor memory cells
GB0714866D0 (en) * 2007-07-31 2007-09-12 Univ Leeds Biosensor
JP4930904B2 (ja) * 2007-09-07 2012-05-16 サンケン電気株式会社 電気回路のスイッチング装置
US9620614B2 (en) * 2007-12-31 2017-04-11 Alpha And Omega Semiconductor Incorporated Sawtooth electric field drift region structure for power semiconductor devices
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
US8507945B2 (en) * 2008-03-31 2013-08-13 Mitsubishi Electric Corporation Semiconductor device including an insulated gate bipolar transistor (IGBT)
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
JP4873002B2 (ja) 2008-12-12 2012-02-08 株式会社デンソー 半導体装置の製造方法
JP4905559B2 (ja) * 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
JP2010238835A (ja) * 2009-03-31 2010-10-21 Fuji Electric Systems Co Ltd 複合半導体整流素子とそれを用いた電力変換装置
JP5507118B2 (ja) * 2009-05-20 2014-05-28 富士電機株式会社 半導体装置およびその製造方法
JP2010283132A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置
CN102687277B (zh) * 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP5740820B2 (ja) * 2010-03-02 2015-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5195816B2 (ja) * 2010-05-17 2013-05-15 富士電機株式会社 半導体装置の製造方法
JP5361808B2 (ja) * 2010-06-23 2013-12-04 三菱電機株式会社 電力用半導体装置
JP5865618B2 (ja) * 2010-09-21 2016-02-17 株式会社東芝 半導体装置
JP5606240B2 (ja) * 2010-09-22 2014-10-15 三菱電機株式会社 半導体装置
JPWO2012056536A1 (ja) * 2010-10-27 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5641055B2 (ja) * 2010-12-17 2014-12-17 富士電機株式会社 半導体装置およびその製造方法
WO2012124191A1 (ja) * 2011-03-14 2012-09-20 富士電機株式会社 半導体装置
JP2012204395A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
WO2012137000A1 (en) * 2011-04-06 2012-10-11 Isis Innovation Limited Processing a wafer for an electronic circuit
JP5633468B2 (ja) * 2011-05-11 2014-12-03 三菱電機株式会社 半導体装置
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
CN103582936B (zh) * 2011-06-09 2016-04-20 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
JP5348276B2 (ja) * 2011-07-04 2013-11-20 株式会社デンソー 半導体装置
TWI463925B (zh) * 2011-07-08 2014-12-01 Unimicron Technology Corp 封裝基板及其製法
JP5768885B2 (ja) * 2011-07-15 2015-08-26 富士電機株式会社 半導体装置の製造方法
DE102011052605B4 (de) * 2011-08-11 2014-07-10 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP5776485B2 (ja) * 2011-10-12 2015-09-09 三菱電機株式会社 半導体装置
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
CN107195677B (zh) * 2011-12-15 2021-02-05 富士电机株式会社 半导体装置和半导体装置的制造方法
CN103946985B (zh) * 2011-12-28 2017-06-23 富士电机株式会社 半导体装置及半导体装置的制造方法
CN103999225B (zh) * 2012-01-19 2017-02-22 富士电机株式会社 半导体装置及其制造方法
JP6078961B2 (ja) * 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
CN107195544B (zh) 2012-03-19 2020-07-17 富士电机株式会社 半导体装置的制造方法
JP6020553B2 (ja) * 2012-03-19 2016-11-02 富士電機株式会社 半導体装置の製造方法
EP2793267B1 (en) * 2012-03-23 2020-11-25 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP5880690B2 (ja) * 2012-03-30 2016-03-09 富士電機株式会社 半導体装置の製造方法
US20130277793A1 (en) * 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
DE112013002538T8 (de) * 2012-05-15 2015-04-30 Fuji Electric Co., Ltd. Halbleiterbauelement
CN104106139A (zh) * 2012-06-01 2014-10-15 富士电机株式会社 半导体装置
JP5672269B2 (ja) 2012-06-04 2015-02-18 富士電機株式会社 半導体装置の製造方法
US9299698B2 (en) * 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
JP5457613B1 (ja) * 2012-07-03 2014-04-02 新電元工業株式会社 半導体装置
WO2014030450A1 (ja) * 2012-08-22 2014-02-27 富士電機株式会社 半導体装置の製造方法
DE112013002031T5 (de) * 2012-08-22 2015-03-12 Fuji Electric Co., Ltd. Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
US9490128B2 (en) * 2012-08-27 2016-11-08 Ultratech, Inc. Non-melt thin-wafer laser thermal annealing methods
JP2014063980A (ja) * 2012-08-30 2014-04-10 Toshiba Corp 半導体装置
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
JP6111572B2 (ja) * 2012-09-12 2017-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104620391B (zh) * 2012-10-23 2017-09-19 富士电机株式会社 半导体装置及其制造方法
JP2014086600A (ja) * 2012-10-24 2014-05-12 Fuji Electric Co Ltd 半導体装置、半導体装置の製造方法および半導体装置の制御方法
JP6263966B2 (ja) * 2012-12-12 2018-01-24 富士電機株式会社 半導体装置
JP6197294B2 (ja) * 2013-01-16 2017-09-20 富士電機株式会社 半導体素子
WO2014112239A1 (ja) * 2013-01-16 2014-07-24 富士電機株式会社 半導体素子
US9627517B2 (en) 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
US8836090B1 (en) * 2013-03-01 2014-09-16 Ixys Corporation Fast recovery switching diode with carrier storage area
US9299801B1 (en) * 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
JP6028852B2 (ja) * 2013-03-25 2016-11-24 富士電機株式会社 半導体装置
JP6117602B2 (ja) * 2013-04-25 2017-04-19 トヨタ自動車株式会社 半導体装置
JP6037012B2 (ja) * 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2015040938A1 (ja) * 2013-09-18 2015-03-26 富士電機株式会社 半導体装置およびその製造方法
JP6268948B2 (ja) * 2013-11-07 2018-01-31 富士電機株式会社 Ｍｏｓ型半導体装置の製造方法
CN105723499B (zh) * 2013-11-13 2018-11-06 三菱电机株式会社 半导体装置的制造方法以及半导体装置
JP6311723B2 (ja) * 2013-12-16 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
US9640610B2 (en) * 2014-02-28 2017-05-02 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
JP6271309B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体基板の製造方法、半導体基板および半導体装置
US9887125B2 (en) 2014-06-06 2018-02-06 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising field stop zone
JP6332446B2 (ja) * 2014-06-12 2018-05-30 富士電機株式会社 半導体装置
JP6271356B2 (ja) * 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
EP3168862B1 (en) * 2014-07-10 2022-07-06 Sicoxs Corporation Semiconductor substrate and semiconductor substrate production method
WO2016010097A1 (ja) * 2014-07-17 2016-01-21 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106062961B (zh) * 2014-09-17 2020-02-11 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP2016063190A (ja) * 2014-09-22 2016-04-25 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
US9559171B2 (en) * 2014-10-15 2017-01-31 Fuji Electric Co., Ltd. Semiconductor device
JP6319454B2 (ja) * 2014-10-24 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6467882B2 (ja) * 2014-11-13 2019-02-13 富士電機株式会社 半導体装置、および、半導体装置の製造方法
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
JP6415946B2 (ja) * 2014-11-26 2018-10-31 株式会社東芝 半導体装置の製造方法及び半導体装置
US10083843B2 (en) * 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
JP2016127177A (ja) * 2015-01-06 2016-07-11 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法
DE112015006059T5 (de) * 2015-01-27 2017-10-12 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2016174032A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置及びその製造方法
JP6272799B2 (ja) * 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
US10026831B2 (en) * 2015-08-18 2018-07-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6597102B2 (ja) * 2015-09-16 2019-10-30 富士電機株式会社 半導体装置
DE112016001611B4 (de) * 2015-09-16 2022-06-30 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6728638B2 (ja) * 2015-11-10 2020-07-22 富士電機株式会社 半導体デバイスの製造方法
WO2017086018A1 (ja) * 2015-11-16 2017-05-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6690198B2 (ja) * 2015-11-16 2020-04-28 富士電機株式会社 炭化珪素半導体装置の製造方法
DE112015007246T5 (de) * 2015-12-28 2018-09-20 Mitsubishi Electric Corporation Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
US9899390B2 (en) * 2016-02-08 2018-02-20 Kilopass Technology, Inc. Methods and systems for reducing electrical disturb effects between thyristor memory cells using heterostructured cathodes
CN107086217B (zh) * 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
WO2017155122A1 (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置
US9768285B1 (en) * 2016-03-16 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
US10276362B2 (en) * 2016-04-29 2019-04-30 Infineon Technologies Ag Method for processing a semiconductor region and an electronic device
JP6787690B2 (ja) * 2016-05-19 2020-11-18 ローム株式会社 高速ダイオード及びその製造方法
JP6703915B2 (ja) * 2016-07-29 2020-06-03 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
WO2018030444A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6844163B2 (ja) * 2016-09-14 2021-03-17 富士電機株式会社 炭化珪素半導体装置
CN109314139B (zh) * 2016-09-20 2022-04-15 富士电机株式会社 半导体装置和半导体装置的制造方法
US10559663B2 (en) * 2016-10-14 2020-02-11 Fuji Electric Co., Ltd. Semiconductor device with improved current flow distribution
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
JP6756376B2 (ja) * 2016-11-16 2020-09-16 富士電機株式会社 半導体装置
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device
US10867798B2 (en) * 2016-12-08 2020-12-15 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
CN109219870B (zh) * 2016-12-08 2021-09-10 富士电机株式会社 半导体装置的制造方法
CN109314134B (zh) * 2016-12-16 2021-11-05 富士电机株式会社 半导体装置及制造方法
US9818696B1 (en) * 2016-12-26 2017-11-14 Sanken Electric Co., Ltd. Semiconductor device
JP6820738B2 (ja) * 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
WO2018135147A1 (ja) * 2017-01-17 2018-07-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6903931B2 (ja) * 2017-02-13 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6645594B2 (ja) * 2017-02-15 2020-02-14 富士電機株式会社 半導体装置
JP7325167B2 (ja) * 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
US10396189B2 (en) * 2017-05-30 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device
WO2018220879A1 (ja) * 2017-05-31 2018-12-06 富士電機株式会社 半導体装置
JP6988175B2 (ja) * 2017-06-09 2022-01-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6815285B2 (ja) * 2017-06-26 2021-01-20 株式会社東芝 半導体装置
US10170559B1 (en) * 2017-06-29 2019-01-01 Alpha And Omega Semiconductor (Cayman) Ltd. Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method
JP6747593B2 (ja) * 2017-07-14 2020-08-26 富士電機株式会社 半導体装置
US10193000B1 (en) * 2017-07-31 2019-01-29 Ixys, Llc Fast recovery inverse diode
US10319669B2 (en) * 2017-08-31 2019-06-11 Ixys, Llc Packaged fast inverse diode component for PFC applications
US10424677B2 (en) * 2017-08-31 2019-09-24 Littelfuse, Inc. Charge carrier extraction inverse diode
JP6777244B2 (ja) * 2017-10-18 2020-10-28 富士電機株式会社 半導体装置
WO2019098270A1 (ja) * 2017-11-15 2019-05-23 富士電機株式会社 半導体装置
WO2019098271A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
JP7052322B2 (ja) * 2017-11-28 2022-04-12 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2019111572A1 (ja) * 2017-12-06 2019-06-13 富士電機株式会社 半導体装置
CN110770914B (zh) * 2017-12-14 2024-03-01 富士电机株式会社 半导体装置及其制造方法
CN110692140B (zh) * 2017-12-14 2023-07-04 富士电机株式会社 半导体装置
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7106881B2 (ja) * 2018-02-09 2022-07-27 株式会社デンソー 炭化珪素基板および炭化珪素半導体装置
WO2019159657A1 (ja) * 2018-02-14 2019-08-22 富士電機株式会社 半導体装置
WO2019159391A1 (ja) * 2018-02-14 2019-08-22 富士電機株式会社 半導体装置
JP7095303B2 (ja) * 2018-02-14 2022-07-05 富士電機株式会社 半導体装置
JP7091693B2 (ja) * 2018-02-19 2022-06-28 富士電機株式会社 半導体装置
JP7124339B2 (ja) * 2018-02-28 2022-08-24 富士電機株式会社 半導体装置
JP7102808B2 (ja) * 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
JP7187787B2 (ja) * 2018-03-15 2022-12-13 富士電機株式会社 半導体装置
JP6954449B2 (ja) * 2018-03-15 2021-10-27 富士電機株式会社 半導体装置
JP7131003B2 (ja) * 2018-03-16 2022-09-06 富士電機株式会社 半導体装置
DE112019000094T5 (de) * 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
JP6958732B2 (ja) * 2018-05-10 2021-11-02 富士電機株式会社 半導体装置の製造方法
JP7181520B2 (ja) * 2018-06-25 2022-12-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6964566B2 (ja) * 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
JP7230434B2 (ja) * 2018-10-30 2023-03-01 富士電機株式会社 半導体装置の製造方法
JP7268330B2 (ja) * 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法
JP7263740B2 (ja) * 2018-11-06 2023-04-25 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20230275129A1 (en) 2023-08-31
US11646350B2 (en) 2023-05-09
US10312331B2 (en) 2019-06-04
DE112015000206T5 (de) 2016-08-25
JPWO2016051973A1 (ja) 2017-07-20
US10923570B2 (en) 2021-02-16
CN105814694B (zh) 2019-03-08
WO2016051973A1 (ja) 2016-04-07
JP2018125537A (ja) 2018-08-09
CN105814694A (zh) 2016-07-27
US20160276446A1 (en) 2016-09-22
US20210159317A1 (en) 2021-05-27
JP6319453B2 (ja) 2018-05-09
US20190288078A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
JP6508372B2 (ja) 半導体装置および半導体装置の製造方法
JP6642609B2 (ja) 半導体装置および半導体装置の製造方法
CN107408581B (zh) 半导体装置及半导体装置的制造方法
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9530672B2 (en) Production method for a semiconductor device
US9887190B2 (en) Semiconductor device and method for manufacturing the same
JP2013074181A (ja) 半導体装置とその製造方法
JP6661575B2 (ja) 半導体装置およびその製造方法
TWI553714B (zh) 半導體裝置之製造方法
JP7361634B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R150 Certificate of patent or registration of utility model

Ref document number: 6508372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250