JP2743057B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2743057B2 JP2743057B2 JP6025277A JP2527794A JP2743057B2 JP 2743057 B2 JP2743057 B2 JP 2743057B2 JP 6025277 A JP6025277 A JP 6025277A JP 2527794 A JP2527794 A JP 2527794A JP 2743057 B2 JP2743057 B2 JP 2743057B2
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- low
- well
- diode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
- H10D84/617—Combinations of vertical BJTs and only diodes
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、陽極層が低濃度部分を
有するＰＮ接合型半導体装置に関するものであり、より
詳しくは、陽極形成時、コンタクトを部分的に形成し不
純物を拡散させることによって得られる低濃度層を用い
て、蓄積されたキャリアが陽極端子を通じて簡単に除去
できるようにして、低損失、速い逆回復特性を有するこ
とができるようにした接合部を有する、半導体装置に関
するものである。
有するＰＮ接合型半導体装置に関するものであり、より
詳しくは、陽極形成時、コンタクトを部分的に形成し不
純物を拡散させることによって得られる低濃度層を用い
て、蓄積されたキャリアが陽極端子を通じて簡単に除去
できるようにして、低損失、速い逆回復特性を有するこ
とができるようにした接合部を有する、半導体装置に関
するものである。
【０００２】
【従来の技術】図８ないし図１１は、拡散領域が形成さ
れている従来の半導体装置の断面図であり、図８は基本
的なＰＮダイオードの垂直構造図を、図９ないし図１１
は逆回復時間の短縮のため用いられた公知のＰＮダイオ
ード構造を示す断面図である。
れている従来の半導体装置の断面図であり、図８は基本
的なＰＮダイオードの垂直構造図を、図９ないし図１１
は逆回復時間の短縮のため用いられた公知のＰＮダイオ
ード構造を示す断面図である。
【０００３】一般に、順バイアスされたダイオードにお
いては、過剰少数キャリアにより電荷が蓄積されるよう
になり、この蓄積された電荷は順方向電流に比例し、外
部回路に沿って決められた傾きに順方向導通状態で逆方
向にスイッチングするようになる。この際、高耐圧ダイ
オードは、デバイス内に高抵抗を有するので、逆回復時
間（再結合時間）が長くなってダイオードのスイッチン
グ周波数が高くなるほど、損失は急激に増加するように
なる。
いては、過剰少数キャリアにより電荷が蓄積されるよう
になり、この蓄積された電荷は順方向電流に比例し、外
部回路に沿って決められた傾きに順方向導通状態で逆方
向にスイッチングするようになる。この際、高耐圧ダイ
オードは、デバイス内に高抵抗を有するので、逆回復時
間（再結合時間）が長くなってダイオードのスイッチン
グ周波数が高くなるほど、損失は急激に増加するように
なる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うに動作周波数が高くなると、素子の損失が増加するよ
うになるので、損失を防止するための回路が別途に設計
されなければならないという困難さが伴うようになる。
これに対する解決策として、速い逆回復特性を有するシ
ョットキバリアダイオード（ｓｃｈｏｔｔｋｙ ｂａｒ
ｒｉｅｒ ｄｉｏｄｅ）が用いられたが、これは大きい
漏洩電流と低い耐圧という短所を有していた。
うに動作周波数が高くなると、素子の損失が増加するよ
うになるので、損失を防止するための回路が別途に設計
されなければならないという困難さが伴うようになる。
これに対する解決策として、速い逆回復特性を有するシ
ョットキバリアダイオード（ｓｃｈｏｔｔｋｙ ｂａｒ
ｒｉｅｒ ｄｉｏｄｅ）が用いられたが、これは大きい
漏洩電流と低い耐圧という短所を有していた。
【０００５】これを改善したものとしては、図８に示し
たように、一般的なダイオード構造にライフタイムキラ
ーをドーピングして逆回復時間を縮めようと努めた構造
が挙げられる。
たように、一般的なダイオード構造にライフタイムキラ
ーをドーピングして逆回復時間を縮めようと努めた構造
が挙げられる。
【０００６】前記図面でわかるように、従来の半導体装
置は、基本的に上下に陰電極２および陽電極１が形成さ
れており、前記陰電極上にＮ+ 型の高濃度基板３が積層
されており、前記Ｎ+ 型高濃度基板３上にはまたＮ- 型
の低濃度基板４が積層されており、前記陽電極の両側に
一部重なるよう拡散用マスキング絶縁膜５が形成されて
おり、前記マスキング絶縁膜が形成された陽電極の下段
拡散領域にＰ+ 型の高濃度陽極層６が形成された構造か
らなっている。
置は、基本的に上下に陰電極２および陽電極１が形成さ
れており、前記陰電極上にＮ+ 型の高濃度基板３が積層
されており、前記Ｎ+ 型高濃度基板３上にはまたＮ- 型
の低濃度基板４が積層されており、前記陽電極の両側に
一部重なるよう拡散用マスキング絶縁膜５が形成されて
おり、前記マスキング絶縁膜が形成された陽電極の下段
拡散領域にＰ+ 型の高濃度陽極層６が形成された構造か
らなっている。
【０００７】しかしながら、この方法も、高い電圧降下
と高温における漏洩電流増加により、システムの効率が
低下するという問題点を有していた。
と高温における漏洩電流増加により、システムの効率が
低下するという問題点を有していた。
【０００８】最近、速い逆回復特性を有するようにする
構造で、図９に示したもののように、選択ボロン拡散に
より深いＰ+ ジャンクションを形成した後、ボロンイオ
ン注入により浅いＰ- 層を形成し、従来より速い逆回復
時間、低い電圧降下を実現し、この他、図１０に示した
構造のように、Ｐ+ とＮ+ とが拡散領域内で複合的に構
成されるユニバーサルコンタクトを作りあげた。さら
に、図１１に示したように、Ｐ+ をまず選択拡散させた
後、ショットキバリアコンタクト９を形成した構造また
は逆回復特性を有する構造も既に公知された技術のうち
の１つである。
構造で、図９に示したもののように、選択ボロン拡散に
より深いＰ+ ジャンクションを形成した後、ボロンイオ
ン注入により浅いＰ- 層を形成し、従来より速い逆回復
時間、低い電圧降下を実現し、この他、図１０に示した
構造のように、Ｐ+ とＮ+ とが拡散領域内で複合的に構
成されるユニバーサルコンタクトを作りあげた。さら
に、図１１に示したように、Ｐ+ をまず選択拡散させた
後、ショットキバリアコンタクト９を形成した構造また
は逆回復特性を有する構造も既に公知された技術のうち
の１つである。
【０００９】ここで、前記表面に示した部材番号１は陽
電極を、２は陰電極を、３はＮ+ 型の高濃度基板を、４
はＮ- 型の低濃度基板を、５はマスキング絶縁膜を、６
はＰ + 型の高濃度陽極層を、７はＰ- 型の低濃度陽極層
を、８はＮ+ 型の高濃度陽極層を、９はショットキバリ
アコンタクトを示す。
電極を、２は陰電極を、３はＮ+ 型の高濃度基板を、４
はＮ- 型の低濃度基板を、５はマスキング絶縁膜を、６
はＰ + 型の高濃度陽極層を、７はＰ- 型の低濃度陽極層
を、８はＮ+ 型の高濃度陽極層を、９はショットキバリ
アコンタクトを示す。
【００１０】一方、前記図面（図９、１０、１１）で示
した構造は、Ｐ+ ジャンクションを形成した後、他の層
を追加して、たとえば、Ｐ+ Ｐ，Ｐ+ Ｎ+ ，Ｐ+ ショッ
トキコンタクトのような形態で拡散領域を形成するよう
になるので、工程が構造の複雑さに応じて複雑になり、
煩雑になるという問題点を有していた。
した構造は、Ｐ+ ジャンクションを形成した後、他の層
を追加して、たとえば、Ｐ+ Ｐ，Ｐ+ Ｎ+ ，Ｐ+ ショッ
トキコンタクトのような形態で拡散領域を形成するよう
になるので、工程が構造の複雑さに応じて複雑になり、
煩雑になるという問題点を有していた。
【００１１】これに対して、本発明は、前記のような点
を勘案して改良したものであって、拡散領域を高濃度と
低濃度部分が複合構成されるように多重拡散させた後、
単一層で陽極を形成することによって、製造費用節減お
よび容易な製作が実現できるだけでなく、システム効率
を高めることができる半導体装置を提供することにその
目的がある。
を勘案して改良したものであって、拡散領域を高濃度と
低濃度部分が複合構成されるように多重拡散させた後、
単一層で陽極を形成することによって、製造費用節減お
よび容易な製作が実現できるだけでなく、システム効率
を高めることができる半導体装置を提供することにその
目的がある。
【００１２】
【課題を解決するための手段】したがって、前記のよう
な目的を達成するための本発明の半導体装置は、第１導
電型の高濃度シリコン基板と、高濃度シリコン基板上に
形成されている第１導電型の低濃度シリコン基板と、低
濃度シリコン基板内に表面と接するように形成されてお
り第１導電型と反対導電型の低濃度ウェルと、低濃度ウ
ェル内に表面と接するように形成されており低濃度ウェ
ルにより取囲んでおり低濃度ウェルと同一の導電型の高
濃度ウェルと、低濃度ウェルおよび高濃度ウェル上部に
形成されているアノード電極と、高濃度シリコン基板下
部に形成されているカソード電極とを含んでいる。
な目的を達成するための本発明の半導体装置は、第１導
電型の高濃度シリコン基板と、高濃度シリコン基板上に
形成されている第１導電型の低濃度シリコン基板と、低
濃度シリコン基板内に表面と接するように形成されてお
り第１導電型と反対導電型の低濃度ウェルと、低濃度ウ
ェル内に表面と接するように形成されており低濃度ウェ
ルにより取囲んでおり低濃度ウェルと同一の導電型の高
濃度ウェルと、低濃度ウェルおよび高濃度ウェル上部に
形成されているアノード電極と、高濃度シリコン基板下
部に形成されているカソード電極とを含んでいる。
【００１３】好ましくは、低濃度および高濃度ウェル
は、多数個からなる多重壁構造を有するとよい。
は、多数個からなる多重壁構造を有するとよい。
【００１４】また、好ましくは、低濃度シリコン基板上
に拡散された高濃度基板は、同一タイプの高濃度不純物
を選択拡散し多数個で相互分離されるよう形成するとよ
い。
に拡散された高濃度基板は、同一タイプの高濃度不純物
を選択拡散し多数個で相互分離されるよう形成するとよ
い。
【００１５】一方、本発明に従う他の構成を有する半導
体装置は、少なくとも１つのトランジスタとダイオード
が横並び的に一体に形成されている絶縁ゲートバイポー
ラ半導体装置において、トランジスタはエミッタ、ベー
スおよびコレクタ領域が垂直型構造をなし、ダイオード
はトランジスタのコレクタ電極で形成される第２電極
と、第２電極上部にトランジスタのコレクタとして順次
的に形成された第１導電型の高濃度層と低濃度層とから
なる基板と、コレクタ領域と反対導電型で低濃度および
高濃度が単一領域内に形成された低濃度ウェルおよび高
濃度ウェルと、このウェル上にトランジスタのベースと
連結された共通電極を有する構造を特徴とする。
体装置は、少なくとも１つのトランジスタとダイオード
が横並び的に一体に形成されている絶縁ゲートバイポー
ラ半導体装置において、トランジスタはエミッタ、ベー
スおよびコレクタ領域が垂直型構造をなし、ダイオード
はトランジスタのコレクタ電極で形成される第２電極
と、第２電極上部にトランジスタのコレクタとして順次
的に形成された第１導電型の高濃度層と低濃度層とから
なる基板と、コレクタ領域と反対導電型で低濃度および
高濃度が単一領域内に形成された低濃度ウェルおよび高
濃度ウェルと、このウェル上にトランジスタのベースと
連結された共通電極を有する構造を特徴とする。
【００１６】
【実施例】以下、添付した図面を参照して、本発明の実
施例に対して詳細に説明する。
施例に対して詳細に説明する。
【００１７】図１から図３は、本発明に従う半導体装置
を示したものであって、図１は多重拡散垂直構造図を、
図２は拡散用マスキング絶縁膜を除去し電極を形成した
垂直構造図を、図３は陰極層に高濃度選択拡散した後、
本発明の陽極層を選択拡散した構造を示す断面図であ
る。
を示したものであって、図１は多重拡散垂直構造図を、
図２は拡散用マスキング絶縁膜を除去し電極を形成した
垂直構造図を、図３は陰極層に高濃度選択拡散した後、
本発明の陽極層を選択拡散した構造を示す断面図であ
る。
【００１８】また、図４から図６は、本発明の実施例に
従う等価回路図を示すものであり、図４はトランジスタ
とクラムピングダイオードの等価回路図を、図５はダイ
オードとＮＰＮバイポーラトランジスタとから構成され
た垂直構造図を、図６は絶縁ゲートバイポーラトランジ
スタと並列連結され誘導型負荷の逆起電力を吸収するた
めに用いられる等価回路図を示す。
従う等価回路図を示すものであり、図４はトランジスタ
とクラムピングダイオードの等価回路図を、図５はダイ
オードとＮＰＮバイポーラトランジスタとから構成され
た垂直構造図を、図６は絶縁ゲートバイポーラトランジ
スタと並列連結され誘導型負荷の逆起電力を吸収するた
めに用いられる等価回路図を示す。
【００１９】さらに図７は、基準のダイオードと本発明
のダイオード逆回復時間を比較測定した波形図である。
のダイオード逆回復時間を比較測定した波形図である。
【００２０】前記図面でわかるように、本発明に従う半
導体装置は、図２に示したように、半導体の上下側に形
成された陽電極１および陰電極２と、前記陰電極２が形
成された高濃度シリコン層３上に形成された低濃度層４
と、前記高濃度層３が隣接して形成された低濃度シリコ
ン層４の他の側にタイプが異なる不純物を選択拡散して
形成させた高濃度ウェル領域６および低濃度ウェル領域
１０とから構成され、全体的に高濃度と低濃度とが複合
構成された１つの層に連結される構造からなる。
導体装置は、図２に示したように、半導体の上下側に形
成された陽電極１および陰電極２と、前記陰電極２が形
成された高濃度シリコン層３上に形成された低濃度層４
と、前記高濃度層３が隣接して形成された低濃度シリコ
ン層４の他の側にタイプが異なる不純物を選択拡散して
形成させた高濃度ウェル領域６および低濃度ウェル領域
１０とから構成され、全体的に高濃度と低濃度とが複合
構成された１つの層に連結される構造からなる。
【００２１】一方、これとは多少異なる構造を有する本
発明に従う半導体装置としては、図５に示したように、
少なくとも１つのトランジスタとダイオードとが側方向
に一体に形成されているバイポーラ半導体装置におい
て、前記トランジスタはエミッタ１４と、ベース１３お
よびコレクタ領域が垂直型構造をなし、前記ダイオード
は前記トランジスタのコレクタ電極で形成される陰電極
２０と、前記陰電極２０上部にトランジスタのコレクタ
で順次的に形成された高濃度層１８および低濃度層１９
と、前記コレクタ領域と反対導電型で低濃度および高濃
度が単一層で形成された低濃度ウェル１０および高濃度
ウェル６と、前記ウェル上にトランジスタのベースと連
結され共通電極として形成された陽電極１７とからなる
構造を有する。
発明に従う半導体装置としては、図５に示したように、
少なくとも１つのトランジスタとダイオードとが側方向
に一体に形成されているバイポーラ半導体装置におい
て、前記トランジスタはエミッタ１４と、ベース１３お
よびコレクタ領域が垂直型構造をなし、前記ダイオード
は前記トランジスタのコレクタ電極で形成される陰電極
２０と、前記陰電極２０上部にトランジスタのコレクタ
で順次的に形成された高濃度層１８および低濃度層１９
と、前記コレクタ領域と反対導電型で低濃度および高濃
度が単一層で形成された低濃度ウェル１０および高濃度
ウェル６と、前記ウェル上にトランジスタのベースと連
結され共通電極として形成された陽電極１７とからなる
構造を有する。
【００２２】前記低濃度および高濃度からなる前記低濃
度ウェル１０および高濃度ウェル６は、２つ以上の多重
ウェルを構成するように不純物を拡散させ、前記低濃度
シリコン基板１２下端に形成された高濃度領域１１は図
３に示したように、同一タイプの高濃度不純物を選択拡
散して多数個の相互分離された構造で形成させる構造も
やはり可能である。
度ウェル１０および高濃度ウェル６は、２つ以上の多重
ウェルを構成するように不純物を拡散させ、前記低濃度
シリコン基板１２下端に形成された高濃度領域１１は図
３に示したように、同一タイプの高濃度不純物を選択拡
散して多数個の相互分離された構造で形成させる構造も
やはり可能である。
【００２３】ここで、前記低濃度ウェル１０および高濃
度ウェル６は、Ｐ- およびＰ+ タイプから構成され、高
濃度シリコン層３および低濃度シリコン層４はＮ- およ
びＮ + タイプから構成される。
度ウェル６は、Ｐ- およびＰ+ タイプから構成され、高
濃度シリコン層３および低濃度シリコン層４はＮ- およ
びＮ + タイプから構成される。
【００２４】順バイアス時、過剰少数キャリア形態で蓄
積された電荷は、外部回路に従って決められた電流変化
（−ｄｉ／ｄｔ）でスイッチングするようになるが、こ
の際、蓄積された電荷を迅速に除去したい。陽極をボロ
ン拡散する場合、高濃度層６はホール移動の円滑な通路
となり、低濃度層１０は電子移動の通路役割ができるよ
うになる。すなわち、陽極層全体が従来の場合のよう
に、高濃度になった単一層であると、電子の移動が円滑
ではなくて逆回復時間が長くなるが、本発明のように、
２つ以上に多重拡散し高濃度と低濃度とが複合構成され
た単一層でウェルを構成させた後、陽極を形成する場合
は、図７に示したように、逆回復時間を速くでき、著し
いスイッチング能力の向上をもたらすことができること
がわかる。
積された電荷は、外部回路に従って決められた電流変化
（−ｄｉ／ｄｔ）でスイッチングするようになるが、こ
の際、蓄積された電荷を迅速に除去したい。陽極をボロ
ン拡散する場合、高濃度層６はホール移動の円滑な通路
となり、低濃度層１０は電子移動の通路役割ができるよ
うになる。すなわち、陽極層全体が従来の場合のよう
に、高濃度になった単一層であると、電子の移動が円滑
ではなくて逆回復時間が長くなるが、本発明のように、
２つ以上に多重拡散し高濃度と低濃度とが複合構成され
た単一層でウェルを構成させた後、陽極を形成する場合
は、図７に示したように、逆回復時間を速くでき、著し
いスイッチング能力の向上をもたらすことができること
がわかる。
【００２５】次に、本発明で提示された半導体装置を個
別素子に用いる場合は、図４の等価回路図と図５の垂直
構造図で示したように、単一チップにトランジスタとダ
イオードとを複合構成しクラムピング用にダイオードを
用いるとき、ダイオード順電圧がトランジスタのベース
コレクタジャンクションの電圧降下より低くて逆回復時
間が少ないので、飽和を縮めスイッチング時間を著しく
短縮するようになる。さらに、図６に示した等価回路図
でわかるように、絶縁ゲートバイポーラトランジスタ
（ＩＧＢＴ）のエミッタとコレクタとの間に並列に連結
して本発明のダイオードを速い逆回復特性が求められる
誘導負荷逆起電力吸収用に用いることもできる。
別素子に用いる場合は、図４の等価回路図と図５の垂直
構造図で示したように、単一チップにトランジスタとダ
イオードとを複合構成しクラムピング用にダイオードを
用いるとき、ダイオード順電圧がトランジスタのベース
コレクタジャンクションの電圧降下より低くて逆回復時
間が少ないので、飽和を縮めスイッチング時間を著しく
短縮するようになる。さらに、図６に示した等価回路図
でわかるように、絶縁ゲートバイポーラトランジスタ
（ＩＧＢＴ）のエミッタとコレクタとの間に並列に連結
して本発明のダイオードを速い逆回復特性が求められる
誘導負荷逆起電力吸収用に用いることもできる。
【００２６】この際、前記等価回路図で提示された部材
番号２１は、本発明のダイオード等価回路を示し、部材
番号２２はトランジスタ等価回路のコレクタ端子を、部
材番号２３はエミッタ端子を、部材番号２４はベース端
子を表わし、続けて、部材番号２５はＩＧＢＴのゲート
端子を、部材番号２６はＩＧＢＴ等価回路のコレクタ端
子を、部材番号２７はＩＧＢＴ等価回路のエミッタ端子
を、部材番号２８はＩＧＢＴ等価回路のエミッタとコレ
クタとが直列連結された端子を示す。
番号２１は、本発明のダイオード等価回路を示し、部材
番号２２はトランジスタ等価回路のコレクタ端子を、部
材番号２３はエミッタ端子を、部材番号２４はベース端
子を表わし、続けて、部材番号２５はＩＧＢＴのゲート
端子を、部材番号２６はＩＧＢＴ等価回路のコレクタ端
子を、部材番号２７はＩＧＢＴ等価回路のエミッタ端子
を、部材番号２８はＩＧＢＴ等価回路のエミッタとコレ
クタとが直列連結された端子を示す。
【００２７】一方、図７で示した図面の符号２９は、従
来一般ダイオードの逆回復時間を測定した波形を示した
ものであり、符号３０は本発明に従うダイオード逆回復
時間を測定した波形を示したものである。
来一般ダイオードの逆回復時間を測定した波形を示した
ものであり、符号３０は本発明に従うダイオード逆回復
時間を測定した波形を示したものである。
【００２８】
【発明の効果】前述のように、本発明によると、深いＰ
+ ジャンクションと浅いＰジャンクションの複合構成か
ら発生する工程上の困難性を解決し、ショットキコンタ
クトを用いるとき、発生する高い逆電流、低い耐圧特性
などのような問題点を解決するため、２つ以上に多重拡
散し高濃度と低濃度とが複合構成された単一層の拡散で
形成させることができ、製造が容易であり、さらに、単
一チップにトランジスタとダイオードとが複合構成され
た場合、従来ではダイオードの速い逆回復特性を得るた
めライフタイムキラーをドーピングするとき、トランジ
スタ特性に影響が加わる短所が発生された反面、本発明
においては、トランジスタのベース形成と同時にダイオ
ードが形成されるよう構成されることによって、トラン
ジスタの劣化特性がなく速い逆回復特性を有することが
できるダイオードが形成できるようになる。
+ ジャンクションと浅いＰジャンクションの複合構成か
ら発生する工程上の困難性を解決し、ショットキコンタ
クトを用いるとき、発生する高い逆電流、低い耐圧特性
などのような問題点を解決するため、２つ以上に多重拡
散し高濃度と低濃度とが複合構成された単一層の拡散で
形成させることができ、製造が容易であり、さらに、単
一チップにトランジスタとダイオードとが複合構成され
た場合、従来ではダイオードの速い逆回復特性を得るた
めライフタイムキラーをドーピングするとき、トランジ
スタ特性に影響が加わる短所が発生された反面、本発明
においては、トランジスタのベース形成と同時にダイオ
ードが形成されるよう構成されることによって、トラン
ジスタの劣化特性がなく速い逆回復特性を有することが
できるダイオードが形成できるようになる。
【図１】本発明に従う半導体装置の断面図である。
【図２】本発明に従う半導体装置の断面図である。
【図３】本発明に従う半導体装置の断面図である。
【図４】本発明の実施例に従うトランジスタとクラムピ
ングダイオードの等価回路を示す図である。
ングダイオードの等価回路を示す図である。
【図５】本発明の実施例に従うダイオードと一般トラン
ジスタとから構成された垂直構造図である。
ジスタとから構成された垂直構造図である。
【図６】本発明の実施例に従う絶縁ゲートバイポーラト
ランジスタと並列連結されフリーフィーリング用に用い
られる等価回路を示す図である。
ランジスタと並列連結されフリーフィーリング用に用い
られる等価回路を示す図である。
【図７】既存のダイオードと本発明のダイオード逆回復
時間を比較測定した波形図である。
時間を比較測定した波形図である。
【図８】従来の技術に従う半導体装置の断面を示す図で
ある。
ある。
【図９】従来の技術に従う半導体装置の断面を示す図で
ある。
ある。
【図１０】従来の技術に従う半導体装置の断面を示す図
である。
である。
【図１１】従来の技術に従う半導体装置の断面を示す図
である。
である。
１，１７ 陽電極 ２，２０ 陰電極 ３，１１，１８ 高濃度シリコン基板 ４，１２，１９ 低濃度シリコン基板 ６ 高濃度ウェル領域 １０ 低濃度ウェル領域 １３ ベース １４ エミッタ なお、各図中、同一符号は同一または相当部分を示す。
Claims (4)
- 【請求項１】第１導電型の高濃度シリコン基板と、 前記高濃度シリコン基板上に形成されている第１導電型
の低濃度シリコン基板と、 前記低濃度シリコン基板内に表面と接するように形成さ
れており、前記第１導電型と反対導電型の低濃度ウェル
と、 前記低濃度ウェル内に表面と接するように形成されてお
り、前記低濃度ウェルにより取囲んでおり、前記低濃度
ウェルと同一の導電型の高濃度ウェルと、 前記低濃度ウェルおよび高濃度ウェル上部に形成されて
いるアノード電極と、 前記高濃度シリコン基板下部に形成されているカソード
電極とを含む、半導体装置。 - 【請求項２】 前記低濃度および高濃度ウェルは、多数
個からなる多重壁構造を有することを特徴とする、請求
項１記載の半導体装置。 - 【請求項３】 前記低濃度シリコン基板上に拡散された
高濃度基板は、同一タイプの高濃度不純物を選択拡散し
多数個で相互分離されるよう形成することを特徴とす
る、請求項１記載の半導体装置。 - 【請求項４】 少なくとも１つのトランジスタとダイオ
ードとが側方向に一体に形成されているバイポーラ半導
体装置において、 前記トランジスタはエミッタ、ベースおよびコレクタ領
域が垂直型構造をなし、 前記ダイオードは、 前記トランジスタのコレクタ電極で形成される陰電極
と、 前記陰電極上部にトランジスタのコレクタで順次的に形
成された高濃度基板および低濃度基板と、 前記コレクタ領域と反対導電型の低濃度および高濃度不
純物が単一層で形成された低濃度ウェルおよび高濃度ウ
ェルと、 前記ウェル上にトランジスタのベースとダイオードの陰
極が連結され共通電極で形成された陽電極とから構成さ
れることを特徴とする、半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93P2593 | 1993-02-24 | ||
| KR930002593 | 1993-02-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07312370A JPH07312370A (ja) | 1995-11-28 |
| JP2743057B2 true JP2743057B2 (ja) | 1998-04-22 |
Family
ID=19351181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6025277A Expired - Fee Related JP2743057B2 (ja) | 1993-02-24 | 1994-02-23 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5432360A (ja) |
| JP (1) | JP2743057B2 (ja) |
| DE (1) | DE4405815A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE9701724D0 (sv) * | 1997-05-09 | 1997-05-09 | Abb Research Ltd | A pn-diode of SiC and a method for production thereof |
| JP3807023B2 (ja) * | 1997-05-27 | 2006-08-09 | 富士電機デバイステクノロジー株式会社 | 電力用ダイオード |
| KR100263912B1 (ko) * | 1998-05-20 | 2000-09-01 | 김덕중 | 반도체 소자의 다이오드 및 그 제조방법 |
| US6891250B1 (en) * | 1999-04-30 | 2005-05-10 | Rohm Co., Ltd. | Semiconductor device with bipolar transistor |
| JP4707203B2 (ja) | 1999-09-09 | 2011-06-22 | ローム株式会社 | 半導体装置 |
| JP2001196606A (ja) * | 2000-01-11 | 2001-07-19 | Mitsubishi Electric Corp | ダイオード |
| US6376346B1 (en) * | 2000-09-28 | 2002-04-23 | Fabtech, Inc. | High voltage device and method for making the same |
| JP5077508B2 (ja) * | 2001-09-19 | 2012-11-21 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| DE10159498A1 (de) * | 2001-12-04 | 2003-06-12 | Bosch Gmbh Robert | Halbleiteranordnung mit einem pn-Übergang und Verfahren zur Herstellung einer Halbleiteranordnung |
| US20050275065A1 (en) * | 2004-06-14 | 2005-12-15 | Tyco Electronics Corporation | Diode with improved energy impulse rating |
| JP4860146B2 (ja) * | 2004-12-24 | 2012-01-25 | パナソニック株式会社 | サージ保護用半導体装置 |
| JP5434961B2 (ja) * | 2010-08-04 | 2014-03-05 | 株式会社デンソー | 横型ダイオードを有する半導体装置 |
| JP5399426B2 (ja) * | 2011-01-24 | 2014-01-29 | ローム株式会社 | 半導体装置 |
| JP6319453B2 (ja) | 2014-10-03 | 2018-05-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN105405895B (zh) * | 2015-12-17 | 2018-10-02 | 扬州国宇电子有限公司 | 一种低存储电荷快恢复二极管芯片 |
| KR20240145238A (ko) * | 2023-03-27 | 2024-10-07 | 삼성전자주식회사 | Esd 다이오드를 포함하는 반도체 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017882A (en) * | 1975-12-15 | 1977-04-12 | Rca Corporation | Transistor having integrated protection |
| JPS58125875A (ja) * | 1982-01-22 | 1983-07-27 | Mitsubishi Electric Corp | 定電圧ダイオ−ド |
| JP3130084B2 (ja) * | 1991-07-18 | 2001-01-31 | 新電元工業株式会社 | 整流用半導体装置 |
| JP3149483B2 (ja) * | 1991-11-11 | 2001-03-26 | 富士電機株式会社 | プレーナ型半導体整流素子 |
-
1994
- 1994-02-23 JP JP6025277A patent/JP2743057B2/ja not_active Expired - Fee Related
- 1994-02-23 DE DE4405815A patent/DE4405815A1/de not_active Withdrawn
- 1994-02-24 US US08/202,195 patent/US5432360A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5432360A (en) | 1995-07-11 |
| DE4405815A1 (de) | 1994-08-25 |
| JPH07312370A (ja) | 1995-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1967868B (zh) | 半导体装置及其制造方法 | |
| JP2743057B2 (ja) | 半導体装置 | |
| US5380670A (en) | Method of fabricating a semiconductor device | |
| US7157785B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| US6747295B2 (en) | Semiconductor device with trench gate | |
| US12021118B2 (en) | Semiconductor device | |
| CN103748685B (zh) | 绝缘栅双极晶体管 | |
| CN103650148B (zh) | 绝缘栅双极晶体管 | |
| JPH05152574A (ja) | 半導体装置 | |
| JP2001168333A (ja) | トレンチゲート付き半導体装置 | |
| JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JPH0864811A (ja) | 電力装置集積化構造体 | |
| US4901120A (en) | Structure for fast-recovery bipolar devices | |
| JP2005209811A (ja) | 半導体装置 | |
| JPH11274516A (ja) | 電力用半導体装置 | |
| JPH06104459A (ja) | 半導体装置 | |
| JP3257186B2 (ja) | 絶縁ゲート型サイリスタ | |
| JPH0249025B2 (ja) | ||
| CN112951900A (zh) | 一种含有高阻p-top区的槽栅超结IGBT | |
| JPH10335631A (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
| JP2688510B2 (ja) | ゲートターンオフサイリスタの駆動方法 | |
| JP2827523B2 (ja) | 半導体装置 | |
| JP3808686B2 (ja) | 半導体素子 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPH11204804A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971209 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |