[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5354945B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5354945B2
JP5354945B2 JP2008085412A JP2008085412A JP5354945B2 JP 5354945 B2 JP5354945 B2 JP 5354945B2 JP 2008085412 A JP2008085412 A JP 2008085412A JP 2008085412 A JP2008085412 A JP 2008085412A JP 5354945 B2 JP5354945 B2 JP 5354945B2
Authority
JP
Japan
Prior art keywords
substrate
layer
ions
single crystal
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008085412A
Other languages
English (en)
Other versions
JP2008277789A (ja
Inventor
英人 大沼
哲弥 掛端
陽一 飯窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008085412A priority Critical patent/JP5354945B2/ja
Publication of JP2008277789A publication Critical patent/JP2008277789A/ja
Application granted granted Critical
Publication of JP5354945B2 publication Critical patent/JP5354945B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Description

本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板及びそれにより製造される半導体装置に関する。特に貼り合わせＳＯＩ技術に関するものであって、ガラス等の絶縁表面を有する基板に単結晶若しくは多結晶の半導体層を接合させたＳＯＩ基板及びそれにより製造される半導体装置に関する。
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハーに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータと呼ばれる半導体基板（ＳＯＩ基板）を使った集積回路が開発されている。ＳＯＩ基板を用いて集積回路の一部を構成するトランジスタを形成することによって、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させることができるので、ＳＯＩ基板は注目を集めている。
ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法は、シリコンウエハーに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、水素イオン注入面を別のシリコンウエハーと重ね合わせ、熱処理を行って該微小気泡層を劈開面として剥離することで、別のシリコンウエハーに薄いシリコン層（ＳＯＩ層）を接合する。ＳＯＩ層を剥離するための熱処理に加え、酸化性雰囲気下での熱処理によりＳＯＩ層に酸化膜を形成し、その後に該酸化膜を除去し、次に１０００乃至１３００℃の還元性雰囲気下で熱処理を行って接合強度を高め、ＳＯＩ層の表面のダメージ層の改善をする必要があるとされている。
ＳＯＩ基板を用いた半導体装置の一例として、本出願人によるものが知られている（特許文献２参照）。この場合にも、ＳＯＩ層において応力に起因するトラップ準位や欠陥を除去するために１０５０乃至１１５０℃の熱処理が必要であることが開示されている。
米国特許第６３７２６０９号 特開２０００−１２８６４号公報
従来のＳＯＩ基板の製造方法では、基板とＳＯＩ層との接合を強固なものとし、ＳＯＩ層の表面のダメージ層の改善をするために１０００℃以上の高温で熱処理をする必要があった。そのため、液晶パネルの製造に用いられるガラス基板のように、耐熱温度が７００℃程度の基板にＳＯＩ層を形成することができなかった。仮に水素イオン注入剥離法でＳＯＩ層をガラス基板上に設けたとしても、接合強度を高めるための高温の熱処理を適用することができないために、ＳＯＩ層の接合強度が弱いといった問題があった。
このような問題点に鑑み、ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうるＳＯＩ層を備えたＳＯＩ基板を提供することを目的とする。また、そのようなＳＯＩ基板を用いた半導体装置を提供することを目的とする。
絶縁表面を有する基板若しくは絶縁基板に、単結晶半導体層を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜を用いる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（化学式ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（化学式ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物が適用される。すなわち、絶縁表面を有する基板若しくは絶縁基板に単結晶半導体層（ＳＯＩ層）を接合する構造を有するＳＯＩ基板において、接合を形成する面の一方若しくは双方に、親水性の表面を有する平滑な層を接合面として設ける。
絶縁表面を有する基板若しくは絶縁基板に接合されるＳＯＩ層は、単結晶半導体基板に形成されたイオンドーピング層にて劈開することにより得られる。イオンドーピング層はソースガスとして水素、ヘリウム若しくはフッ素に代表されるハロゲンのガスを用い、プラズマ励起して生成されるイオンを単結晶半導体基板に注入することで形成される。なお、本明細書における「イオンを単結晶半導体基板に注入する」とは、電界で加速されたイオンを基板に照射して、そのイオンを構成する元素を単結晶半導体基板中に含ませる工程を指す。例えば、そのような工程としては、イオンドーピングが挙げられる。この場合、一種類のイオン又は同一の原子から成る質量の異なる複数の種類のイオンを単結晶半導体基板に照射することが好ましい。水素イオンを単結晶半導体基板に照射する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくことが好ましい。また、ヘリウムをイオン化して単結晶半導体基板に照射する場合は、質量分離を行わないイオンドーピングであっても、実質的にＨｅ＋イオンのみを単結晶半導体基板に含ませることができる。なお実質的とは、大気成分の元素もイオン化されてわずかに単結晶半導体基板に含まれることを指している。また、本明細書における「イオンドーピング層」とは、単結晶半導体基板にイオンを照射することにより、微小な空洞を有するように脆弱化された領域であり、以下、「イオンドーピング層」を「脆化層」という。なお、本明細書における「劈開する」とは、脆化層で単結晶半導体基板を分離することを指す。劈開することにより単結晶半導体基板の一部を支持基板上に半導体層として残すことができる。
単結晶半導体基板から分離される単結晶半導体層とベースとなる基板とを接合する際に、特定の酸化シリコン膜を用いることにより７００℃以下の温度で接合を形成することができる。したがって、ガラス基板等の耐熱温度が７００℃以下の基板を用いても、基板と強固に接合したＳＯＩ層を得ることができる。
単結晶半導体層を固定する基板として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。すなわち、一辺が１メートルを超える基板上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。
本発明に係るＳＯＩ基板の構成を図１（Ａ）（Ｂ）に示す。図１（Ａ）においてベース基板１００は絶縁表面を有する基板若しくは絶縁基板であり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板が適用される。その他に石英ガラス、シリコンウエハーのような半導体基板も適用可能である。ＳＯＩ層１０２は単結晶半導体層であり、代表的には単結晶シリコンが適用される。また、水素イオン注入剥離法によって多結晶半導体基板から剥離可能であるシリコンや、水素イオン注入剥離法によって単結晶半導体基板若しくは多結晶半導体基板から剥離可能であるゲルマニウムも適用することができる。その他にも、シリコンゲルマニウム、ガリウムヒ素、インジウムリンなどの化合物半導体による結晶性半導体基板を適用することもできる。
このようなベース基板１００とＳＯＩ層１０２の間には、親水性の表面を有する平滑な接合層１０４を設ける。この接合層１０４として酸化シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
上記親水性の表面を有する平滑な接合層１０４は５ｎｍ乃至５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面（接合を形成する面）の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また接合層１０４を設けることによって、接合する基板とＳＯＩ層との熱歪みを緩和することができる。ベース基板１００にも同様の酸化シリコン膜でなる接合層１０４を設けておいても良い。すなわち、絶縁表面を有する基板若しくは絶縁基板であるベース基板１００にＳＯＩ層１０２を接合するに際し、ベース基板１００の接合を形成する面とＳＯＩ層１０２の接合を形成する面の一方若しくは双方に、有機シランを原材料として成膜した酸化シリコン膜でなる接合層１０４を設けることで、ベース基板１００とＳＯＩ層１０２を強固に接合することができる。
図１（Ｂ）はベース基板１００にバリア層１２５と接合層１０４を設けた構成を示す。ＳＯＩ層１０２をベース基板１００に接合した場合に、バリア層１２５を設けることによって、ベース基板１００として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン等の不純物が拡散してＳＯＩ層１０２が汚染されることを防ぐことができる。また、ベース基板１００側の接合層１０４は適宜設ければ良い。
図２（Ａ）（Ｂ）は本発明に係るＳＯＩ基板の別の構成である。図２（Ａ）はＳＯＩ層１０２と接合層１０４の間に窒素含有絶縁層１２０を設けた構成を示す。窒素含有絶縁層１２０は窒化シリコン膜、窒化酸化シリコン膜若しくは酸化窒化シリコン膜から選ばれた一の層又は複数の膜を積層して形成する。例えば、ＳＯＩ層１０２側から酸化窒化シリコン膜、窒化酸化シリコン膜を積層して窒素含有絶縁層１２０とすることができる。接合層１０４はベース基板１００と接合を形成するために設けられるのに対し、窒素含有絶縁層１２０は、可動イオンや水分等の不純物がＳＯＩ層１０２に拡散して汚染されることを防ぐため、設けることが好ましい。また、窒素含有絶縁層１２０として、窒化酸化シリコン膜と熱酸化により形成された酸化シリコン膜とを積層して形成したものを適用することもできる。
なお、ここで酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
図２（Ｂ）はベース基板１００に接合層１０４を設けた構成である。ベース基板１００と接合層１０４との間にはバリア層１２５が設けられていることが好ましい。バリア層１２５はベース基板１００として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン等の不純物が拡散してＳＯＩ層１０２が汚染されることを防ぐために設けられる。また、ＳＯＩ層１０２には酸化シリコン膜１２１が形成されている。この酸化シリコン膜１２１が接合層１０４と接合を形成し、ベース基板１００上にＳＯＩ層１０２を固定する。酸化シリコン膜１２１としては熱酸化により形成されたものが好ましい。また、接合層１０４と同様にＴＥＯＳを用いて化学気相成長法により成膜したものを適用しても良い。また、酸化シリコン膜１２１としてケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水でＳＯＩ層となる半導体基板表面を処理することで形成することができる。ケミカルオキサイドは半導体基板の表面の形状を反映して形成されるため、半導体基板が平坦であるとケミカルオキサイドも平坦になるので好ましい。
このようなＳＯＩ基板の製造方法について図３（Ａ）乃至（Ｃ）と図４を参照して説明する。
図３（Ａ）に示す半導体基板１０１は清浄化されており、電界で加速されたイオンを半導体基板１０１に照射し、その表面から所定の深さに脆化層１０３を形成する。イオンの照射はベース基板に転置するＳＯＩ層の厚さを考慮して行われる。当該ＳＯＩ層は５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとする。半導体基板１０１にイオンを照射する際の加速電圧はこのような厚さを考慮して設定する。脆化層１０３は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを照射することで形成される。この場合、一種類のイオン又は同一の原子から成る質量の異なる複数の種類のイオンを照射することが好ましい。水素イオンを照射する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくことが好ましい。Ｈ３ ＋イオンの割合を高めておくと注入効率を高めることができ、照射時間を短縮することができる。このようにＨ＋、Ｈ２ ＋イオンよりもＨ３ ＋イオンの割合を高くしてイオンの照射を行い、半導体基板１０１に水素を多く含ませる構成とすることで、Ｈ３ ＋イオンの割合を高めないでイオンの照射を行う場合と比べてより少ないイオンのドーズで分離を容易に行うことができる。
イオンを高ドーズ条件で照射するため、半導体基板１０１の表面が粗くなってしまう場合がある。そのためイオンが照射される面に、酸化シリコン膜、窒化シリコン膜若しくは窒化酸化シリコン膜などにより半導体基板１０１に対する保護膜を０．５ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
次に、図３（Ｂ）で示すように、半導体基板１０１のベース基板と接合を形成する面に接合層１０４として酸化シリコン膜を形成する。酸化シリコン膜としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他のシランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、半導体基板１０１として単結晶半導体基板を用いた場合、当該基板に形成した脆化層１０３から脱ガスが起こらない温度（接合層１０４として形成した酸化シリコン膜の表面に荒れが生じない温度又は脆化層１０３に亀裂が生じない温度）として、例えば３５０℃以下の成膜温度が適用される。また、半導体基板１０１として単結晶若しくは多結晶半導体基板を用いた場合、当該基板からＳＯＩ層を分離する熱処理には、接合層１０４の成膜温度よりも高い熱処理温度が適用される。
図３（Ｃ）はベース基板１００と半導体基板１０１の接合層１０４の表面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。そして、ベース基板１００と接合層１０４を密着させることによりファン・デル・ワールス力が作用して接合が形成され、またベース基板１００と半導体基板１０１とを圧接することで、水素結合によってファン・デル・ワールス力による接合よりも強固な接合を形成することが可能である。
良好な接合を形成するために、接合を形成する面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により、後の加熱処理の温度が２００℃乃至４００℃であっても異種材料間の接合強度を向上させることが容易となる。
ベース基板１００と半導体基板１０１を接合層１０４を介して貼り合わせた後は、加熱処理、加圧処理、又は加熱処理と加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板１００の耐熱温度以下であって、先のイオンの照射で脆化層１０３に含ませた元素が離脱する温度であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板１００及び半導体基板１０１の耐圧性を考慮して行う。
図４において、ベース基板１００と半導体基板１０１を貼り合わせた後、熱処理を行い脆化層１０３を劈開面として半導体基板１０１をベース基板１００から分離する。熱処理の温度は接合層１０４の成膜温度以上、ベース基板１００の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の熱処理を行うことにより、脆化層１０３に形成された微小な空洞の体積変化が起こり、脆化層１０３に沿って分離することが可能となる。接合層１０４はベース基板１００と接合しているので、ベース基板１００上には半導体基板１０１と同じ結晶性のＳＯＩ層１０２が残存することとなる。
図５はＳＯＩ基板の製造方法について、ベース基板１００側に接合層を設けてＳＯＩ層を形成する工程を示す。図５（Ａ）は酸化シリコン膜１２１が形成された半導体基板１０１に電界で加速されたイオンを照射して、その表面から所定の深さに脆化層１０３を形成する工程を示している。水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンの照射は図３（Ａ）の場合と同様である。半導体基板１０１の表面に酸化シリコン膜１２１を形成しておくことでイオンが照射される表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。
図５（Ｂ）は、バリア層１２５及び接合層１０４が形成されたベース基板１００と酸化シリコン膜１２１が形成された半導体基板１０１との接合を形成する工程を示している。ベース基板１００上の接合層１０４と半導体基板１０１の酸化シリコン膜１２１表面を密着させることにより接合が形成される。
その後、図５（Ｃ）で示すように半導体基板１０１をベース基板１００から分離する。半導体基板１０１を分離する熱処理は図４の場合と同様にして行う。このようにして図２（Ｂ）で示すＳＯＩ基板を得ることができる。
このように、本形態によれば、ベース基板１００としてガラス基板等の耐熱温度が７００℃以下の基板を用い、強固に接合したＳＯＩ層１０２を得ることができる。ベース基板１００として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。すなわち、一辺が１メートルを超える基板上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。
次いで、ＳＯＩ基板を用いた半導体装置の製造方法について図６と図７を参照して説明する。図６（Ａ）において、ベース基板１００に接合層１０４を介してＳＯＩ層１０２が設けられている。ＳＯＩ層１０２上には、素子形成領域に合わせて窒化シリコン層１０５、酸化シリコン層１０６を形成する。酸化シリコン層１０６は、素子分離のためにＳＯＩ層１０２をエッチングするときのハードマスクとして用いる。窒化シリコン層１０５はエッチングストッパーとして用いる。
ＳＯＩ層１０２の膜厚は５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍとする。ＳＯＩ層１０２の厚さは、図３で説明した脆化層１０３の深さを制御することにより適宜設定できる。ＳＯＩ層１０２にはしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加する。例えば、ｐ型不純物として硼素を５×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加すれば良い。
図６（Ｂ）は、酸化シリコン層１０６をマスクとしてＳＯＩ層１０２、接合層１０４をエッチングする工程である。次に、ＳＯＩ層１０２及び接合層１０４の露出した端面に対してプラズマ処理を行うことにより窒化する。この窒化処理により、少なくともＳＯＩ層１０２の周辺端部には窒化シリコン層１０７が形成される。窒化シリコン層１０７は絶縁性であり、ＳＯＩ層１０２の端面でリーク電流が流れるのを防止する効果がある。また、耐酸化作用があるので、ＳＯＩ層１０２と接合層１０４との間に、端面から酸化膜が成長してバーズビークが形成されるのを防ぐことができる。
図６（Ｃ）は、素子分離絶縁層１０８を堆積する工程である。素子分離絶縁層１０８には、ＴＥＯＳを用いて化学気相成長法で堆積した酸化シリコン膜を用いる。素子分離絶縁層１０８はＳＯＩ層１０２が埋め込まれるように厚く堆積する。
図６（Ｄ）は窒化シリコン層１０５が露出するまで素子分離絶縁層１０８を除去する工程を示している。この除去工程は、ドライエッチングによって行うこともできるし、化学的機械研磨処理によって行っても良い。窒化シリコン層１０５はエッチングストッパーとなる。素子分離絶縁層１０８はＳＯＩ層１０２の間に埋め込まれるように残存する。窒化シリコン層１０５はその後除去する。
図６（Ｅ）において、ＳＯＩ層１０２が露出した後、ゲート絶縁層１０９、ゲート電極１１０、サイドウオール絶縁層１１１を形成し、第１不純物領域１１２、第２不純物領域１１３を形成する。絶縁層１１４は窒化シリコンで形成し、ゲート電極１１０をエッチングするときのハードマスクとして用いる。
図７（Ａ）において、層間絶縁層１１５を形成する。層間絶縁層１１５はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を形成してリフローにより平坦化させる。また、ＴＥＯＳを用いて酸化シリコン膜を形成し化学的機械研磨処理によって平坦化しても良い。平坦化処理においてゲート電極１１０上の絶縁層１１４はエッチングストッパーとして機能する。層間絶縁層１１５にはコンタクトホール１１６を形成する。コンタクトホール１１６は、サイドウオール絶縁層１１１を利用してセルフアラインコンタクトの構成となっている。
その後、図７（Ｂ）で示すように、六フッ化タングステンを用い、ＣＶＤ法でコンタクトプラグ１１７を形成する。さらに絶縁層１１８を形成し、コンタクトプラグ１１７に合わせて開口を形成して配線１１９を設ける。配線１１９はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜を形成する。
このように、ベース基板１００に接合されたＳＯＩ層１０２を用いて電界効果トランジスタを作製することができる。本形態に係るＳＯＩ層１０２は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
図８は半導体装置の一例として、ＳＯＩ基板により得られるマイクロプロセッサの構成を示す。マイクロプロセッサ２００は、上記したように本形態に係るＳＯＩ基板により製造されるものである。このマイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２０９（ＲＯＭ）、及びＲＯＭインターフェース２１０（ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は、命令解析部２０３に入力され、デコードされた後、演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６のデータの読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図８に示すマイクロプロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
このようなマイクロプロセッサ２００は、絶縁表面を有する基板若しくは絶縁基板に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例として、ＳＯＩ基板により得られるＲＦＣＰＵの構成について、図９を参照して説明する。図９は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９、変調回路２２０と、電源管理回路２３０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、ＣＰＵインターフェース２２４、中央処理ユニット２２５（ＣＰＵ）、ランダムアクセスメモリ２２６（ＲＡＭ）、読み出し専用メモリ２２７（ＲＯＭ）を有している。
このような構成のＲＦＣＰＵ２１１の動作は概略以下の通りである。アンテナ２２８が受信した信号を元に共振回路２１４により誘導起電力が生じる。誘導起電力は、整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９はＲＦＣＰＵ２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を構成する絶縁表面を有する基板に取り付けられていても良い。
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は、定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路２１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路２２０は、振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。中央処理ユニット２２５は、ＣＰＵインターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。ＣＰＵインターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用の演算回路を設けて、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット２２５が実行する方式を適用することができる。
このようなＲＦＣＰＵ２１１は、絶縁表面を有する基板若しくは絶縁基板に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部２２９を小型化しても長時間の動作を保証することができる。
本実施例ではＳＯＩ基板の製造方法について図１０と図１１を参照して説明する。
まず、単結晶半導体基板上に絶縁膜を成膜する。図１０（Ａ）は、自然酸化膜が除去された単結晶シリコン基板３０１に、絶縁膜として酸化窒化シリコン膜３０５と窒化酸化シリコン膜３０６を形成する態様を示す。ＳｉＨ４ガスとＮ２Ｏガスを用い、プラズマＣＶＤ法で１００ｎｍの厚さで酸化窒化シリコン膜３０５を形成し、さらにＳｉＨ４ガス、Ｎ２Ｏガス及びＮＨ３ガスを用い、５０ｎｍの厚さで窒化酸化シリコン膜３０６を成膜する。
そして、図１０（Ｂ）で示すように、窒化酸化シリコン膜３０６の表面からイオンドーピング装置を用いて水素イオンを単結晶シリコン基板３０１に添加する。イオンドーピング装置はソースガスから生成されるイオンを質量分離せず、そのまま電界で加速して基板に照射する装置である。この装置を用いると、大面積基板であっても高効率に高ドーズのイオンドーピングを行うことができる。本実施例では、水素をイオン化して添加することによって単結晶シリコン基板３０１に脆化層３０３を形成する。
なおイオンドーピングは、後にガラス基板に転置する単結晶シリコン層の膜厚を決定する。そのため、イオンドーピングを行う際の加速電圧及びドーズは、転置する単結晶シリコン層の膜厚を考慮して調整する。例えば単結晶シリコン層の厚さは、１０ｎｍ以上５００ｎｍ以下、好ましくは２０ｎｍ以上１００ｎｍ以下の厚さとなるようにする。また、イオンドーピングの加速電圧は、２０ｋＶ以上１００ｋＶ以下、好ましくは２０ｋＶ以上７０ｋＶ以下とし、ドーズは、１×１０１６ｉｏｎｓ／ｃｍ２以上４×１０１６ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１６ｉｏｎｓ／ｃｍ２以上２．５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。本実施例では、加速電圧８０ｋＶで、ドーズを２×１０１６ｉｏｎｓ／ｃｍ２としてイオンドーピングを行う。
この場合、一種類のイオン又は同一の原子から成る質量の異なる複数の種類のイオンを単結晶シリコン基板３０１に照射することが好ましい。水素イオンを照射する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を約８０％にまで高めておくことが好ましい。このようにＨ＋、Ｈ２ ＋イオンよりもＨ３ ＋イオンの割合を高くしてイオンを単結晶シリコン基板３０１に照射し、単結晶シリコン基板３０１水素を多く含ませることにより、少ないイオンのドーズで、後の熱処理工程において脆化層３０３での分離を容易なものとすることができる。この場合において、単結晶シリコン基板３０１のイオンドーピング面に窒化酸化シリコン膜３０６及び酸化窒化シリコン膜３０５を設けておくことで、イオンドーピングによる単結晶シリコン基板３０１の表面荒れを防ぐことができる。
また、単結晶半導体基板上に形成する絶縁膜として、０．５ｎｍ以上３００ｎｍ以下、好ましくは０．８ｎｍ以上２００ｎｍ以下の膜を用いてもよい。この場合、イオンドーピングは、加速電圧を５ｋＶ以上１００ｋＶ以下、好ましくは１０ｋＶ以上７０ｋＶ以下とし、ドーズを７×１０１５ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下、好ましくは８×１０１５ｉｏｎｓ／ｃｍ２以上２．５×１０１６ｉｏｎｓ／ｃｍ２以下として行えばよい。
次に、図１０（Ｃ）で示すように窒化酸化シリコン膜３０６上に酸化シリコン膜３０４を形成する。酸化シリコン膜３０４はプラズマＣＶＤ法で、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）と酸素ガスを用いて５０ｎｍの厚さで成膜する。成膜温度は３５０℃以下とする。この成膜温度は、脆化層３０３からの水素の離脱による酸化シリコン膜３０４の表面荒れが生じない温度又は水素の離脱による脆化層３０３の亀裂が生じない温度に設定する。
図１１（Ａ）は、オゾン含有水を用いて超音波洗浄されたガラス基板３００と単結晶シリコン基板３０１を酸化シリコン膜３０４を挟んで重ね合わせ、押圧することで接合を形成する工程を示している。その後、窒素雰囲気中で４００℃で１０分間の熱処理を行い、さらに５００℃にて２時間の熱処理を行い、さらに４００℃で数時間保持した後、室温まで徐冷した。これにより図１１（Ｂ）に示すように、脆化層３０３に亀裂を形成させて単結晶シリコン基板３０１をガラス基板３００から分離させると共に、酸化シリコン膜３０４とガラス基板３００との接合を強固なものとすることができる。
このようにしてガラス基板３００上に単結晶シリコン層３０２を、ガラス基板３００が歪まない温度で形成することができる。本実施例で作製される単結晶シリコン層３０２はガラス基板３００と強固に接合しており、テープ剥離試験を行っても該シリコン層が剥離することはない。すなわち、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板上に単結晶シリコン層を設けることが可能となり、一辺が１メートルを超える基板を使って様々な集積回路、表示装置を製造することが可能となる。
本実施例では、本発明に係るＳＯＩ基板を製造し、該ＳＯＩ基板の特性について評価した結果を示す。
本実施例で評価したＳＯＩ基板の製造方法について以下に説明する。
まず、単結晶シリコン基板にプラズマＣＶＤ法で５０ｎｍの厚さで酸化窒化シリコン膜を形成する。さらに、５０ｎｍの厚さで窒化酸化シリコン膜を成膜した。
そして、窒化酸化シリコン膜の表面からイオンドーピング装置を用いて単結晶シリコン基板に水素を添加した。本実施例では、水素をイオン化して添加することによって、単結晶シリコン基板に脆化層を形成した。イオンドーピングは加速電圧を４０ｋＶ、ドーズを１．７５×１０１６ｉｏｎｓ／ｃｍ２として行った。
次に、窒化酸化シリコン膜上に酸化シリコン膜を形成した。酸化シリコン膜はプラズマＣＶＤ法で、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）と酸素ガスを用い、成膜温度を３００℃として、５０ｎｍの厚さで成膜した。
次に、酸化シリコン膜を挟んで単結晶シリコン基板とガラス基板を重ね合わせ、接合を形成した。その後、６００℃で２０分間の熱処理を行い、さらに６５０℃で７分間の熱処理を行って、脆化層に亀裂を形成させて単結晶シリコン基板をガラス基板から分離させると共に、酸化シリコン膜とガラス基板との接合を強固なものとした。酸化シリコン膜がガラス基板と接合しているので、ガラス基板上には単結晶シリコン基板と同じ結晶性のＳＯＩ層が残存した。
以上の工程で得られたＳＯＩ層の表面の全体写真を図１２に示す。
また図１３に、得られたＳＯＩ層の表面の電子後方散乱回折像（ＥＢＳＰ；Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）の測定データから得られた結果を示す。
図１３（Ａ）は、ＳＯＩ層の表面のＥＢＳＰの測定データから得られた逆極点図（ＩＰＦ；ｉｎｖｅｒｓｅ ｐｏｌｅ ｆｉｇｕｒｅ）マップであり、図１３（Ｂ）は、結晶の各面方位をカラーコード化し、ＩＰＦマップの配色と結晶方位（結晶軸）の関係を示すカラーコードマップである。
図１３（Ａ）のＩＰＦマップから、ＳＯＩ層の表面は（１００）方位を有していることが分かる。
また、図１３（Ａ）のＩＰＦマップから、ＳＯＩ層に結晶粒界が存在していないことが分かる。これは、図１３（Ａ）のＩＰＦのマップが、図１３（Ｂ）のカラーコードマップの（１００）方位を示す色（カラー図面では赤色）でなる一色の四角の像であることから、結晶方位が（１００）に揃っており、かつ結晶粒界が存在しないと判断できるからである。
本実施例では、本発明に係るＳＯＩ基板を製造し、該ＳＯＩ基板の特性について評価した結果を示す。
なお、特性評価のための試料として用いたＳＯＩ基板は、イオンドーピング工程において、イオンドーピング装置を用い加速電圧を８０ｋＶ、ドーズを２．０×１０１６ｉｏｎｓ／ｃｍ２として、単結晶シリコン基板に水素イオンを添加することで脆化層を形成したものである。また、単結晶シリコン基板の分離工程において、４００℃で１０分間、５００℃で２時間、４００℃で２時間の熱処理を行った。
以上の工程で得られたＳＯＩ層をラマン分光法によって測定した。
ラマン分光法において、ラマンシフトのピーク波数は、結晶の種類によって固有の値となる。つまり、任意の物質の単結晶のラマンシフトのピーク波数は固有値である。したがって、測定対象物のラマンシフトのピーク波数がその固有値に近いほど、測定対象物の結晶構造が任意の物質の単結晶に近いことを意味する。例えば、内部応力のない単結晶シリコンのラマンシフトのピーク波数は５２０．６ｃｍ−１である。測定対象物のラマンシフトのピーク波数が５２０．６ｃｍ−１に近いほど、測定対象物の結晶構造が単結晶シリコンに近いことを意味する。したがって、ラマンシフトのピーク波数は、結晶性を評価する指標とすることができる。
また、ラマンスペクトルの半値全幅（ＦＷＨＭ；Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）が小さいほど、結晶状態にばらつきが少なく、均一であることを示している。市販の単結晶シリコン基板のＦＷＨＭは、２．５ｃｍ−１〜３．０ｃｍ−１程度であり、この値に近いほど単結晶シリコン基板のように優れた結晶性を有していると評価することができる。
本実施例のＳＯＩ層をラマン分光法によって測定した結果、ラマンシフトのピーク波数は５１９．８ｃｍ−１、ラマンスペクトルのＦＷＨＭは３．７７ｃｍ−１であった。これより、本実施例のＳＯＩ基板が有するＳＯＩ層は、内部応力のない単結晶シリコンに結晶構造が近く、また市販の単結晶シリコン基板のように優れた結晶性を有することが分かった。
以下において、本発明の特徴の一であるイオンの照射方法について考察する。
本発明では、水素（Ｈ）に由来するイオンを単結晶半導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオンを単結晶半導体基板に対して照射している。なお、水素に由来するイオンには複数の種類のイオンがあり、それらを以下水素イオン種と呼ぶ。
（水素プラズマ中のイオン）
上記のような水素プラズマ中には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋といった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ ・・・・・ （１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ ・・・・・ （２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ ・・・・・ （３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ ・・・・・ （４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ ・・・・・ （５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ ・・・・・ （６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ ・・・・・ （７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ ・・・・・ （８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ ・・・・・ （９）
図１４に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図１４に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
（Ｈ３ ＋の生成過程）
上記のように、Ｈ３ ＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３ ＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３ ＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３ ＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３ ＋の割合は減少する。
上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ２ ＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２ ＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
荷電粒子は電場から力を受けて運動エネルギーを得る。このとき、荷電粒子の運動エネルギーの増加量は、荷電粒子のポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その移動により失ったポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる場合がある。すなわち、平均自由行程が小さくとも、移動経路中の二点間の電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
これをＨ２ ＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２ ＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２ ＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３ ＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ２ ＋の運動エネルギーは大きくなり、反対の状況では、Ｈ２ ＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ３ ＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。
（イオン源による差異）
ここで、イオン種の割合（特にＨ３ ＋の割合）が異なる例を示す。図１５は、１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。縦軸は、スペクトルの強度であり、イオンの数量に対応する。スペクトル中、質量１、２、３のピークは、それぞれ、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。図１５では、質量が異なるイオン種の数量を、質量３のイオン種を１００とした場合の相対比で表している。図１５から、上記イオン源により生成されるイオン種の割合は、Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
図１６は、図１５とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図１５と同様、横軸はイオンの質量を示し、縦軸はイオンの数量に対応するスペクトルの強度である。スペクトル中、質量１、２、３のピークは、それぞれＨ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。図１６から、プラズマ中のイオン種の割合はＨ＋：Ｈ２ ＋：Ｈ３ ＋＝３７：５６：７程度であることが分かる。なお、図１６はソースガスがＰＨ３の場合のデータであるが、ソースガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。
図１６のデータを得たイオン源の場合には、Ｈ＋、Ｈ２ ＋及びＨ３ ＋のうち、Ｈ３ ＋が７％程度しか生成されていない。他方、図１５のデータを得たイオン源の場合には、Ｈ３ ＋の割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電場に起因するものと考えられる。
（Ｈ３ ＋の照射メカニズム）
図１５のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の各イオン種が照射される。イオンの照射から脆化層形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合
２．照射されるイオン種がＨ２ ＋で、照射後もＨ２ ＋（Ｈ２）のままである場合
３．照射されるイオン種がＨ２ ＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合
４．照射されるイオン種がＨ３ ＋で、照射後もＨ３ ＋（Ｈ３）のままである場合
５．照射されるイオン種がＨ３ ＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合。
（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をＳｉ基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ：モンテカルロ法によるイオン添加過程のシミュレーションソフトウェア、ＴＲＩＭ（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ２ ＋を質量２倍のＨ＋に置き換えて計算した。また、モデル４ではＨ３ ＋を質量３倍のＨ＋に置き換えて計算した。さらに、モデル３ではＨ２ ＋を運動エネルギー１／２のＨ＋に置き換え、モデル５ではＨ３ ＋を運動エネルギー１／３のＨ＋に置き換えて計算を行った。
なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能である。水素イオン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶構造に変化するためである。
図１７に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図１５の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーがｋｅＶのオーダーであるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ２ ＋やＨ３ ＋が、Ｈ＋やＨに分離しているためと思われる。
以上より、モデル２乃至モデル４については、以下では考慮しない。図１８乃至図２０に、モデル１及びモデル５を用いてイオンを照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図１５のイオンを照射したＳｉ基板中の水素濃度（ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図１８は加速電圧を８０ｋＶとした場合を示し、図１９は加速電圧を６０ｋＶとした場合を示し、図２０は加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。
フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］
現実に照射されるイオン種の割合（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度）を考えればＨ２ ＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。モデル３に示される照射過程により添加される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。
図２１に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、添加されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の比は、［Ｈ＋（モデル１）］：［Ｈ３ ＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋の数を１とした場合、モデル５におけるＨ３ ＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質Ｓｉと仮定して計算していることなどを考えれば、実際の照射に係るイオン種の比（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度）に近い値が得られていると言える。
（Ｈ３ ＋を用いる効果）
図１５に示すようなＨ３ ＋の割合を高めた水素イオン種を単結晶基板に照射することで、Ｈ３ ＋に起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋はＨ＋やＨなどに分離し、それらが単結晶基板内に添加されるため、主にＨ＋やＨ２ ＋を照射する場合と比較して、イオンの添加効率を向上させることができる。これにより、ＳＯＩ基板の生産性向上を図ることができる。また、Ｈ３ ＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層を有するＳＯＩ基板の製造に向いている。
なお、本実施例では、Ｈ３ ＋を効率的に照射するために、図１５に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。一方で、Ｈ３ ＋の照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。
本実施例では、本発明に係るＳＯＩ基板の製造方法について、イオンドーピング工程におけるＨ３ ＋イオンの割合について検討する。
本実施例で用いたＳＯＩ基板は、イオンドーピング工程においてプラズマ放電用電極にフィラメントを用いたイオンドーピング装置を用い、水素ガスの流量を５０ｓｃｃｍとして放電を行うことによって水素ガスを励起してプラズマを生成し、質量分離せずにプラズマ中に含まれるイオンを加速し、加速されたイオンを単結晶半導体基板に照射することで脆化層を形成したものである。イオンドーピングは、イオン電流密度を５μＡ／ｃｍ２、加速電圧を８０ｋＶで、ドーズを４×１０１５ｉｏｎｓ／ｃｍ２として行った。本実施例では、水素ガスから生成されるイオン種（Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオン）の総量に対して、Ｈ３ ＋イオンの割合を約８０％とした。
また比較として、イオンドーピング工程においてイオンドーピング装置を用い、ＲＦ電力を５０Ｗとして得られるＨ２ ＋イオンを、加速電圧を８０ｋＶ、ドーズを２．０×１０１６ｉｏｎｓ／ｃｍ２として単結晶半導体基板に照射して脆化層を形成した試料（以下、比較試料と表記する）について検討した。イオンドーピングは上記本実施例のＳＯＩ基板と同じ加速電圧、ドーズ条件で行った。
以上の工程で得られた本実施例のＳＯＩ基板と比較試料について、二次イオン質量分析法による分析結果を図２２に示す。図２２において、横軸は基板表面からの深さ（Ｄｅｐｔｈ（ｎｍ））を示し、縦軸は水素濃度（Ｈ Ｃｏｎｃｅｎｔｒａｔｉｏｎ（ａｔｏｍｓ／ｃｍ３））を示している。
本実施例のＳＯＩ基板と比較して、比較試料の半導体基板表面からの深さに対する水素濃度分布では、ブロードのピークが観測された。また本実施例のＳＯＩ基板の水素濃度分布では、Ｈ３ ＋イオンに由来する急峻なピークが３００ｎｍ付近に観測された。これより、イオンドーピングに用いるイオンのうちＨ３ ＋イオンの割合を約８０％と高くすることによって、単結晶半導体基板表面からの深さに対する水素濃度のばらつきが小さくなることが分かった。
また、本実施例のＳＯＩ基板と比較試料についてラマン分光法によって測定した結果、ラマンスペクトルの半値全幅は、本実施例のＳＯＩ基板が３．７０ｃｍ−１、比較試料が５．１０ｃｍ−１であった。比較試料よりも本実施例のＳＯＩ基板の半値全幅が小さいことから、本実施例のＳＯＩ基板のほうが結晶状態にバラツキが少なく、均一であることが分かった。これより、イオンドーピングに用いるイオンのうちＨ３ ＋イオンの割合を８０％と高くして、Ｈ３ ＋イオン以外の水素イオン種の割合を少なくすることによって、結晶欠陥の少ないＳＯＩ基板が得られることが分かった。
ＳＯＩ基板の構成を示す断面図。 ＳＯＩ基板の構成を示す断面図。 ＳＯＩ基板の製造方法を説明する断面図。 ＳＯＩ基板の製造方法を説明する断面図。 ＳＯＩ基板の製造方法を説明する断面図。 ＳＯＩ基板を用いた半導体装置の製造方法を説明する断面図。 ＳＯＩ基板を用いた半導体装置の製造方法を説明する断面図。 ＳＯＩ基板により得られるマイクロプロセッサの構成を示すブロック図。 ＳＯＩ基板により得られるＲＦＣＰＵの構成を示すブロック図。 実施例１に係るＳＯＩ基板の製造方法を説明する断面図。 実施例１に係るＳＯＩ基板の製造方法を説明する断面図。 ＳＯＩ層の表面の全体写真。 ＥＢＳＰの測定データから得られた結果を示す図。 水素イオン種のエネルギーダイアグラムについて示す図。 イオンの質量分析結果を示す図。 イオンの質量分析結果を示す図。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値及び計算値）を示す図。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図。 加速電圧を６０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図。 加速電圧を４０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図。 フィッティングパラメータの比（水素原子比及び水素イオン種比）をまとめた図。 深さ方向に対する水素濃度の分布を示すグラフ。
符号の説明
１００ ベース基板
１０１ 半導体基板
１０２ ＳＯＩ層
１０３ 脆化層
１０４ 接合層
１０５ 窒化シリコン層
１０６ 酸化シリコン層
１０７ 窒化シリコン層
１０８ 素子分離絶縁層
１０９ ゲート絶縁層
１１０ ゲート電極
１１１ サイドウオール絶縁層
１１２ 第１不純物領域
１１３ 第２不純物領域
１１４ 絶縁層
１１５ 層間絶縁層
１１６ コンタクトホール
１１７ コンタクトプラグ
１１８ 絶縁層
１１９ 配線
１２０ 窒素含有絶縁層
１２１ 酸化シリコン膜
１２５ バリア層
２００ マイクロプロセッサ
２０１ 演算回路
２０２ 演算回路制御部
２０３ 命令解析部
２０４ 割り込み制御部
２０５ タイミング制御部
２０６ レジスタ
２０７ レジスタ制御部
２０８ バスインターフェース
２０９ 読み出し専用メモリ
２１０ ＲＯＭインターフェース
２１１ ＲＦＣＰＵ
２１２ アナログ回路部
２１３ デジタル回路部
２１４ 共振回路
２１５ 整流回路
２１６ 定電圧回路
２１７ リセット回路
２１８ 発振回路
２１９ 復調回路
２２０ 変調回路
２２１ ＲＦインターフェース
２２２ 制御レジスタ
２２３ クロックコントローラ
２２４ ＣＰＵインターフェース
２２５ 中央処理ユニット
２２６ ランダムアクセスメモリ
２２７ 読み出し専用メモリ
２２８ アンテナ
２２９ 容量部
２３０ 電源管理回路
３００ ガラス基板
３０１ 単結晶シリコン基板
３０２ 単結晶シリコン層
３０３ 脆化層
３０４ 酸化シリコン膜
３０５ 酸化窒化シリコン膜
３０６ 窒化酸化シリコン膜

Claims (3)

  1. 同一の原子から成る質量の異なる複数の種類のイオンを単結晶半導体基板に照射して、前記単結晶半導体基板の表面から所定の深さの領域に脆化層を形成し、
    前記単結晶半導体基板上に、有機シランガスを用いた化学気相成長法により酸化シリコン膜を形成し、
    前記酸化シリコン膜を介して、前記単結晶半導体基板とベース基板とを貼りあわせ、
    加熱処理を行い、前記脆化層に沿って前記単結晶半導体基板を分離させ、前記ベース基板上に前記単結晶半導体基板の一部を単結晶半導体層として設け、
    前記イオンは、Ｈ＋イオン、Ｈ２ ＋イオン及びＨ３ ＋イオンを含み、
    前記Ｈ３ ＋イオンの割合は、前記Ｈ＋イオン及び前記Ｈ２ ＋イオンの割合よりも高いことを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記有機シランガスとして、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（化学式ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（化学式ＳｉＨ（Ｎ（ＣＨ３）２）３）から選ばれた一種を用いることを特徴とする半導体装置の作製方法。
  3. 請求項１又は２において、
    マスクを用いて前記酸化シリコン膜及び前記単結晶半導体層をエッチングし、
    前記エッチング後、少なくとも露出した前記単結晶半導体層の端面を窒化して、窒化シリコン層を形成することを特徴とする半導体装置の作製方法。
JP2008085412A 2007-04-03 2008-03-28 半導体装置の作製方法 Expired - Fee Related JP5354945B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008085412A JP5354945B2 (ja) 2007-04-03 2008-03-28 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007097892 2007-04-03
JP2007097892 2007-04-03
JP2008085412A JP5354945B2 (ja) 2007-04-03 2008-03-28 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2008277789A JP2008277789A (ja) 2008-11-13
JP5354945B2 true JP5354945B2 (ja) 2013-11-27

Family

ID=39577755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008085412A Expired - Fee Related JP5354945B2 (ja) 2007-04-03 2008-03-28 半導体装置の作製方法

Country Status (6)

Country Link
US (3) US8034694B2 (ja)
EP (1) EP1978553A3 (ja)
JP (1) JP5354945B2 (ja)
KR (1) KR101441939B1 (ja)
CN (1) CN101281912B (ja)
TW (2) TWI549223B (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123116A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US20080248629A1 (en) * 2007-04-06 2008-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
CN101657907B (zh) * 2007-04-13 2012-12-26 株式会社半导体能源研究所 光伏器件及其制造方法
SG178762A1 (en) * 2007-04-13 2012-03-29 Semiconductor Energy Lab Display device, method for manufacturing display device, and soi substrate
US7635617B2 (en) * 2007-04-27 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
US7825007B2 (en) * 2007-05-11 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
US8513678B2 (en) 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7960262B2 (en) * 2007-05-18 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film
JP5459899B2 (ja) 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
KR101404781B1 (ko) * 2007-06-28 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5486781B2 (ja) * 2007-07-19 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8314009B2 (en) * 2007-09-14 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
WO2009057669A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP5469851B2 (ja) * 2007-11-27 2014-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7816232B2 (en) * 2007-11-27 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and semiconductor substrate manufacturing apparatus
JP5286046B2 (ja) * 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8193071B2 (en) * 2008-03-11 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5700617B2 (ja) 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
SG159476A1 (en) * 2008-08-28 2010-03-30 Semiconductor Energy Lab Method for manufacturing semiconductor layer and semiconductor device
JP5580010B2 (ja) * 2008-09-05 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
SG163481A1 (en) 2009-01-21 2010-08-30 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
JP2010251724A (ja) * 2009-03-26 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP5658916B2 (ja) * 2009-06-26 2015-01-28 株式会社半導体エネルギー研究所 半導体装置
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
KR20120059509A (ko) * 2009-08-25 2012-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5866088B2 (ja) * 2009-11-24 2016-02-17 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5926887B2 (ja) * 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8928010B2 (en) 2011-02-25 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
JP5917861B2 (ja) * 2011-08-30 2016-05-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
CN102543691A (zh) * 2012-03-16 2012-07-04 上海新储集成电路有限公司 一种绝缘体上硅材料的制备方法
US9333211B2 (en) 2013-02-22 2016-05-10 University Of Houston System Phosphaplatin mediated modulation of pigment epithelial derived factor and uses thereof
US9024282B2 (en) 2013-03-08 2015-05-05 Varian Semiconductor Equipment Associates, Inc. Techniques and apparatus for high rate hydrogen implantation and co-implantion
CN104112694B (zh) * 2013-04-22 2018-01-30 高地 用于薄膜转移的方法
CN104925748B (zh) * 2014-03-19 2017-06-13 中芯国际集成电路制造(上海)有限公司 一种提高晶圆间键合强度的方法
JP2015233130A (ja) 2014-05-16 2015-12-24 株式会社半導体エネルギー研究所 半導体基板および半導体装置の作製方法
CN104808370B (zh) * 2015-05-22 2017-10-31 合肥京东方光电科技有限公司 一种对盒设备、对位方法
CN107275197A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107785304B (zh) * 2016-08-31 2020-03-20 沈阳硅基科技有限公司 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
CN110660722B (zh) * 2019-10-15 2022-10-14 上海集成电路研发中心有限公司 一种临时键合结构及临时键合方法
JP2024016305A (ja) * 2020-12-18 2024-02-07 Ａｇｃ株式会社 接合用ガラス体、及び接合体

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6155909A (en) * 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3385972B2 (ja) 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
KR20000040104A (ko) 1998-12-17 2000-07-05 김영환 실리콘 온 인슐레이터 웨이퍼의 제조방법
JP2000349266A (ja) 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6908797B2 (en) 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US7399681B2 (en) 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US7362739B2 (en) * 2004-06-22 2008-04-22 Intel Corporation Methods and apparatuses for detecting clock failure and establishing an alternate clock lane
CN101091251B (zh) 2004-08-18 2011-03-16 康宁股份有限公司 包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构
US7247545B2 (en) 2004-11-10 2007-07-24 Sharp Laboratories Of America, Inc. Fabrication of a low defect germanium film by direct wafer bonding
EP1659623B1 (en) * 2004-11-19 2008-04-16 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for fabricating a germanium on insulator (GeOI) type wafer
US7442631B2 (en) 2005-02-10 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Doping method and method of manufacturing field effect transistor
JP4860287B2 (ja) * 2005-02-10 2012-01-25 株式会社半導体エネルギー研究所 ドーピング方法及び電界効果型トランジスタの作製方法
FR2888663B1 (fr) 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
KR20080042095A (ko) * 2005-07-27 2008-05-14 실리콘 제너시스 코포레이션 제어된 클리빙 처리를 이용하여 플레이트 상에 다수의 타일영역을 제작하는 방법 및 구조
JP2007097892A (ja) 2005-10-05 2007-04-19 Aruze Corp 遊技機
KR101299604B1 (ko) 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
FR2911430B1 (fr) 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
JP5048380B2 (ja) * 2007-04-09 2012-10-17 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
KR101484296B1 (ko) * 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법

Also Published As

Publication number Publication date
TWI549223B (zh) 2016-09-11
KR20080090273A (ko) 2008-10-08
EP1978553A3 (en) 2010-06-16
TW200845291A (en) 2008-11-16
TWI450360B (zh) 2014-08-21
EP1978553A2 (en) 2008-10-08
US8823063B2 (en) 2014-09-02
US8034694B2 (en) 2011-10-11
US9536774B2 (en) 2017-01-03
KR101441939B1 (ko) 2014-09-18
US20120025274A1 (en) 2012-02-02
US20140329371A1 (en) 2014-11-06
CN101281912B (zh) 2013-01-23
CN101281912A (zh) 2008-10-08
JP2008277789A (ja) 2008-11-13
US20080246109A1 (en) 2008-10-09
TW201448114A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
JP5354945B2 (ja) 半導体装置の作製方法
JP5285312B2 (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5289805B2 (ja) 半導体装置製造用基板の作製方法
JP5490371B2 (ja) 半導体装置の作製方法
JP5305712B2 (ja) 半導体基板の作製方法
JP5661990B2 (ja) Ｓｏｉ基板の製造方法
KR101499175B1 (ko) 반도체 기판의 제조방법
JP5460972B2 (ja) Ｓｏｉ基板の作製方法、及び半導体装置の作製方法
JP2009004739A (ja) Ｓｏｉ基板の作製方法、および半導体装置の作製方法
JP5252867B2 (ja) 半導体基板の製造方法
JP5137461B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130503

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R150 Certificate of patent or registration of utility model

Ref document number: 5354945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees