[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3385972B2 - 貼り合わせウェーハの製造方法および貼り合わせウェーハ - Google Patents

貼り合わせウェーハの製造方法および貼り合わせウェーハ

Info

Publication number
JP3385972B2
JP3385972B2 JP19595598A JP19595598A JP3385972B2 JP 3385972 B2 JP3385972 B2 JP 3385972B2 JP 19595598 A JP19595598 A JP 19595598A JP 19595598 A JP19595598 A JP 19595598A JP 3385972 B2 JP3385972 B2 JP 3385972B2
Authority
JP
Japan
Prior art keywords
cleaning
wafer
heat treatment
bonded wafer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19595598A
Other languages
English (en)
Other versions
JP2000030992A (ja
Inventor
功 横川
清 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP19595598A priority Critical patent/JP3385972B2/ja
Priority to US09/350,143 priority patent/US6312797B1/en
Priority to KR1019990027867A priority patent/KR100583591B1/ko
Priority to EP99305525A priority patent/EP0971396A1/en
Publication of JP2000030992A publication Critical patent/JP2000030992A/ja
Application granted granted Critical
Publication of JP3385972B2 publication Critical patent/JP3385972B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、イオン注入したウ
ェーハを熱処理後に剥離して貼り合わせウェーハを製造
する、いわゆる水素イオン剥離法（スマートカット法と
も呼ばれている）において、結合面に発生する結合不良
を低減する方法に関する。
【０００２】
【従来の技術】貼り合わせ法を用いたＳＯＩ（silicon
on insulator）ウェーハの作製方法として、２枚のシ
リコンウェーハをシリコン酸化膜を介して貼り合わせる
技術、例えば特公平５−４６０８６号公報に示されてい
る様に、少なくとも一方のウェーハに酸化膜を形成し、
接合面に異物を介在させることなく相互に密着させた
後、２００〜１２００℃の温度で熱処理して結合強度を
高める方法が、従来より知られている。
【０００３】熱処理を行なうことにより結合強度が高め
られた貼り合わせウェーハは、その後の研削研磨工程が
可能となるため、素子作製側ウェーハを研削及び研磨に
より所望の厚さに減厚加工することにより、素子形成を
行なうＳＯＩ層を形成することができる。このようにし
て作製された貼り合わせＳＯＩウェーハは、ＳＯＩ層の
結晶性に優れ、ＳＯＩ層直下に存在する埋め込み酸化膜
の信頼性も高いという利点はあるが、研削及び研磨によ
り薄膜化しているため、薄膜化に時間がかかる上、材料
が無駄になり、しかも膜厚均一性は高々目標膜厚±０．
３μｍしか得られなかった。
【０００４】一方、近年の半導体デバイスの高集積化、
高速度化に伴い、ＳＯＩ層の厚さは更なる薄膜化と膜厚
均一性の向上が要求されており、具体的には０．１±
０．０１μｍ程度の膜厚及び膜厚均一性が必要とされて
いる。このような膜厚及び膜厚均一性をもつ薄膜ＳＯＩ
ウェーハを貼り合わせウェーハで実現するためには従来
の研削・研磨での減厚加工では不可能であるため、新た
な薄膜化技術として、特開平５−２１１１２８号公報に
開示されている水素イオン剥離法と呼ばれる方法（スマ
ートカット法とも呼ばれる）が開発された。
【０００５】この水素イオン剥離法は、二枚のシリコン
ウェーハのうち少なくとも一方に酸化膜を形成するとと
もに、一方のシリコンウェーハの上面から水素イオンま
たは希ガスイオンを注入し、該シリコンウェーハ内部に
微小気泡層（封入層）を形成させた後、該イオン注入面
を酸化膜を介して他方のウェーハと密着させ、その後熱
処理（剥離熱処理）を加えて微小気泡層を劈開面（剥離
面）として一方のウェーハを薄膜状に剥離し、さらに熱
処理（結合熱処理）を加えて強固に結合してＳＯＩウェ
ーハとする技術である。
【０００６】この方法では、剥離面は良好な鏡面であ
り、ＳＯＩ層の均一性が極めて高いＳＯＩウェーハが比
較的容易に得られる上、剥離した一方のウェーハを再利
用できるので、材料を有効に使用できるという利点も有
する。また、この方法は、酸化膜を介さずに直接シリコ
ンウェーハ同士を結合することもできるし、シリコンウ
ェーハ同士を結合する場合だけでなく、シリコンウェー
ハにイオン注入して、石英、炭化珪素、アルミナ等の熱
膨張係数の異なる絶縁性ウェーハと結合する場合にも用
いられる。
【０００７】
【発明が解決しようとする課題】このような水素イオン
剥離法で貼り合わせウェーハを作製する場合、二枚のウ
ェーハを室温で密着させた後の熱処理工程として、剥離
熱処理と結合熱処理を兼ねた高温熱処理を一度で行うこ
ともできるが、剥離ウェーハを再処理して使用する都合
上、一旦５００℃程度の比較的低温で剥離熱処理を行っ
て剥離ウェーハを回収したのち、ＳＯＩウェーハのみを
別途、例えば１１００℃程度の高温で結合熱処理を行う
ことが通常である。
【０００８】ところが、本発明者らが水素イオン剥離法
により貼り合わせウェーハを繰り返し作製していると、
次の２種類の結合不良が頻発することがわかった。 １）剥離熱処理後、イオン注入層で剥離が発生せず、密
着した部分で全面または一部がはがれてしまう結合不
良。 ２）剥離熱処理後には全くボイド（部分的な未結合部）
は発生していないが、結合熱処理後にボイドが発生して
いる結合不良。 上記２種類の結合不良に関して本発明者らが鋭意研究し
た結果、これらの結合不良には、室温で密着した面に含
まれる有機物の濃度が関与していることが明らかとなっ
た。更に詳細に説明すると、有機物がボイドの原因とな
る現象は、結合面にトラップされた有機物が高温の結合
熱処理を受けてガス化し、そのガス圧が貼り合わせ強度
及びシリコンの剛性に優った場合にボイドを形成すると
考えられている。従って、従来の貼り合わせ法の場合、
結合熱処理時に貼り合わせウェーハは薄膜化されていな
いのが通常であるのでウェーハの剛性が強く、結合面に
トラップされた有機物が比較的少量であれば、ガス化し
てもボイドにならずに拡散して結合面から消滅する。こ
れに対し、水素イオン剥離法の場合、剥離熱処理後にＳ
ＯＩ層は２μｍ以下という非常に薄い状態で高温の結合
熱処理が行なわれるため、ウェーハの剛性が非常に弱
く、結合面にトラップされた有機物が従来の貼り合わせ
法ではボイドとならない程度の少量であっても、上記
２）に記載したように、結合熱処理後に初めてボイドが
発生する現象が生ずることを見出した。一方、結合不良
の発生は、ウェーハ密着面のシリコン酸化膜の有無やそ
の厚さにも依存することがわかった。即ち、酸化膜を介
した結合であれば、有機物の存在により発生したガスが
その酸化膜中に吸収されるため、ボイドが形成されにく
くなる。そして、この現象は酸化膜が厚いほど効果があ
ると考えられる。
【０００９】そこで、本発明は、貼り合わせウェーハの
結合不良と密着面の有機物汚染の指標となる炭素原子の
濃度との関係に基づきなされたもので、水素イオン剥離
法により得られる貼り合わせウェーハの結合不良を低減
し、結合界面での剥離やボイドのない貼り合わせウェー
ハを、生産性良く、低コストで提供することを主たる目
的とする。
【００１０】
【課題を解決するための手段】上記課題を達成するため
に本発明の請求項１に記載した発明は、水素イオン剥離
法によって貼り合わせウェーハを製造する方法におい
て、双方のウェーハを室温で密着する前に洗浄工程で表
面の不純物を除去し、その洗浄後における室温で密着し
た密着面の炭素濃度を３×１０１４atoms／cm2以下とす
ることを特徴とする貼り合わせウェーハの製造方法であ
る。このように、洗浄後における双方のウェーハを室温
で密着した密着面の炭素濃度を３×１０１４atoms／cm2
以下とすれば、剥離熱処理後、イオン注入層で剥離が発
生せず、密着した面で全面または一部がはがれてしまう
結合不良は発生しない。しかも、剥離熱処理後の結合面
の炭素濃度も３×１０ １４ atoms／cm 2 以下となり、その
後の結合熱処理によりボイドが発生することを防止でき
る。
【００１１】また、請求項２のように、密着面に介在す
るシリコン酸化膜の厚さを０．１μｍ以上とすることに
より、結合熱処理によるボイドの発生をより確実に防止
できる。更に、請求項３のように、前記洗浄をＳＣ−１
洗浄、ＳＣ−２洗浄の少なくとも一方を用いた洗浄に、
オゾン洗浄、硫酸過水洗浄を組み合わせた洗浄とするこ
とで、密着して結合する面の炭素濃度を、ボイドが発生
しないレベルに確実に低減できる。そして、請求項４の
ように、貼り合わせるウェーハの表面を、ＳＣ−１洗
浄、ＳＣ−２洗浄の少なくとも一方を用いた洗浄に、オ
ゾン洗浄、硫酸過水洗浄を組み合わせて洗浄した後貼り
合わせれば、密着して結合する面の炭素濃度を、ボイド
が発生しないレベルに確実に低減できる。また、請求項
５は、剥離熱処理後の結合面の炭素濃度が３×１０１４
atoms／cm2以下であることを特徴とする貼り合わせウェ
ーハである。このようなウェーハであれば高温の結合熱
処理でボイドの発生を防止できるので、ボイドのない高
品質の貼り合わせウェーハを高歩留で作製できる。特に
貼り合わせＳＯＩウェーハの場合は、請求項６のように
結合面に介在するシリコン酸化膜の厚さが０．１μｍ以
上であることが好ましい。そして、水素イオン剥離法に
おける結合不良を低減するために用いるウェーハとして
は、双方のウェーハを室温で密着した密着面の炭素濃度
が３×１０１４atoms／cm2以下となるような表面濃度を
持つウェーハを用いればよい。また、貼り合わせＳＯＩ
ウェーハを作製する場合には、密着面に介在するシリコ
ン酸化膜の厚さが０．１μｍ以上であることが好まし
い。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図１
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図１は本発明による貼り合わ
せＳＯＩウェーハの製造工程の一例を示すフロー図であ
る。工程（ａ）では、２枚のシリコンウェーハ１、２を
準備するものであり、両ウェーハとも少なくとも結合す
べき面が鏡面研磨されている単結晶シリコンウェーハで
ある。尚、１はベースウェーハ、２はボンドウェーハで
ある。
【００１３】工程（ｂ）は、ＳＯＩ層となるボンドウェ
ーハ２に酸化膜３を形成する工程である。この酸化膜３
はＳＯＩウェーハの埋め込み酸化膜となるので、その厚
さは用途に応じて設定されるが、通常０．１〜２．０μ
ｍ程度が用いられる。また、ボンドウェーハ２には酸化
膜を形成せずにＳＯＩ層の支持ウェーハとなるベースウ
ェーハ２に酸化膜を形成しておいても良いし、両方に酸
化膜を形成してもよい。
【００１４】次に、工程（ｃ）は、ボンドウェーハ２の
一方の面（ベースウェーハ１と結合される面）の上面か
ら水素イオンまたは希ガスイオンのうち少なくとも一
方、ここでは水素イオンを注入し、イオンの平均進入深
さにおいて表面に平行な微小気泡層（封入層）４を形成
させるもので、この注入時のウェーハ温度は２５〜４５
０℃が好ましく、特に２００℃以下がより好ましい。
【００１５】工程（ｄ）は、ベースウェーハ１及びボン
ドウェーハ２を室温で密着させる前に表面の不純物を除
去する洗浄工程である。従来のこの洗浄工程は、ＳＣ−
１洗浄と呼ばれる水酸化アンモニウムと過酸化水素水の
混合液や、ＳＣ−２洗浄と呼ばれる塩化水素と過酸化水
素水の混合液を単独であるいは複数段組み合わせて洗浄
していたが、本発明ではＳＣ−１洗浄やＳＣ−２洗浄に
加えて、表面の有機物を効果的に除去するために、公知
のオゾン洗浄（オゾンを含有する純水）や硫酸過水洗浄
（濃硫酸と過酸化水素水の混合液）を組み合わせた洗浄
を行う。これにより、ベースウェーハ１及びボンドウェ
ーハ２表面の有機物を効果的に除去できるので、室温で
密着した密着面の炭素濃度を確実に５×１０14atoms／c
m2以下とすることができる。尚、密着面の炭素濃度は、
工程（ｄ）の洗浄液の温度、組成、洗浄時間等の洗浄条
件により決まるので、洗浄条件と密着面の炭素濃度との
関係を予め調査しておけば、目標とする炭素濃度に最適
な洗浄条件を設定することができる。測定法としてはＴ
Ｄ−ＧＣ−ＭＳ（Thermal Desorption Gas Chromato
graphy Mass spectroscopy）法（熱脱離型ガスクロマ
トグラフ質量分析法）や、後述するように薄膜ＳＯＩを
作製してＳＩＭＳ法（二次イオン質量分析法）を用いる
方法などがある。
【００１６】次に、工程（ｅ）は、洗浄後の両ウェーハ
を重ね合せて密着させる工程であり、常温の清浄な雰囲
気下で２枚のウェーハの表面同士を接触させることによ
り、接着剤等を用いることなくウェーハ同士が接着す
る。
【００１７】工程（ｆ）は、封入層４を境界として剥離
することによって、剥離ウェーハ５とＳＯＩウェーハ６
（ＳＯＩ層７＋埋め込み酸化膜３＋ベースウェーハ１）
に分離する剥離熱処理工程で、例えば、不活性ガス雰囲
気下約５００℃以上の温度で熱処理を加えれば、結晶の
再配列と気泡の凝集とによって剥離ウェーハ５とＳＯＩ
ウェーハ６に分離されると同時に、室温での密着面もあ
る程度は強固に結合がなされる。この段階で、ＳＯＩウ
ェーハ６のＳＯＩ表面から深さ方向に、ＳＩＭＳ（Seco
ndary Ion Mass Spectroscopy）による分析を行うこと
により、室温での密着面の炭素濃度を定量できる。尚、
剥離ウェーハ５は、表面の酸化膜３を除去して剥離面を
研磨する再生処理を行えば、再利用が可能である。
【００１８】ＳＯＩウェーハ６をデバイス作製工程で使
用するためには、工程（ｆ）の剥離熱処理による結合力
では不十分であるので、工程（ｇ）の結合熱処理として
高温の熱処理を施し、結合強度を十分なものする。この
熱処理は、例えば不活性ガス雰囲気下、１０００℃〜１
２００℃で３０分〜５時間程度の範囲で行うことができ
る。また、ランプ加熱装置のような急速加熱・急速冷却
装置を用いれば、１０００℃〜１３５０℃の温度で１〜
３００秒程度の短時間で十分な結合強度が得られる。
【００１９】そして、工程（ｈ）は、ＳＯＩ層７の表面
である劈開面（剥離面）に存在するダメージ層及び表面
粗さを除去する工程である。この工程としては、タッチ
ポリッシュと呼ばれる研磨代の極めて少ない研磨を行っ
たり、タッチポリッシュ後に水素を含む還元性雰囲気で
の熱処理を加えたりすることもできるが、タッチポリッ
シュを行わずに水素を含む還元性雰囲気で熱処理のみを
行っても、同様にダメージ層及び表面粗さを除去するこ
とができる上、工程（ｇ）の結合熱処理を兼ねることも
できるので一層効率的である。
【００２０】
【実施例】（実施例１）まず、直径１５０ｍｍ、厚さ６
２５μｍ、導電型ｐ型、抵抗率１０〜２０Ω・ｃｍの一
方の表面が鏡面研磨された単結晶シリコンウェーハ２枚
を用意し、一方のウェーハをボンドウェーハ用として、
表面に０．１μｍの酸化膜を熱酸化により形成した。次
に、ボンドウェーハの鏡面側に酸化膜を介し、注入エネ
ルギー４０ｋｅＶ、注入量８×１０14 atoms／cm2の条
件でＨ+イオンを注入した後、硫酸過水洗浄（９６％濃
硫酸：３０％H2O2＝６ｋｇ：１００ｃｃ、液温１１０
℃）を５分間行い、純水でリンスした後、ＳＣ−１洗浄
（２９％ＮＨ4ＯＨ水溶液：３０％H2O2：純水＝１：
１：８、液温８０℃）を４分間行い、更にＳＣ−１、Ｓ
Ｃ−２（３６％ＨＣl水溶液：３０％H2O2：純水＝１：
１：６、液温８０℃）、ＳＣ−１を４分間ずつ順次行っ
た。
【００２１】一方、ベースウェーハは硫酸過水洗浄を行
わずにＳＣ−１、ＳＣ−２、ＳＣ−１洗浄を４分間ずつ
順次行い、両ウェーハを乾燥させたのち、室温で密着さ
せ、剥離熱処理として窒素ガス雰囲気下５００℃３０分
の熱処理を加えた。その結果、図１（ｆ）の様なＳＯＩ
膜厚が約０．２５μｍのＳＯＩウェーハと剥離ウェーハ
が作製された。剥離後のＳＯＩウェーハを肉眼で観察し
たがボイドは全く観察されなかった。尚、ＳＯＩ層が薄
膜化された状態であれば、ボイドが存在する部分は盛り
上がって見えるので、特別な装置を用いなくてもボイド
を観察することはできる。
【００２２】次に、このＳＯＩウェーハに対して窒素ガ
ス雰囲気で１１００℃、２時間の結合熱処理を行った。
結合熱処理後のＳＯＩウェーハを肉眼で観察したがボイ
ドは全く観察されなかった。また、上記と全く同一の条
件で剥離熱処理までを行い、別途作製したＳＯＩウェー
ハをダイシングし、３箇所（中心付近、中心から３５ｍ
ｍ付近、中心から６５ｍｍ付近）についてＳＩＭＳ測定
を行い、室温での密着面のカーボン濃度を算出したとこ
ろ、いずれも３×１０14atoms／cm2以下であった。
【００２３】（実施例２）実施例１と同じ種類のウェー
ハに酸化膜を形成せずに同一の条件でイオン注入を行っ
たボンドウェーハを作製し、ジブチルベンゾキノンの入
ったデシケーター中に１時間保管した。その後、ベース
ウェーハと共に、硫酸過水による洗浄は行わずに実施例
１と同一条件のＳＣ−１、ＳＣ−２、ＳＣ−１洗浄のみ
を行い、乾燥後、両ウェーハを室温で密着させ、実施例
１と同一の剥離熱処理と結合熱処理を順次行った。その
結果、剥離熱処理後のＳＯＩウェーハには直径約２〜１
０ｍｍ程度のボイドが数箇所に発生しており、結合熱処
理後にその数は増加した。しかしながら、剥離熱処理後
に全面が剥がれる現象は発生しなかった。また、上記と
全く同一の条件で剥離熱処理までを行い、別途作製され
た貼り合わせウェーハをダイシングし、３箇所（中心付
近、中心から３５ｍｍ付近、中心から６５ｍｍ付近）に
ついてＳＩＭＳ測定を行い、室温での密着面の炭素濃度
を算出したところ、いずれも５×１０14atoms／cm2以下
であった。 （実施例３）ボンドウェーハに０．１μｍの酸化膜を形
成した以外は実施例２と同一の条件で結合熱処理まで順
次行ったＳＯＩウエーハを複数枚作製した。その結果、
どのＳＯＩウェーハも剥離熱処理後にはボイドは全く観
察されなかったが、結合熱処理後に数個のボイドが発生
する場合と、全く発生しない場合とが見られた。
【００２４】（比較例１）実施例１と同じ種類のウェー
ハに酸化膜を形成せずに同一の条件でイオン注入を行っ
たボンドウェーハを作製し、ジブチルベンゾキノンの入
ったデシケーター中に６時間保管した。その後、ベース
ウェーハのみ実施例１と同一条件のＳＣ−１、ＳＣ−
２、ＳＣ−１洗浄を順次行い、乾燥後、両ウェーハを室
温で密着させ、実施例１と同一の剥離熱処理を行った。
その結果、剥離熱処理後の両ウェーハは、室温で密着さ
せた界面で全面が剥がれており、イオン注入層での剥離
は発生しなかった。また、上記と全く同一の条件で容器
内に保管する工程まで行ったボンドウェーハの表面に、
減圧気相成長装置により６００℃で約０．３μｍのシリ
コン層を堆積した後、実施例１、２と同様にＳＩＭＳ測
定を行い、ボンドウェーハ表面の炭素濃度を算出したと
ころ、いずれも５×１０14atoms／cm2以上であった。 （比較例２）ボンドウェーハに０．１μmの酸化膜を形
成した以外は、比較例１と同一の条件で剥離熱処理まで
行った。その結果、剥離熱処理後の両ウェーハは、室温
で密着させた界面の一部に剥がれが生じていた。
【００２５】尚、本発明は上記実施形態に限定されるも
のではない。上記実施形態は、例示であり、本発明の特
許請求の範囲に記載された技術思想と実質的に同一な構
成を有し、同様な作用効果を奏するものは、いかなるも
のであっても本発明の技術的範囲に包含される。例え
ば、本発明のＳＯＩウェーハの製造工程として図１で
は、ボンドウェーハのみに酸化膜を形成する場合を示し
たが、ベースウェーハのみに酸化膜をも形成してもよい
し、両ウェーハに酸化膜を形成してもよい。また、ベー
スウェーハとして多結晶シリコンや、石英、炭化珪素、
アルミナ等の熱膨張係数の異なる絶縁性ウェーハと結合
する場合にも適応できる。
【００２６】
【発明の効果】以上説明したように、本発明は、水素イ
オン剥離法により貼り合わせウェーハを作製するに際
し、剥離熱処理後、イオン注入層で剥離が発生せず、密
着した部分で全面または一部がはがれてしまう結合不良
や、剥離熱処理後には全くボイド（部分的な未結合部）
は発生していないが、結合熱処理後にボイドが発生して
いる結合不良を抑制することができる。従って、結合界
面での剥離やボイドのない貼り合わせウェーハを、生産
性良く、低コストで提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明による貼り合わせＳＯＩウェーハの製
造工程の一例を示すフローチャート図である。
【符号の説明】
１…ベースウェーハ ２…ボンドウェーハ ３…酸化膜 ４…微小気泡層（封入
層） ５…剥離ウェーハ ６…ＳＯＩウェーハ ７…ＳＯＩ層
フロントページの続き (56)参考文献 Ｍａｌｅｖｉｌｌｅ Ｃ ＥＴ Ａ Ｌ，Ｗａｆｅｒ ｂｏｎｄｉｎｇ ａｎ ｄ Ｈ−ｉｍｐｌａｎｔａｔｉｏｎ ｍ ｅｃｈａｎｉｓｍｓ ｉｎｖｏｌｖｅｄ ｉｎ ｔｈｅ Ｓｍａｒｔ−ｃｕｔ （Ｒ）ｔｅｃｈｎｏｌｏｇｙ，ＭＡＴＥ ＲＩＡＬＳ ＳＣＩＥＮＣＥ ＡＮＤ ＥＮＧＩＮＥＥＲＩＮＧＢ−ＳＯＬＩＤ ＳＴＡＴＥ ＭＡＴＥＲＩＡＬＳ Ｆ ＯＲ ＡＤＶＡＮＣＥＤ ＴＥＣＨＮＯ ＬＯＧＹ，1997年 ４月 １日，ＶＯ Ｌ．46，ＮＯ．１−３，14−19 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/02

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 水素イオン剥離法によって貼り合わせウ
    ェーハを製造する方法において、双方のウェーハを室温
    で密着させる前に洗浄工程で表面の不純物を除去し、そ
    の洗浄後における室温で密着した密着面の炭素濃度を３
    ×１０１４atoms／cm2以下とすることを特徴とする貼り
    合わせウェーハの製造方法。
  2. 【請求項２】 前記密着面に介在するシリコン酸化膜の
    厚さを０．１μｍ以上とすることを特徴とする請求項１
    記載の貼り合わせウェーハの製造方法。
  3. 【請求項３】 前記洗浄として、ＳＣ−１洗浄、ＳＣ−
    ２洗浄の少なくとも一方を用いた洗浄に、オゾン洗浄、
    硫酸過水洗浄を組み合わせて行うことを特徴とする請求
    項１または請求項２に記載された貼り合わせウェーハの
    製造方法。
  4. 【請求項４】 水素イオン剥離法によって貼り合わせウ
    ェーハを製造する方法において、貼り合わせるウェーハ
    の表面を、ＳＣ−１洗浄、ＳＣ−２洗浄の少なくとも一
    方を用いた洗浄に、オゾン洗浄、硫酸過水洗浄を組み合
    わせて洗浄した後貼り合わせることを特徴とする貼り合
    わせウェーハの製造方法。
  5. 【請求項５】 水素イオン剥離法によって製造された貼
    り合わせウェーハであって、剥離熱処理後の結合面の炭
    素濃度が３×１０１４atoms／cm2以下であることを特徴
    とする貼り合わせウェーハ。
  6. 【請求項６】 前記結合面に介在するシリコン酸化膜の
    厚さが０．１μｍ以上であることを特徴とする請求項５
    記載の貼り合わせウェーハ。
JP19595598A 1998-07-10 1998-07-10 貼り合わせウェーハの製造方法および貼り合わせウェーハ Expired - Fee Related JP3385972B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP19595598A JP3385972B2 (ja) 1998-07-10 1998-07-10 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US09/350,143 US6312797B1 (en) 1998-07-10 1999-07-09 Method for manufacturing bonded wafer and bonded wafer
KR1019990027867A KR100583591B1 (ko) 1998-07-10 1999-07-10 접합웨이퍼의 제조방법 및 접합웨이퍼
EP99305525A EP0971396A1 (en) 1998-07-10 1999-07-12 Method for manufacturing bonded wafer and bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19595598A JP3385972B2 (ja) 1998-07-10 1998-07-10 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Publications (2)

Publication Number Publication Date
JP2000030992A JP2000030992A (ja) 2000-01-28
JP3385972B2 true JP3385972B2 (ja) 2003-03-10

Family

ID=16349764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19595598A Expired - Fee Related JP3385972B2 (ja) 1998-07-10 1998-07-10 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Country Status (4)

Country Link
US (1) US6312797B1 (ja)
EP (1) EP0971396A1 (ja)
JP (1) JP3385972B2 (ja)
KR (1) KR100583591B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE47208E1 (en) 2009-03-18 2019-01-15 Conversant Intellectual Property Management Inc. Manufacturing method of solid-state image sensor

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6846718B1 (en) * 1999-10-14 2005-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
JP4846915B2 (ja) 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US6900113B2 (en) 2000-05-30 2005-05-31 Shin-Etsu Handotai Co., Ltd. Method for producing bonded wafer and bonded wafer
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination
KR100418241B1 (ko) * 2001-03-23 2004-02-11 주영창 멤즈소자의 가역적 밀봉 패키지 방법
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
EP1440463A2 (en) * 2001-10-29 2004-07-28 Analog Devices, Incorporated Method for cleaning silicon wafers surfaces before bonding
US6656761B2 (en) 2001-11-21 2003-12-02 Motorola, Inc. Method for forming a semiconductor device for detecting light
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
JP5032743B2 (ja) * 2002-09-18 2012-09-26 ソワテク バッファ層を有しないウエハからの緩和された有用層の形成
TWI233154B (en) * 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
FR2852869B1 (fr) * 2003-03-26 2006-07-14 Soitec Silicon On Insulator Traitement superficiel d'une plaquette semiconductrice avant collage
US7071077B2 (en) * 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
JP4581349B2 (ja) * 2003-08-29 2010-11-17 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
JP4626133B2 (ja) * 2003-09-10 2011-02-02 信越半導体株式会社 貼り合せウェーハの製造方法
FR2860340B1 (fr) * 2003-09-30 2006-01-27 Soitec Silicon On Insulator Collage indirect avec disparition de la couche de collage
US7867877B2 (en) * 2004-01-30 2011-01-11 Sumco Corporation Method for manufacturing SOI wafer
FR2868599B1 (fr) * 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
US7919391B2 (en) * 2004-12-24 2011-04-05 S.O.I.Tec Silicon On Insulator Technologies Methods for preparing a bonding surface of a semiconductor wafer
KR101229760B1 (ko) * 2005-04-06 2013-02-06 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ 웨이퍼의 제조방법 및 이 방법에 의해 제조된ｓｏｉ 웨이퍼
FR2884647B1 (fr) * 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
JP2006303201A (ja) * 2005-04-21 2006-11-02 Sumco Corp Ｓｏｉ基板の製造方法
JP2007059704A (ja) 2005-08-25 2007-03-08 Sumco Corp 貼合せ基板の製造方法及び貼合せ基板
JP2007141946A (ja) * 2005-11-15 2007-06-07 Sumco Corp Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2894067B1 (fr) * 2005-11-28 2008-02-15 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
JP2008112848A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112847A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112840A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112843A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP5090716B2 (ja) 2006-11-24 2012-12-05 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
JP5166745B2 (ja) 2007-03-07 2013-03-21 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
JP5433927B2 (ja) * 2007-03-14 2014-03-05 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
JP5048380B2 (ja) 2007-04-09 2012-10-17 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
SG178762A1 (en) * 2007-04-13 2012-03-29 Semiconductor Energy Lab Display device, method for manufacturing display device, and soi substrate
US8513678B2 (en) 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
WO2009057669A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5409033B2 (ja) * 2008-02-18 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2929446B1 (fr) * 2008-03-28 2011-08-05 Soitec Silicon On Insulator Implantation a temperature controlee
KR101548173B1 (ko) * 2008-09-18 2015-08-31 삼성전자주식회사 실리콘 다이렉트 본딩(ｓｄｂ)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
JP2011103409A (ja) * 2009-11-11 2011-05-26 Sumco Corp ウェーハ貼り合わせ方法
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
JP2012054451A (ja) * 2010-09-02 2012-03-15 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および半導体基板洗浄液
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
JP5953340B2 (ja) * 2014-06-23 2016-07-20 信越化学工業株式会社 貼り合わせ基板の製造方法
JP2014225699A (ja) * 2014-08-07 2014-12-04 株式会社Sumco 貼合せｓｏｉウェーハの製造方法
CN108695147A (zh) * 2017-04-08 2018-10-23 沈阳硅基科技有限公司 Soi键合硅片的制备方法
EP3961661B1 (en) 2020-08-31 2022-09-28 Bruker Switzerland AG Reinforcement of a superconducting magnet coil

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050970A (ja) 1983-08-31 1985-03-22 Toshiba Corp 半導体圧力変換器
JPH0719739B2 (ja) 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
JP2653282B2 (ja) 1991-08-09 1997-09-17 日産自動車株式会社 車両用道路情報表示装置
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3542376B2 (ja) 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｍａｌｅｖｉｌｌｅ Ｃ ＥＴ ＡＬ，Ｗａｆｅｒ ｂｏｎｄｉｎｇ ａｎｄ Ｈ−ｉｍｐｌａｎｔａｔｉｏｎ ｍｅｃｈａｎｉｓｍｓ ｉｎｖｏｌｖｅｄ ｉｎ ｔｈｅ Ｓｍａｒｔ−ｃｕｔ（Ｒ）ｔｅｃｈｎｏｌｏｇｙ，ＭＡＴＥＲＩＡＬＳ ＳＣＩＥＮＣＥ ＡＮＤ ＥＮＧＩＮＥＥＲＩＮＧＢ−ＳＯＬＩＤ ＳＴＡＴＥ ＭＡＴＥＲＩＡＬＳ ＦＯＲ ＡＤＶＡＮＣＥＤ ＴＥＣＨＮＯＬＯＧＹ，１９９７年 ４月 １日，ＶＯＬ．４６，ＮＯ．１−３，１４−１９

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE47208E1 (en) 2009-03-18 2019-01-15 Conversant Intellectual Property Management Inc. Manufacturing method of solid-state image sensor

Also Published As

Publication number Publication date
US6312797B1 (en) 2001-11-06
KR100583591B1 (ko) 2006-05-26
KR20000011625A (ko) 2000-02-25
JP2000030992A (ja) 2000-01-28
EP0971396A1 (en) 2000-01-12

Similar Documents

Publication Publication Date Title
JP3385972B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
KR100796249B1 (ko) 접합 웨이퍼의 제조방법
JP3324469B2 (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US7781309B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP3943782B2 (ja) 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP4407127B2 (ja) Ｓｏｉウエーハの製造方法
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
TWI492275B (zh) The method of manufacturing the bonded substrate
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
KR20070055382A (ko) 접합웨이퍼의 제조방법
JP2010278160A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2005311199A (ja) 基板の製造方法
JP5101287B2 (ja) 接合されるべき面の処理を伴う転写方法
JP3707200B2 (ja) 半導体基板の製造方法
JP2006270039A (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JPH1140786A (ja) 半導体基板及びその製造方法
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP3921823B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP4016701B2 (ja) 貼り合せ基板の製造方法
JP2005079109A (ja) 貼合せｓｏｉウェーハの製造方法及び該方法により製造された貼合せｓｏｉウェーハ
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
JPH10335617A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080110

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080110

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140110

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees