JP2000077287A - 結晶薄膜基板の製造方法 - Google Patents
結晶薄膜基板の製造方法Info
- Publication number
- JP2000077287A JP2000077287A JP10256036A JP25603698A JP2000077287A JP 2000077287 A JP2000077287 A JP 2000077287A JP 10256036 A JP10256036 A JP 10256036A JP 25603698 A JP25603698 A JP 25603698A JP 2000077287 A JP2000077287 A JP 2000077287A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- crystal
- thin film
- ion
- crystal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 支持基板が高温に曝されることを防止して、
支持基板として使用できる材料の範囲拡大を可能にす
る。 【解決手段】 この製造方法は、結晶基板2に水素イオ
ンまたはヘリウムイオン4を注入する注入工程(図1
A)と、次いで結晶基板2のイオン注入面6を結晶基板
2の自重で基板台18に押圧した状態で、結晶基板2を
加熱してイオン注入位置8にボイドを形成するボイド形
成工程(図1B)と、次いで結晶基板2のイオン注入面
6に支持基板10を接着材を用いて接着する接着工程
(図1C)と、次いで結晶基板2と支持基板10とを結
晶基板2中のイオン注入位置8で剥離させて、支持基板
10上に結晶薄膜12を得る剥離工程(図1D)とを備
えている。
支持基板として使用できる材料の範囲拡大を可能にす
る。 【解決手段】 この製造方法は、結晶基板2に水素イオ
ンまたはヘリウムイオン4を注入する注入工程(図1
A)と、次いで結晶基板2のイオン注入面6を結晶基板
2の自重で基板台18に押圧した状態で、結晶基板2を
加熱してイオン注入位置8にボイドを形成するボイド形
成工程(図1B)と、次いで結晶基板2のイオン注入面
6に支持基板10を接着材を用いて接着する接着工程
(図1C)と、次いで結晶基板2と支持基板10とを結
晶基板2中のイオン注入位置8で剥離させて、支持基板
10上に結晶薄膜12を得る剥離工程(図1D)とを備
えている。
Description
【0001】
【発明の属する技術分野】この発明は、例えば太陽電池
用基板、液晶ディスプレイ用基板、半導体装置用基板等
として用いられるものであって、支持基板上に結晶薄膜
を形成した構造の結晶薄膜基板を製造する方法に関し、
より具体的には、支持基板が高温に曝されることを防止
して、支持基板として使用できる材料の範囲拡大を可能
にする手段に関する。
用基板、液晶ディスプレイ用基板、半導体装置用基板等
として用いられるものであって、支持基板上に結晶薄膜
を形成した構造の結晶薄膜基板を製造する方法に関し、
より具体的には、支持基板が高温に曝されることを防止
して、支持基板として使用できる材料の範囲拡大を可能
にする手段に関する。
【0002】
【従来の技術】例えば、太陽電池においては、単結晶シ
リコン基板を用いた場合の発電効率は、多結晶シリコン
やアモルファスシリコン基板を用いた場合に比べて高い
にも拘わらず、生産コストが高いために単結晶シリコン
基板は十分に利用されていないのが現状である。生産コ
ストが高いのは、原料となる単結晶シリコン基板のコス
トが高いことが最も大きな要因である。
リコン基板を用いた場合の発電効率は、多結晶シリコン
やアモルファスシリコン基板を用いた場合に比べて高い
にも拘わらず、生産コストが高いために単結晶シリコン
基板は十分に利用されていないのが現状である。生産コ
ストが高いのは、原料となる単結晶シリコン基板のコス
トが高いことが最も大きな要因である。
【0003】直接遷移型である単結晶シリコンに必要な
膜厚は、BSF構造(Back SurfaceField構造。即ち、
基板の裏面に電界層を設けてキャリアの再結合ロスを低
減させる構造)を採用する等して構造を工夫すれば、1
0〜20μm程度あれば良く、これを大きく超えるほど
に厚くなれば、シリコン基板中でトラップ準位によって
電子および正孔の消滅する確率が高くなるので、効率が
低下して不利になる。
膜厚は、BSF構造(Back SurfaceField構造。即ち、
基板の裏面に電界層を設けてキャリアの再結合ロスを低
減させる構造)を採用する等して構造を工夫すれば、1
0〜20μm程度あれば良く、これを大きく超えるほど
に厚くなれば、シリコン基板中でトラップ準位によって
電子および正孔の消滅する確率が高くなるので、効率が
低下して不利になる。
【0004】しかし現状では、単結晶シリコンインゴッ
トの切断に用いられるワイヤソーの技術的な限界から、
200μm前後の厚さ以上にしなければ、基板の割れや
クラック発生が多発するため、量産ラインでは200μ
m前後に切断後、ワイヤソーによってダメージを受けた
各面を数十μm程度エッチングによって削って、最終的
に120〜150μm程度の厚さの単結晶シリコン基板
を得ている。
トの切断に用いられるワイヤソーの技術的な限界から、
200μm前後の厚さ以上にしなければ、基板の割れや
クラック発生が多発するため、量産ラインでは200μ
m前後に切断後、ワイヤソーによってダメージを受けた
各面を数十μm程度エッチングによって削って、最終的
に120〜150μm程度の厚さの単結晶シリコン基板
を得ている。
【0005】このような製造方法には、基板の膜厚が
大き過ぎて太陽電池の発電効率が低くなる、単結晶シ
リコンインゴットから200〜300μm厚さ当たり1
枚しか基板が得られないので、材料を無駄遣いして基板
が極めて高コストになる、という課題がある。
大き過ぎて太陽電池の発電効率が低くなる、単結晶シ
リコンインゴットから200〜300μm厚さ当たり1
枚しか基板が得られないので、材料を無駄遣いして基板
が極めて高コストになる、という課題がある。
【0006】このような課題を解決する技術の一つとし
て、金属基板やガラス基板等の支持基板上に、厚さ0.
数μm〜数十μmの結晶薄膜、典型的には単結晶薄膜を
形成して結晶薄膜基板を製造する方法が、例えば特開平
10−93122号公報に提案されている。これを図1
4を参照して説明する。
て、金属基板やガラス基板等の支持基板上に、厚さ0.
数μm〜数十μmの結晶薄膜、典型的には単結晶薄膜を
形成して結晶薄膜基板を製造する方法が、例えば特開平
10−93122号公報に提案されている。これを図1
4を参照して説明する。
【0007】まず、シリコン単結晶基板等の結晶基板2
に、水素イオンまたはヘリウムイオン4を40〜400
keV程度のエネルギーで概ね0.5〜4μm程度の厚
さに概ね1016cm-2以上注入する(注入工程。図14
A)。6はイオン注入面、8はイオン注入位置である。
に、水素イオンまたはヘリウムイオン4を40〜400
keV程度のエネルギーで概ね0.5〜4μm程度の厚
さに概ね1016cm-2以上注入する(注入工程。図14
A)。6はイオン注入面、8はイオン注入位置である。
【0008】次いで、上記結晶基板2のイオン注入面6
に支持基板10を積載後(図14B)、加熱によってイ
オン注入位置8に高濃度のボイド(空孔)を形成する
(ボイド形成工程。図14C)。ボイドを形成するの
は、その層の機械強度を低下させて、後でその層を境に
して剥がしやすくするためである。ボイド形成には、一
般的には380〜600℃程度の加熱が必要である。
に支持基板10を積載後(図14B)、加熱によってイ
オン注入位置8に高濃度のボイド(空孔)を形成する
(ボイド形成工程。図14C)。ボイドを形成するの
は、その層の機械強度を低下させて、後でその層を境に
して剥がしやすくするためである。ボイド形成には、一
般的には380〜600℃程度の加熱が必要である。
【0009】次いで、上記結晶基板2および支持基板1
0を高温に加熱して、両者を接着する(接着工程。図1
4D)。両者の高温加熱による接着には、一般的には1
000℃以上が必要である。
0を高温に加熱して、両者を接着する(接着工程。図1
4D)。両者の高温加熱による接着には、一般的には1
000℃以上が必要である。
【0010】次いで、上記結晶基板2と支持基板10と
を、機械的な力を加えることによって、結晶基板2中の
イオン注入位置8、即ちボイド形成位置で剥離させる
(剥離工程。図14E)。これによって、結晶基板2の
イオン注入位置8から上の層が支持基板10側に移行し
て、支持基板10上に結晶薄膜(結晶基板2がシリコン
単結晶基板の場合は、シリコン単結晶薄膜)12が得ら
れる。即ち、支持基板10上に結晶薄膜12を形成した
構造の結晶薄膜基板16が得られる。結晶薄膜12の膜
厚は、上記イオン注入位置8の深さに相当しており、例
えば0.5〜4μm程度である。
を、機械的な力を加えることによって、結晶基板2中の
イオン注入位置8、即ちボイド形成位置で剥離させる
(剥離工程。図14E)。これによって、結晶基板2の
イオン注入位置8から上の層が支持基板10側に移行し
て、支持基板10上に結晶薄膜(結晶基板2がシリコン
単結晶基板の場合は、シリコン単結晶薄膜)12が得ら
れる。即ち、支持基板10上に結晶薄膜12を形成した
構造の結晶薄膜基板16が得られる。結晶薄膜12の膜
厚は、上記イオン注入位置8の深さに相当しており、例
えば0.5〜4μm程度である。
【0011】結晶薄膜の膜厚を大きくしたい場合は、上
記結晶薄膜12上に更に結晶薄膜13をエピタキシャル
成長させる(エピ成長工程。図14F)。これによっ
て、全体で(即ち結晶薄膜12と13の合計で)10〜
20μm程度の膜厚を得ることができる。このエピタキ
シャル成長には、シリコンの場合は一般的に1000℃
前後の加熱が必要である。
記結晶薄膜12上に更に結晶薄膜13をエピタキシャル
成長させる(エピ成長工程。図14F)。これによっ
て、全体で(即ち結晶薄膜12と13の合計で)10〜
20μm程度の膜厚を得ることができる。このエピタキ
シャル成長には、シリコンの場合は一般的に1000℃
前後の加熱が必要である。
【0012】上記構造の結晶薄膜基板16は、太陽電池
用基板以外にも様々な用途がある。例えば、支持基板と
してのガラス基板上に50nm〜100nm程度の厚さ
のシリコン単結晶薄膜を形成することによって、多結晶
シリコン(p−Si)薄膜より1桁程度高い電子移動度
が得られ、また結晶粒界の存在によるソース・ドレイン
間のリーク電流を劇的に低減できるため、極めて高機能
かつ高速なTFT−LCD(薄膜トランジスタ方式液晶
ディスプレイ)を実現することができる。また、半導体
装置用のSOI(Silicon On Insulator)基板としても
用いることができる。
用基板以外にも様々な用途がある。例えば、支持基板と
してのガラス基板上に50nm〜100nm程度の厚さ
のシリコン単結晶薄膜を形成することによって、多結晶
シリコン(p−Si)薄膜より1桁程度高い電子移動度
が得られ、また結晶粒界の存在によるソース・ドレイン
間のリーク電流を劇的に低減できるため、極めて高機能
かつ高速なTFT−LCD(薄膜トランジスタ方式液晶
ディスプレイ)を実現することができる。また、半導体
装置用のSOI(Silicon On Insulator)基板としても
用いることができる。
【0013】
【発明が解決しようとする課題】ところが、上述した結
晶薄膜基板の従来の製造方法においては、支持基板10
は、ボイド形成工程において380〜600℃程度、
接着工程において1000℃以上、更にエピ成長工
程を行う場合は1000℃前後、というような高温に曝
される。従来の製造方法においてボイド形成工程前から
支持基板10を積載しておくのは、仮に支持基板10を
結晶基板2上に積載していない状態で380〜600℃
程度まで加熱してボイド層を形成しようとすると、ボイ
ド形成と同時に、注入イオンが凝集・気化することによ
ってイオン注入位置8付近に急激に発生する水素ガスま
たはヘリウムガスの圧力のために、ボイド層より上層部
に凹凸が生じ、ひいては結晶基板2の表面に凹凸が生じ
てしまうので、これを避けるために加熱前から支持基板
10を積載しておき、この支持基板10によって凹凸の
発生を防止する必要があるからであると考えられる。
晶薄膜基板の従来の製造方法においては、支持基板10
は、ボイド形成工程において380〜600℃程度、
接着工程において1000℃以上、更にエピ成長工
程を行う場合は1000℃前後、というような高温に曝
される。従来の製造方法においてボイド形成工程前から
支持基板10を積載しておくのは、仮に支持基板10を
結晶基板2上に積載していない状態で380〜600℃
程度まで加熱してボイド層を形成しようとすると、ボイ
ド形成と同時に、注入イオンが凝集・気化することによ
ってイオン注入位置8付近に急激に発生する水素ガスま
たはヘリウムガスの圧力のために、ボイド層より上層部
に凹凸が生じ、ひいては結晶基板2の表面に凹凸が生じ
てしまうので、これを避けるために加熱前から支持基板
10を積載しておき、この支持基板10によって凹凸の
発生を防止する必要があるからであると考えられる。
【0014】従って、支持基板10には、上記のような
高温において溶融、歪み等を生じないことが要求され、
従ってこれに使用できる材料は非常に限定されてしま
う。例えば、上記結晶薄膜基板16をTFT−LCD用
基板に利用する場合、支持基板10には、通常のソーダ
ガラスのような軟化点の低い安価なガラス基板は使用で
きず、軟化点は高いけれども高価な石英基板を用いざる
を得ない。
高温において溶融、歪み等を生じないことが要求され、
従ってこれに使用できる材料は非常に限定されてしま
う。例えば、上記結晶薄膜基板16をTFT−LCD用
基板に利用する場合、支持基板10には、通常のソーダ
ガラスのような軟化点の低い安価なガラス基板は使用で
きず、軟化点は高いけれども高価な石英基板を用いざる
を得ない。
【0015】そこでこの発明は、上記支持基板が高温に
曝されることを防止して、支持基板として使用できる材
料の範囲拡大を可能にすることを主たる目的とする。
曝されることを防止して、支持基板として使用できる材
料の範囲拡大を可能にすることを主たる目的とする。
【0016】
【課題を解決するための手段】この発明に係る製造方法
の一つは、シリコンまたはその化合物から成る結晶基板
に水素イオンまたはヘリウムイオンを注入する注入工程
と、次いで前記結晶基板のイオン注入面を支持基板以外
の押圧手段で押圧した状態で、当該結晶基板を加熱して
前記イオンの注入位置にボイドを形成するボイド形成工
程と、次いで前記結晶基板のイオン注入面に支持基板を
接着材を用いて接着する接着工程と、次いで前記結晶基
板と前記支持基板とを前記結晶基板中の前記イオンの注
入位置で剥離させて、前記支持基板上に結晶薄膜を得る
剥離工程とを備えることを特徴としている(請求項
1)。
の一つは、シリコンまたはその化合物から成る結晶基板
に水素イオンまたはヘリウムイオンを注入する注入工程
と、次いで前記結晶基板のイオン注入面を支持基板以外
の押圧手段で押圧した状態で、当該結晶基板を加熱して
前記イオンの注入位置にボイドを形成するボイド形成工
程と、次いで前記結晶基板のイオン注入面に支持基板を
接着材を用いて接着する接着工程と、次いで前記結晶基
板と前記支持基板とを前記結晶基板中の前記イオンの注
入位置で剥離させて、前記支持基板上に結晶薄膜を得る
剥離工程とを備えることを特徴としている(請求項
1)。
【0017】上記製造方法によれば、ボイド形成工程後
に支持基板を結晶基板に接着するので、支持基板がボイ
ド形成工程時の高温に曝されることを防止することがで
きる。
に支持基板を結晶基板に接着するので、支持基板がボイ
ド形成工程時の高温に曝されることを防止することがで
きる。
【0018】しかも、ボイド形成工程では、結晶基板の
イオン注入面を支持基板以外の押圧手段で押圧した状態
で加熱するので、結晶基板の表面に凹凸が生じることを
防止することができる。
イオン注入面を支持基板以外の押圧手段で押圧した状態
で加熱するので、結晶基板の表面に凹凸が生じることを
防止することができる。
【0019】また、接着工程では、接着材を用いる接着
を採用しており、接着材による接着では従来の高温加熱
による接着と違って高温加熱を要しないので、接着工程
においても支持基板が高温に曝されることを防止するこ
とができる。
を採用しており、接着材による接着では従来の高温加熱
による接着と違って高温加熱を要しないので、接着工程
においても支持基板が高温に曝されることを防止するこ
とができる。
【0020】このようにこの発明では、支持基板が高温
に曝されることを防止することができるので、支持基板
として使用できる材料の範囲拡大が可能になる。
に曝されることを防止することができるので、支持基板
として使用できる材料の範囲拡大が可能になる。
【0021】上記ボイド形成工程と接着工程との間に、
結晶基板のイオン注入面上に結晶薄膜をエピタキシャル
成長させるエピ成長工程を設け、この結晶薄膜に支持基
板を接着するようにしても良い(請求項2)。
結晶基板のイオン注入面上に結晶薄膜をエピタキシャル
成長させるエピ成長工程を設け、この結晶薄膜に支持基
板を接着するようにしても良い(請求項2)。
【0022】このようにエピ成長工程を付加する場合で
も、エピ成長工程後に支持基板を接着するので、支持基
板が、ボイド形成工程時の高温だけでなく、エピ成長工
程時の高温に曝されることをも防止することができる。
しかもエピ成長工程の付加によって、結晶薄膜の厚さを
簡単に増大させることができる。
も、エピ成長工程後に支持基板を接着するので、支持基
板が、ボイド形成工程時の高温だけでなく、エピ成長工
程時の高温に曝されることをも防止することができる。
しかもエピ成長工程の付加によって、結晶薄膜の厚さを
簡単に増大させることができる。
【0023】
【発明の実施の形態】図1は、この発明に係る結晶薄膜
基板の製造方法の一例を示す工程図である。図2は、こ
の発明に係る結晶薄膜基板の製造方法の他の例を示す工
程図である。図14の従来例と同一または相当する部分
には同一符号を付している。
基板の製造方法の一例を示す工程図である。図2は、こ
の発明に係る結晶薄膜基板の製造方法の他の例を示す工
程図である。図14の従来例と同一または相当する部分
には同一符号を付している。
【0024】図1はエピ成長工程を設けていない場合の
例であり、まずこの例を説明する。
例であり、まずこの例を説明する。
【0025】まず、結晶基板2に、水素イオンまたはヘ
リウムイオン4を注入する(注入工程。図1A)。6は
イオン注入面である。結晶基板2は、シリコン基板に限
らず、シリコン化合物(例えばSiC、SiGe、Fe
Si2 等)から成る基板でも良い。シリコン化合物から
成る基板においても水素イオンまたはヘリウムイオン4
の注入、加熱によってボイド層が形成されることを確認
している。結晶基板2は、典型的にはこれらシリコン等
の単結晶基板であるが、多結晶基板でも良い。多結晶基
板とすれば、後の工程で得られる結晶薄膜12は多結晶
薄膜となる。
リウムイオン4を注入する(注入工程。図1A)。6は
イオン注入面である。結晶基板2は、シリコン基板に限
らず、シリコン化合物(例えばSiC、SiGe、Fe
Si2 等)から成る基板でも良い。シリコン化合物から
成る基板においても水素イオンまたはヘリウムイオン4
の注入、加熱によってボイド層が形成されることを確認
している。結晶基板2は、典型的にはこれらシリコン等
の単結晶基板であるが、多結晶基板でも良い。多結晶基
板とすれば、後の工程で得られる結晶薄膜12は多結晶
薄膜となる。
【0026】イオン4のエネルギーは、結晶基板2中で
のイオン注入位置8を、換言すれば後の工程で得られる
結晶薄膜12の厚さを決定する。イオン4のエネルギー
を例えば40〜400keVにすれば、イオン注入位置
8は前述したように概ね0.5〜4μm程度の深さにな
る。イオン4の注入量は、ボイド形成のために、概ね1
016cm-2以上とする。
のイオン注入位置8を、換言すれば後の工程で得られる
結晶薄膜12の厚さを決定する。イオン4のエネルギー
を例えば40〜400keVにすれば、イオン注入位置
8は前述したように概ね0.5〜4μm程度の深さにな
る。イオン4の注入量は、ボイド形成のために、概ね1
016cm-2以上とする。
【0027】上記イオン4を注入するのに好適なイオン
注入方法の例を、後で図6〜図13を参照して説明す
る。
注入方法の例を、後で図6〜図13を参照して説明す
る。
【0028】次いで、この例では、上記結晶基板2を、
そのイオン注入面6を基板台18に密着させて載せた状
態で、当該結晶基板2を加熱して、結晶基板2中の上記
イオン注入位置8にボイドを形成する(ボイド形成工
程。図1B)。この加熱温度は、例えば前述したように
380〜600℃程度とする。加熱時間は、例えば10
〜30分程度である。
そのイオン注入面6を基板台18に密着させて載せた状
態で、当該結晶基板2を加熱して、結晶基板2中の上記
イオン注入位置8にボイドを形成する(ボイド形成工
程。図1B)。この加熱温度は、例えば前述したように
380〜600℃程度とする。加熱時間は、例えば10
〜30分程度である。
【0029】この例では、上記結晶基板2の自重でその
イオン注入面6を押圧しており、結晶基板2自身が、加
熱時にそのイオン注入面6を押圧する押圧手段を構成し
ている。これによれば、押圧手段としてそれ専用のもの
を用いなくて済むので、工程や装置が簡単になる。
イオン注入面6を押圧しており、結晶基板2自身が、加
熱時にそのイオン注入面6を押圧する押圧手段を構成し
ている。これによれば、押圧手段としてそれ専用のもの
を用いなくて済むので、工程や装置が簡単になる。
【0030】但し、押圧手段は、要は加熱処理中に結晶
基板2のイオン注入面6を、内部からのガス圧に抗して
押圧できるものであれば良く、上記例以外のものでも良
い。例えば、図3に示す例のように、結晶基板2のイオ
ン注入面6に密着させて載せた押圧用基板20でも良
く、この押圧用基板20はボイド形成工程の直後に除去
すれば良い。また、結晶基板2の少なくともイオン注入
面6に加圧状態にある気体または液体を充満させて、こ
れらでイオン注入面6を押圧しても良い。あるいは、結
晶基板2のイオン注入面6に例えばCVD(化学気相成
長)法やスパッタ法等によって薄膜を形成し、この薄膜
でイオン注入面6を押圧しても良い。イオン注入位置8
の深さによっては、具体的にはイオン注入位置8が深い
場合は、このような薄膜でも十分に押圧手段の作用をす
る。
基板2のイオン注入面6を、内部からのガス圧に抗して
押圧できるものであれば良く、上記例以外のものでも良
い。例えば、図3に示す例のように、結晶基板2のイオ
ン注入面6に密着させて載せた押圧用基板20でも良
く、この押圧用基板20はボイド形成工程の直後に除去
すれば良い。また、結晶基板2の少なくともイオン注入
面6に加圧状態にある気体または液体を充満させて、こ
れらでイオン注入面6を押圧しても良い。あるいは、結
晶基板2のイオン注入面6に例えばCVD(化学気相成
長)法やスパッタ法等によって薄膜を形成し、この薄膜
でイオン注入面6を押圧しても良い。イオン注入位置8
の深さによっては、具体的にはイオン注入位置8が深い
場合は、このような薄膜でも十分に押圧手段の作用をす
る。
【0031】次いで、上記結晶基板2の温度が例えば室
温程度に低下した後、そのイオン注入面6に支持基板1
0を接着材を用いて接着する(接着工程。図1C)。接
着材は、例えば接着樹脂、融点の低い金属材料等であ
る。より具体的には、支持基板10が例えばガラス基板
のように透明性のある基板の場合は、接着材として紫外
線硬化樹脂を用い、これを接着面に塗布して貼り合わせ
た後、支持基板10側から紫外線を照射して当該紫外線
硬化樹脂を硬化させて接着しても良い。また、支持基板
10が例えば金属基板の場合は、接着材として上記融点
の低い金属材料を用いれば良い。また、水等によって分
子的結合で接着させても良い。
温程度に低下した後、そのイオン注入面6に支持基板1
0を接着材を用いて接着する(接着工程。図1C)。接
着材は、例えば接着樹脂、融点の低い金属材料等であ
る。より具体的には、支持基板10が例えばガラス基板
のように透明性のある基板の場合は、接着材として紫外
線硬化樹脂を用い、これを接着面に塗布して貼り合わせ
た後、支持基板10側から紫外線を照射して当該紫外線
硬化樹脂を硬化させて接着しても良い。また、支持基板
10が例えば金属基板の場合は、接着材として上記融点
の低い金属材料を用いれば良い。また、水等によって分
子的結合で接着させても良い。
【0032】次いで、上記結晶基板2と支持基板10と
を、結晶基板2中のイオン注入位置8で、即ちボイド形
成位置で剥離させる(剥離工程。図1D)。これによっ
て、結晶基板2のイオン注入位置8から上の層が支持基
板10側に移行して、支持基板10上に結晶薄膜(結晶
基板2が例えばシリコン単結晶基板の場合は、シリコン
単結晶薄膜)12が得られる。即ち、支持基板10上に
結晶薄膜12を形成した構造の結晶薄膜基板16が得ら
れる。結晶薄膜12の膜厚は、上記イオン注入位置8の
深さに相当しており、例えば0.5〜4μm程度であ
る。
を、結晶基板2中のイオン注入位置8で、即ちボイド形
成位置で剥離させる(剥離工程。図1D)。これによっ
て、結晶基板2のイオン注入位置8から上の層が支持基
板10側に移行して、支持基板10上に結晶薄膜(結晶
基板2が例えばシリコン単結晶基板の場合は、シリコン
単結晶薄膜)12が得られる。即ち、支持基板10上に
結晶薄膜12を形成した構造の結晶薄膜基板16が得ら
れる。結晶薄膜12の膜厚は、上記イオン注入位置8の
深さに相当しており、例えば0.5〜4μm程度であ
る。
【0033】上記剥離は、例えば図4に示すように、結
晶基板2と支持基板10とを一対の真空チャック22、
24でそれぞれ吸着した状態で、矢印A、Bに示すよう
に両方に引っ張れば良い。このようにすれば、結晶基板
2および支持基板10に割れ、欠け等の発生を防止しつ
つ、剥離させることができる。
晶基板2と支持基板10とを一対の真空チャック22、
24でそれぞれ吸着した状態で、矢印A、Bに示すよう
に両方に引っ張れば良い。このようにすれば、結晶基板
2および支持基板10に割れ、欠け等の発生を防止しつ
つ、剥離させることができる。
【0034】この製造方法によれば、ボイド形成工程
(図1B)後に支持基板10を結晶基板2に接着するの
で、支持基板10がボイド形成工程時の高温に曝される
ことを防止することができる。
(図1B)後に支持基板10を結晶基板2に接着するの
で、支持基板10がボイド形成工程時の高温に曝される
ことを防止することができる。
【0035】しかも、ボイド形成工程では、結晶基板2
のイオン注入面6を支持基板10以外の押圧手段で(図
1の例では結晶基板2の自重で)押圧した状態で加熱す
るので、結晶基板2の表面(イオン注入面6)に凹凸が
生じることを防止することができる。
のイオン注入面6を支持基板10以外の押圧手段で(図
1の例では結晶基板2の自重で)押圧した状態で加熱す
るので、結晶基板2の表面(イオン注入面6)に凹凸が
生じることを防止することができる。
【0036】また、接着工程(図1C)では接着材を用
いる接着を採用しており、接着材による接着では従来の
高温加熱による接着と違って高温加熱を要しないので、
接着工程においても支持基板10が高温に曝されること
を防止することができる。
いる接着を採用しており、接着材による接着では従来の
高温加熱による接着と違って高温加熱を要しないので、
接着工程においても支持基板10が高温に曝されること
を防止することができる。
【0037】このように上記製造方法では、支持基板1
0が高温に曝されることを防止することができるので、
支持基板10として使用できる材料の範囲拡大が可能に
なる。即ち、支持基板10として耐熱性に劣る様々な基
板を使用することが可能になる。例えば、支持基板10
としてソーダガラス等の安価なガラス基板を使用するこ
とも可能になる。
0が高温に曝されることを防止することができるので、
支持基板10として使用できる材料の範囲拡大が可能に
なる。即ち、支持基板10として耐熱性に劣る様々な基
板を使用することが可能になる。例えば、支持基板10
としてソーダガラス等の安価なガラス基板を使用するこ
とも可能になる。
【0038】なお、本発明者の実験によれば、ボイド形
成工程時に、結晶基板2のイオン注入面6を押圧手段に
よって押圧せずに、380℃または420℃の一定温度
でいずれも3時間かけてゆっくり加熱したところ、結晶
基板2の表面に凹凸は殆ど生じずに後の剥離工程で剥離
可能であったが、加熱温度が450℃を超えると結晶基
板2の表面に凹凸が現れ始めた。
成工程時に、結晶基板2のイオン注入面6を押圧手段に
よって押圧せずに、380℃または420℃の一定温度
でいずれも3時間かけてゆっくり加熱したところ、結晶
基板2の表面に凹凸は殆ど生じずに後の剥離工程で剥離
可能であったが、加熱温度が450℃を超えると結晶基
板2の表面に凹凸が現れ始めた。
【0039】しかし、上記のように加熱に3時間もかけ
る方法では、スループットが大幅に低下するので好まし
くない。これに対して、この発明のように押圧手段を用
いれば、ボイド形成工程時の加熱は従来例と同様に10
〜30分程度で良いので、スループットを低下させずに
済む。例えば、図3の例のようにシリコン基板から成る
押圧用基板20を用いて500℃で10分間加熱したと
ころ、結晶基板2の表面の凹凸は問題の無い程度であ
り、その後ガラス基板から成る支持基板10を紫外線硬
化樹脂を用いて接着した後、引き剥がす方向に力を加え
たところ、イオン注入位置8で剥離を行うことができ
た。
る方法では、スループットが大幅に低下するので好まし
くない。これに対して、この発明のように押圧手段を用
いれば、ボイド形成工程時の加熱は従来例と同様に10
〜30分程度で良いので、スループットを低下させずに
済む。例えば、図3の例のようにシリコン基板から成る
押圧用基板20を用いて500℃で10分間加熱したと
ころ、結晶基板2の表面の凹凸は問題の無い程度であ
り、その後ガラス基板から成る支持基板10を紫外線硬
化樹脂を用いて接着した後、引き剥がす方向に力を加え
たところ、イオン注入位置8で剥離を行うことができ
た。
【0040】上記図3に示す例のように、ボイド形成工
程時に押圧用基板20を用いて結晶基板2のイオン注入
面6を押圧する場合は、加熱中に押圧用基板20が結晶
基板2に接着されないように、押圧用基板20の表面
(押圧面)に、600℃程度まで加熱しても水分子等と
化学結合を生じない材料、例えば金等の薄膜を形成して
おくか、またはそのような材料から成る押圧用基板20
を用いることが好ましい。または、水分子との結合を防
ぐために、押圧用基板20の押圧面にフッ素イオンを注
入したり、フッ素系の薄膜を形成して、押圧面を疎水性
にしておくことも効果的である。または、押圧する前
に、押圧用基板20を加熱やプラズマ処理することによ
って、その押圧面の水や油を除去しておくことも効果的
である。
程時に押圧用基板20を用いて結晶基板2のイオン注入
面6を押圧する場合は、加熱中に押圧用基板20が結晶
基板2に接着されないように、押圧用基板20の表面
(押圧面)に、600℃程度まで加熱しても水分子等と
化学結合を生じない材料、例えば金等の薄膜を形成して
おくか、またはそのような材料から成る押圧用基板20
を用いることが好ましい。または、水分子との結合を防
ぐために、押圧用基板20の押圧面にフッ素イオンを注
入したり、フッ素系の薄膜を形成して、押圧面を疎水性
にしておくことも効果的である。または、押圧する前
に、押圧用基板20を加熱やプラズマ処理することによ
って、その押圧面の水や油を除去しておくことも効果的
である。
【0041】図1に示す例のように、結晶基板2のイオ
ン注入面6を基板台18に密着させて載せる場合も、基
板台18の表面(載置面)に上記のような接着防止処理
を施しておくことが好ましい。
ン注入面6を基板台18に密着させて載せる場合も、基
板台18の表面(載置面)に上記のような接着防止処理
を施しておくことが好ましい。
【0042】上記結晶薄膜基板16は例えばTFT−L
CD用基板に用いる場合は、結晶薄膜12として、例え
ば50〜100nm程度の厚さの単結晶薄膜があれぱ良
いため、上記図1の製造方法で十分であるが、例えば太
陽電池用基板のように10〜20μm程度の厚さの単結
晶シリコン薄膜が必要な場合は、上記図1の製造方法で
は、注入深さの深い水素イオン注入の場合でも、1Me
V以上の高エネルギーで注入しなければならず、このよ
うな高エネルギーでイオンを注入する方法は、イオン注
入装置が複雑、高価になるのであまり現実的ではない。
CD用基板に用いる場合は、結晶薄膜12として、例え
ば50〜100nm程度の厚さの単結晶薄膜があれぱ良
いため、上記図1の製造方法で十分であるが、例えば太
陽電池用基板のように10〜20μm程度の厚さの単結
晶シリコン薄膜が必要な場合は、上記図1の製造方法で
は、注入深さの深い水素イオン注入の場合でも、1Me
V以上の高エネルギーで注入しなければならず、このよ
うな高エネルギーでイオンを注入する方法は、イオン注
入装置が複雑、高価になるのであまり現実的ではない。
【0043】このような場合は、エピタキシャル成長を
併用するのが好ましく、そのようにすれば低コストで上
記のような膜厚の結晶薄膜を簡単に得ることができる。
その場合の製造方法の一例を図2に示す。
併用するのが好ましく、そのようにすれば低コストで上
記のような膜厚の結晶薄膜を簡単に得ることができる。
その場合の製造方法の一例を図2に示す。
【0044】この図2の製造方法を、図1の例との相違
点を主体に説明すると、図2Aに示すイオン注入工程お
よび図2Bに示すボイド形成工程(これらは、それぞ
れ、図1Aおよび図1Bの工程に相当)に次いで、結晶
基板2のイオン注入面6上に結晶薄膜13をエピタキシ
ャル成長させ(エピ成長工程。図2C)、その後冷却し
て上記結晶薄膜13に支持基板10を接着し(接着工
程。図2D。これは図1Cに相当)、その後イオン注入
位置8で剥離して(剥離工程。図2E。これは図1Dに
相当)、支持基板10上に所定膜厚の結晶薄膜14を形
成した構造の結晶薄膜基板16を得る。上記エピ成長工
程においては、シリコンの場合は、結晶基板2を100
0℃前後に加熱する。
点を主体に説明すると、図2Aに示すイオン注入工程お
よび図2Bに示すボイド形成工程(これらは、それぞ
れ、図1Aおよび図1Bの工程に相当)に次いで、結晶
基板2のイオン注入面6上に結晶薄膜13をエピタキシ
ャル成長させ(エピ成長工程。図2C)、その後冷却し
て上記結晶薄膜13に支持基板10を接着し(接着工
程。図2D。これは図1Cに相当)、その後イオン注入
位置8で剥離して(剥離工程。図2E。これは図1Dに
相当)、支持基板10上に所定膜厚の結晶薄膜14を形
成した構造の結晶薄膜基板16を得る。上記エピ成長工
程においては、シリコンの場合は、結晶基板2を100
0℃前後に加熱する。
【0045】上記結晶薄膜14は、結晶基板2の上層部
を剥離して得られる前記結晶薄膜12と、上記エピタキ
シャル成長による結晶薄膜13とが互いに積層されたも
のであるが、結晶薄膜13はエピタキシャル成長による
ものであるため結晶薄膜12と結晶性を同一にしてお
り、両結晶薄膜12および13は一体化された一つの結
晶薄膜14となる。なお、結晶基板2が多結晶基板の場
合は、上記結晶薄膜12〜14はいずれも多結晶薄膜と
なる。
を剥離して得られる前記結晶薄膜12と、上記エピタキ
シャル成長による結晶薄膜13とが互いに積層されたも
のであるが、結晶薄膜13はエピタキシャル成長による
ものであるため結晶薄膜12と結晶性を同一にしてお
り、両結晶薄膜12および13は一体化された一つの結
晶薄膜14となる。なお、結晶基板2が多結晶基板の場
合は、上記結晶薄膜12〜14はいずれも多結晶薄膜と
なる。
【0046】このようにエピ成長工程(図2C)を付加
する場合でも、エピ成長工程後に支持基板10を接着す
るので、支持基板10が、ボイド形成工程(図2B)時
の高温だけでなく、エピ成長工程時の高温に曝されるこ
とをも防止することができる。しかもエピ成長工程の付
加によって、結晶薄膜14の厚さを低コストで簡単に増
大させることができる。
する場合でも、エピ成長工程後に支持基板10を接着す
るので、支持基板10が、ボイド形成工程(図2B)時
の高温だけでなく、エピ成長工程時の高温に曝されるこ
とをも防止することができる。しかもエピ成長工程の付
加によって、結晶薄膜14の厚さを低コストで簡単に増
大させることができる。
【0047】上記エピタキシャル成長は、基板とエピタ
キシャル薄膜の構成材料が互いに同じであるホモエピタ
キシャルに限定されるものではなく、互いに異種のヘテ
ロエピタキシャルでも良い。
キシャル薄膜の構成材料が互いに同じであるホモエピタ
キシャルに限定されるものではなく、互いに異種のヘテ
ロエピタキシャルでも良い。
【0048】次に、上記図1および図2に示した実施例
の変形例等について説明する。
の変形例等について説明する。
【0049】TFT−LCD基板やSOI基板等の用途
において、支持基板10上に形成された結晶薄膜12と
して、イオン注入欠陥のない、高品質の結晶薄膜が求め
られる場合は、剥離工程後に、結晶薄膜12の表層(こ
れはイオン注入位置8に近くて注入欠陥の多い部分であ
る)をエッチングや研磨等によって削っても良い。エピ
タキシャル成長による結晶薄膜13を形成している場合
は(図2E参照)、上の結晶薄膜12全体をエッチング
等によって削って除去しても良い。そのようにすれば、
イオン注入欠陥のない高品質の結晶薄膜が得られる。
において、支持基板10上に形成された結晶薄膜12と
して、イオン注入欠陥のない、高品質の結晶薄膜が求め
られる場合は、剥離工程後に、結晶薄膜12の表層(こ
れはイオン注入位置8に近くて注入欠陥の多い部分であ
る)をエッチングや研磨等によって削っても良い。エピ
タキシャル成長による結晶薄膜13を形成している場合
は(図2E参照)、上の結晶薄膜12全体をエッチング
等によって削って除去しても良い。そのようにすれば、
イオン注入欠陥のない高品質の結晶薄膜が得られる。
【0050】先に、ボイド形成工程時の押圧手段とし
て、結晶基板2のイオン注入面6に薄膜を形成しても良
いことを述べたが、この薄膜として例えばa−Si(ア
モルファスシリコン)等の結晶化されていない薄膜を形
成しておき、ボイド形成工程の直後(即ち接着工程の
前)に、例えば1000℃程度の加熱またはレーザー等
の光照射によって、a−Si層を結晶化しても良い。そ
のようにすれば、エピタキシャル成長に依らなくても、
結晶薄膜の膜厚を簡単に増大させることができる。加熱
を行っても、支持基板10の接着前であるから、支持基
板10の耐熱性に関する問題は生じない。
て、結晶基板2のイオン注入面6に薄膜を形成しても良
いことを述べたが、この薄膜として例えばa−Si(ア
モルファスシリコン)等の結晶化されていない薄膜を形
成しておき、ボイド形成工程の直後(即ち接着工程の
前)に、例えば1000℃程度の加熱またはレーザー等
の光照射によって、a−Si層を結晶化しても良い。そ
のようにすれば、エピタキシャル成長に依らなくても、
結晶薄膜の膜厚を簡単に増大させることができる。加熱
を行っても、支持基板10の接着前であるから、支持基
板10の耐熱性に関する問題は生じない。
【0051】上記結晶薄膜基板16を例えば太陽電池基
板として利用する場合は、結晶基板2としてn型シリコ
ン単結晶基板を用い、そのイオン注入面6にエピタキシ
ャル成長によって結晶薄膜13としてp型シリコン単結
晶薄膜を形成し、これに支持基板10を接着した後にイ
オン注入位置8で剥離すれば、図5に示すように、支持
基板10上に、p型の結晶薄膜13とn型の結晶薄膜1
2とが互いに接合されたpn接合の太陽電池を形成する
ことができる。
板として利用する場合は、結晶基板2としてn型シリコ
ン単結晶基板を用い、そのイオン注入面6にエピタキシ
ャル成長によって結晶薄膜13としてp型シリコン単結
晶薄膜を形成し、これに支持基板10を接着した後にイ
オン注入位置8で剥離すれば、図5に示すように、支持
基板10上に、p型の結晶薄膜13とn型の結晶薄膜1
2とが互いに接合されたpn接合の太陽電池を形成する
ことができる。
【0052】更に、上記太陽電池基板の両結晶薄膜12
および13の膜厚を、例えばそれぞれ約0.7μmおよ
び約20μmにしておき、上層の結晶薄膜12に水素イ
オンまたはヘリウムイオン4を例えば60keV程度の
エネルギーで1016cm-2以上注入した後に加熱するこ
とによって、結晶薄膜12中のイオン注入位置28にボ
イドを形成しても良い。そのようにすれば、文献"Possi
bility of increasingthe efficiency of solar silico
n elements in implanting H+ and He+ ions";Phyics a
nd Chemistry of Materials Treatment 1994 28(6) pp.
365-368 に詳述されているように、上記ボイドの形成に
よって、直接遷移型であるシリコン単結晶の禁制帯中に
新しいエネルギー準位を形成して、特に長波長域の光吸
収係数を高めることによって、太陽電池を飛躍的に高効
率化することができる。
および13の膜厚を、例えばそれぞれ約0.7μmおよ
び約20μmにしておき、上層の結晶薄膜12に水素イ
オンまたはヘリウムイオン4を例えば60keV程度の
エネルギーで1016cm-2以上注入した後に加熱するこ
とによって、結晶薄膜12中のイオン注入位置28にボ
イドを形成しても良い。そのようにすれば、文献"Possi
bility of increasingthe efficiency of solar silico
n elements in implanting H+ and He+ ions";Phyics a
nd Chemistry of Materials Treatment 1994 28(6) pp.
365-368 に詳述されているように、上記ボイドの形成に
よって、直接遷移型であるシリコン単結晶の禁制帯中に
新しいエネルギー準位を形成して、特に長波長域の光吸
収係数を高めることによって、太陽電池を飛躍的に高効
率化することができる。
【0053】但し、上記イオン注入を、非質量分離の正
イオン注入で行うと、複数のイオン種によって複数の注
入層が形成されてしまい、安定したエネルギー準位の形
成が難しくなるので、正イオン注入の場合は質量分離型
で行うのが好ましい。上記イオン注入を、水素の負イオ
ン(H- )注入で行うと、水素の場合は負イオンはH-
しか存在しないため、非質量分離でも安定したエネルギ
ー準位を形成することができる。
イオン注入で行うと、複数のイオン種によって複数の注
入層が形成されてしまい、安定したエネルギー準位の形
成が難しくなるので、正イオン注入の場合は質量分離型
で行うのが好ましい。上記イオン注入を、水素の負イオ
ン(H- )注入で行うと、水素の場合は負イオンはH-
しか存在しないため、非質量分離でも安定したエネルギ
ー準位を形成することができる。
【0054】また、上記結晶薄膜基板16を太陽電池に
利用する場合、製造工程の間あるいは後に、p型、n型
としての性質を持たせるために不純物を注入したり、固
相拡散させたり、p型あるいはn型のアモルファスシリ
コン膜等を形成したり、バンドギャップの異なるSiC
薄膜、SiGe薄膜等を積層することによって、更に光
電変換効率を高めたり、エッチングによって表面形状を
変えた後に接着する方法等を必要に応じて併用しても良
い。
利用する場合、製造工程の間あるいは後に、p型、n型
としての性質を持たせるために不純物を注入したり、固
相拡散させたり、p型あるいはn型のアモルファスシリ
コン膜等を形成したり、バンドギャップの異なるSiC
薄膜、SiGe薄膜等を積層することによって、更に光
電変換効率を高めたり、エッチングによって表面形状を
変えた後に接着する方法等を必要に応じて併用しても良
い。
【0055】上記結晶薄膜基板16を液晶ディスプレイ
用基板に適用することによって、非常に高性能なTFT
−LCDを安価に作製することができる。即ち、支持基
板10としてガラス基板を用い、その上に結晶薄膜12
〜14としてシリコン単結晶薄膜を形成すると、ガラス
基板上に形成したシリコン単結晶薄膜には原理的に結晶
粒界が存在しないため、電子移動度は単結晶基板とほぼ
同等であり、p−Si(多結晶シリコン)薄膜と比較し
て1桁高い値が得られる。このために、非常に高精細か
つ高速なTFT−LCDを作製することが可能になる。
しかも、p−Siを結晶化する場合に必要なレーザーア
ニールのような工程が不要になるので、非常に安価に製
作することが可能である。
用基板に適用することによって、非常に高性能なTFT
−LCDを安価に作製することができる。即ち、支持基
板10としてガラス基板を用い、その上に結晶薄膜12
〜14としてシリコン単結晶薄膜を形成すると、ガラス
基板上に形成したシリコン単結晶薄膜には原理的に結晶
粒界が存在しないため、電子移動度は単結晶基板とほぼ
同等であり、p−Si(多結晶シリコン)薄膜と比較し
て1桁高い値が得られる。このために、非常に高精細か
つ高速なTFT−LCDを作製することが可能になる。
しかも、p−Siを結晶化する場合に必要なレーザーア
ニールのような工程が不要になるので、非常に安価に製
作することが可能である。
【0056】更に、上記結晶薄膜基板16を用いれば、
いわゆるシステム・オン・パネルを実現することも可能
になる。即ち、低温でp−Si薄膜を形成する技術が開
発されたことから、1枚のガラス基板上に、TFTのみ
ならず、半導体装置プロセスを応用してメモリ素子、ロ
ジック素子等を混載するシステム・オン・パネルが一時
取り沙汰されたが、p−Siでは結晶粒界の存在のた
め、粒界に沿って流れる電流が大きく、結果としてソー
ス・ドレイン間のリーク電流が大きいため、実現に至っ
ていない。また、TFTの構造自体も、この問題のた
め、LDD(LightDoped Drain )等の特殊なプロセ
ス、構造を採用しなければならないのが現状である。
いわゆるシステム・オン・パネルを実現することも可能
になる。即ち、低温でp−Si薄膜を形成する技術が開
発されたことから、1枚のガラス基板上に、TFTのみ
ならず、半導体装置プロセスを応用してメモリ素子、ロ
ジック素子等を混載するシステム・オン・パネルが一時
取り沙汰されたが、p−Siでは結晶粒界の存在のた
め、粒界に沿って流れる電流が大きく、結果としてソー
ス・ドレイン間のリーク電流が大きいため、実現に至っ
ていない。また、TFTの構造自体も、この問題のた
め、LDD(LightDoped Drain )等の特殊なプロセ
ス、構造を採用しなければならないのが現状である。
【0057】これに対して、この発明に係る製造方法に
よれば、ガラス基板上に1層または複数層のシリコン単
結晶薄膜を形成して成る結晶薄膜基板16を製造するこ
とが可能であり、これによれば結晶粒界に起因する上記
問題を解決することが可能である。即ち、1枚のガラス
基板上に1層または複数層のシリコン単結晶薄膜を形成
し、そこにTFT、メモリ素子、ロジック素子、あるい
は光電変換素子(太陽電池)等を形成し、配線すること
によって、システム・オン・パネルを実現することが可
能になる。しかも、ガラス基板に耐熱温度の低い安価な
ガラス基板を使用することができるので、その分、製造
コストを下げることができる。
よれば、ガラス基板上に1層または複数層のシリコン単
結晶薄膜を形成して成る結晶薄膜基板16を製造するこ
とが可能であり、これによれば結晶粒界に起因する上記
問題を解決することが可能である。即ち、1枚のガラス
基板上に1層または複数層のシリコン単結晶薄膜を形成
し、そこにTFT、メモリ素子、ロジック素子、あるい
は光電変換素子(太陽電池)等を形成し、配線すること
によって、システム・オン・パネルを実現することが可
能になる。しかも、ガラス基板に耐熱温度の低い安価な
ガラス基板を使用することができるので、その分、製造
コストを下げることができる。
【0058】なお、上記支持基板10を結晶基板2のイ
オン注入面6や(図1C参照)、エピタキシャル成長に
よる結晶薄膜13に(図2D参照)接着する際に、支持
基板10からイオン注入面6や結晶薄膜13への不純物
拡散を防止するバリア層や、拡散に伴う応力を緩和する
応力緩和層を、支持基板10と相手との間に形成する技
術を必要に応じて併用しても良い。
オン注入面6や(図1C参照)、エピタキシャル成長に
よる結晶薄膜13に(図2D参照)接着する際に、支持
基板10からイオン注入面6や結晶薄膜13への不純物
拡散を防止するバリア層や、拡散に伴う応力を緩和する
応力緩和層を、支持基板10と相手との間に形成する技
術を必要に応じて併用しても良い。
【0059】また、先に、結晶薄膜13のエピタキシャ
ル成長(図2C参照)は、ヘテロエピタキシャルでも良
いことを述べたが、これの応用例として次の技術が挙げ
られる。即ち、例えばGaAsのような化合物半導体
は、バルクの結晶基板を大口径にすることが非常に困難
であるため、大口径のシリコン基板上にGaAsをエピ
タキシャル成長させて大口径のGaAs膜を得ることが
試みられているが(例えば特開平8−288214号公
報参照)、シリコン原子がGaAs膜中に拡散すること
によってデバイス特性が劣化する問題が深刻である。
ル成長(図2C参照)は、ヘテロエピタキシャルでも良
いことを述べたが、これの応用例として次の技術が挙げ
られる。即ち、例えばGaAsのような化合物半導体
は、バルクの結晶基板を大口径にすることが非常に困難
であるため、大口径のシリコン基板上にGaAsをエピ
タキシャル成長させて大口径のGaAs膜を得ることが
試みられているが(例えば特開平8−288214号公
報参照)、シリコン原子がGaAs膜中に拡散すること
によってデバイス特性が劣化する問題が深刻である。
【0060】このような場合、結晶基板2として例えば
シリコン基板を用い、そのイオン注入面6上にGaAs
をエピタキシャル成長させてGaAsから成る結晶薄膜
13を形成し(図2C参照)、これに上述したバリア層
を介して支持基板10を接着し(図2D参照)、その後
イオン注入位置8で剥離(図2E参照)した後に、Si
から成る結晶薄膜12をエッチングによって除去し、あ
るいは当該結晶薄膜12およびエピタキシャル成長中に
シリコン原子が拡散して来た層の結晶薄膜13を除去
し、表面を平坦化することによって、シリコン原子の拡
散を防止したGaAs薄膜を表面に有する結晶薄膜基板
16を得ることができる。
シリコン基板を用い、そのイオン注入面6上にGaAs
をエピタキシャル成長させてGaAsから成る結晶薄膜
13を形成し(図2C参照)、これに上述したバリア層
を介して支持基板10を接着し(図2D参照)、その後
イオン注入位置8で剥離(図2E参照)した後に、Si
から成る結晶薄膜12をエッチングによって除去し、あ
るいは当該結晶薄膜12およびエピタキシャル成長中に
シリコン原子が拡散して来た層の結晶薄膜13を除去
し、表面を平坦化することによって、シリコン原子の拡
散を防止したGaAs薄膜を表面に有する結晶薄膜基板
16を得ることができる。
【0061】次に、上記水素イオンまたはヘリウムイオ
ン4を注入するのに好適なイオン注入技術(装置あるい
は方法)の例を説明する。なお、以下の各例において同
一または相当する部分には同一符号を付し、各例間の相
違点を主体に説明する。
ン4を注入するのに好適なイオン注入技術(装置あるい
は方法)の例を説明する。なお、以下の各例において同
一または相当する部分には同一符号を付し、各例間の相
違点を主体に説明する。
【0062】図6に、非質量分離で水素またはヘリウム
の正イオンを注入する装置の一例を示す。プラズマ室3
2および引出し電極系36を有するイオン源30内で水
素またはヘリウムのプラズマ34を生成し、このプラズ
マ34から引出し電極系36によって正イオンビーム3
8を引き出し、真空容器40内の支持体42上に支持さ
れた前記結晶基板2に注入する。この正イオンビーム3
8が前記イオン4に相当する。水素プラズマを生成した
場合は、H+ 、H2 + 、H3 + 等の正イオンが生成され引
き出される。ヘリウムイオンを生成した場合は、H
e+ 、He2 + 等の正イオンが生成され引き出される。
の正イオンを注入する装置の一例を示す。プラズマ室3
2および引出し電極系36を有するイオン源30内で水
素またはヘリウムのプラズマ34を生成し、このプラズ
マ34から引出し電極系36によって正イオンビーム3
8を引き出し、真空容器40内の支持体42上に支持さ
れた前記結晶基板2に注入する。この正イオンビーム3
8が前記イオン4に相当する。水素プラズマを生成した
場合は、H+ 、H2 + 、H3 + 等の正イオンが生成され引
き出される。ヘリウムイオンを生成した場合は、H
e+ 、He2 + 等の正イオンが生成され引き出される。
【0063】図7に、プラズマイマージョン(Plasma I
mmersion Ion Implantation:PIII)法によって非質量分
離で水素またはヘリウムの正イオンを注入する装置の一
例を示す。高周波コイル48、高周波電源50および整
合回路52を有するプラズマ生成手段によって、支持体
42上の結晶基板2の近傍にプラズマ54を生成し、結
晶基板2にパルスバイアス電源56から負のパルスバイ
アス電圧VB を印加することによって、プラズマ54中
の正イオンが結晶基板2に向けて加速されて注入され
る。パルスバイアス電源56は、この例では直流電源5
8と、その出力をオンオフするスイッチ60とを有して
いる。
mmersion Ion Implantation:PIII)法によって非質量分
離で水素またはヘリウムの正イオンを注入する装置の一
例を示す。高周波コイル48、高周波電源50および整
合回路52を有するプラズマ生成手段によって、支持体
42上の結晶基板2の近傍にプラズマ54を生成し、結
晶基板2にパルスバイアス電源56から負のパルスバイ
アス電圧VB を印加することによって、プラズマ54中
の正イオンが結晶基板2に向けて加速されて注入され
る。パルスバイアス電源56は、この例では直流電源5
8と、その出力をオンオフするスイッチ60とを有して
いる。
【0064】図8は、図7の装置を改良したものであ
る。即ちこの例では、高周波電源50に直列にスイッチ
62を挿入しており、このスイッチ62によって、支持
体42と高周波コイル48との間に供給する高周波電力
RFをオンオフしてプラズマ生成をオンオフするように
している。更に、上記スイッチ62およびパルスバイア
ス電源56内のスイッチ60を、互いに同期させて、し
かもスイッチ62のオン時点から所定の期間内にスイッ
チ60がオンするというタイミング(時間差)で、周期
的にオンオフさせるタイミング制御回路64を設けてい
る。
る。即ちこの例では、高周波電源50に直列にスイッチ
62を挿入しており、このスイッチ62によって、支持
体42と高周波コイル48との間に供給する高周波電力
RFをオンオフしてプラズマ生成をオンオフするように
している。更に、上記スイッチ62およびパルスバイア
ス電源56内のスイッチ60を、互いに同期させて、し
かもスイッチ62のオン時点から所定の期間内にスイッ
チ60がオンするというタイミング(時間差)で、周期
的にオンオフさせるタイミング制御回路64を設けてい
る。
【0065】図8の例における高周波電力RF、プラズ
マ54からの発光強度IP 、プラズマ密度NP およびパ
ルスバイアス電圧VB の時間変化の一例を図9に示す。
高周波電力RFのオン直後に発光強度IP およびプラズ
マ密度NP は急激に上昇し、時間t3 経過後に定常状態
に移行する。プラズマ密度NP は、高周波電力RFのオ
ン時点から時間t1 後に定常状態の値以上になり、時間
t2 後に最大値に達する。t1 は約5〜10μsec、
t2 は約100〜200μsec、t3 は約500μs
ec〜1msecである。
マ54からの発光強度IP 、プラズマ密度NP およびパ
ルスバイアス電圧VB の時間変化の一例を図9に示す。
高周波電力RFのオン直後に発光強度IP およびプラズ
マ密度NP は急激に上昇し、時間t3 経過後に定常状態
に移行する。プラズマ密度NP は、高周波電力RFのオ
ン時点から時間t1 後に定常状態の値以上になり、時間
t2 後に最大値に達する。t1 は約5〜10μsec、
t2 は約100〜200μsec、t3 は約500μs
ec〜1msecである。
【0066】従って、スイッチ62のオン時点からスイ
ッチ60のオン時点までの時間t4を、t1 ≦t4 ≦t
3 とすることによって、具体的にはt4 を好ましくは5
μsec〜1msec、より好ましくは10μsec〜
500μsecにすることによって、定常プラズマより
も高密度のプラズマ54からイオンを引き出してそれを
結晶基板2に注入することができるので、図7の例より
もイオン注入量を10〜30%程度増大させることがで
き、スループットを高めることができる。
ッチ60のオン時点までの時間t4を、t1 ≦t4 ≦t
3 とすることによって、具体的にはt4 を好ましくは5
μsec〜1msec、より好ましくは10μsec〜
500μsecにすることによって、定常プラズマより
も高密度のプラズマ54からイオンを引き出してそれを
結晶基板2に注入することができるので、図7の例より
もイオン注入量を10〜30%程度増大させることがで
き、スループットを高めることができる。
【0067】上記図7、図8、更には後述する図10の
装置では、パルスバイアス電圧VBの印加時にプラズマ
54と結晶基板2間のイオンシース55が広がり、これ
が注入イオンのエネルギーの均一性およびイオン注入量
を制限する一因になる。これに対しては、図12に示す
例のように、支持体42上の結晶基板2に間隔をあけて
対向する接地電位の多孔電極66を設けておくのが好ま
しい。多孔電極66は、多数の小孔を有するものでも良
いし、多数の例えば直径が1mm以下の金属細線を格子
状に(メッシュ状に)配置したものでも良いし、このよ
うな金属細線を互いに平行に(すだれ状に)配置したも
のでも良い。
装置では、パルスバイアス電圧VBの印加時にプラズマ
54と結晶基板2間のイオンシース55が広がり、これ
が注入イオンのエネルギーの均一性およびイオン注入量
を制限する一因になる。これに対しては、図12に示す
例のように、支持体42上の結晶基板2に間隔をあけて
対向する接地電位の多孔電極66を設けておくのが好ま
しい。多孔電極66は、多数の小孔を有するものでも良
いし、多数の例えば直径が1mm以下の金属細線を格子
状に(メッシュ状に)配置したものでも良いし、このよ
うな金属細線を互いに平行に(すだれ状に)配置したも
のでも良い。
【0068】このような多孔電極66を設けると、パル
スバイアス電圧VB の印加時に、イオンシースの広がり
は多孔電極66の位置で止まるので、即ち多孔電極66
によってイオンシースの広がりを抑制することができる
ので、結晶基板2に対する注入イオンエネルギーの均一
性の向上およびイオン注入量の増大が可能になる。
スバイアス電圧VB の印加時に、イオンシースの広がり
は多孔電極66の位置で止まるので、即ち多孔電極66
によってイオンシースの広がりを抑制することができる
ので、結晶基板2に対する注入イオンエネルギーの均一
性の向上およびイオン注入量の増大が可能になる。
【0069】以上のいずれの方法も、非質量分離で水素
またはヘリウムの正イオンを結晶基板2に注入する方法
であり、分子イオンが多く注入されるために単位時間当
たりの注入量は多いけれども、原子イオン、分子イオン
等の多くのイオン種が注入されるため注入深さがそれぞ
れ異なり、これに応じて色々な深さに上記ボイドが形成
される恐れがある。また、質量数の大きい分子イオンが
注入されることによって、ボイトが形成される層よりも
上層の結晶基板2中に生じる結晶欠陥が多くなる恐れが
ある。従って、上記注入技術は、膜厚均一性や結晶品質
に対する要求が厳しくない用途に用いるのが好ましい。
またはヘリウムの正イオンを結晶基板2に注入する方法
であり、分子イオンが多く注入されるために単位時間当
たりの注入量は多いけれども、原子イオン、分子イオン
等の多くのイオン種が注入されるため注入深さがそれぞ
れ異なり、これに応じて色々な深さに上記ボイドが形成
される恐れがある。また、質量数の大きい分子イオンが
注入されることによって、ボイトが形成される層よりも
上層の結晶基板2中に生じる結晶欠陥が多くなる恐れが
ある。従って、上記注入技術は、膜厚均一性や結晶品質
に対する要求が厳しくない用途に用いるのが好ましい。
【0070】図10の例は、図8の例を変形して、水素
の負イオンを注入するものである。このためにこの例で
は、上記パルスバイアス電源56中の直流電源58の極
性を反対にして、結晶基板2に正のパルスバイアス電圧
VB を印加するパルスバイアス電源57を、上記パルス
バイアス電源56の代わりに設けている。また、上記の
ようなタイミング制御回路64の代わりに、上記二つの
スイッチ、即ちスイッチ62およびパルスバイアス電源
57内のスイッチ60を、互いに同期させて、しかもス
イッチ62のオフ時点から所定の期間内にスイッチ60
がオンするというタイミング(時間差)で、周期的にオ
ンオフさせるタイミング制御回路65を設けている。
の負イオンを注入するものである。このためにこの例で
は、上記パルスバイアス電源56中の直流電源58の極
性を反対にして、結晶基板2に正のパルスバイアス電圧
VB を印加するパルスバイアス電源57を、上記パルス
バイアス電源56の代わりに設けている。また、上記の
ようなタイミング制御回路64の代わりに、上記二つの
スイッチ、即ちスイッチ62およびパルスバイアス電源
57内のスイッチ60を、互いに同期させて、しかもス
イッチ62のオフ時点から所定の期間内にスイッチ60
がオンするというタイミング(時間差)で、周期的にオ
ンオフさせるタイミング制御回路65を設けている。
【0071】図10の例における高周波電力RF、プラ
ズマ54中の電子密度NE 、負イオン密度NI およびバ
イアス電圧VB の時間変化の一例を図11に示す。高周
波電力RFのオフに伴ってプラズマ54内の電子密度N
E は急速に(5μsec程度で)低下し、1〜2eV程
度の低エネルギー電子が支配的なプラズマとなる。これ
に分子あるいは励起分子が付着解離して、負イオンが生
成される。電子密度NE は負イオン密度NI と逆比例す
るかのように急速に減衰し(即ち負イオン密度NI は急
速に増大し)、高周波電力RFオフ後、約10μsec
以降では、正イオンと負イオンが支配的な特異なプラズ
マが形成される。負イオン密度NI は、高周波電力RF
オフ後約30〜40μsecで最大値に達し、その後徐
々に減衰し、高周波電力RFオフ後1msec程度でほ
ぼ0になる。
ズマ54中の電子密度NE 、負イオン密度NI およびバ
イアス電圧VB の時間変化の一例を図11に示す。高周
波電力RFのオフに伴ってプラズマ54内の電子密度N
E は急速に(5μsec程度で)低下し、1〜2eV程
度の低エネルギー電子が支配的なプラズマとなる。これ
に分子あるいは励起分子が付着解離して、負イオンが生
成される。電子密度NE は負イオン密度NI と逆比例す
るかのように急速に減衰し(即ち負イオン密度NI は急
速に増大し)、高周波電力RFオフ後、約10μsec
以降では、正イオンと負イオンが支配的な特異なプラズ
マが形成される。負イオン密度NI は、高周波電力RF
オフ後約30〜40μsecで最大値に達し、その後徐
々に減衰し、高周波電力RFオフ後1msec程度でほ
ぼ0になる。
【0072】電子が豊富なプラズマ54のときに結晶基
板2に正のパルスバイアス電圧VBを印加しても、結晶
基板2に入射するのは軽くて移動度の高い電子が殆どで
あり、負イオン注入を行うことはできない。ところが、
上記のようにプラズマ生成をオンオフすることによって
特異なプラズマを形成し、その負イオン密度NI の高い
期間内に、具体的には電子密度NE が負イオン密度NI
の概ね1/10以下となる期間内に、より具体的には高
周波電力RFオフ時点から10μsec後〜1msec
後の期間内に、結晶基板2に正のパルスバイアス電圧V
B を印加することによって、負イオン注入を行うことが
できる。そのために、タイミング制御回路65は、スイ
ッチ62のオフから時間t5 だけ遅れさせてスイッチ6
0をオンさせるようにしている。この時間t5 は、上記
のように10μsec〜1msecが好ましく、20μ
sec〜200μsecがより好ましい。後者の方が、
結晶基板2に対する負イオンの注入量をより増大させる
ことができる。
板2に正のパルスバイアス電圧VBを印加しても、結晶
基板2に入射するのは軽くて移動度の高い電子が殆どで
あり、負イオン注入を行うことはできない。ところが、
上記のようにプラズマ生成をオンオフすることによって
特異なプラズマを形成し、その負イオン密度NI の高い
期間内に、具体的には電子密度NE が負イオン密度NI
の概ね1/10以下となる期間内に、より具体的には高
周波電力RFオフ時点から10μsec後〜1msec
後の期間内に、結晶基板2に正のパルスバイアス電圧V
B を印加することによって、負イオン注入を行うことが
できる。そのために、タイミング制御回路65は、スイ
ッチ62のオフから時間t5 だけ遅れさせてスイッチ6
0をオンさせるようにしている。この時間t5 は、上記
のように10μsec〜1msecが好ましく、20μ
sec〜200μsecがより好ましい。後者の方が、
結晶基板2に対する負イオンの注入量をより増大させる
ことができる。
【0073】図13の例は、図6の例を変形して、イオ
ン源30から水素の負イオンビーム70を引き出してそ
れを結晶基板2に注入するものである。そのために図6
の例とは、電源44および46の極性を反対にしてい
る。負イオンビーム70と共に引き出される電子は、結
晶基板2やその周辺を加熱させ、悪影響を及ぼすことが
多いため、例えばこの例のように、プラズマ室32内に
導体72を設けてそれに通電して弱い磁場74を形成
し、これによって電子を除去するのが好ましい。
ン源30から水素の負イオンビーム70を引き出してそ
れを結晶基板2に注入するものである。そのために図6
の例とは、電源44および46の極性を反対にしてい
る。負イオンビーム70と共に引き出される電子は、結
晶基板2やその周辺を加熱させ、悪影響を及ぼすことが
多いため、例えばこの例のように、プラズマ室32内に
導体72を設けてそれに通電して弱い磁場74を形成
し、これによって電子を除去するのが好ましい。
【0074】水素の場合は、負イオンはH- しか存在し
ないため、水素の負イオン注入の場合は質量分離器を設
けることなく単一のイオン種を注入することが可能であ
り、また簡単に大面積基板に均一に注入することが可能
である。従って、製造コストの低減が可能であり、しか
もスループットも非常に高い。また、イオン種は一つの
H- のみであるため、極めて精度良く所定の深さに注入
することが可能であり、しかも原子イオンしか注入され
ないために、ボイドが形成される層よりも上層の結晶基
板2中に生じる結晶欠陥も極めて少ない。従って、水素
の負イオン注入技術は、膜厚均一性や結晶品質に対する
要求の厳しい分野にも適用可能である。
ないため、水素の負イオン注入の場合は質量分離器を設
けることなく単一のイオン種を注入することが可能であ
り、また簡単に大面積基板に均一に注入することが可能
である。従って、製造コストの低減が可能であり、しか
もスループットも非常に高い。また、イオン種は一つの
H- のみであるため、極めて精度良く所定の深さに注入
することが可能であり、しかも原子イオンしか注入され
ないために、ボイドが形成される層よりも上層の結晶基
板2中に生じる結晶欠陥も極めて少ない。従って、水素
の負イオン注入技術は、膜厚均一性や結晶品質に対する
要求の厳しい分野にも適用可能である。
【0075】
【発明の効果】以上のようにこの発明によれば、結晶基
板の表面に凹凸が生じることを防止しつつ、しかもスル
ープットを低下させずに、支持基板が高温に曝されるこ
とを防止することができる。その結果、支持基板として
使用できる材料の範囲拡大が可能になり、例えば、支持
基板として耐熱性の低い安価なガラス基板を使用するこ
とも可能になる。
板の表面に凹凸が生じることを防止しつつ、しかもスル
ープットを低下させずに、支持基板が高温に曝されるこ
とを防止することができる。その結果、支持基板として
使用できる材料の範囲拡大が可能になり、例えば、支持
基板として耐熱性の低い安価なガラス基板を使用するこ
とも可能になる。
【0076】請求項2記載の発明によれば、支持基板
が、ボイド形成工程時の高温だけでなく、エピ成長工程
時の高温に曝されることをも防止することができ、しか
もエピ成長工程の付加によって結晶薄膜の厚さを簡単に
増大させることができる、という更なる効果を奏する。
が、ボイド形成工程時の高温だけでなく、エピ成長工程
時の高温に曝されることをも防止することができ、しか
もエピ成長工程の付加によって結晶薄膜の厚さを簡単に
増大させることができる、という更なる効果を奏する。
【0077】請求項3記載の発明によれば、押圧手段と
してそれ専用のものを用いなくて済むので、工程や装置
が簡単になる、という更なる効果を奏する。
してそれ専用のものを用いなくて済むので、工程や装置
が簡単になる、という更なる効果を奏する。
【0078】請求項7記載の発明によれば、エピタキシ
ャル成長に依らなくても、結晶薄膜の膜厚を簡単に増大
させることができる、という更なる効果を奏する。
ャル成長に依らなくても、結晶薄膜の膜厚を簡単に増大
させることができる、という更なる効果を奏する。
【0079】請求項8記載の発明によれば、イオン注入
欠陥のない高品質の結晶薄膜を得ることができる、とい
う更なる効果を奏する。
欠陥のない高品質の結晶薄膜を得ることができる、とい
う更なる効果を奏する。
【0080】請求項9記載の発明によれば、次のような
更なる効果を奏する。即ち、水素の場合は、負イオンは
H- しか存在しないため、質量分離器を設けることなく
単一のイオン種を注入することが可能であり、また簡単
に大面積基板に均一に注入することが可能である。従っ
て、製造コストの低減が可能であり、しかもスループッ
トも非常に高い。また、イオン種は一つのH- のみであ
るため、極めて精度良く所定の深さに注入することが可
能であり、しかも原子イオンしか注入されないために、
ボイドが形成される層よりも上層の結晶基板中に生じる
結晶欠陥も極めて少ない。従って、膜厚均一性および結
晶品質に優れた結晶薄膜を得ることができる。
更なる効果を奏する。即ち、水素の場合は、負イオンは
H- しか存在しないため、質量分離器を設けることなく
単一のイオン種を注入することが可能であり、また簡単
に大面積基板に均一に注入することが可能である。従っ
て、製造コストの低減が可能であり、しかもスループッ
トも非常に高い。また、イオン種は一つのH- のみであ
るため、極めて精度良く所定の深さに注入することが可
能であり、しかも原子イオンしか注入されないために、
ボイドが形成される層よりも上層の結晶基板中に生じる
結晶欠陥も極めて少ない。従って、膜厚均一性および結
晶品質に優れた結晶薄膜を得ることができる。
【図1】この発明に係る結晶薄膜基板の製造方法の一例
を示す工程図である。
を示す工程図である。
【図2】この発明に係る結晶薄膜基板の製造方法の他の
例を示す工程図である。
例を示す工程図である。
【図3】押圧手段の他の例を示す図である。
【図4】剥離手段の一例を示す図である。
【図5】太陽電池基板の一例を示す図である。
【図6】非質量分離型のイオン注入装置の一例を示す図
である。
である。
【図7】プラズマイマージョン法によるイオン注入装置
の一例を示す図である。
の一例を示す図である。
【図8】プラズマイマージョン法によるイオン注入装置
の他の例を示す図である。
の他の例を示す図である。
【図9】図8の装置における高周波電力、プラズマ発光
強度、プラズマ密度およびパルスバイアス電圧の時間変
化の一例を示す図である。
強度、プラズマ密度およびパルスバイアス電圧の時間変
化の一例を示す図である。
【図10】プラズマイマージョン法によるイオン注入装
置の他の例を示す図である。
置の他の例を示す図である。
【図11】図10の装置における高周波電力、プラズマ
中の電子密度、プラズマ中の負イオン密度およびパルス
バイアス電圧の時間変化の一例を示す図である。
中の電子密度、プラズマ中の負イオン密度およびパルス
バイアス電圧の時間変化の一例を示す図である。
【図12】図7、図8および図10の装置に多孔電極を
付加した例を示す図である。
付加した例を示す図である。
【図13】非質量分離型のイオン注入装置の他の例を示
す図である。
す図である。
【図14】従来の結晶薄膜基板の製造方法の一例を示す
工程図である。
工程図である。
2 結晶基板 4 水素またはヘリウムイオン 6 イオン注入面 8 イオン注入位置 10 支持基板 12〜14 結晶薄膜 16 結晶薄膜基板 18 基板台 20 押圧用基板
Claims (9)
- 【請求項1】 支持基板上に結晶薄膜を形成した構造の
結晶薄膜基板を製造する方法において、シリコンまたは
その化合物から成る結晶基板に水素イオンまたはヘリウ
ムイオンを注入する注入工程と、次いで前記結晶基板の
イオン注入面を支持基板以外の押圧手段で押圧した状態
で、当該結晶基板を加熱して前記イオンの注入位置にボ
イドを形成するボイド形成工程と、次いで前記結晶基板
のイオン注入面に支持基板を接着材を用いて接着する接
着工程と、次いで前記結晶基板と前記支持基板とを前記
結晶基板中の前記イオンの注入位置で剥離させて、前記
支持基板上に結晶薄膜を得る剥離工程とを備えることを
特徴とする結晶薄膜基板の製造方法。 - 【請求項2】 支持基板上に結晶薄膜を形成した構造の
結晶薄膜基板を製造する方法において、シリコンまたは
その化合物から成る結晶基板に水素イオンまたはヘリウ
ムイオンを注入する注入工程と、次いで前記結晶基板の
イオン注入面を支持基板以外の押圧手段で押圧した状態
で、当該結晶基板を加熱して前記イオンの注入位置にボ
イドを形成するボイド形成工程と、次いで前記結晶基板
のイオン注入面上に結晶薄膜をエピタキシャル成長させ
るエピ成長工程と、次いで前記結晶基板上の前記結晶薄
膜に支持基板を接着材を用いて接着する接着工程と、次
いで前記結晶基板と前記支持基板とを前記結晶基板中の
前記イオンの注入位置で剥離させて、前記支持基板上に
結晶薄膜を得る剥離工程とを備えることを特徴とする結
晶薄膜基板の製造方法。 - 【請求項3】 前記押圧手段が、前記結晶基板のイオン
注入面に密着させて載せた押圧用基板であり、この押圧
用基板を前記ボイド形成工程の直後に除去する請求項1
または2記載の結晶薄膜基板の製造方法。 - 【請求項4】 前記結晶基板のイオン注入面を基板台に
密着させて載せることによって、当該結晶基板自身を前
記押圧手段としている前記請求項1または2記載の結晶
薄膜基板の製造方法。 - 【請求項5】 前記押圧手段が、加圧状態にある気体ま
たは液体である請求項1または2記載の結晶薄膜基板の
製造方法。 - 【請求項6】 前記押圧手段が、前記結晶基板のイオン
注入面に形成された薄膜である請求項1または2記載の
結晶薄膜基板の製造方法。 - 【請求項7】 前記イオン注入面に形成された薄膜を、
前記ボイド形成工程の直後に、加熱または光照射によっ
て結晶化させる結晶化工程を更に備える請求項6記載の
結晶薄膜基板の製造方法。 - 【請求項8】 前記剥離工程に次いで、前記支持基板上
の結晶薄膜の表層をエッチングによって削るエッチング
工程を更に備える請求項1ないし7のいずれかに記載の
結晶薄膜基板の製造方法。 - 【請求項9】 前記注入工程において、水素の負イオン
を注入する請求項1ないし8のいずれかに記載の結晶薄
膜基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10256036A JP2000077287A (ja) | 1998-08-26 | 1998-08-26 | 結晶薄膜基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10256036A JP2000077287A (ja) | 1998-08-26 | 1998-08-26 | 結晶薄膜基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000077287A true JP2000077287A (ja) | 2000-03-14 |
Family
ID=17287033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10256036A Pending JP2000077287A (ja) | 1998-08-26 | 1998-08-26 | 結晶薄膜基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000077287A (ja) |
Cited By (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345435A (ja) * | 2000-03-29 | 2001-12-14 | Shin Etsu Handotai Co Ltd | シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ |
WO2002035579A2 (en) * | 2000-10-20 | 2002-05-02 | Feng Zhou | Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate |
US6468884B2 (en) | 2000-01-21 | 2002-10-22 | Nissin Electric Co., Ltd. | Method of forming silicon-contained crystal thin film |
WO2002097893A1 (fr) * | 2001-05-28 | 2002-12-05 | Shin-Etsu Handotai Co.,Ltd. | Procede de fabrication d'une tranche laminee |
JP2003017723A (ja) * | 2001-06-29 | 2003-01-17 | Shin Etsu Handotai Co Ltd | 半導体薄膜の製造方法及び太陽電池の製造方法 |
JP2003512719A (ja) * | 1999-06-30 | 2003-04-02 | コミツサリア タ レネルジー アトミーク | 加圧による金属薄膜形成方法 |
JP2003264270A (ja) * | 2002-01-16 | 2003-09-19 | Soi Tec Silicon On Insulator Technologies | ウェハ材料の劈開方法 |
JP2004515920A (ja) * | 2000-12-08 | 2004-05-27 | コミツサリア タ レネルジー アトミーク | 気体種の導入を含む薄膜製造方法 |
JP2004532515A (ja) * | 2001-03-02 | 2004-10-21 | コミサリヤ・ア・レネルジ・アトミク | 特殊基板における薄膜製造方法およびその適用 |
JP2005093898A (ja) * | 2003-09-19 | 2005-04-07 | Sanyo Electric Co Ltd | 結晶基板および素子の製造方法 |
JP2006518097A (ja) * | 2003-01-24 | 2006-08-03 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 層移載方法 |
JP2006303101A (ja) * | 2005-04-19 | 2006-11-02 | Shin Etsu Handotai Co Ltd | 貼り合わせウエーハの製造方法及びそれに用いる剥離用治具 |
JP2007514321A (ja) * | 2003-12-10 | 2007-05-31 | ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニア | ミックスド・シグナル集積回路のための低クロストーク回路基板 |
WO2008132895A1 (en) * | 2007-04-20 | 2008-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate and semiconductor device |
JP2008277789A (ja) * | 2007-04-03 | 2008-11-13 | Semiconductor Energy Lab Co Ltd | Soi基板及びその作製方法、並びに半導体装置 |
JP2008539590A (ja) * | 2005-04-25 | 2008-11-13 | コーニング インコーポレイテッド | 可撓性ディスプレイ基板 |
JP2008288579A (ja) * | 2007-04-20 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Soi基板の製造方法 |
JP2008288563A (ja) * | 2007-04-20 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2008294425A (ja) * | 2007-04-27 | 2008-12-04 | Semiconductor Energy Lab Co Ltd | Soi基板及びその製造方法、並びに半導体装置 |
JP2008311636A (ja) * | 2007-05-17 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、表示装置の作製方法、半導体装置、表示装置及び電子機器 |
JP2009021567A (ja) * | 2007-06-15 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | 半導体装置製造用基板及びその作製方法 |
JP2009033123A (ja) * | 2007-06-27 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法および半導体装置の作製方法 |
JP2009038368A (ja) * | 2007-07-11 | 2009-02-19 | Semiconductor Energy Lab Co Ltd | 半導体装置、電子機器、半導体装置の作製方法 |
JP2009065136A (ja) * | 2007-08-16 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
JP2009076890A (ja) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置、及び電子機器 |
JP2009094488A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体膜付き基板の作製方法 |
JP2009094487A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体膜付き基板およびその作製方法 |
JP2009099900A (ja) * | 2007-10-19 | 2009-05-07 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の製造方法 |
JP2009111375A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2009111362A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Soi基板の製造方法 |
JP2009135434A (ja) * | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Soi基板の製造方法 |
JP2009135454A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2009135464A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 光電変換装置の製造方法 |
JP2009135430A (ja) * | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2009135437A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、半導体装置、及び電子機器 |
JP2009135469A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法および半導体装置の作製方法 |
JP2009158937A (ja) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Soi基板の製造方法 |
JP2009177154A (ja) * | 2007-12-27 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、および半導体装置の作製方法 |
JP2009212503A (ja) * | 2008-02-04 | 2009-09-17 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2009260313A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
JP2009260312A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
JP2009260314A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び該soi基板を用いた半導体装置 |
JP2009260315A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
JP2009539256A (ja) * | 2006-05-31 | 2009-11-12 | コーニング インコーポレイテッド | 高純度イオンシャワーを用いるsoi構造の作成 |
US7674647B2 (en) | 2007-11-30 | 2010-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
JP2010067815A (ja) * | 2008-09-11 | 2010-03-25 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2010087067A (ja) * | 2008-09-30 | 2010-04-15 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2010103515A (ja) * | 2008-09-29 | 2010-05-06 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2010109353A (ja) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2010283337A (ja) * | 2009-05-02 | 2010-12-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US7951689B2 (en) | 2007-09-14 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
JP2014017513A (ja) * | 2007-05-18 | 2014-01-30 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2014506008A (ja) * | 2010-12-29 | 2014-03-06 | ジーティーエイティー・コーポレーション | 薄い薄膜を形成するための方法および装置 |
KR101443580B1 (ko) * | 2007-05-11 | 2014-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi구조를 갖는 기판 |
JP2014209631A (ja) * | 2007-06-22 | 2014-11-06 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
JPWO2016114382A1 (ja) * | 2015-01-16 | 2017-11-30 | 住友電気工業株式会社 | 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板 |
-
1998
- 1998-08-26 JP JP10256036A patent/JP2000077287A/ja active Pending
Cited By (91)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003512719A (ja) * | 1999-06-30 | 2003-04-02 | コミツサリア タ レネルジー アトミーク | 加圧による金属薄膜形成方法 |
US6468884B2 (en) | 2000-01-21 | 2002-10-22 | Nissin Electric Co., Ltd. | Method of forming silicon-contained crystal thin film |
JP2001345435A (ja) * | 2000-03-29 | 2001-12-14 | Shin Etsu Handotai Co Ltd | シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ |
WO2002035579A3 (en) * | 2000-10-20 | 2003-09-18 | Feng Zhou | Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate |
WO2002035579A2 (en) * | 2000-10-20 | 2002-05-02 | Feng Zhou | Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate |
US6436614B1 (en) * | 2000-10-20 | 2002-08-20 | Feng Zhou | Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate |
JP2004515920A (ja) * | 2000-12-08 | 2004-05-27 | コミツサリア タ レネルジー アトミーク | 気体種の導入を含む薄膜製造方法 |
JP2004532515A (ja) * | 2001-03-02 | 2004-10-21 | コミサリヤ・ア・レネルジ・アトミク | 特殊基板における薄膜製造方法およびその適用 |
JP2002353082A (ja) * | 2001-05-28 | 2002-12-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
WO2002097893A1 (fr) * | 2001-05-28 | 2002-12-05 | Shin-Etsu Handotai Co.,Ltd. | Procede de fabrication d'une tranche laminee |
US6897124B2 (en) | 2001-05-28 | 2005-05-24 | Shin-Etsu Handotai Co., Ltd. | Method of manufacturing a bonded wafers using a Bernoulli chuck |
JP2003017723A (ja) * | 2001-06-29 | 2003-01-17 | Shin Etsu Handotai Co Ltd | 半導体薄膜の製造方法及び太陽電池の製造方法 |
JP2003264270A (ja) * | 2002-01-16 | 2003-09-19 | Soi Tec Silicon On Insulator Technologies | ウェハ材料の劈開方法 |
JP4698124B2 (ja) * | 2002-01-16 | 2011-06-08 | エス オー イ テク シリコン オン インシュレータ テクノロジース | ウェハ材料の劈開方法 |
JP2006518097A (ja) * | 2003-01-24 | 2006-08-03 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 層移載方法 |
JP2005093898A (ja) * | 2003-09-19 | 2005-04-07 | Sanyo Electric Co Ltd | 結晶基板および素子の製造方法 |
US7875953B2 (en) | 2003-12-10 | 2011-01-25 | The Regents Of The University Of California | Low crosstalk substrate for mixed-signal integrated circuits |
JP2007514321A (ja) * | 2003-12-10 | 2007-05-31 | ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニア | ミックスド・シグナル集積回路のための低クロストーク回路基板 |
JP2006303101A (ja) * | 2005-04-19 | 2006-11-02 | Shin Etsu Handotai Co Ltd | 貼り合わせウエーハの製造方法及びそれに用いる剥離用治具 |
JP2008539590A (ja) * | 2005-04-25 | 2008-11-13 | コーニング インコーポレイテッド | 可撓性ディスプレイ基板 |
JP2009539256A (ja) * | 2006-05-31 | 2009-11-12 | コーニング インコーポレイテッド | 高純度イオンシャワーを用いるsoi構造の作成 |
KR101441702B1 (ko) * | 2006-05-31 | 2014-09-17 | 코닝 인코포레이티드 | 고순도 이온 샤워를 이용한 soi 구조의 제조 |
KR101441939B1 (ko) * | 2007-04-03 | 2014-09-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판 및 그 제작 방법, 및 반도체 장치 |
US8823063B2 (en) | 2007-04-03 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate, method for manufacturing the same, and semiconductor device |
JP2008277789A (ja) * | 2007-04-03 | 2008-11-13 | Semiconductor Energy Lab Co Ltd | Soi基板及びその作製方法、並びに半導体装置 |
US9536774B2 (en) | 2007-04-03 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate, method for manufacturing the same, and semiconductor device |
JP2008288563A (ja) * | 2007-04-20 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2008288579A (ja) * | 2007-04-20 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Soi基板の製造方法 |
WO2008132895A1 (en) * | 2007-04-20 | 2008-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate and semiconductor device |
US7709337B2 (en) | 2007-04-20 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
JP2009194400A (ja) * | 2007-04-20 | 2009-08-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2008288578A (ja) * | 2007-04-20 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Soi基板及び半導体装置の作製方法 |
TWI478278B (zh) * | 2007-04-20 | 2015-03-21 | Semiconductor Energy Lab | 用以生產soi基板及半導體裝置的方法 |
US8951878B2 (en) | 2007-04-20 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
US8629031B2 (en) | 2007-04-20 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
US8399329B2 (en) | 2007-04-20 | 2013-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
JP2008294425A (ja) * | 2007-04-27 | 2008-12-04 | Semiconductor Energy Lab Co Ltd | Soi基板及びその製造方法、並びに半導体装置 |
US8847314B2 (en) | 2007-04-27 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and manufacturing method of the same, and semiconductor device |
KR101443580B1 (ko) * | 2007-05-11 | 2014-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi구조를 갖는 기판 |
JP2008311636A (ja) * | 2007-05-17 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、表示装置の作製方法、半導体装置、表示装置及び電子機器 |
JP2014017513A (ja) * | 2007-05-18 | 2014-01-30 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
US8895407B2 (en) | 2007-05-18 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
JP2009021567A (ja) * | 2007-06-15 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | 半導体装置製造用基板及びその作製方法 |
JP2014209631A (ja) * | 2007-06-22 | 2014-11-06 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
JP2009033123A (ja) * | 2007-06-27 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法および半導体装置の作製方法 |
KR101478812B1 (ko) * | 2007-06-27 | 2015-01-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판의 제조방법 및 반도체장치의 제조방법 |
JP2009038368A (ja) * | 2007-07-11 | 2009-02-19 | Semiconductor Energy Lab Co Ltd | 半導体装置、電子機器、半導体装置の作製方法 |
US8841730B2 (en) | 2007-07-11 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2009065136A (ja) * | 2007-08-16 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
JP2009076890A (ja) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置、及び電子機器 |
US7951689B2 (en) | 2007-09-14 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
US8399337B2 (en) | 2007-09-14 | 2013-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
JP2009094488A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体膜付き基板の作製方法 |
JP2009094487A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体膜付き基板およびその作製方法 |
US8822305B2 (en) | 2007-09-21 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Substrate provided with semiconductor films and manufacturing method thereof |
JP2009111362A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Soi基板の製造方法 |
JP2009135434A (ja) * | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Soi基板の製造方法 |
US8828844B2 (en) | 2007-10-10 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
JP2009135430A (ja) * | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US8772128B2 (en) | 2007-10-10 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2009111375A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2009099900A (ja) * | 2007-10-19 | 2009-05-07 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の製造方法 |
KR101511070B1 (ko) | 2007-11-01 | 2015-04-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작 방법, 반도체 장치, 및 전자기기 |
US7964429B2 (en) | 2007-11-01 | 2011-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
JP2009135469A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法および半導体装置の作製方法 |
KR101499486B1 (ko) * | 2007-11-01 | 2015-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작 방법 및 반도체 장치의 제작 방법 |
JP2009135454A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2009135464A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 光電変換装置の製造方法 |
JP2009135437A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、半導体装置、及び電子機器 |
US7674647B2 (en) | 2007-11-30 | 2010-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
US7871849B2 (en) | 2007-11-30 | 2011-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
US8211780B2 (en) | 2007-12-03 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP2009158937A (ja) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Soi基板の製造方法 |
JP2009177154A (ja) * | 2007-12-27 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、および半導体装置の作製方法 |
JP2009212503A (ja) * | 2008-02-04 | 2009-09-17 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2009260312A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
US8946051B2 (en) | 2008-03-26 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
US9633892B2 (en) | 2008-03-26 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd | Method for manufacturing SOI substrate in which crystal defects of a single crystal semiconductor layer are reduced and method for manufacturing semiconductor device |
JP2009260315A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
JP2009260314A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び該soi基板を用いた半導体装置 |
JP2014179641A (ja) * | 2008-03-26 | 2014-09-25 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2009260313A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
JP2010067815A (ja) * | 2008-09-11 | 2010-03-25 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2010103515A (ja) * | 2008-09-29 | 2010-05-06 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2010087067A (ja) * | 2008-09-30 | 2010-04-15 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
US8741740B2 (en) | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP2010109353A (ja) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2010283337A (ja) * | 2009-05-02 | 2010-12-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US9112067B2 (en) | 2009-05-02 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2014506008A (ja) * | 2010-12-29 | 2014-03-06 | ジーティーエイティー・コーポレーション | 薄い薄膜を形成するための方法および装置 |
JPWO2016114382A1 (ja) * | 2015-01-16 | 2017-11-30 | 住友電気工業株式会社 | 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000077287A (ja) | 結晶薄膜基板の製造方法 | |
US7935611B2 (en) | Method for manufacturing substrate for photoelectric conversion element | |
US6100165A (en) | Method of manufacturing semiconductor article | |
TWI293478B (en) | Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device | |
US6251754B1 (en) | Semiconductor substrate manufacturing method | |
CA2225131C (en) | Process for producing semiconductor article | |
US7910458B2 (en) | Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials | |
JP3257624B2 (ja) | 半導体部材の製造方法 | |
KR101313346B1 (ko) | 단결정 실리콘 태양전지의 제조 방법 및 단결정 실리콘태양전지 | |
AU5760199A (en) | Semiconductor substrate and its production method, semiconductor device comprising the same and its production method | |
TW200945613A (en) | Method for manufacturing photoelectric conversion device | |
WO2001082346A1 (fr) | Procede de fabrication d'un materiau en silicium sur isolant (soi) | |
JPH06326024A (ja) | 半導体基板の製造方法及び非晶質堆積膜の形成方法 | |
JP2008263087A (ja) | Soi基板の製造方法 | |
JP3667079B2 (ja) | 薄膜の形成方法 | |
WO2007072624A1 (ja) | Soi基板の製造方法およびsoi基板 | |
JP2004342819A (ja) | 半導体基板およびその製造方法 | |
JP3293767B2 (ja) | 半導体部材の製造方法 | |
JP2010199338A (ja) | 貼り合わせウェーハの製造方法 | |
JP2002118242A (ja) | 半導体部材の製造方法 | |
JP2007073878A (ja) | Soiウエーハおよびsoiウエーハの製造方法 | |
JP4943820B2 (ja) | GOI(GeonInsulator)基板の製造方法 | |
KR20010038202A (ko) | 반도체박막을 저온성장하는 방법 | |
JPH04373171A (ja) | 半導体素子の作製方法 | |
JP2000277403A (ja) | 半導体基体の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081118 |