[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5278516B2 - 送受信装置、受信制御方法、光伝送モジュール、および電子機器 - Google Patents

送受信装置、受信制御方法、光伝送モジュール、および電子機器 Download PDF

Info

Publication number
JP5278516B2
JP5278516B2 JP2011209936A JP2011209936A JP5278516B2 JP 5278516 B2 JP5278516 B2 JP 5278516B2 JP 2011209936 A JP2011209936 A JP 2011209936A JP 2011209936 A JP2011209936 A JP 2011209936A JP 5278516 B2 JP5278516 B2 JP 5278516B2
Authority
JP
Japan
Prior art keywords
signal
waveform
circuit
optical
waveform shaping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011209936A
Other languages
English (en)
Other versions
JP2012050104A (ja
Inventor
顕 榎並
圭輔 宇野
建太郎 濱名
哲也 野坂
速美 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2011209936A priority Critical patent/JP5278516B2/ja
Publication of JP2012050104A publication Critical patent/JP2012050104A/ja
Application granted granted Critical
Publication of JP5278516B2 publication Critical patent/JP5278516B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Communication System (AREA)

Description

本発明は、複数の電子部品間でのデータ通信を行うための信号を送信する送信装置、該信号を受信する受信装置等に関するものである。特に、本発明は、光通信網において、一方の電子部品から供給される信号を電気信号から光信号に変換して外部に送信する光送信装置、外部から受信した信号を光信号から電気信号に変換して他方の電子部品に供給する光受信装置等に関するものである。
現状、携帯電話機等の可搬できる電子機器(可搬機器)をはじめとする電子機器においては、主に電気配線を用いたデータ通信が行われている。しかしながら、近年では、こうした電子機器におけるデータ通信をより好適に実施するため、該電気配線と略同様の取り扱いが可能である光配線を用いたデータ通信、即ち、光通信網の開発が進められている。
光通信網は近年、高速で大容量のデータ通信が可能なデータ通信手段として、光通信、光ネットワーク、光インターコネクション等に幅広く適用されている。この光通信網では、電子機器を構成する複数の電子部品を光伝送モジュール(光配線)により接続し、該光伝送モジュールを介して、例えば1GHzの信号を伝送することにより、該複数の電子部品間でのデータ通信を行っている。なお、このデータ通信を行うための信号は、“1”の信号(高レベルの信号)と“0”の信号(低レベルの信号)からなる2値信号である。
光通信網には、以下の利点が存在する。1つ目の利点は、電子機器の設計において、光学特性および耐ノイズ性を考慮する必要がないということである。2つ目の利点は、光伝送モジュールを構成する光導波路との結合部等において、強靭な機械特性を有する電子機器の実現が可能であるということである。3つ目の利点は、複数の電子部品間の電気的接続(コネクタ接続)が可能であると共に、電子機器の小型化、低背化が可能であるということである。これらの利点を一言で述べれば、光通信網には、大容量のデータ通信を容易に実現でき、かつ大容量のデータ通信を行う電子機器の設計における自由度を向上させることができる、という利点が存在する。
この種の光通信網では、光伝送モジュールを用いて、下記の要領でデータ通信を実施する。
送信側の電子部品から出力される、データ通信を行うための信号は、電気信号として光伝送モジュールの光送信装置に入力される。光送信装置は、送信側の電子部品からの信号を、電気信号から光信号に変換し、光伝送媒体(例えば、光導波路)を介して、光伝送モジュールの光受信装置に伝送する。光受信装置は、光送信装置から受信した信号を、光信号から電気信号に変換し、受信側の電子部品に供給する。
上記データ通信の要領からもわかるとおり、光通信網では、データ通信の過程において、電気信号を処理する過程と光信号を処理する過程とが存在する。光通信網を容易に取り扱うと共に、該光通信網によりデータ通信を行う電子機器の小型化を促進するためには、電気信号を処理する手段および光信号を処理する手段を集積化することが好適である。
特開2006−229981号公報(2006年8月31日公開)
渡邉裕人・桑原雅之・坂口征治・横山朝也・宮澤春夫・定方伸行:「FPCの高周波特性の一考察」, フジクラ技報,第110号,P19〜22,2006年4月
2値信号を用いてデータ通信を行う送信装置では、低消費電力化が強く望まれているが、低消費電力化のために2値信号のレベルを低減させると、該2値信号に基づいて生成される電流量の総量が減少することで、2値信号によるデータ通信自体が適切に実施されなくなる虞がある。結果、2値信号を用いてデータ通信を行う送信装置では、低消費電力化が困難であるという問題が発生する。
以下、光伝送モジュールの光送信装置を例に、上記の問題について詳細に説明する。
光伝送モジュールの光送信装置において低消費電力化を図るためには、2値信号の“0”の信号を生成するバイアス電流の電流値を、できるだけ低い電流値、望ましくは、半導体レーザの閾値(即ち、図16に示す「レーザ閾値」)付近の電流値にまで低減することが求められる。
ここで、バイアス電流の電流値を閾値付近の電流値にまで低減させた場合には、単位時間(2値信号の1パルスの相当する時間)あたりにおける、半導体レーザ(発光素子)に対する電流注入量が減少する。これにより、半導体レーザにおいて、誘導放出により2値信号が電気信号から光信号へと変換されて出力されてから、電子が基底状態から励起状態へと遷移するまでの遷移時間が長くなり、「Turn on delay」が発生する。なお、「Turn on delay」とは、半導体レーザの発振が開始する時間が遅延する現象である。この「Turn on delay」の発生は、半導体レーザから出力される光信号のジッタ(Jitter)を増大させる。なお、ここでジッタとは、図23の参照符号「tod」に示すとおり、「Turn on delay」に起因する、2値信号の立ち上がり開始時間の遅延であるものとする。即ち、ジッタとは、「Turn on delay」に起因する、時間軸方向における2値信号の、波形品質の悪化である。
ここで、図23に示すとおり、「Turn on delay」に起因する、ジッタの増大により、2値信号の立ち上がり期間(図23の参照符号「Tr(tod)」)が、アイマスクEMの領域内と重なり合う場合、光送信装置では、ビットエラーが発生する。ビットエラーとは、2値信号における“1”の信号を“0”の信号と(または、“0”の信号を“1”の信号と)誤認識することである。光通信網をはじめとした通信においては、10の12乗個のパルスのうち、1個以上のパルスにビットエラーが発生している場合、通信エラーとなるため、上記バイアス電流の電流値の低減に起因するビットエラーの問題は、重大な問題となる。
以上のことから、光伝送モジュールの光送信装置においては、バイアス電流の電流値を、半導体レーザの閾値よりも十分に高くする必要があるため、低電流駆動が困難である。そして、これにより、光伝送モジュールの光送信装置においては、消費電力の低減が困難であるという問題が発生する。
本発明は、上記の問題に鑑みて為されたものであり、その目的は、消費電力を低減させることが可能な送信装置および送信制御方法等を提供することにある。
また、本発明の別の目的は、簡単な回路構成により、かつ容易に、上記送信装置が送信する信号を受信して外部に適切に出力すべく、波形の整形を実施することができる受信装置および受信制御方法等を提供することにある。
本発明に係る送信装置は、上記課題を解決するために、高レベルの信号と低レベルの信号とを有する2値信号を送信する送信装置であって、上記2値信号は、立ち下がりに要する時間が立ち上がりに要する時間よりも長いことを特徴としている。
また、本発明に係る送信制御方法は、上記課題を解決するために、高レベルの信号と低レベルの信号とを有する2値信号を送信する送信制御方法であって、上記2値信号を、立ち下がりに要する時間が立ち上がりに要する時間よりも長い波形で送信することを特徴としている。
上記の構成によれば、2値信号の立ち下がりに要する時間は、該2値信号の立ち上がりに要する時間よりも長くなる。これにより、単位時間あたりにおける、2値信号に基づいて生成される電流量の総量の減少度合いは、該2値信号の立ち下がりに要する時間が立ち上がりに要する時間と同一である場合と比較して小さくなる。なおこのとき、該電流量の総量の減少度合いをできるだけ小さくするためには、2値信号の立ち下がりに要する時間を可能な限り長くするのが好ましい。これにより、たとえ2値信号のレベルを大幅に低減させたとしても、2値信号によるデータ通信を適切に実施することができるため、本発明に係る送信装置は、従来技術に係る送信装置よりも低電流駆動に適している。
従って、消費電力を低減させることが可能であるという効果を奏する。
ここで、本発明に係る送信装置が送信する信号は、高レベルの信号と低レベルの信号とを有し、立ち下がりに要する時間が立ち上がりに要する時間よりも長いという特徴を有する、本発明に係る送信装置に特有の波形を有する信号となる。送受信装置間の光信号については、アイマスクを満たさないような程度まで、立下り時間を長くしても、受信装置から外部装置へ出力される電気信号ではアイマスクを満たした信号に変換された後に出力されるので、問題ない。
また、本発明に係る送信装置が送信する信号は、公知の送信装置が送信する信号と比較して、その波形が大きく異なっている。これにより、本発明に係る送信装置が送信し、受信装置にて受信した信号は、該受信装置から外部装置に送信する信号の規格に準拠しない信号となる虞がある。そのため、公知の受信装置を用いて該信号を受信する場合は、該受信装置側において、該受信装置から外部装置へのデータ通信に必要な信号が得られなくなる、即ち、該信号の品質がデータ通信に必要な品質を満足しない虞がある。従って、公知の受信装置では、本発明に係る送信装置が送信する信号を適切に受信できない虞がある。
そこで、本発明に係る送信装置が送信する信号を受信して外部に適切に出力する受信装置としては、波形の整形を実施する波形整形手段を備える受信装置を用いる必要がある。
ここで、従来、上記波形整形手段を備える受信装置としては、例えば、メモリ、CDR(Clock Data Recovery)、PLL(Phase Locked Loop)等を用いる構成が考えられる。
しかしながら、上記従来技術に係る受信装置は、メモリ、CDR、PLLにて消費する電力が非常に大きいため、受信装置側での消費電力が大幅に増大するという問題が発生する。本発明に係る送信装置を実現する目的はそもそも、消費電力の低減であるため、上記従来技術に係る受信装置を適用することは、好ましくない。
そこで、本発明者らは、上記の問題に鑑みて鋭意検討を行った結果、信号を受信し、受信した信号の波形を整形する波形整形手段を備える受信装置であって、上記受信した信号は、高レベルの信号と低レベルの信号とを有し、立ち下がりに要する時間が立ち上がりに要する時間よりも長い信号であり、上記波形整形手段は、上記受信した信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、高レベルの信号と低レベルの信号とを有する2値信号を生成することにより、該受信した信号の波形を整形するものであることを特徴とする受信装置を適用することにより、消費電力を低減することができるということを独自に見出し、本発明を完成するに至った。
また、本発明者らは、上記の問題に鑑みて鋭意検討を行った結果、高レベルの信号と低レベルの信号とを有する2値信号を受信する受信装置による受信制御方法であって、上記受信装置は、上記2値信号を、立ち下がりに要する時間が立ち上がりに要する時間よりも長い状態で受信し、上記受信した信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、高レベルと低レベルとを有する2値信号を生成することにより、該受信した信号の波形を整形することを特徴とする受信制御方法を適用することにより、消費電力を低減することができるということを独自に見出し、本発明を完成するに至った。
上記の構成によれば、波形整形手段は、受信した信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、高レベルと低レベルとを有する2値信号を生成する。そのため、本発明に係る受信装置では、受信した信号を整形することができるため、本発明に係る送信装置が出力する信号を適切に受信することが可能である。
また、本発明に係る受信装置では、受信した信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、高レベルの信号と低レベルの信号とを有する2値信号を生成することで、容易に整形処理ができる。そのため、メモリ、CDR、PLL等を用いる従来の構成に比べて、消費電力を大幅に低減することができる。
従って、簡単な回路構成により、かつ容易に、上記送信装置が送信する信号を受信して外部に適切に出力すべく、波形の整形を実施することができるという効果を奏する。
本発明に係る送信装置は、上記課題を解決するために、電気信号を光信号に変換して送信する発光素子と、上記発光素子に上記電気信号を供給することによって、該発光素子から上記光信号を出力させ、該発光素子を駆動する駆動手段と、を備える送信装置であって、上記駆動手段が上記発光素子に供給する電気信号は、高レベルの信号と低レベルの信号とを有する2値信号における、立ち下がりに要する時間が立ち上がりに要する時間よりも長い波形の波形変形信号であることを特徴としている。なお、波形変形信号を生成するための構成としては、上記2値信号を上記波形変形信号に変形して上記駆動手段に供給する波形変形手段をさらに備える構成であってもよいし、上記駆動手段は、上記2値信号を上記波形変形信号に変形して上記発光素子に供給する波形変形手段を備えることを特徴としている。
また、本発明に係る受信装置は、上記信号を光信号として受信し、該信号を光信号から電気信号に変換して上記波形整形手段に送信する受光素子をさらに備えることを特徴としている。
上記の構成によれば、本発明に係る送信装置の駆動手段は、立ち下がりに要する時間が立ち上がりに要する時間よりも長い波形の波形変形信号を、電気信号として発光素子に供給し、発光素子は、波形変形信号を電気信号から光信号に変換して送信する。このため、上記の構成によれば、たとえ発光素子に供給するバイアス電流の電流値を閾値付近の電流値にまで低減させたとしても、単位時間あたりにおける、発光素子に対する電流注入量の減少度合いは小さくなり、「Turn on delay」の発生を抑制することができる。これにより、光信号のジッタの増大によるビットエラーの発生を抑制することができる。結果、本発明に係る送信装置は、低電流駆動が可能であるため、消費電力の低減を実現することができる。
ここで、本発明に係る送信装置が出力する光信号は、高レベルの信号と低レベルの信号とを有すると共に、該光信号の基となる信号(例えば、外部から送信装置への入力信号)または発光素子(即ち、レーザ)が自ら備える光信号の出力特性と比較して、立ち下がりに要する時間が立ち上がりに要する時間よりも長いという特徴を有する、本発明に係る送信装置に特有の波形を有する信号となる。送受信装置間の光信号については、アイマスクを満たさないような程度まで、立下り時間を長くしても、受信装置から外部装置へ出力される電気信号ではアイマスクを満たした信号に変換された後に出力されるので、問題ない。
また、本発明に係る送信装置が送信する信号は、公知の送信装置が送信する信号と比較して、その波形が大きく異なっている。これにより、本発明に係る送信装置が送信し、受信装置にて受信した光信号は、該受信装置から外部装置に送信する信号の規格に準拠しない信号となる虞がある。なお、この受信装置側の規格に準拠しない信号とは例えば、上述したアイマスクの領域(該領域は、受信装置の仕様として決定されている)が大幅に変動した光信号である。そのため、公知の受信装置を用いて該光信号を受信する場合は、該受信装置側において、該受信装置から外部装置へのデータ通信に必要な信号が得られなくなる、即ち、該信号の品質がデータ通信に必要な品質を満足しない虞がある。従って、公知の受信装置では、本発明に係る送信装置が送信する光信号を適切に受信できない虞がある。
そこで、本発明に係る送信装置が送信する光信号を受信して外部に適切に出力する受信装置としては、波形の整形を実施する波形整形手段を備える受信装置を用いる必要がある。
上記の構成によれば、本発明に係る受信装置は、受光素子が光信号を受信し、電気信号に変換して波形整形手段に送信する。これらの構成は、本発明に係る送信装置および受信装置が、光信号を用いてデータ通信を行う場合に好適である。
また、本発明に係る送信装置は、上記波形変形信号は、上記高レベルの信号の期間が短くなっていることを特徴としている。
また、本発明に係る受信装置は、上記閾値のレベルを低く設定することで、上記整形を行うことを特徴としている。
上記の構成によれば、本発明に係る送信装置が送信する波形変形信号は、高レベルの信号の期間が短くなっている。つまり、該波形変形信号は、2値信号としての単位周期あたりの平均レベルが低下した状態となっているため、消費電力が低下している。そして、この消費電力が低下している波形変形信号を送信することにより、消費電力を低減することができる。
また、上記の構成によれば、本発明に係る受信装置は、閾値のレベルを低く設定することで、高レベルの信号の期間が長くすることができる。そのため、たとえ単位周期あたりの平均レベルが低下した信号を受信した場合であっても、該信号を整形することで、該信号を適切に受信することが可能である。
ここで、上記従来技術に係る波形整形手段を備える受信装置によって、単位周期あたりの平均レベルが低下した信号を整形するためには、メモリ等により受信した信号を保持し、CDR、PLL等を用いて、保持した信号を時間軸方向に伸長させる必要があった。
一方、本発明に係る受信装置では、上記の構成により、受信した信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、高レベルの信号と低レベルの信号とを有する2値信号を生成することで、容易に整形処理ができる。
また、本発明に係る送信装置は、上記駆動手段は、カレントミラー回路を含んだ回路であり、上記発光素子と、上記カレントミラー回路のトランジスタとが接続されたものに電源電圧が印加されていることを特徴としている。
上記の構成によれば、1段のトランジスタ回路により駆動手段を実現することで、さらなる消費電力の低減が可能となる。
また、本発明に係る送信装置は、上記トランジスタは、上記高レベルの信号の期間が短くなるような閾値を有していることが好適である。
これにより、カレントミラー回路を構成するトランジスタの選定に応じて、上記信号の単位周期あたりの平均レベルを制御することができる。
また、本発明に係る受信装置は、受信したアナログ信号を取り扱うアナログ回路と、送信すべきデジタル信号を取り扱うデジタル回路と、を有しており、上記波形整形手段は、上記デジタル回路において、上記アナログ回路と接続する接続部に設けられることを特徴としている。
上記の構成によれば、アナログ回路により受信したアナログ信号を処理する場合において、受信した信号における波形の歪みを考慮する必要がなくなる。そのため、消費電流の大幅な低減が可能であり、これにより、アナログ回路における消費電力を大幅に低減することができる。
さらに、上記の構成によれば、波形整形手段から出力される2値信号は、歪みが大幅に低減されているため、デジタル回路による信号処理が可能となる。デジタル回路は一般的に、アナログ回路と比較して駆動電圧が低くなっているため、波形整形手段の後段(即ち、波形整形手段と2値信号を送信する部分との間)の回路をデジタル回路で実現することにより、さらに消費電力を低減することができる。
また、本発明に係る受信装置は、上記デジタル回路は、上記アナログ回路よりも高速応答性を有することを特徴としている。
上記の構成によれば、デジタル回路を高速に駆動することにより、上記波形整形回路による整形処理を容易に行うことができる。なお、デジタル回路をアナログ回路よりも高速で駆動させるためには、デジタル回路の配線の線幅を、アナログ回路の配線の線幅よりも細くすればよい。
本発明に係る受信装置は、上記課題を解決するために、受信したアナログ信号を取り扱うアナログ回路と、送信すべきデジタル信号を取り扱うデジタル回路と、を有しており、上記デジタル回路は、上記アナログ回路と接続する接続部において、上記アナログ回路からの信号の波形を整形する波形整形手段を備えることを特徴としている。
上記の構成によれば、アナログ回路により受信したアナログ信号を処理する場合において、受信した信号における波形の歪みを考慮する必要がなくなる。そのため、消費電流の大幅な低減が可能であり、これにより、アナログ回路における消費電力を大幅に低減することができる。
また、上記の構成によれば、波形整形手段から出力される2値信号は、歪みが大幅に低減されているため、デジタル回路による信号処理が可能となる。デジタル回路は一般的に、アナログ回路と比較して駆動電圧が低くなっているため、波形整形手段の後段(即ち、波形整形手段と2値信号を送信する部分との間)の回路をデジタル回路で実現することにより、さらに消費電力を低減することができる。
さらに、上記の構成によれば、受信した信号における波形の歪みを考慮する必要がなくなるため、アナログ回路を、自身が安定して駆動できる電流値よりも低い電流値により駆動した場合であっても、容易に波形の整形を実施することができる。
即ち、一般的にアナログ回路では、自身が十分安定して駆動することができる電流値が決定されている。しかしながら、本発明に係る受信装置では、アナログ回路を、上記自身が十分安定して駆動することができる電流値により駆動してもよい。なお、本発明に係る受信装置は、アナログ回路を、上記自身が十分安定して駆動することができる電流値により駆動することが困難である場合に使用されるのが好適である。
なお、上記波形整形手段としては、デジタル回路においては1または複数のインバータであり、アナログ回路においては1または複数の増幅器であることが好適である。
上記の構成によれば、上記波形整形手段による処理は、1または複数の、インバータおよび/または増幅器といった単純な回路により、容易に実施が可能である。なお、増幅器を用いて該波形整形手段による処理を実施する場合は、該増幅器の信号増幅率が十分大きく設定される。このインバータおよび/または増幅器は、設けられる個数が多ければ多いほど、上述した処理をより精緻に行うことができる。一方、インバータおよび/または増幅器は、設けられる個数が少なければ、当然ながら、消費電力の低減効果が大きい。つまり、インバータを備える個数、即ち、該2値信号の処理の精緻さの程度に応じて、受信装置の回路規模および設計における自由度を適宜設定することができる。
本発明に係る送受信装置は、上記課題を解決するために、高レベルの信号と低レベルの信号とを有し、立ち下がりに要する時間が立ち上がりに要する時間よりも長い2値信号を送信する送信装置と、高レベルの信号と低レベルの信号とを有し、立ち下がりに要する時間が立ち上がりに要する時間よりも長い信号を受信し、受信した信号の波形を整形する波形整形手段を備える受信装置とを備え、上記受信装置の波形整形手段は、上記受信した信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、高レベルの信号と低レベルの信号とを有する2値信号を生成することにより、該受信した信号の波形を整形するものであることを特徴としている。
上記の構成によれば、2値信号の立ち下がりに要する時間は、該2値信号の立ち上がりに要する時間よりも長くなる。これにより、単位時間あたりにおける、2値信号に基づいて生成される電流量の総量の減少度合いは、該2値信号の立ち下がりに要する時間が立ち上がりに要する時間と同一である場合と比較して小さくなる。なおこのとき、該電流量の総量の減少度合いをできるだけ小さくするためには、2値信号の立ち下がりに要する時間を可能な限り長くするのが好ましい。これにより、たとえ2値信号のレベルを大幅に低減させたとしても、2値信号によるデータ通信を適切に実施することができるため、本発明に係る送受信装置が備える送信装置は、低電流駆動に適している。
また、上記の構成によれば、波形整形手段は、受信した信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、高レベルと低レベルとを有する2値信号を生成する。そのため、本発明に係る受信装置では、受信した信号を整形することができるため、本発明に係る送信装置が出力する信号を適切に受信することが可能である。
さらに、本発明に係る受信装置では、受信した信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、高レベルの信号と低レベルの信号とを有する2値信号を生成することで、容易に整形処理ができる。そのため、メモリ、CDR、PLL等を用いる従来の構成に比べて、消費電力を大幅に低減することができる。
従って、消費電力を低減させることが可能であると共に、簡単な回路構成により、かつ容易に、データ通信に必要な信号品質を満足すべく、波形の整形を実施することができるという効果を奏する。
また、本発明に係る光伝送モジュールは、上記送信装置と、上記受信装置と、上記送信装置から上記受信装置に上記2値信号を伝送する伝送媒体を備えていてもよい。さらに、当該光伝送モジュールは、データ通信を行うため、電子機器に備えられてもよい。
これにより、光伝送モジュールまたは電子機器全体において、消費電力を低減することができる。
以上のとおり、本発明に係る送信装置は、高レベルの信号と低レベルの信号とを有する2値信号を送信する送信装置であって、上記2値信号は、立ち下がりに要する時間が立ち上がりに要する時間よりも長い構成である。
従って、消費電力を低減させることが可能であるという効果を奏する。
以上のとおり、本発明に係る受信装置は、信号を受信し、受信した信号の波形を整形する波形整形手段を備える受信装置であって、上記受信した信号は、高レベルの信号と低レベルの信号とを有し、立ち下がりに要する時間が立ち上がりに要する時間よりも長い信号であり、上記波形整形手段は、上記受信した信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、高レベルの信号と低レベルの信号とを有する2値信号を生成することにより、該受信した信号の波形を整形するものである構成である。また、本発明に係る受信装置は、受信したアナログ信号を取り扱うアナログ回路と、送信すべきデジタル信号を取り扱うデジタル回路と、を有しており、上記デジタル回路は、上記アナログ回路と接続する接続部において、上記アナログ回路からの信号の波形を整形する波形整形手段を備える構成である。
従って、簡単な回路構成により、かつ容易に、データ通信に必要な信号品質を満足すべく、波形の整形を実施することができるという効果を奏する。
以上のとおり、本発明に係る送受信装置は、高レベルの信号と低レベルの信号とを有し、立ち下がりに要する時間が立ち上がりに要する時間よりも長い2値信号を送信する送信装置と、高レベルの信号と低レベルの信号とを有し、立ち下がりに要する時間が立ち上がりに要する時間よりも長い信号を受信し、受信した信号の波形を整形する波形整形手段を備える受信装置とを備え、上記受信装置の波形整形手段は、上記受信した信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、高レベルの信号と低レベルの信号とを有する2値信号を生成することにより、該受信した信号の波形を整形するものである構成である。
従って、簡消費電力を低減させることが可能であると共に、単な回路構成により、かつ容易に、データ通信に必要な信号品質を満足すべく、波形の整形を実施することができるという効果を奏する。
本発明の一実施形態を示す図であり、送信装置の構成を示すブロック図である。 上記送信装置に入力される2値信号の波形を示す図である。 コンデンサおよび抵抗からなるCR回路の一般的な構成を示す図である。 バイアス電流およびモジュレーション電流と2値信号との関係を示すグラフである。 図5(a)は、本発明に係る波形変形回路に入力される前の、2値信号の波形を示すグラフであり、図5(b)は、該波形変形回路から出力される、2値信号の波形を示すグラフである。 本発明の別の実施形態を示す図であり、図6(a)は、基板上にて実現した、上記送信装置の構成を示すブロック図であり、図6(b)は、上記送信装置に設けられる駆動手段の具体的な回路構成を示す図である。 本発明の別の実施形態を示す図であり、図7(a)は、基板上にて実現した、送信装置の構成を示すブロック図であり、図7(b)は、上記送信装置に設けられる駆動手段の具体的な回路構成を示す図である。 本発明の別の実施形態を示す図であり、送信装置の構成を示すブロック図である。 図9(a)は、本発明に係るデューティー比調整手段の回路構成例を示す図であり、図9(b)は、上記デューティー比調整手段により、2値信号のデューティー比を低下させる原理を示す図である。 本発明の一実施形態を示す図であり、受信装置の構成を示すブロック図である。 図11(a)は、本発明に係る波形整形回路に入力される前の、2値信号の波形を示すグラフであり、図11(b)は、該波形整形回路から出力される、2値信号の波形を示すグラフである。 本発明の別の実施形態を示す図であり、受信装置の構成を示すブロック図である。 アナログ回路の駆動電流値と該アナログ回路の駆動状況との関係を示すグラフである。 本発明の別の実施形態を示す図であり、受信装置の構成を示すブロック図である。 本発明の別の実施形態を示す図であり、受信装置の構成を示すブロック図である。 本発明の一実施形態の送信装置の作用効果を説明するグラフである。 本発明の一実施形態を示す図であり、図17(a)は、本発明に係る送信装置により、光信号を外部に送信する場合、および、本発明に係る受信装置により、外部からの光信号を受信する場合の一例を示す図であり、図17(b)は、上記電子部品から上記送信装置に入力される2値信号の波形を示す図であり、図17(c)は、上記送信装置が外部に送信する2値信号の波形を示す図であり、図17(d)は、上記送信装置が外部に送信する2値信号の別の波形を示す図であり、図17(e)は、上記受信装置が出力する2値信号の波形を示す図であり、図17(f)は、本発明の別の実施形態を示す図であり、送受信装置の構成を示すブロック図である。 本発明の一実施形態を示す図であり、図18(a)〜図18(g)は、本発明に係る光伝送モジュールの概略構成を示す図である。 図19(a)は、上記光伝送モジュールにより、データ通信を行う携帯電話の概略図であり、図19(b)は、上記光伝送モジュールにより、データ通信を行う携帯電話の内部回路の斜視図であり、図19(c)は、上記光伝送モジュールにより、データ通信を行うプリンタの概略図であり、図19(d)は、上記光伝送モジュールにより、データ通信を行うプリンタの内部回路の斜視図である。 上記光伝送モジュールをハードディスク記録再生装置に適用した例を示す図である。 データ通信を行うための信号のデューティー比と、電子機器全体での消費電力との関係を示す図である。 図22(a)は、光導波路の側面図であり、図22(b)は、光導波路における光伝送の状態を模式的に示している図である。 Turn on delayの概念を示す図である。
〔実施の形態1〕
本発明の実施の一形態に係る送信装置について、図1〜図5・図16を用いて説明する。
図1は、本実施の形態に係る送信装置の構成を示すブロック図である。
図1に示す光送信装置(送信装置)1aは、波形変形回路(波形変形手段)2、レーザ駆動回路(駆動手段)3、および発光素子4を備える構成である。
なお、図1に示す光送信装置1a、および後述する光送信装置1b(図7(a)参照)および光送信装置1c(図8参照)は、前段に電子部品(図示しない)が接続され、該電子部品から、“1”の信号(高レベルの信号)と“0”の信号(低レベルの信号)とを有する2値信号(データ通信を行うための信号)が入力される。
図2は、本発明に係る送信装置に入力される2値信号の波形を示す図である。図2に示すとおり、2値信号は、様々な周波数成分を有する信号を重なり合わせて生成されるものであり、高い周波数の信号成分(高調波)が含まれる。
上記電子部品からの2値信号は、光送信装置1aの波形変形回路2に入力される。
波形変形回路2は、入力される2値信号の立ち下がりに要する時間を立ち上がりに要する時間よりも長くする処理を行う。そして、波形変形回路2は、上記電子部品からの2値信号または発光素子4における光信号の出力特性と比較して、立ち下がりに要する時間を立ち上がりに要する時間よりも長くした波形変形信号を、レーザ駆動回路3に出力する。
なお、以下の説明では、入力される2値信号の立ち上がりに要する時間を「Tr」と称し、入力される2値信号の立ち下がりに要する時間を「Tf」と称する。また、以下の説明では、入力される2値信号のTfをTrよりも長くする処理を「波形を鈍らせる」または単に「鈍らせる」と称すると共に、該処理が為された状態を「波形の鈍り」または単に「鈍り」と称する。
なお、波形変形回路2は例えば、周知の微分回路(コンデンサC1および抵抗R1からなるCR回路、図3参照)により実現することができるが、これに限定されるものではない。また、波形変形回路2は、2値信号のTfをTrよりも長くするのであれば、その処理としては、特に限定されない。
レーザ駆動回路3は、波形変形回路2からの2値信号を基にバイアス電流およびモジュレーション電流(駆動電流)を生成し、変調信号源(図示しない)からの変調信号によって、バイアス電流とバイアス電流にモジュレーション電流を重畳させた電流とを切り替えることで直接変調を行う(図4「パルス電流」参照)。そして、レーザ駆動回路3は、該直接変調により生成された信号(電気信号)に応じて、発光素子4を発光させて光信号を出力させる(図4「光出力」参照)ことで、発光素子4を駆動する(図4参照)。
発光素子4は、上記レーザ駆動回路3からの信号に応じて発光することで上記光信号を出力する(即ち、2値信号を電気信号から光信号に変換する)半導体レーザであり、該光信号を外部に送信する。なお、この発光素子4としては、レーザダイオード等が挙げられる。
また、半導体レーザとしての発光素子4の発光のタイプは、上記面発光半導体レーザであってもよいし、半導体ウエハ(図示しない)に対して平行にレーザ光を出射するタイプ(いわゆる、端面発光型)であってもよい。
ここで、図5を用いて、2値信号に対する波形変形回路2の処理について説明する。
図5(a)は、波形変形回路2に入力される前の、2値信号の波形を示すグラフである。図5(b)は、波形変形回路2から出力される、2値信号の波形を示すグラフである。なお、図5(a)・(b)のグラフにおいて、縦軸は2値信号のレベルを、横軸は時間(2値信号における“1”の信号および“0”の信号の間)を示す。また、本願図面における「sig1」はいずれも、2値信号の“1”の信号のレベルを示しており、「sig0」はいずれも、2値信号の“0”の信号のレベルを示している。
図5(a)に示す2値信号は、立ち上がりに要する時間がTraであり、立ち下がりに要する時間がTfaであり、“1”の信号の期間がsig1aである。なお、ここではTraとTfaとが概ね等しい時間となっている。
図5(a)に示す2値信号が波形変形回路2に入力されると、波形変形回路2は、該2値信号の波形を鈍らせる。具体的には、図5(a)に示す2値信号に対し、Tfaを長くする処理を行う。
結果、図5(a)に示す2値信号は、波形変形回路2により、立ち下がりに要する時間がTfaよりも長いTfbである、図5(b)に示す2値信号に変形され、レーザ駆動回路3に出力される。そして、波形変形回路2は、この図5(b)に示す2値信号を、レーザ駆動回路3、発光素子4を介して外部に送信する。
上記の構成によれば、「Turn on delay」による影響を抑制しつつ、送信装置全体における低消費電力化が期待できる。
この理由は、下記にある。
送信装置において低消費電力化を図るためには、2値信号の“0”の信号を生成するバイアス電流の電流値を、できるだけ低い電流値、望ましくは、半導体レーザの閾値(図16の参照符号「レーザ閾値」)付近の電流値にまで低減することが求められる。
ここで、バイアス電流の電流値を閾値付近の電流値にまで低減させた場合には、単位時間(2値信号の1パルスの相当する時間)あたりの、半導体レーザに対する電流注入量が減少する。これにより、誘導放出により上記半導体レーザが2値信号を電気信号から光信号へと変換して出力してから、電子が基底状態から励起状態へと遷移するまでの遷移時間が長くなる。遷移時間が長くなると、上記半導体レーザから出力される光信号のジッタ(Jitter)が増大し、「Turn on delay」が発生する。
上記の構成のとおり、2値信号を鈍らせる場合には、2値信号を鈍らせない場合に比べてデューティー比自体は上昇するため、単位時間あたりの、半導体レーザに対する電流注入量の減少度合いは、2値信号を鈍らせない場合に比べて小さくなる。なお、本願では、「デューティー比」とは、信号の単位周期あたりの平均レベルのことを意味するものとする。そのため、たとえバイアス電流の電流値を閾値付近の電流値にまで低減させたとしても、「Turn on delay」による影響は最小限で済む。従って、「Turn on delay」による影響を抑制しつつ、送信装置全体における低消費電力化が期待できる(図16参照)。
なお、本実施の形態では、波形変形回路2がレーザ駆動回路3の前段に設けられるが、これに限定されない。即ち、波形変形回路2は、光送信装置1aにおいて、レーザ駆動回路3の後段かつ発光素子4の前段に設けられてもよい。
上記の場合、上記電子部品からの2値信号は、レーザ駆動回路3を介して波形変形回路2に入力される。波形変形回路2は、該2値信号の波形を鈍らせる処理を行い、波形を鈍らせた2値信号を発光素子4に出力する。発光素子4は、波形変形回路2からの2値信号に応じて発光し、光信号を外部に送信する。
ここで、例えば光通信網において、光信号を送信する送信装置では、2値信号を電気信号から光信号に変換して出力する、例えば、面発光半導体レーザ(Vertical Cavity Surface Emitting Laser:VCSEL)であるレーザと、送信側の電子部品から2値信号を受信し、該2値信号の識別および変調を行い、変調した2値信号をレーザに印加するレーザ駆動回路とを備える必要がある。また、従来、レーザとレーザ駆動回路とは、互いに異なる集積回路基板上に設けられるため、該集積回路基板同士を接続するワイヤまたは導線パターンがさらに必要となる。
光通信網では、高速で伝送される信号を取り扱う。そのため、送信装置側では、上記各集積回路基板、および、上記ワイヤまたは導線パターン間で、インピーダンス(交流的な抵抗値、コンデンサ成分とインダクタンス成分と抵抗成分との合成を意味する)の整合(以下、インピーダンスの整合のことを「マッチング」と称する)が実施されないと、上記2値信号の信号波形が大きく歪んでしまう。
また、送信装置側では、上記マッチングの不良に起因して発生する2値信号の歪み以外にも、レーザが生成する2次または高次の相互変調生成物に起因して発生する2値信号の歪みが存在する。
つまり、送信装置側では、伝送する信号の歪みを考慮すべきである。そして従来、該信号の歪みに対しては、それを減少させる試みが為されてきた。
上記マッチングの不良に係る2値信号の歪みを減少させるための技術としては、例えば、インピーダンス調整回路の挿入(非特許文献1参照)、上記ワイヤまたは導線パターンの配線距離および/または選択するレーザの変更、等があげられる。
また、特許文献1には、上記レーザが生成する2次または高次の相互変調生成物に起因して発生する2値信号の歪みを減少させるための技術として、該歪み成分と実質的に大きさが等しく、かつ該歪み成分と符号が逆になる、即ち、該歪み成分をキャンセルする歪み信号を生成する前置歪み回路を、レーザの前段に設ける技術が開示されている。
しかしながら、送信装置側で発生する2値信号の歪みを減少すべく、送信装置側に歪みを低減させる回路を挿入した場合は、送信装置側での回路規模が増大するという問題が発生する。一般的に、送信装置側における消費電力は、受信装置側における消費電力よりも大きくなる傾向がある。そのため、上記のとおり、送信装置側において回路規模が増大すると、電子機器全体での低消費電力化にとっては大きな障害となる。
また、上記ワイヤまたは導線パターンの配線距離および/または選択するレーザを変更して、マッチングの不良に係る2値信号の歪みに対応する場合は、非常に厳密な設計および製造を実施する必要がある。そのため、電子機器の設計における自由度が低減し、製造コストも増大するという問題が発生する。
一方、上記の構成によれば、2値信号は、立ち上がりに要する時間と立ち下がりに要する時間とが互いに異なる波形の波形変形信号として、電気信号として発光素子に供給し、該発光素子が該電気信号を光信号に変換して送信することができる。つまり、送信装置側で発生する2値信号の歪みを低減させる必要がないので、送信装置側に歪みを低減させる回路を挿入したり、ワイヤまたは導線パターンの配線距離および/または選択するレーザを変更して、厳密な設計および製造を実施したりする必要もない。
従って、回路規模を削減すると共に、電子機器の設計における自由度を確保し、かつ、製造コストの増大を抑制することが可能であるという効果を奏する。
〔実施の形態2〕
図6(a)は、基板上にて実現した、図1に示す送信装置の構成を示すブロック図である。
上述した光送信装置1aを基板上にて実現した場合、図6(a)に示すとおり、波形変形回路2およびレーザ駆動回路3は同一基板(参照符号「Driver IC」)上にて実現される。
一方、発光素子4は、波形変形回路2およびレーザ駆動回路3とは異なる基板(図6(a)参照、参照符号「Laser」)上にて実現されてもよいし、波形変形回路2およびレーザ駆動回路3と同一の基板上にて実現されてもよい。
ここで、レーザ駆動回路3は具体的に、図6(b)に示す回路により構成されるのが好適である。
図6(b)は、上記送信装置に設けられる駆動手段の具体的な回路構成を示す図である。なお、ここでは、図6(b)に示すとおり、発光素子4と、波形変形回路2およびレーザ駆動回路3とが、互いに異なる基板上にて実現される場合を例に説明を行うが、本実施の形態に係る送信装置の構成としてはこれに限定されない。即ち、例えば、発光素子4は、波形変形回路2およびレーザ駆動回路3と同一の基板に設けられてもよい。
図6(b)に示すレーザ駆動回路31は、光送信装置1aのレーザ駆動回路3として用いられている。
図6(b)に示すレーザ駆動回路31は、トランジスタT1〜T4を備える構成である。なおここでは、トランジスタT1〜T4として、NPN型のバイポーラトランジスタを用いた場合について説明する。
トランジスタT1は、ベースが波形変形回路2に、トランジスタT1のベースにある電位(図示しない電源から供給される、レーザ駆動回路31の駆動電圧)を供給するラインにより接続され、エミッタがグランド(参照符号「GND」)に接続され、コレクタがトランジスタT3のエミッタおよびトランジスタT4のエミッタに接続される。トランジスタT2は、ベースが波形変形回路2に接続され、エミッタがグランドに接続され、コレクタが発光素子4に接続される。また、トランジスタT3のコレクタは、波形変形回路2に接続され、トランジスタT4のコレクタは、発光素子4に接続される。
トランジスタT2のベースには、波形変形回路2からの信号が常時入力されている。これにより、トランジスタT2は、バイアス電流を生成する。
また、トランジスタT1のベースには、波形変形回路2からの信号が常時入力されている。これにより、トランジスタT1は、モジュレーション電流を生成する。但し、モジュレーション電流は、トランジスタT3およびトランジスタT4の切り替え、即ち、トランジスタT3およびトランジスタT4が導通するタイミングから、該2値信号の“1”の期間が終了するまでの間は、トランジスタT1のコレクタからトランジスタT4のエミッタへと流れ、それ以外の間は、トランジスタT1のコレクタからトランジスタT3のエミッタへと流れる。
2値信号が“0”の信号である場合、発光素子4は、バイアス電流のみにより駆動されるため、所望の出力パワーを出力しない。一方、2値信号が“1” の信号である場合、発光素子4は、バイアス電流にモジュレーション電流を重畳した電流により駆動されるため、所望の出力パワーを出力する。これら2つの場合を、2値信号を基に切り替える(即ち、直接変調する)ことにより、レーザ駆動回路31は、発光素子4を該2値信号に応じて発光させる。
なお、本実施の形態では、レーザ駆動回路31は、トランジスタT1〜T4として、NPN型のバイポーラトランジスタを備える構成であるが、これに限定されない。即ち、レーザ駆動回路31は、トランジスタT1〜T4として、CMOS(Complementary Metal Oxide Semiconductor)等のMOS(Metal Oxide Semiconductor)電界効果トランジスタを備える構成であってもよい。この場合、レーザ駆動回路31は、上述したトランジスタT1〜T4としてNPN型のバイポーラトランジスタを備える構成において、NPN型のバイポーラトランジスタのベースのかわりにMOS電界効果トランジスタのゲートを、NPN型のバイポーラトランジスタのエミッタのかわりにMOS電界効果トランジスタのソースを、NPN型のバイポーラトランジスタのコレクタのかわりにMOS電界効果トランジスタのドレインを用いる構成とすればよい。
また、上記電源からの電源電圧は、使用する波長帯および電流量により構造的に決定される。また、トランジスタ1段あたりの駆動電圧(即ち、特定のNPN型のバイポーラトランジスタにおけるベース−エミッタ間電圧、または特定のMOS電界効果トランジスタにおけるソース−ゲート間電圧)は、使用するトランジスタT1〜T4のサイズおよびレーザ駆動回路31の製造工程により構造的に決定される。
〔実施の形態3〕
本発明の別の実施の形態に係る送信装置について、図7を用いて説明する。
図7(a)は、本実施の形態に係る送信装置の構成を示すブロック図である。
図7(a)に示す光送信装置1bは、図1に示す光送信装置1aの構成において、波形変形回路2のかわりに、波形変形回路2aが、レーザ駆動回路3のかわりに設けられるレーザ駆動回路3aの内部に設けられる構成である。
即ち、上記電子部品からの2値信号は、光送信装置1bのレーザ駆動回路3aに入力される。2値信号が入力されると、レーザ駆動回路3aは、波形変形回路2aにて、該2値信号の波形を鈍らせ、鈍らせた2値信号(波形変形信号)を、発光素子4に出力する。発光素子4は、波形変形回路2aによる処理が為された2値信号に応じて発光し、光信号を外部に送信する。
なお、図7(a)に示す光送信装置1bは、図6(a)に示す光送信装置1aと同様に、波形変形回路2aおよびレーザ駆動回路3aが同一基板(参照符号「Driver IC」)上にて実現される。そして、発光素子4は、波形変形回路2aおよびレーザ駆動回路3aとは異なる基板(図7(a)参照、参照符号「Laser」)上にて実現されてもよいし、波形変形回路2aおよびレーザ駆動回路3aと同一の基板上にて実現されてもよい。
ここで、波形変形回路2aおよびレーザ駆動回路3aは具体的に、図7(b)に示す回路により構成されるのが好適である。
図7(b)は、上記送信装置に設けられる駆動手段の具体的な回路構成を示す図である。なお、ここでは、図7(b)に示すとおり、発光素子4と、波形変形回路2aおよびレーザ駆動回路3aとが、互いに異なる基板上にて実現される場合を例に説明を行うが、本実施の形態に係る送信装置の構成はこれに限定されない。即ち、例えば、発光素子4は、波形変形回路2aおよびレーザ駆動回路3aと同一の基板に設けられてもよい。
図7(b)に示す、レーザ駆動回路32は、光送信装置1bのレーザ駆動回路3aとして用いられている。
図7(b)に示すレーザ駆動回路32は、トランジスタT5〜T7を備える構成である。なお、ここでは、図6(b)に示すレーザ駆動回路31のトランジスタT1〜T4と同様に、トランジスタT5〜T7として、NPN型のバイポーラトランジスタを用いた場合について説明する。
トランジスタT5のエミッタE5、および、トランジスタT6のエミッタE6は共に、グランドに接続される。トランジスタT6のベースB6は、トランジスタT7のベースB7と接続される。また、トランジスタT7は、コレクタC7が発光素子4を備える基板(Laser)に接続され、エミッタE7がグランドに接続される。トランジスタT7は、カレントミラー回路を形成する。
トランジスタT5のコレクタC5は、トランジスタT6のコレクタC6と接続される。また、トランジスタT6のコレクタC6には、バイアス電流源(図示しない)が接続され、該バイアス電流源から、“0”の信号の元信号が入力される。また、トランジスタT5のコレクタC5、および、トランジスタT6のコレクタC6には、モジュレーション電流源(図示しない)が接続され、該モジュレーション電流源から、“1”の信号の元信号が入力される。
なお、図7(b)に示す光送信装置1bは、上記バイアス電流源がトランジスタT6のコレクタC6のみに接続される構成であるが、これに限定されない。
即ち、該バイアス電流源は、トランジスタT5のコレクタC5と、トランジスタT6のコレクタC6と、の両方に接続される構成であってもよい。この場合、上記“0”の信号の元信号は、トランジスタT5のコレクタC5と、トランジスタT6のコレクタC6と、の両方に入力される。この構成によれば、2値信号が“0”の信号である場合においても、トランジスタT5のコレクタC5の電位がグランドレベルに近い電位となることを防ぐことができる。即ち、この構成によれば、トランジスタT5のエミッタ−コレクタ間電圧は常時、所定値以上の電圧値となるため、トランジスタT5のコレクタC5を流れる電流が一定である場合におけるバイアス電流の電流値は、概ね一定となる。これにより、バイアス電流源がトランジスタT5のコレクタC5のみに上記“0”の信号の元信号を入力する場合に比べて、2値信号の波形をより安定化させることができる。
2値信号が入力されると、レーザ駆動回路32には、“0”の信号の元信号がバイアス電流源から継続的に、トランジスタT6のコレクタC6に流れる(または、トランジスタT5のコレクタC5、および、トランジスタT6のコレクタC6に流れる)。この“0”の信号は、トランジスタT7にて定倍されて発光素子4に流される。
また、2値信号の“1”の信号の元信号となるモジュレーション電流源からの信号は、2値信号が“0”の信号である場合、トランジスタT5のコレクタC5に流れるが、2値信号が“1”の信号である場合は、トランジスタT6を経由してトランジスタT7へと流れ、トランジスタT7にて定倍されて発光素子4に流される。
これにより、トランジスタT7は、バイアス電流のみが発光素子4に入力される状態とバイアス電流およびモジュレーション電流が発光素子4に入力される状態とを切り替える。即ち、2値信号が“0” の信号である場合、発光素子4は、バイアス電流のみにより駆動されるため、所望の出力パワーを出力しない。一方、2値信号が“1” の信号である場合、発光素子4は、バイアス電流にモジュレーション電流を重畳した電流により駆動されるため、所望の出力パワーを出力する。これら2つの場合を、2値信号を基に切り替える(即ち、直接変調する)ことにより、レーザ駆動回路32は、発光素子4を該2値信号に応じて発光させる。
ここで、波形変形回路2aは、レーザ駆動回路32の構成する部材のうち、トランジスタT6およびトランジスタT7により構成される。
この波形変形回路2aは、2値信号が入力されると、以下の処理を行うことにより、該2値信号の波形を鈍らせ、該鈍らせた2値信号(波形変形信号)を、発光素子4に出力する。即ち、トランジスタT7では、上述のとおり、“0”の信号および“1”の信号がそれぞれ定倍されて発光素子4に流されるが、このとき、トランジスタT7のコレクタC7側には、寄生容量が発生する。2値信号の立ち上がり時には、定倍された電流が該寄生容量に供給され、該寄生容量には電荷が蓄積される。一方、2値信号の立ち下がり時には、該寄生容量に蓄積された電荷は、行き場を失い、徐々に発光素子4へと放出される。以上の処理により、2値信号の波形は立ち下がりのタイミングにおいて、波形が鈍る。そして、発光素子4は、波形変形回路2aから出力された2値信号に応じて発光し、光信号を外部に送信する。
上記の構成によっても、「Turn on delay」による影響を抑制しつつ、送信装置全体における低消費電力化が期待できる。
また、従来、レーザ駆動回路は、2段のトランジスタ回路で実現するのが一般的であった。
しかしながら、上記の構成によれば、1段のトランジスタ回路により、レーザ駆動回路を実現することができる。
従って、本実施の形態に係る光送信装置1bは、上述した実施の形態に係る光送信装置1a以上に消費電力を低減することができる。
なお、本実施の形態では、レーザ駆動回路32は、トランジスタT5〜T7として、NPN型のバイポーラトランジスタを備える構成であるが、これに限定されない。即ち、レーザ駆動回路32は、トランジスタT5〜T7として、CMOS等のMOS電界効果トランジスタを備える構成であってもよい。この場合、レーザ駆動回路32は、上述したトランジスタT5〜T7としてNPN型のバイポーラトランジスタを備える構成において、NPN型のバイポーラトランジスタのベースのかわりにMOS電界効果トランジスタのゲートを、NPN型のバイポーラトランジスタのエミッタのかわりにMOS電界効果トランジスタのソースを、NPN型のバイポーラトランジスタのコレクタのかわりにMOS電界効果トランジスタのドレインを用いる構成とすればよい。
〔実施の形態4〕
電子機器に対しては従来、低消費電力化が強く望まれているが、電子機器の消費電力は一般的に、データ通信を行うための信号のデューティー比(2値信号における単位周期あたりの平均レベル)に依存する。例えば、データ通信を行うための信号のデューティー比と、電子機器全体での消費電力との関係を示す図21を例に説明すると、デューティー比50%における平均回路電流がIa1である信号が、デューティー比10%に低下された場合、デューティー比低下後の該信号の平均回路電流は、Ia1よりも低いIa2となる。つまり、データ通信を行うための信号のデューティー比が高ければ高い程、電子機器全体での平均電流は増大し、電子機器全体での消費電力は高くなる。
しかしながら、光通信網においては、データ通信を行う複数の電子部品を通過する信号のデューティー比を降下させることが困難である。以下、この理由について説明する。
2値信号においては、デューティー比を低下させると、「ISI(inter-symbol interference:シンボル間干渉)」が発生する。「ISI」とは、2値信号の“1”の信号と“0”の信号との干渉により、2値信号のレベル(特に、“1”の信号のレベル)が変化する現象を意味する。ここで、上述のとおり、データ通信を行うための信号は2値信号である。そのため、該信号のデューティー比を低下させると、該信号には「ISI」が発生する。そして、該「ISI」が発生すると、該信号には立ち上がり不全および/または立ち下がり不全が発生し、これにより、該信号のレベルは閾値(データ通信に最低限必要な信号のレベル)を下回り、結果的に、データ通信に支障をきたす虞があるという問題が発生する。電子機器を構成する電気インターフェース(電子機器における受信側の電子部品)にとって、上記「ISI」に係る問題は、データ通信における伝送速度の高速化に伴い、大きな問題となる。
このため、電子機器では、8B10B、マンチェスター符号等の符号化技術により、人為的に、上記複数の電子部品が処理する信号のデューティー比を概ね50%としている。つまり、上記複数の電子部品を通過する信号のデューティー比を低減させ、該信号に起因した消費電力を削減することは困難である。
そこで電子機器全体での消費電力を低減するための技術としては、光伝送モジュールを通過する信号のデューティー比を降下させる技術が考えられる。これによれば、光伝送モジュールの伝送経路においては、データ通信を行うための信号のデューティー比を低くすることができるため、光伝送モジュールで消費される電力を低減することができる。結果として、電子機器全体で消費される電力を低減することができる。
上記の技術を実現するための構成としては、光送信装置においてデータ通信を行うための信号のデューティー比を降下させ、光受信装置において該信号のデューティー比を上昇させる構成が考えられる。そして、この種の構成としては、例えば、メモリ等によりデータ通信を行うための信号を保持し、CDR(Clock Data Recovery)、PLL(Phase Locked Loop)等を用いて、保持した信号を時間軸方向に伸長させる構成が考えられる。
しかしながら、上記の構成の場合は、メモリ、および、CDRまたはPLLにて消費する電力が非常に大きい。そのため、光受信装置側での消費電力が増大し、光伝送モジュールでの消費電力が増大する。この結果、電子機器全体での消費電力が増大するという問題が発生する。
光伝送モジュールを通過する信号のデューティー比を降下させる目的はそもそも、電子機器全体での消費電力の低減である。そのため、上記の技術を実現する場合は、光伝送モジュールを通過する信号のデューティー比を低消費電力により降下させることができる構成であることが求められる。そのため、上記の技術を実現するために、上記の構成を適用することは、好適ではない。
そこで、本実施の形態では、上記の問題に鑑み為された、回路規模を削減すると共に、電子機器の設計における自由度を確保し、かつ、製造コストの増大を抑制することが可能な送信装置について説明する。以下、この送信装置について、図8・図9を用いて説明する。
図8は、本実施の形態に係る送信装置の構成を示すブロック図である。
図8に示す光送信装置1cは、図1に示す光送信装置1aの構成において、波形変形回路2の後段かつレーザ駆動回路3の前段に、デューティー比調整回路5をさらに備える構成である。
デューティー比調整回路5は、自身に入力される2値信号のデューティー比を調整する。具体的に、デューティー比調整回路5は、該2値信号の“1”の信号の期間を短くすることにより、デューティー比を低下させる処理を行う。
図9(a)は、本発明に係るデューティー比調整手段の回路構成例を示す図である。
デューティー比調整回路5は例えば、図9(a)に示す、フィードバック機能を有する帰還増幅器AMP1からなるデューティー比調整回路5aである。
図9(b)は、上記デューティー比調整手段により、2値信号のデューティー比を低下させる原理を示す図である。
デューティー比調整回路5aとしての帰還増幅器AMP1は、図9(b)に示すとおり、2値信号を所定のレベル(図9(b)に示す「オフセットレベル」)でオフセットすることにより、該2値信号のデューティー比を調整させることができる。なお、「オフセットレベル」は、本発明に係るオフセット電圧に対応する。また、上記2値信号のデューティー比は、「オフセットレベル」の値を適宜調整することにより制御することができる。
帰還増幅器AMP1等のアナログ増幅器では、周知のとおりAOC(Auto offset Control)等で「オフセットレベル」を無くして、デューティー比を50%とするのが基本である。但し、本実施の形態では、帰還増幅器AMP1における差動の一方の基準となる電圧を適宜設定することにより、2値信号のパルス幅を制御することが可能である。
上記の構成によれば、2値信号のデューティー比を、所望の値にまで低下させることができるため、さらなる消費電力の低減を実現することができる。
なお、本実施の形態では、デューティー比調整回路5aとして、フィードバック機能を有する帰還増幅器AMP1を用いているが、これは、デューティー比調整回路5の一例を示すものであり、デューティー比調整回路5の構成はこれに限定されるものではない。
即ち、例えば、デューティー比調整回路5は、上記「オフセットレベル」に相当する閾値(即ち、自身が導通する電流値)を有するトランジスタを用いて、2値信号のオフセットを行う構成であってもよい。また、デューティー比調整回路5は、閾値が上記「オフセットレベル」に設定されたインバータであってもよい。つまり、デューティー比調整回路5は、自身に設定される(もしくは、自身が有する)「オフセットレベル」や閾値に基づいて、2値信号における直流成分を制御することで、該2値信号のデューティー比を制御する構成であれば特に限定されるものではない。なお、特に、デューティー比調整回路5としてトランジスタを使用すると、2値信号の“1”の信号の期間を短くする処理を容易に実施することができる。
また、本実施の形態では、デューティー比調整回路5が波形変形回路2の後段かつレーザ駆動回路3の前段に設けられる。しかしながら、デューティー比調整回路5が設けられる部分はこれに限定されることはない。即ち、デューティー比調整回路5は、波形変形回路2の前段に設けられる構成であってもよいし、レーザ駆動回路3の後段かつ発光素子4の前段に設けられる構成であってもよい。
さらに、本実施の形態では、デューティー比調整回路5が図1に示す光送信装置1aに設けられる構成であるが、これに限定されることはない。即ち、デューティー比調整回路5は、図7(a)に示す光送信装置1bに設けられる構成であってもよい。光送信装置1bにデューティー比調整回路5が設けられる場合の構成としては、光送信装置1bにデューティー比調整回路5がさらに設けられる構成であってもよいし、回路構成自体はそのままで、光送信装置1bのトランジスタT7がデューティー比調整回路5の機能を有する構成であってもよい。
〔実施の形態5〕
本発明の実施の一形態に係る受信装置について、図10・図11を用いて説明する。
図10は、本実施の形態に係る受信装置の構成を示すブロック図である。
図10に示す光受信装置(受信装置)11aは、受光素子12、および波形整形回路(波形整形手段)13を備える構成である。
なお、図10に示す光受信装置11aおよび後述する光受信装置11b(図12参照)、光受信装置11c(図14参照)、および光受信装置11d(図15参照)は、後段に電気インターフェース(図示しない)が接続され、該電気インターフェースに、“1”の信号と“0”の信号とからなる2値信号(データ通信を行うための信号)を供給する。
受光素子12は、2値信号を光信号として受信し、該光信号を電気信号に変換し、波形整形回路13に出力する。なお、受光素子12として用いられる素子としては、フォトダイオード、CCD(Charge Coupled Devices)、CMOSイメージセンサー等が挙げられる。
波形整形回路13は、受光素子12からの2値信号のレベルを、所定の閾値と比較することにより、波形に歪みおよび/または鈍りが発生している2値信号の整形処理を行う。なお、このとき、上記整形処理では、TrおよびTfを共に、伝達が可能な程度の時間としてもよい。また、波形整形回路13では、該2値信号の“1”の信号の期間を長くする処理をさらに行ってもよい。
なお、図10に示す光受信装置11aでは、波形整形回路13として、インバータI1が使用されている。このインバータI1は、自身に入力される2値信号のレベルが上記所定の閾値以上の値であれば“1”の信号を出力し、該所定の閾値未満の値であれば“0”の信号を出力するデジタル増幅回路である。
なお、インバータI1は、自身の応答速度を十分に高めておくことにより、容易に2値信号の整形処理を行うことができる。また、インバータI1が2値信号のデューティー比を上昇させる程度は、上記所定の閾値を有するインバータを適宜用いることにより、容易に設定することができる。
ここで、図11を用いて、2値信号に対する波形整形回路13の整形処理について説明する。なお、該整形処理では、該2値信号の“1”の信号の期間を長くする処理が省略されても当然よい。また、該整形処理の具体的な処理方法は特に限定されるものではない。
図11(a)は、波形整形回路13に入力される前の、2値信号の波形を示すグラフである。また、図11(b)は、波形整形回路13から出力される、2値信号の波形を示す図である。なお、図11(a)・(b)のグラフにおいて、縦軸は2値信号のレベルを、横軸は時間(2値信号における“1”の信号および“0”の信号の期間)を示す。
図11(a)に示す2値信号には、鈍りが発生している。この場合、図11(a)に示す2値信号は、立ち下がりに要する時間がTfcであり、“1”の信号の期間がsig1cである。Tfcは、立ち上がりに要する時間Trcよりも長い。
図11(a)に示す2値信号が波形整形回路13に入力されると、波形整形回路13は、インバータI1により、該2値信号のレベルを上記所定の閾値と比較することにより、Tfが長くなっている2値信号を整形する。
結果、図11(a)に示す2値信号は、波形整形回路13により、図11(b)に示す2値信号に変形され、電気インターフェースに出力される。図11(b)に示す2値信号は、立ち下がりに要する時間Tfdが、Tfcよりも短く、かつ、Trcと概ね等しい。また、図11(b)に示す2値信号は、“1”の信号の期間がsig1cよりも長いsig1dである。
図11(b)に示す2値信号は、図11(a)に示す2値信号よりもデューティー比が高くなっている。そして、波形整形回路13は、このデューティー比が高くなっている2値信号を上記電気インターフェースに供給するため、該電気インターフェースでは、該2値信号に「ISI」が発生しない。
また、光受信装置11aは、1つの回路素子(インバータI1)により、2値信号のデューティー比を上昇させる構成である。そのため、光受信装置11aは、メモリ等によりデータ通信を行うための信号を保持し、CDR、PLL等を用いて、保持した信号を時間軸方向に伸長させてデューティー比を上昇させる構成に比べて、消費電力を低減することができる。
〔実施の形態6〕
本発明の別の実施の形態に係る受信装置について、図12・図13を用いて説明する。
図12は、本実施の形態に係る受信装置の構成を示すブロック図である。
図12に示す光受信装置11bは、図10に示す光受信装置11aの構成において、アナログ信号を取り扱うアナログ回路A1が、受光素子12の後段かつ波形整形回路13の前段に設けられ、デジタル信号を取り扱うデジタル回路D1が、波形整形回路13の後段かつ上記電気インターフェースの前段に、設けられる構成である。即ち、波形整形回路13は、デジタル回路D1における、アナログ回路A1とデジタル回路D1との接続部に設けられる。なお、アナログ回路A1は、受光素子12からの2値信号を増幅する増幅器(図示しない)を備える構成であってもよい。また、波形整形回路13は、アナログ回路A1とデジタル回路D1との接続部に設けられるのであれば、デジタル回路D1の一部として設けられてもよい。
なお、本発明に係る波形整形回路に設けられるインバータは、自身が構成されるトランジスタ(図示しない)のサイズに応じて、増幅率が変化する。また、該インバータを通過する信号の波形の整形レベルは、該インバータ自身が有する閾値、および、入力される該信号のレベルを調整する回路(図示しないレベル決定回路)に応じて変化する。つまり、該インバータによる波形整形が行われた後の信号のレベルは、該インバータ自身が有する閾値、該インバータの増幅率、および入力される該信号のレベルにより決定される。
ここで例えば、本実施の形態に係る受信装置において、アナログ回路A1とデジタル回路D1との境界(即ち、例えば上記接続部)にコンデンサを接続(いわゆる、容量結合)する場合、アナログ回路A1からデジタル回路D1へと流れる信号の直流レベルは、グランドレベルとなる。この場合、上記インバータによる波形整形が行われた後の信号のレベルは、該インバータ自身が有する閾値と、該インバータの増幅率とにより決定される。つまり、該インバータから出力される信号の直流レベルは、該インバータの特性のみに応じて制御される。従って、この場合は、該インバータから出力される信号の直流レベルを、容易に制御することができる。
受光素子12は、波形に歪みおよび/または鈍りが発生している2値信号を光信号として受信し、該光信号を電気信号に変換し、アナログ回路A1に出力する。
アナログ回路A1は、受光素子12からの2値信号を増幅し(即ち、該2値信号をアナログ的に処理し)、波形整形回路13に出力する。
波形整形回路13は、アナログ回路A1からの2値信号に対し、上述した整形処理を行い、デジタル回路D1を介して上記電気インターフェースに出力する。
なお、本実施の形態に係る波形整形回路は、上述した図10に示す実施の形態と同様に、インバータI1を有する波形整形回路13が使用されている。しかしながら、本実施の形態に係る波形整形回路の構成はこれには限定されず、波形整形回路として例えば、バッファが用いられてもよいし、コンパレータが用いられてもよい。即ち、本実施の形態に係る波形整形回路としては、デジタル信号を増幅する(即ち、アナログ回路A1からの2値信号をデジタル的に増幅する)ことが可能な回路素子を有する構成であれば、特に限定されるものではない。なお、これは、上述した図10に係る波形整形回路13および後述する図14に係る波形整形回路14においても同様である。つまり、本発明に係る波形整形回路13および波形整形回路14はいずれも、1または複数のインバータが設けられる構成に限らず、1または複数のデジタル信号を増幅することが可能な回路素子が設けられる構成でさえあればよい。
上記の構成によれば、光受信装置11bは、デューティー比が高くなっている2値信号を上記電気インターフェースに出力するため、該電気インターフェースでは、該2値信号に「ISI」が発生しない。
また、上記の構成によれば、光受信装置11bは、メモリ等によりデータ通信を行うための信号を保持し、CDR、PLL等を用いて、保持した信号を時間軸方向に伸長させてデューティー比を上昇させる構成に比べて、消費電力を低減することができる。
また、上記の構成によれば、上記アナログ回路A1の増幅器により2値信号を増幅する場合には、該2値信号の波形の歪みを考慮する必要がなくなる。そのため、消費電流の大幅な低減が可能であり、これにより、アナログ回路A1における消費電力を大幅に低減することができる。
さらに、上記の構成によれば、波形整形回路13は、2値信号を上述した整形処理により整形するが、該整形処理が為された2値信号は、波形の歪みが大幅に低減されているため、デジタル回路D1による信号処理が可能となる。デジタル回路D1は一般的に、アナログ回路A1と比較して駆動電圧が低くなっている。そのため、波形整形回路13の後段の回路をデジタル回路D1で実現することにより、光受信装置11bは、さらに消費電力を低減することができる。
また、デジタル回路D1は、アナログ回路A1よりも高速応答性を有すること、即ち、デジタル回路D1は、アナログ回路A1よりも高速で駆動することが好適である。なお、デジタル回路D1をアナログ回路A1よりも高速で駆動させるためには、デジタル回路D1の配線の線幅を、アナログ回路A1の配線の線幅よりも細くすればよい。
上記の構成によれば、上記波形整形回路13による2値信号の整形処理を容易に行うことができる。
また、本発明に係る受信装置は、アナログ信号を受信し、受信した信号を取り扱うアナログ回路A1と、外部に送信するデジタル信号を取り扱うデジタル回路D1と、を有しており、アナログ回路A1は、自身が安定して駆動できる電流値よりも低い電流値により駆動されるものである。
この具体例について、図13を用いて説明する。
図13は、上記アナログ回路の駆動電流値と該アナログ回路の駆動状況との関係を示すグラフである。
図13のグラフに示すとおり、アナログ回路A1では、自身が十分安定して駆動することができる電流値(図13のグラフにおける「通常駆動」に該当する電流値)が決定されている。
しかしながら、本発明に係る受信装置では、アナログ回路A1を、上記「通常駆動」以下の電流値(図13のグラフにおける「不安定駆動」に該当する電流値)により駆動する。これにより、自身の消費電力を削減することができる。なお、該受信装置は、アナログ回路A1を、上記「通常駆動」に該当する電流値により駆動することが困難である機器に使用されるのが好適である。
〔実施の形態7〕
本発明の別の実施の形態に係る受信装置について、図14を用いて説明する。
図14は、本実施の形態に係る受信装置の構成を示すブロック図である。
図14に示す光受信装置11cは、図12に示す光受信装置11bの構成において、波形整形回路13のかわりに、波形整形回路14が設けられる構成である。
波形整形回路14は、インバータを複数(インバータI1〜I3)備える構成である。
即ち、波形整形回路14は、上述した2値信号の整形処理を、上記複数のインバータ毎に行う。
従って、光受信装置11cは、2値信号の整形処理をより精緻に行うことができる。また、インバータを備える個数、即ち、該2値信号の整形処理の精緻さの程度に応じて、光受信装置11cの回路規模および設計における自由度を適宜設定することができる。
なお、本実施の形態では、波形整形回路14は、インバータI1〜I3の3個を備える構成であるが、これに限定されない。即ち、波形整形回路14は、インバータを2個備える構成であってもよいし、インバータを4個以上備える構成であってもよい。波形整形回路14は、上記複数のインバータの個数に応じて、2値信号の増幅度合いを適宜制御することができる。
また、本実施の形態では、波形整形回路14は、インバータにより構成されているがこれに限定されず、上述したとおり、デジタル信号を増幅することが可能な回路素子により構成されていれば、その構成に限りはない。
〔実施の形態8〕
本発明の別の実施の形態に係る受信装置について、図15を用いて説明する。
図15は、本実施の形態に係る受信装置の構成を示すブロック図である。
図15に示す光受信装置11dは、図12に示す光受信装置11bの構成において、波形整形回路13のかわりに、波形整形回路15が設けられる構成である。
波形整形回路15は、増幅器AMP2を備える構成である。なお、この増幅器AMP2は、信号増幅率が十分大きく設定されている。なお、波形整形回路15は、アナログ回路A1とデジタル回路D1との接続部に設けられるのであれば、アナログ回路A1の一部として設けられてもよい。この点については、波形整形回路15は波形整形回路13と異なる。
波形に歪みおよび/または鈍りが発生している2値信号が入力されると、増幅器AMP2は、該2値信号を増幅することにより、該2値信号のデューティー比を上昇させる。また、増幅器AMP2は、2値信号のTrとTfとを互いに同一の時間とする処理を行う。
上記の構成によれば、光受信装置11dは、増幅器(増幅器AMP2)により、2値信号のデューティー比を上昇させる構成である。そのため、光受信装置11dは、メモリ等によりデータ通信を行うための信号を保持し、CDR、PLL等を用いて、保持した信号を時間軸方向に伸長させてデューティー比を上昇させる構成に比べて、消費電力を低減することができる。
なお、本実施の形態では、波形整形回路15が増幅器を1個備える構成について説明したが、これに限定されない。即ち、波形整形回路15は、増幅器AMP2と略同一の性質を有する増幅器を2個以上備える構成であってもよい。また、波形整形回路15は、波形整形回路13で使用されている、1個または複数個のデジタル信号を増幅することが可能な回路素子(例えば、インバータI1)を、さらに備える構成であってもよい。
また、本実施の形態では、波形整形回路15の増幅器AMP2としてLIA(Limiting Amplifier)を備える構成であってもよい。即ち、波形整形回路15は、2値信号が入力されると、上記LIAにより、該2値信号の“1”の信号を所定のレベル(上記電気インターフェースにとって好適な、該2値信号の“1”の信号のレベル)にまで増幅する構成であってもよい。なお、波形整形回路15の増幅器AMP2としてLIAを備える構成を採用する場合、波形整形回路15は、LIAを1個だけ備える構成であってもよいし、LIAを2個以上備える構成であってもよい。
また、アナログ回路A1は、自身が安定して駆動できる電流値以下の電流値により駆動されてもよい。
〔実施の形態9〕
本発明の別の実施の形態に係る送信装置および受信装置について、図17・図22を用いて説明する。
図17(a)は、本発明に係る送信装置により、光信号を外部に送信する場合、および、本発明に係る受信装置により、外部からの光信号を受信する場合の一例を示す図である。
図17(a)に示す光送信装置1には、光受信装置11が、光導波路(伝送媒体)41により接続される。
なお、光送信装置1は、前段に電子部品(図示しない)が接続され、該電子部品から、“1”の信号と“0”の信号とからなる2値信号(データ通信を行うための信号)が入力される。また、光受信装置11は、後段に電気インターフェース(図示しない)が接続され、該電気インターフェースに対して、上記2値信号を出力する。
光導波路41としては例えば、以下に説明するものを使用することができる。この光導波路41の一例について図22(a)・(b)を用いて説明する。
図22(a)には、光導波路41の側面図を示している。同図に示すとおり、光導波路41は、光伝送方向を軸とする柱状形状のコア部41αと、コア部41αの周囲を囲むクラッド部41Βとを備えた構成となっている。コア部41αおよびクラッド部41Βは透光性を有する材料によって構成されているとともに、コア部41αの屈折率は、クラッド部41Βの屈折率よりも高くなっている。これにより、コア部41αに入射した光信号は、コア部41α内部で全反射を繰り返して光伝送方向に伝送される。
なお、コア部41αおよびクラッド部41Βを構成する材料としては、ガラスやプラスチックなどを用いることが可能であるが、十分な可撓性を有する光導波路41を構成するためには、アクリル系、エポキシ系、ウレタン系、およびシリコーン系等の樹脂材料を使用することが好ましい。また、クラッド部41Βは、空気等の気体で構成してもよい。さらに、クラッド部41Βをコア部41αよりも屈折率の小さい液体の雰囲気下において使用しても同様の効果が得られる。
次に、光導波路41による光伝送の仕組みについて、図22(b)を用いて説明する。図22(b)は、光導波路41における光伝送の状態を模式的に示すものである。同図に示すとおり、光導波路41は可撓性を有する柱状形状の部材によって構成される。また、光導波路41の光入射側端部には光入射面41Aが設けられているとともに、光出射側端部には光出射面41Bが設けられている。
発光素子4から出射された光は、光導波路41の光伝送方向に対して直角または略直角となる方向から、光導波路41の光入射側端部に入射される。入射された光は、光入射面41Aにおいて反射されることによって光導波路41内に導入されコア部41α内を進行する。光導波路41内を進行して光出射側端部に到達した光は、光出射面41Bにおいて反射されることによって、光導波路41の光伝送方向に対して直角または略直角となる方向へ出射される。出射された光は、受光素子12に照射され、受光素子12において光電変換が行われる。
こうした構成によれば、光導波路41における光伝送方向に対して直角または略直角となる方向に、光源としての発光素子4を配置する構成とすることが可能となる。よって、例えば基板面に平行に光導波路41を配置することが必要とされる場合に、光導波路41と基板面との間に、該基板面の法線方向に光を出射するように発光素子4を設置すればよいことになる。こうした構成は、例えば発光素子4を基板面に平行に光を出射するように設置する構成よりも、実装が容易であり、また、構成としてもよりコンパクトにすることができる。これは、発光素子4の一般的な構成が、光を出射する方向のサイズよりも、光を出射する方向に直角な方向のサイズの方が大きくなっていることによるものである。さらに、同一面内に電極と発光素子4とがある平面実装向け発光素子を使用する構成にも適用が可能である。
しかしながら、光導波路41の構成は上記構成に限らず、周知の光導波路を使用することができる。
光送信装置1は、2値信号に歪み、または、鈍りが発生した状態で、該2値信号を外部に送信する。なお、光送信装置1は、上述した光送信装置1a〜1cのいずれかを備える構成であることが好適であるが、これに限定されるものではない。即ち、光送信装置1は、2値信号のTrとTfとが互いに異なる時間となる状態で、該2値信号を外部に送信することができる送信装置であれば、どのような送信装置が用いられてもよい。
また、光受信装置11は、波形に歪みおよび/または鈍りが発生した2値信号を外部から受信し、該2値信号のTrとTfとを互いに同一の時間とする処理を行う。このとき、上記TrとTfとを互いに同一の時間とする処理では、TrとTfとが短い方の時間に揃えられる。なお、光受信装置11は、上述した光受信装置11a〜11dのいずれかを備える構成であることが好適であるが、これに限定されるものではない。即ち、光受信装置11は、TrとTfとが互いに異なる時間となる状態である2値信号を外部から受信し、該2値信号のTrとTfとを互いに同一の時間とする処理を行うことができる受信装置であれば、どのような受信装置が用いられてもよい。
図17(b)は、上記電子部品から本発明に係る送信装置に入力される上記2値信号の波形を示す図である。図17(c)は、本発明に係る送信装置が外部に送信する上記2値信号の波形を示す図である。図17(d)は、本発明に係る送信装置が外部に送信する上記2値信号の別の波形を示す図である。図17(e)は、本発明に係る受信装置が出力する上記2値信号の波形を示す図である。
上記電子部品からの2値信号(波形は、図17(b)参照)は、光送信装置1に入力される。
光送信装置1は、上記電子部品からの2値信号に歪みが発生した状態(波形は、図17(c)参照)で、該2値信号を光導波路41により外部に送信する。
なお、光送信装置1にて発生する2値信号の波形の歪みは、上述したマッチングの不良等、本発明に係る送信装置の構造的特徴により発生するものであってもよいし、光送信装置1により、該2値信号の波形を歪ませる処理を行った結果、発生するものであってもよい。
また、光送信装置1は、2値信号を鈍りが発生した状態(波形は、図17(d)参照)で光導波路41により外部に送信してもよい。なお、光送信装置1にて発生する2値信号の波形の鈍りは、上述したマッチングの不良等、本発明に係る送信装置の構造的特徴により発生するものであってもよいし、光送信装置1により、該2値信号の波形を鈍らせる処理を行った結果、発生するものであってもよい。
光送信装置1では、2値信号の波形の歪みおよび/または鈍りを減少させる必要はない。そのため、光送信装置1には、該歪みおよび/または鈍りを減少させる回路を挿入する必要はないので、消費電力を抑制することができる。また、光送信装置1では、厳密な設計および製造を実施する必要がないので、設計における自由度を確保し、かつ製造コストの増大も抑制することができる。
光受信装置11は、外部(即ち、光導波路41)から、歪みおよび/または鈍りが発生している2値信号を受信する。そして、光受信装置11は、該2値信号を、TrとTfとを互いに同一の時間とする(波形は、図17(e)参照)処理を行い、該2値信号を上記電気インターフェースに出力する。
上記の構成によれば、光受信装置11は、メモリ等によりデータ通信を行うための信号を保持し、CDR、PLL等を用いて、保持した信号を時間軸方向に伸長させてデューティー比を上昇させる構成に比べて、消費電力を低減することができる。
なお、本実施の形態では、伝送媒体として光導波路を用いているが、これに限定されるものではない。即ち、本実施の形態では、伝送媒体として光ファイバを用いる構成であってもよい。
また、本実施の形態では、送信装置および受信装置は、互いに伝送媒体により接続されており、該伝送媒体を介して2値信号を伝送する構成であるが、これに限定されるものではない。
即ち、本発明に係る送信装置は、該送信装置(または、該送信装置および上記伝送媒体)を備える光送信用デバイス(後述する光送信モジュール)として用いられてもよいし、本発明に係る受信装置は、該受信装置(または、該受信装置および上記光伝送媒体)を備える光受信用デバイス(後述する光受信モジュール)として用いられてもよい。
さらに、本発明に係る送信装置および受信装置は、図17(f)に示すとおり、光送信装置1と光受信装置11とを併せ持ち、2値信号の送信および受信が可能な送受信装置51として用いられてもよい。
〔実施の形態10〕
上述した実施の形態で説明した本発明に係る送信装置および/または受信装置を備える光伝送モジュールについて、図18を用いて説明する。
図18(a)〜図18(g)は、本発明に係る光伝送モジュールの概略構成を示す図である。
図18(a)に示す光伝送モジュール100aは、光送信装置1として、レーザ駆動回路3と、発光素子4とを備える構成である。なお、図18(a)に示す光伝送モジュール100aは、CPU(central processing unit)をさらに備える光伝送モジュール100bであってもよい(図18(b)参照)。また、図18(b)に示す光伝送モジュール100bは、電気信号をパラレル信号からシリアル信号に変換するシリアライザSERをさらに備える光伝送モジュール100cであってもよい(図18(c)参照)。なお、光伝送モジュール100cは、クロックエンベッディッド機能を有していても良い。
なお、図18(a)〜(c)に示す光伝送モジュール100a〜100cは、さらに、光送信装置1に伝送媒体(光導波路41、光ファイバ等)が接続される構成であってもよい。
また、光伝送モジュール100a〜100cにおいて、光送信装置1は、上述した光送信装置1a〜1cのいずれかを備える構成であることが好適である。
光伝送モジュール100a〜100cは、光信号を外部に送信する光送信モジュールである。
また、図18(d)に示す光伝送モジュール100dは、光受信装置11として、受光素子12と、アナログ回路A1とを備える構成である。アナログ回路A1は増幅器(図示しない)を備えていてもよい。なお、図18(d)に示す光伝送モジュール100dは、CPUをさらに備える光伝送モジュール100eであってもよい(図18(e)参照)。また、図18(e)に示す光伝送モジュール100eは、電気信号をシリアル信号からパラレル信号に変換するデシリアライザDESをさらに備える光伝送モジュール100fであってもよい(図18(f)参照)。なお、光伝送モジュール100eは、クロックリカバリ機能を有していても良い。
なお、図18(d)〜(f)に示す光伝送モジュール100d〜100fは、さらに、光受信装置11に上記伝送媒体が接続される構成であってもよい。
また、光伝送モジュール100d〜100fにおいて、光受信装置11は、上述した光受信装置11a〜11dのいずれかを備える構成であることが好適である。
光伝送モジュール100d〜100fは、外部から光信号を受信する光受信モジュールである。
また、上記光受信モジュールにおいて、光受信装置11のアナログ回路A1の増幅器としては、LIAとTIA(Trance Impedance Amplifier)とが個別に設けられてもよいし、LIAおよびTIAと略同一の機能を有する増幅器が1個または複数個設けられてもよい。
また、上記光受信モジュールにおいて、光受信装置11の増幅器の後段以降には、CDRが設けられる構成であってもよい。また、上記光受信モジュールにおいて、光受信装置11の増幅器の後段以降には、液晶駆動回路等が設けられる構成であってもよい。
さらに、本発明に係る光伝送モジュールは、光送信装置1または光受信装置11に上記伝送媒体を内蔵した光伝送モジュールであってもよい。
また、本発明に係る光伝送モジュールは、光送信装置1と光受信装置11とを、光導波路41(または光ファイバ)により接続した光伝送モジュール100g(図18(g)参照)であってもよい。なおこの場合、光送信装置1および光受信装置11としては、上述したいずれかの光送信装置1といずれかの光受信装置11とを組み合わせることにより実現が可能である。
上記の構成によれば、消費電力を低減することが可能な光伝送モジュールを実現することができる。
〔実施の形態11〕
上述した実施の形態で説明した本発明に係る光伝送モジュールを備える電子機器について、図19・図20を用いて説明する。
図19(a)は、本発明に係る光伝送モジュールにより、データ通信を行う携帯電話の概略図である。また、図19(b)は、上記光伝送モジュールにより、データ通信を行う携帯電話の内部回路の斜視図である。
図19(a)に示す携帯電話130は、信号処理回路基板131と、表示部133を備える液晶ドライバ回路基板132とを、光伝送モジュール100により接続している。なお、具体的には、図19(b)に示すとおり、光送信装置1と信号処理回路基板131とを接続し、光受信装置11と液晶ドライバ回路基板132とを接続し、さらに、光送信装置1と光受信装置11とを光導波路41(または光ファイバ)によって接続する構成である。
これにより、携帯電話130における、信号処理回路基板131と液晶ドライバ回路基板132との間でのデータ通信が可能になる。即ち、例えば、信号処理回路基板131側に格納した情報を、液晶ドライバ回路基板132側に備えられた表示部133に表示させることができる。
また、図19(c)は、上記光伝送モジュールにより、データ通信を行うプリンタの概略図である。そして、図19(d)は、上記光伝送モジュールにより、データ通信を行うプリンタの内部回路の斜視図である。
図19(c)に示すプリンタ140は、プリンタヘッド141とプリンタ本体側の基板143とを、光伝送モジュール100により接続している。具体的には、図19(d)に示すとおり、光送信装置1とプリンタ本体側の基板143とを、光受信装置11とプリンタヘッド141とを接続し、さらに、光送信装置1と光受信装置11とを光導波路41によって接続する構成である。
これによって、プリンタ140における、プリンタヘッド141とプリンタ本体側の基板143との間でのデータ通信が可能になる。即ち、例えば図19(c)において、プリンタ本体側の基板143側に格納した文字や画像に関する情報をプリンタヘッド141に送信する。そして、上記情報を受信したプリンタヘッド141は、当該情報から上記文字や画像を読み出す。これによって、プリンタヘッド141は、用紙142に上記文字や画像を印刷することができる。
図20は、上記光伝送モジュールをハードディスク記録再生装置に適用した例を示す図である。
図20に示すとおり、ハードディスク記録再生装置160は、ディスク(ハードディスク)161、ヘッド(読み取り、書き込み用ヘッド)162、基板導入部163、駆動部(駆動モータ)164、および光伝送モジュール100を備えている。
駆動部164は、ヘッド162をディスク161の半径方向に沿って駆動させるものである。ヘッド162は、ディスク161上に記録された情報を読み取り、また、ディスク161上に情報を書き込むものである。なお、ヘッド162は、光伝送モジュール100を介して基板導入部163に接続されており、ディスク161から読み取った情報を光信号として基板導入部163に伝搬させ、また、基板導入部163から伝搬された、ディスク161に書き込む情報の光信号を受け取る。
このとおり、ハードディスク記録再生装置160におけるヘッド162等の駆動部に、光伝送モジュール100を適用することにより、高速、大容量通信が可能な電子機器を実現することができる。
この他にも、本発明に係る光伝送モジュールは、折り畳み式PHS(Personal Handy phone System)、折り畳み式PDA(Personal Digital Assistant)、折り畳み式ノートパソコン等の折り畳み式の電子機器のヒンジ部等に適用することもできる。本発明に係る光伝送モジュールを、これらの折り畳み式電子機器に適用することにより、限られた空間で高速、大容量の通信を実現できる。従って、本発明に係る光伝送モジュールは、例えば、折り畳み式液晶表示装置等の、高速、大容量のデータ通信が必要であって、小型化が求められる機器に特に好適である。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、複数の電子部品間でのデータ通信を行うための信号を送信する送信装置、該信号を受信する受信装置等に好適に利用することができる。
1、1a〜1c 光送信装置(送信装置)
2、2a 波形変形回路(波形変形手段)
3、3a、31、32 レーザ駆動回路(駆動手段)
4 発光素子
5、5a デューティー比調整回路
11、11a〜11d 光受信装置(受信装置)
12 受光素子
13〜15 波形整形回路(波形整形手段)
100、100a〜100g
光伝送モジュール
130 携帯電話(電子機器)
160 ハードディスク記録再生装置(電子機器)
A1 アナログ回路
AMP1 帰還増幅器
AMP2 増幅器
D1 デジタル回路
I1〜I3 インバータ
T1〜T7 トランジスタ

Claims (10)

  1. 電気信号を光信号に変換して送信する発光素子と、入力された、高レベルの信号と低レベルの信号とを有する2値信号に基づいて生成した上記電気信号を、上記発光素子に供給することによって、該発光素子から上記光信号を出力させ、該発光素子を駆動する駆動手段と、
    上記2値信号を、立ち下がりに要する時間が長くされた波形に変形して出力する波形変形手段と、上記波形変形手段からの信号を、高レベルの信号の期間が短くされた波形に変形して、上記駆動手段に出力するデューティー比調整回路とを備え、上記デューティー比調整回路から出力された信号は、上記2値信号よりも、デューティー比が低くなっている送信装置と、
    上記送信装置から送信された光信号を受信し、該光信号を電気信号に変換して出力する受光素子と、該受光素子からの電気信号の波形を整形する波形整形手段と、を備え、
    上記波形整形手段は、上記受光素子からの電気信号を、該電気信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、立ち下がりに要する時間が短くされた波形であって、かつ、高レベルの信号の期間が長くされた波形に整形して出力するものであり、
    上記波形整形手段から出力された信号は、上記受光素子からの電気信号よりも、デューティー比が高くなっている受信装置と、
    を備えており、
    上記波形変形手段から出力される信号の立ち下がりに要する時間は、上記波形変形手段に入力される信号の立ち下がりに要する時間に対して長く、
    上記波形整形手段から出力される信号の立ち下がりに要する時間は、上記波形整形手段に入力される信号の立ち下がりに要する時間に対して短く、
    上記波形整形手段から出力される信号の高レベルの信号の期間は、上記波形整形手段に入力される信号の高レベルの信号の期間に対して長い
    ことを特徴とする送受信装置。
  2. 電気信号を光信号に変換して送信する発光素子と、入力された、高レベルの信号と低レベルの信号とを有する2値信号に基づいて生成した上記電気信号を、上記発光素子に供給することによって、該発光素子から上記光信号を出力させ、該発光素子を駆動する駆動手段と、を備え、
    上記駆動手段は、上記2値信号を、立ち下がりに要する時間が長くされた波形に変形して出力する波形変形手段と、上記波形変形手段からの信号を、高レベルの信号の期間が短くされた波形に変形して得られた上記電気信号を、上記発光素子に供給するデューティー比調整回路とを備え、上記デューティー比調整回路から出力された信号は、上記2値信号よりも、デューティー比が低くなっている送信装置と、
    上記送信装置から送信された光信号を受信し、該光信号を電気信号に変換して出力する受光素子と、該受光素子からの電気信号の波形を整形する波形整形手段と、を備え、
    上記波形整形手段は、上記受光素子からの電気信号を、該電気信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、立ち下がりに要する時間が短くされた波形であって、かつ、高レベルの信号の期間が長くされた波形に整形して出力するものであり、
    上記波形整形手段から出力された信号は、上記受光素子からの電気信号よりも、デューティー比が高くなっている受信装置と、
    を備えており、
    上記波形変形手段から出力される信号の立ち下がりに要する時間は、上記波形変形手段に入力される信号の立ち下がりに要する時間に対して長く、
    上記波形整形手段から出力される信号の立ち下がりに要する時間は、上記波形整形手段に入力される信号の立ち下がりに要する時間に対して短く、
    上記波形整形手段から出力される信号の高レベルの信号の期間は、上記波形整形手段に入力される信号の高レベルの信号の期間に対して長い
    ことを特徴とする送受信装置。
  3. 受信したアナログ信号を取り扱うアナログ回路と、送信すべきデジタル信号を取り扱うデジタル回路と、を有しており、
    上記波形整形手段は、上記デジタル回路において、上記アナログ回路と接続する接続部に設けられることを特徴とする請求項1または2に記載の送受信装置。
  4. 受信したアナログ信号を取り扱うアナログ回路と、送信すべきデジタル信号を取り扱うデジタル回路と、を有しており、
    上記デジタル回路は、上記アナログ回路と接続する接続部において、上記アナログ回路からの信号の波形を整形する上記波形整形手段を備えることを特徴とする請求項1または2に記載の送受信装置。
  5. 上記波形整形手段は、1または複数のインバータであることを特徴とする請求項1〜4のいずれか1項に記載の送受信装置。
  6. 受信したアナログ信号を取り扱うアナログ回路と、送信すべきデジタル信号を取り扱うデジタル回路と、を有しており、
    上記波形整形手段は、上記アナログ回路における1または複数の増幅器であることを特徴とする請求項1または2に記載の送受信装置。
  7. 電気信号を光信号に変換して送信する発光素子と、入力された、高レベルの信号と低レベルの信号とを有する2値信号に基づいて生成した上記電気信号を、上記発光素子に供給することによって、該発光素子から上記光信号を出力させ、該発光素子を駆動する駆動手段と、を備える送信装置であって、
    上記2値信号を、立ち下がりに要する時間が長くされた波形に変形して出力する波形変形手段と、上記波形変形手段からの信号を、高レベルの信号の期間が短くされた波形に変形して、上記駆動手段に出力するデューティー比調整回路とを備え、上記デューティー比調整回路から出力された信号は、上記2値信号よりも、デューティー比が低くなっている送信装置から送信された光信号を受信し、該光信号を電気信号に変換して出力する受光素子と、
    該受光素子からの電気信号の波形を整形する波形整形手段と、を備える受信装置による受信制御方法であって、
    上記波形整形手段に対して、上記受光素子からの電気信号を、該電気信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、立ち下がりに要する時間が短くされた波形であって、かつ、高レベルの信号の期間が長くされた波形に整形させて出力させることで、
    上記波形整形手段から出力する信号のデューティー比を、上記受光素子からの電気信号よりも高くし、
    上記波形変形手段から出力される信号の立ち下がりに要する時間は、上記波形変形手段に入力される信号の立ち下がりに要する時間に対して長く、
    上記波形整形手段から出力される信号の立ち下がりに要する時間は、上記波形整形手段に入力される信号の立ち下がりに要する時間に対して短く、
    上記波形整形手段から出力される信号の高レベルの信号の期間は、上記波形整形手段に入力される信号の高レベルの信号の期間に対して長い
    ことを特徴とする受信制御方法。
  8. 電気信号を光信号に変換して送信する発光素子と、入力された、高レベルの信号と低レベルの信号とを有する2値信号に基づいて生成した上記電気信号を、上記発光素子に供給することによって、該発光素子から上記光信号を出力させ、該発光素子を駆動する駆動手段と、を備える送信装置であって、
    上記駆動手段は、上記2値信号を、立ち下がりに要する時間が長くされた波形に変形して出力する波形変形手段と、上記波形変形手段からの信号を、高レベルの信号の期間が短くされた波形に変形して得られた上記電気信号を、上記発光素子に供給するデューティー比調整回路とを備え、上記デューティー比調整回路から出力された信号は、上記2値信号よりも、デューティー比が低くなっている送信装置から送信された光信号を受信し、該光信号を電気信号に変換して出力する受光素子と、
    該受光素子からの電気信号の波形を整形する波形整形手段と、を備える受信装置による受信制御方法であって、
    上記波形整形手段に対して、上記受光素子からの電気信号を、該電気信号のレベルと閾値のレベルとを比較し、比較結果に基づいて、立ち下がりに要する時間が短くされた波形であって、かつ、高レベルの信号の期間が長くされた波形に整形させて出力させることで、
    上記波形整形手段から出力する信号のデューティー比を、上記受光素子からの電気信号よりも高くし、
    上記波形変形手段から出力される信号の立ち下がりに要する時間は、上記波形変形手段に入力される信号の立ち下がりに要する時間に対して長く、
    上記波形整形手段から出力される信号の立ち下がりに要する時間は、上記波形整形手段に入力される信号の立ち下がりに要する時間に対して短く、
    上記波形整形手段から出力される信号の高レベルの信号の期間は、上記波形整形手段に入力される信号の高レベルの信号の期間に対して長い
    ことを特徴とする受信制御方法。
  9. 請求項1または2に記載の送受信装置と、
    上記送信装置から上記受信装置に上記光信号を伝送する伝送媒体と、を備えることを特徴とする光伝送モジュール。
  10. 請求項9に記載の光伝送モジュールによりデータ伝送を行う電子機器。
JP2011209936A 2011-09-26 2011-09-26 送受信装置、受信制御方法、光伝送モジュール、および電子機器 Expired - Fee Related JP5278516B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011209936A JP5278516B2 (ja) 2011-09-26 2011-09-26 送受信装置、受信制御方法、光伝送モジュール、および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011209936A JP5278516B2 (ja) 2011-09-26 2011-09-26 送受信装置、受信制御方法、光伝送モジュール、および電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007236027A Division JP4861937B2 (ja) 2007-09-11 2007-09-11 送信装置、受信装置、送受信装置、送信制御方法、受信制御方法、光伝送モジュール、電子機器

Publications (2)

Publication Number Publication Date
JP2012050104A JP2012050104A (ja) 2012-03-08
JP5278516B2 true JP5278516B2 (ja) 2013-09-04

Family

ID=45904358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011209936A Expired - Fee Related JP5278516B2 (ja) 2011-09-26 2011-09-26 送受信装置、受信制御方法、光伝送モジュール、および電子機器

Country Status (1)

Country Link
JP (1) JP5278516B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6110746B2 (ja) * 2013-07-10 2017-04-05 パナソニック株式会社 可視光通信装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750638A (ja) * 1993-08-04 1995-02-21 Hitachi Ltd 光インタコネクト送信回路及び光インタコネクト送信装置
JP2001358661A (ja) * 2000-06-15 2001-12-26 Fujitsu Ltd 光送信回路
JP2002152852A (ja) * 2000-11-08 2002-05-24 Sony Corp リモートコマンダー
JP2004343247A (ja) * 2003-05-13 2004-12-02 Matsushita Electric Ind Co Ltd デューティー比補正回路、光受信装置及び光伝送システム

Also Published As

Publication number Publication date
JP2012050104A (ja) 2012-03-08

Similar Documents

Publication Publication Date Title
JP4861937B2 (ja) 送信装置、受信装置、送受信装置、送信制御方法、受信制御方法、光伝送モジュール、電子機器
US8346094B2 (en) Optical transmission system and electronic device using the same
TWI391721B (zh) 可為光源控制偏壓電流之系統
US20100142976A1 (en) Transmitting circuit and complementary optical wiring system
EP2317655B1 (en) Parallel-serial converter for optical transmission, optical transmission system, and electronic apparatus
Szilagyi et al. A 53-Gbit/s optical receiver frontend with 0.65 pJ/bit in 28-nm bulk-CMOS
JP2005533379A (ja) 多段レーザ・ドライバ回路を使用してレーザ・ダイオードを直接変調する方法と装置
US8508396B2 (en) Signal processing device, signal processing method, reception device, transmission/reception device, communication module, and electronic device
US8879923B2 (en) Optical transmitter/receiver circuit device and receiver circuit
Momeni et al. A 10-Gb/s inductorless transimpedance amplifier
KR101023300B1 (ko) 발광 소자 회로, 광전송 시스템, 광전송 모듈, 전자 기기
US20180054258A1 (en) Frequency characteristic adjustment circuit, optical transmission module using the same, and optical transceiver
JP5278516B2 (ja) 送受信装置、受信制御方法、光伝送モジュール、および電子機器
US20020089728A1 (en) High speed optical receiver implemented in one chip
Tao et al. Low power 10 Gbit/s VCSEL driver for optical interconnect
JP3414616B2 (ja) 光伝送システム
JP2005085994A (ja) 半導体集積回路及びその半導体集積回路を使用した光ディスク記録装置
US20060176919A1 (en) Method for driving laser element, driving circuit for laser element, optical communications apparatus, electronic device
Kwon et al. A 1Gb/s 4-channel optical transceiver chipset for automotive wired networks
JP2006059907A (ja) レーザダイオード駆動回路
JP2006101058A (ja) エッジパルス生成回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04