JPH0750638A - 光インタコネクト送信回路及び光インタコネクト送信装置 - Google Patents

Abstract

(57)【要約】 【目的】 大容量かつ超高速の並列同期転送を実現する
光インタコネクト送信回路を提供する。 【構成】 レーザダイオードアレイ１１０と送信回路と
を備え、該送信回路は、各レーザダイオード対応に、基
準電圧の下に動作する入力段差動増幅器１０４と出力段
差動増幅器１０６を備え、第１制御信号の制御の下に前
記基準電圧を与え光信号のパルス幅を調整する第１の可
変抵抗回路１０７と、制御電圧に応じてレーザダイオー
ドにバイアス電流を印加する電流ソース回路と、第２の
制御信号の制御の下に電流ソース回路に前記制御電圧を
与え発振遅延時間を調整する第２の可変抵抗回路１０８
と、第３の制御信号の下に出力段差動増幅器の電流ソー
ス回路の制御電圧を与えパルス高さを調整する第３の可
変抵抗回路１０９とを備え、各制御信号は送信回路の外
部から供給される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、レーザダイオードアレ
イと送信回路とから成る光インタコネクト送信回路、お
よび該光インタコネクト送信回路を内蔵する半導体パッ
ケージと該半導体パッケージが搭載される配線基板とか
ら成る光インタコネクト送信装置に係り、特に多数の送
信回路を用いて大容量かつ高速の並列同期転送を行なう
場合に好適な光送信技術に関する。

【０００２】

【従来の技術】従来、光インタコネクト技術として、例
えばプロシーディングス オブ ４２エレクトロニック
コンポーネンツ アンド テクノロジー コンファレ
ンス、１９９２年、第１１５頁から第１１９頁（Ｐｒｏ
ｃｅｅｄｉｎｇｓ ｏｆ ４２ｎｄ Ｅｌｅｃｔｒｏｎ
ｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌ
ｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ，１９９２，ｐｐ．１１
５−１１９）、同誌、第８５３頁から第８６０頁に記載
の技術が知られている。上記従来技術では、レーザダイ
オードアレイと送信回路、またはホトダイオードアレイ
と受信回路を内蔵した半導体パッケージを用いている
（光インタコネクトモジュールまたはマルチチャネル光
伝送モジュール等と呼ぶ場合もある）。送信パッケージ
と受信パッケージをファイバアレイから成るリボンケー
ブルによって接続し、並列同期信号転送を行なってい
る。上記従来技術の送信回路は、入力バッファ回路と、
レーザダイオードを駆動する電流をスイッチングする差
動増幅回路とから構成されている。受信回路は、ホトダ
イオードが検出した光電流を増幅するプリアンプと、ポ
ストアンプと、信号電圧を識別するコンパレータ回路、
出力バッファ回路とから構成されている。

【０００３】

【発明が解決しようとする課題】光インタコネクトは、
電気同軸ケーブルより高速かつ高密度の配線を行なうこ
とが可能であり、大型計算機や広帯域交換機における電
気配線のボトルネックを解決する手段として期待されて
いる。計算機や交換機では、今後も世代と共に高速化と
高集積化が進むと予想される。将来に向けて、光インタ
コネクトのより一層の高速化と高密度化が求められてい
る。しかし、従来の光インタコネクト技術には上記文献
にも指摘されているように伝送波形のスキューとジッタ
の問題があり、高速化には限界がある。以下、これらの
問題について図面を用いて説明する。送信パッケージの
入力バッファ回路では、図８（ａ）に示すように、入力
電圧と基準電圧Ｖrefとを比較することによって入力信
号を判定し、後段の電流スイッチング回路へ差動入力を
与える。電流スイッチング回路は、図８（ｂ）に示すよ
うに差動入力に基づきレーザダイオードにパルス電流Ｉ
pを流す。図中のＩthはレーザダイオードの閾電流、Ｉb
はバイアス電流を示す。レーザダイオードは、図８
（ｃ）に示すような光信号を出射する。光信号の波形の
立上り（実線）は、発振遅延によって駆動電流波形（１
点鎖線）の立上りより遅れる。光信号のパルス幅は入力
信号のパルス幅より小さくなる。発振遅延時間ΔＴrは
レーザ活性層へ注入されるキャリアのライフタイムτn
に依存しており、下式によって表される。

【０００４】

【数１】

【０００５】例えばＩp＝２０ｍＡ、Ｉth＝２〜４ｍ
Ａ、Ｉb＝１ｍＡと仮定すると、ΔＴr＝１００〜３００
ｐｓの発振遅延が生じる。転送速度を１Ｇｂ／ｓ以上に
上げる場合、入力信号のパルス幅に対する光信号のパル
ス幅の比（デューティー比）は８０％以下に小さくなっ
てしまう。また、多数の送信パッケージを用いて並列転
送を行なう場合、各パッケージに搭載するレーザダイオ
ードアレイの閾電流にはバラツキがあるので、立上りに
関してパッケージ毎に数１００ｐｓのスキューが生じて
しまう。したがって、高速化するに連れ、受信パッケー
ジの信号識別におけるマージンが減少し、クロック信号
によって多数のパッケージの同期をとることが困難にな
る。（一般的に１個のレーザダイオードアレイを構成す
る素子間の閾電流のバラツキは小さいので、アレイ間の
バラツキの方が問題になる。アレイの選別仕様を厳しく
すれば、スキューは低減される。しかし、製作歩留まり
が非常に低下するので得策ではない。） また、発振遅延には、入力信号のパターンに対する依存
性（パターン効果）がある。パターン効果は、活性層に
残存するキャリアによって生じる。残存時間はキャリア
のライフタイムに依存する。図８の点線で示すように、
信号（破線）が有る場合は次の信号（実線）の立上りに
おいて注入キャリアが増えるので、信号（破線）が無い
場合よりも発振遅延時間が短くなる。すなわち、信号
（破線）の有無によって発振遅延時間にバラツキが生じ
ることになる。信号間隔が短くなると残存キャリア数が
増えるので、立上りのジッタはより顕著になる。したが
って、パターン効果は高速化の妨げになる。

【０００６】レーザダイオードアレイの光出力は、送信
パッケージにおいてファイバアレイに光結合され、ファ
イバケーブルを経由し、受信パッケージにおいてホトダ
イオードアレイに光結合される。多数のパッケージを用
いて並列転送を行なう場合には、図９（ａ）に示すよう
に、各パッケージのホトダイオードが検出した光電流の
パルス高さにバラツキが生じる。このバラツキは、レー
ザダイオードの閾電流、量子効率及びファーフィールド
パターン、レーザダイオードとファイバとの結合効率
（組立精度）、ファイバの伝播損失、ファイバとホトダ
イオードとの結合効率（組立精度）、ホトダイオードの
量子効率等のバラツキに起因する。このうち、特に送信
側の影響が大きく、送信パッケージ間の光強度のバラツ
キは通常±１〜２ｄＢになる。したがって、光電流のパ
ルス高さの最大値Ｐmaxは最小値Ｐminの２〜３倍にな
る。（パッケージ部品及び組立の仕様を厳しくすれば、
光強度バラツキは抑制される。しかし、その反面、製作
コストが非常に高くなるという問題が生じる。） 受信パッケージのプリアンプとポストアンプはホトダイ
オードの光電流を増幅し、次段のコンパレータ回路へ電
圧を出力する。図９（ｂ）に示すように、光電流のパル
ス高さのバラツキは増幅電圧のバラツキ（Ｖmin〜Ｖma
x）として現われる。コンパレータ回路では、図９
（ｂ）に示すように増幅電圧と基準電圧Ｖrefと比較す
ることによって信号を識別する。最終段の出力バッファ
回路は、図９（ｃ）に示すような信号を出力する。出力
信号のパルス幅は増幅電圧のバラツキによって変動し、
立上りと立下りにスキューが生じる。ただし、レーザダ
イオードから出射された光信号では立上り時間ｔrの方
が立下り時間ｔfより２〜３桁速いので、スキューは立
下りの方が大きい。立下りのスキューΔＴfは次の式に
よって表される。

【０００７】

【数２】

【０００８】例えば、ｔf＝２００ｐｓ、Ｐmax／Ｐmin
＝Ｖmax／Ｖmin＝３と仮定すると、ΔＴf＝１００ｐｓ
のスキューが生じる。したがって、先述した送信パッケ
ージの発振遅延とパターン効果を考え合わせると、多数
のパッケージを用いた並列同期転送を１Ｇｂ／ｓ以上の
速度で行なうことは非常に困難であることがわかる。

【０００９】上述したように、従来の光インタコネクト
技術の問題点は、送信パッケージにおける発振遅延によ
るデューティー比の減少、発振遅延時間のバラツキ（閾
電流のバラツキ）による立上りのスキュー、パターン効
果による立上りのジッタ、および受信パッケージの信号
識別における立上りと立下りのスキューである。このう
ち、信号識別の問題点は、送信パッケージの光強度バラ
ツキに起因している。

【００１０】そこで、以下、これらの問題点を解決する
ための参考として従来の技術を示す。まず、発振遅延に
関する従来の技術として、例えば特開平２−６０３３１
号公報および特開平３−２７６３３号公報、または特開
平３−３４７３４号公報に記載のような送信回路が知ら
れている。前二者では、入力信号とこれを遅延回路によ
って遅らせた信号とを論理ＯＲ回路を用いて足し合わせ
ることにより、入力信号よりも発振遅延時間分だけパル
ス幅の広い信号を生成し、デューティー比が１００％に
なるように改善している。後者では、差動入力ゲートの
基準電圧を入力振幅の中心電圧より下げることにより、
前者と同様にパルス幅の広い信号を生成している。前者
の技術は、単体のレーザダイオードを用いた光通信には
適用することができる。しかし、光インタコネクト用パ
ッケージの高密度・小型化に対しては配慮されていな
い。この技術を光インタコネクトに適用すると、レーザ
ダイオードアレイを構成する素子それぞれに論理回路が
必要になるので、回路規模が大きくなるという問題が生
じる。したがって、パッケージの実装面積を低減し低消
費電力化を図ることが困難になり、電気ケーブルに対す
る光インタコネクトの利点の一つが消えることになる。
後者の技術は、単体のパッケージのみを用いる光インタ
コネクトには適用することが可能である。しかし、多数
のパッケージを用いて並列同期転送を行なう場合におけ
るパッケージ間の特性バラツキに対しては配慮されてい
ない。この技術では、基準電圧設定回路が固定抵抗から
構成されているので、異なるパッケージにおいても駆動
電流のパルス幅は同じになる。レーザダイオードアレイ
間に閾電流のバラツキがある場合には、パッケージ毎に
デューティー比とスキューが変動してしまうので、高速
化した上でパッケージ間の同期をとることが困難になる
という問題がある。また、例え固定抵抗の設定値をパッ
ケージ毎に変えるとしても、送信回路の製作コストが高
くなるという問題が生じる。

【００１１】次に、パターン効果に関する従来の技術と
して、例えば特開平２−２３７３１号公報または特開平
２−２１５２３９号公報に記載のような送信回路が知ら
れている。これらの回路では、入力信号の立上り及び立
下りに入力信号の微分波形またはオーバーシュート／ア
ンダーシュート波形を加えた信号によって発光ダイオー
ドを駆動し、寄生容量による波形鈍りを抑制している。
これらの回路をレーザダイオードに適用すると、立下り
においてレーザ活性層に残存するキャリアが追い払われ
るので、光信号波形を図１０（ａ）から図１０（ｂ）の
ように改善し、パターン効果を抑制することができる。
しかし、本来これらの回路は発光ダイオードに対して用
いられるので、立上りにおけるレーザダイオードの挙動
については配慮されていない。立上りではレーザ緩和振
動が強調されてしまうので、図１０（ｂ）に示すように
波形の途中で振幅レベルが下がり、受信パッケージにお
いて信号を誤って識別するという問題が生じる。この立
上りにおける問題を避ける技術としては、例えば特開平
２−２４６６３２号公報または特開平３−７０３２３号
公報に記載のような送信回路が知られている。前者の回
路では、入力信号の立下りを検出するフリップフロップ
回路の出力信号を用い、レーザダイオードの駆動電流の
立下り時間を短縮している。後者の回路では、立上り検
出回路の出力信号を位相シフト回路によって遅延させた
信号を用いて、駆動電流の立下りにのみ逆バイアスを印
加している。これらの技術では、駆動電流の立上りに微
分波形やアンダーシュート波形が加わらないので、受信
パッケージにおいてビットエラーレートが上昇すること
はなく、良質の信号転送を行なうことが可能である。し
かし、これらの回路は光インタコネクトに適用する場合
について配慮されていない。立上り／立下り検出回路と
その付随回路とは、アレイを構成するレーザダイオード
それぞれに必要である。したがって、送信回路のサイズ
が大きくなるので、小型化と低消費電力化が困難にな
り、高密度実装の妨げになるという問題が生じる。

【００１２】最後に、光強度に関する従来の技術とし
て、例えば特開平２−６７８３２号公報または特開平２
−３０１２３５号公報に記載のような送信パッケージが
知られている。前者のパッケージでは、レーザダイオー
ドに２個の抵抗を直列に接続し、レーザダイオードと送
信回路が搭載されたパッケージに機械的なスイッチや可
変抵抗器を設け、このスイッチ等をパッケージ外部から
手動で操作して抵抗間の接点を短絡することにより駆動
電流の値を変えている。後者のパッケージでは、発光ダ
イオードに複数の抵抗を直列接続し、抵抗間の接点それ
ぞれに接続される電源端子をパッケージに設け、電源端
子の何れかを電源へ選択的に接続することにより駆動電
流を切り換えている。これらの技術は、本来、単体のレ
ーザダイオードや発光ダイオードを搭載したパッケージ
の検査や調整に用いられる。検査または調整を行なう際
に駆動電流を切り換えることによって光強度を調節して
いる。しかし、これらの技術は、当然ながら光インタコ
ネクトに対する配慮がなされていない。光インタコネク
トに適用した場合、前者の技術では機械的スイッチや可
変抵抗器を用いるのでパッケージが大型になり、手動操
作が煩雑であるという問題がある。また、スイッチ接点
の長期信頼性に欠ける上、スイッチをパッケージに気密
封止することが困難なので、気密度の低下によりレーザ
ダイオードや送信回路が劣化するという問題がある。後
者の技術では、多数の電源端子を設ける必要があるの
で、パッケージのサイズが大きくなるという問題があ
る。また、多数のパッケージを配線基板に搭載して使用
する場合、パッケージ毎に光強度に応じて電源端子と配
線基板との接続パターンを変える必要があり、配線基板
の製作コストや組立コストが高くなるという問題が生じ
る。

【００１３】以上まとめると、多数の光インタコネクト
パッケージを用いて並列同期転送を行なう場合において
は、パッケージ間の特性バラツキに関して十分配慮した
上で、高速化、小型化、低消費電力化、低コスト化、高
信頼化を図る必要があることがわかる。しかしながら、
発振遅延、パターン効果および光強度に関する従来の技
術は、いずれも光インタコネクトには適していない。そ
こで、これらの背景を踏まえて、本発明の第１の目的
は、発振遅延によるデューティー比の減少を補償するこ
とにある。また、本発明の第２の目的は、発振遅延時間
（閾電流）のバラツキによる立上りのスキューを低減す
ることにある。また、本発明の第３の目的は、パターン
効果よる立上りのジッタを抑制することにある。さら
に、本発明の第４の目的は、光強度バラツキによる信号
識別における立上りと立下りのスキューを低減すること
にある。

【００１４】

【課題を解決するための手段】光インタコネクト送信回
路はレーザダイオードアレイと送信回路とを備え、該送
信回路は、各レーザダイオード対応に、入力信号のパル
ス電圧と基準電圧が入力される入力段差動増幅器と該入
力段差動増幅器の出力に応じて前記レーザダイオードを
駆動するパルス電流を切り換える出力段差動増幅器を備
える。そして、前記送信回路に、第１の制御信号に応じ
て電源の電圧を分割し、前記基準電圧を前記各入力段差
動増幅器に与える第１の可変抵抗回路を備え、各レーザ
ダイオードから出力される光信号のパルス幅が前記入力
信号のパルス幅に等しくなるように、第１の制御信号が
送信回路の外部から供給されるようにしている。また、
レーザダイオード対応に設けられ制御電圧に応じて前記
レーザダイオードにバイアス電流を印加する電流ソース
回路と、第２の制御信号に応じて電源の電圧を分割し、
各電流ソース回路に前記制御電圧を与える第２の可変抵
抗回路を備え、各レーザダイオードから出力される光信
号の発振遅延時間が所定の値になるように前記制御電圧
を制御する第２の制御信号が送信回路の外部から供給さ
れるようにしている。また、微分回路とクリップ回路と
結合回路から成り、前記入力段差動増幅器とレーザダイ
オードの間に接続され、前記入力段差動増幅器の出力電
圧の立上り（または立下り）の微分電圧をレーザダイオ
ードに印加する微分クリップ回路を備え、各レーザダイ
オードから出力される光信号の立下りにおいて逆バイア
ス電圧が印加されるようにしている。また、第３の制御
信号に応じて電源の電圧を分割し、前記各出力段差動増
幅器の電流ソース回路の制御電圧を与える第３の可変抵
抗回路を備え、各レーザダイオードから出力される光信
号のパルス高さが所定の値になるように第３の制御信号
が送信回路の外部から供給されるようにしている。ま
た、前記制御信号が書き込まれる記憶回路を備え、該記
憶回路から読み出される出力により対応する可変抵抗回
路が制御されるようにしている。また、前記第１〜第３
の可変抵抗回路を備え、これらの可変抵抗回路が外部か
ら供給される前記第１〜第３の制御信号により夫々制御
されるようにしている。そして、第１〜第３の制御信号
が書き込まれる記憶回路を備え、該記憶回路から読み出
される出力により対応する第１〜第３の可変抵抗回路が
制御されるようにしている。また、光インタコネクト送
信装置は、前記第１〜第３の可変抵抗回路及び記憶回路
を備える光インタコネクト送信回路を内蔵する複数の半
導体パッケージと、該半導体パッケージが搭載される配
線基板とを備え、複数の前記光インタコネクト送信回路
から出力される光信号のパルス幅、発振遅延時間そして
パルス高さが互いに等しくなるように、前記各光インタ
コネクト送信回路それぞれに対応する前記第１、第２、
第３の制御信号が前記各記憶回路それぞれに個別に書き
込まれた後、前記複数の半導体パッケージが前記配線基
板に搭載されて成るようにしている。また、光インタコ
ネクト送信装置は、前記第１〜第３の可変抵抗回路を備
える光インタコネクト送信回路を内蔵する複数の第１の
半導体パッケージと、記憶回路を内蔵する第２の半導体
パッケージと、前記第１の半導体パッケージと前記第２
の半導体パッケージとが搭載される配線基板とを備え、
複数の前記光インタコネクト送信回路から出力される光
信号のパルス幅、発振遅延時間そしてパルス高さが互い
に等しくなるように、前記光インタコネクト送信回路全
数に対応する前記各第１、第２、第３の制御信号が一括
して前記記憶回路へ書き込まれ、前記配線基板を経て前
記記憶回路から読み出される出力により、前記各光イン
タコネクト送信回路それぞれに備わる前記第１、第２ま
たは第３の可変抵抗回路が制御されるようにしている。

【００１５】

【作用】上記の手段により、送信回路の外部から与えら
れる第１の制御信号によって第１の可変抵抗回路が制御
され、電源電圧の分圧すなわち入力段差動増幅器の基準
電圧が調整される。この基準電圧を入力信号の電圧振幅
の中心値より下げることにより、出力段差動増幅器にお
いてレーザダイオードアレイの駆動電流のパルス幅は入
力信号より広くなる。したがって、レーザダイオードの
発振遅延による光信号のパルス幅の減少分は補償され、
入力信号に対する光信号のデューティ−比はほぼ１００
％になる。従来の技術ではレーザダイオードアレイの素
子数と同じ数の論理回路が必要になる。しかし、本発明
の可変抵抗回路はアレイに対して一つあれば十分である
場合が多い。可変抵抗回路の規模は小さいので、送信回
路が搭載されるパッケージのサイズと消費電力が従来の
技術のように増大することはない。また、他の従来の技
術では異なる送信パッケージ（送信回路）に対して同じ
基準電圧が供給されるが、本発明ではパッケージ毎に基
準電圧を調節することができる。多数のパッケージを用
いて並列転送を行なう場合には、例えアレイ間に閾電流
のバラツキ等があっても、パッケージ間のデューティー
比のバラツキを低減することが可能であり、高速転送時
に同期をとり損なうことがない。

【００１６】また、第２の制御信号に応じて第２の可変
抵抗回路の抵抗値が変更され、電流ソース回路の制御電
圧が調整され、バイアス電流の値が決まる。レーザダイ
オードアレイの閾電流に合わせてバイアス電流を設定す
ることにより、発振遅延時間は一定値に保たれ、発振遅
延時間のバラツキすなわちスキューは低減される。従来
の技術では複数のレーザダイオードアレイが同じバイア
ス電流によって駆動されるので、閾電流のバラツキが問
題となる。しかし、本発明では閾電流に応じたバイアス
電流が供給されるので、アレイ間のスキューが許容値を
超えることはない。多数の送信パッケージにより同期転
送を行なう場合、時間的マージンを十分な余裕をもって
設定することが可能であり、高速化する際にも従来の技
術のような支障が生じない。

【００１７】また、入力信号の立上りまたは立下りどち
らか一方の微分電圧がクリップ回路によって選択され、
この電圧が逆バイアスとして結合回路を経由してレーザ
ダイオードへ印加される。光信号の立下りでは、この逆
バイアス電圧によって残存キャリアがレーザ活性層から
追い出され、パターン効果が抑制される。従来の技術で
は光信号の立上りと立下り両方に微分電圧が加わるの
で、立上りにおいてレーザ緩和振動が強調される。しか
し、本発明では立下りにしか微分電圧が加わらないの
で、立上りの信号振幅が安定し、受信信号を誤って識別
することがなくなる。また、本発明の回路は、他の従来
の技術のような複雑な立上り／立下り検出回路とその付
随回路とに比べて小型かつ簡略化されており、放熱の観
点からも送信パッケージの実装密度の向上にとって妨げ
になることはない。

【００１８】また、第３の制御信号を受けた第３の可変
抵抗回路によって出力段差動増幅器の電流ソース回路の
制御電圧が調整され、レーザダイオードアレイの駆動電
流すなわち光強度が制御される。光信号の強度を同じレ
ベルに揃えることにより、受信信号を識別する際には信
号電圧レベルが基準電圧レベルに対して一定になり、立
上り及び立下りのスキューが低減される。従来の技術で
は機械的スイッチ等を手動により切り換えるので、その
サイズ、操作性及び長期信頼性が問題となる。しかし、
本発明では可変抵抗回路を電気信号によって制御するの
で、従来の技術のように送信パッケージのサイズが大型
になることはなく、操作が煩雑にならず、スイッチの接
点や気密度の劣化によって長期信頼性が低下することが
ない。また、本発明の回路は、他の従来の技術のように
パッケージに多数の電源端子を設け、光強度に応じて電
源端子への配線パターンを変更する必要がない。したが
って、本発明では従来の技術のようにパッケージの実装
面積は大きくならず、配線パターンの変更に伴う余分な
生産コストが生じることがない。

【００１９】また、制御信号を書き込む記憶回路を設け
ることにより、送信パッケージを動作させる際、制御信
号を送り続ける必要がなく、送信パッケージを製品とし
て出荷する以前に予めパッケージ毎に記憶回路の書き込
み工程を行なっておくことにより、送信パッケージの仕
様を見かけ上は全く均一化し、多数の送信パッケージを
均等に取り扱うことが可能になる。また、光インタコネ
クト送信装置を上記のように構成することにより、記憶
回路に制御信号が書き込まれているので、実装した後に
余分な調整を行なう必要がなく、大規模かつ大容量のネ
ットワークを構築する際には、調整に要する作業時間や
人件費を大幅に削減することができる。さらに、全ての
送信パッケージの制御信号を１つの記憶回路に書き込む
ようにすることにより、個々の送信パッケージには記憶
回路を設ける必要がなく、送信パッケージを小型化し、
配線基板への実装密度を向上できる。さらに、配線基板
の信号伝送特性を含めた上で送信パッケージの調整を行
なうことができるので、非常に高精度の制御を必要とす
る場合に有効である。

【００２０】

【実施例】以下、本発明の実施例を図面とともに説明す
る。図１は本発明による第１実施例の光インタコネクト
送信回路の構成図、図２、図３及び図４は第１実施例に
用いられる回路の回路図である。図１の構成図におい
て、レーザダイオードアレイ１１０と送信回路１０２と
から成る光インタコネクト送信回路が、半導体パッケー
ジ１０１に搭載されている。送信パッケージ１００は半
導体パッケージ１０１と光レセプタクル１１２とから成
る。光レセプタクル１１２には、ファイバリボンケーブ
ル１１４の先端に取り付けられた光コネクタ１１３が接
続される。レーザダイオードアレイ１１０はレーザダイ
オード１１１-１〜ｎから成り、ファイバリボンケーブ
ル１１４はファイバ心線１１５-１〜ｎから成る。レー
ザダイオード１１１-１〜ｎから出射された光信号は、
光レセプタクル１１２と光コネクタ１１３を経て、ファ
イバ心線１１５-１〜ｎに光学的に結合される。送信回
路１０２には、入力信号に基づきレーザダイオード１１
１-１〜ｎを駆動するレーザダイオード駆動回路１０３-
１〜ｎと、基準電圧制御回路１０７と、バイアス電流制
御回路１０８と、パルス電流制御回路１０９とが集積さ
れている。各々の駆動回路１０３-１〜ｎは、入力段回
路１０４と中間段回路１０５と出力段回路１０６とから
成る。入力信号は、送信回路１０２（パッケージ１０
１）の外部から入力段回路１０４へ与えられている。制
御信号は、送信回路１０２（パッケージ１０１）の外部
から、基準電圧制御回路１０７とバイアス電流制御回路
１０８とパルス電流制御回路１０９とへ与えられてい
る。

【００２１】図２の回路図において、入力段回路１０４
は、トランジスタ１１、１２、１３と抵抗２１、２２、
２３とから成る差動増幅器（電圧比較回路）である。ト
ランジスタ１１へ入力信号Ｉn-１のパルス電圧が、トラ
ンジスタ１２へ基準電圧制御回路１０７から供給される
基準電圧Ｖrefが、差動入力として与えられている。入
力電圧と基準電圧Ｖrefを比較することによって信号を
判定し、後段の回路の差動入力を供給している。トラン
ジスタ１３と抵抗２３から成る電流ソース回路には、抵
抗回路３１の出力電圧Ｖcs1が与えられている。中間段
回路１０５は、トランジスタ１４、１５と抵抗２４、２
５とから成るエミッタフォロワ回路（レベルシフト回
路）である。後段の出力段回路１０６を駆動するための
差動入力を供給している。出力段回路１０６は、主とし
てトランジスタ１６、１７、１８と抵抗２６から成る差
動増幅器（電流スイッチング回路）である。中間段回路
１０５の差動出力によって、トランジスタ１７側に流れ
る電流（レーザダイオード１１１-１を駆動するパルス
電流）とトランジスタ１６側に流れる電流とを切り換え
ている。この電流を供給するソース回路は、トランジス
タ１８と抵抗２６とから成る。パルス電流制御回路１０
９から制御電圧Ｖcs2が供給されると、トランジスタ１
８のベース電圧が変わるので、Ｖcs2に応じたパルス電
流がレーザダイオード１１１-１に流れる。トランジス
タ１９と抵抗２７から成る電流ソース回路は、レーザダ
イオード１１１-１にバイアス電流を流すための回路で
ある。バイアス電流制御回路１０８から制御電圧Ｖcs3
が供給されると、トランジスタ１９のベース電圧が変わ
るので、Ｖcs3に応じたバイアス電流がレーザダイオー
ド１１１-１に流れる。固定抵抗回路３１は、固定抵抗
４２、４３から成り、電源電圧Ｖcc、Ｖeeを分圧するこ
とによって、入力段回路１０４の電流ソース回路へ制御
電圧Ｖcs1を与えている。固定抵抗４２、４３の抵抗値
をそれぞれＲ1、Ｒ2とすると、制御電圧Ｖcs1の値は
（Ｖee・Ｒ1＋Ｖcc・Ｒ2)／(Ｒ1＋Ｒ2)になる。基準電圧
制御回路１０７は可変抵抗回路４１から成り、入力段回
路１０４へ基準電圧Ｖrefを供給している。バイアス電
流制御回路１０８は可変抵抗回路４５から成り、出力段
回路１０６のバイアス電流ソース回路へ制御電圧Ｖcs3
を供給している。パルス電流制御回路１０９は可変抵抗
回路４４から成り、出力段回路１０６のパルス電流ソー
ス回路へ制御電圧Ｖcs2を供給している。これらの可変
抵抗回路では、制御信号Ｃontrolに応じて抵抗値すなわ
ち電源電圧ＶccとＶeeとの間の分圧比を変えることによ
り、制御電圧Ｖref、Ｖcs2またはＶcs3を出力する。な
お、本第１実施例では、基準電圧制御回路１０７、バイ
アス電流制御回路１０８、パルス電流制御回路１０９は
送信回路１０２と同一の半導体基板に形成されている。

【００２２】可変抵抗回路の構成は幾つか考えられる
が、そのうちの一例として、図３に抵抗とトランジスタ
スイッチを多段に組み合わせた回路を示す。図３におい
て可変抵抗回路は抵抗５１-１〜ｍ、５２-１〜ｍ、５４
-１〜ｍとトランジスタ５３-１〜ｍとから成る。制御信
号によってトランジスタ５３-１〜ｍの何れかをｏｎに
することで、出力電圧値を変えることができる。回路の
段数ｍを多く取れば、より細かく制御電圧を調整するこ
とが可能である。通常は、回路規模や消費電力が大きく
なり過ぎない範囲でｍ＝３〜５が選択される。

【００２３】ところで、図２における中間段回路１０５
のＡ点と出力段回路１０６のＢ点との間には、図４に示
す微分クリップ回路が接続されている。この回路は、送
信回路１０２と同じ半導体基板上に集積されている。図
４において、微分クリップ回路は、コンデンサ６１と抵
抗６２から成る微分回路と、抵抗６３、６４とダイオー
ド６５とトランジスタ６６から成るクリップ回路と、カ
ップリングコンデンサ６７と抵抗６８、７０とトランジ
スタ６９から成る結合回路とにより構成されている。抵
抗６８は、電源電圧Ｖｃｃより高い電源電圧Ｖｒｂに接
続されている。図１１はこの微分クリップ回路の動作を
示す。図１１（ａ）に示すような入力信号が入力段回路
１０４へ与えられると、Ａ点の電圧は（ｂ）に示すよう
に入力信号に対して逆位相で変化する。微分回路の出力
は、立上りと立下りの両方において（ｃ）に示すような
微分電圧を出力する。クリップ回路では、ダイオード特
性を利用することにより、微分電圧の立上り（入力信号
の立下りに対応）のみを選択的に通過させる（なお、入
力信号が実施例の場合に対して逆極性である場合には微
分電圧の立下りのみを選択的に通過させる）。この電圧
は、結合回路のカップリングコンデンサ６７を経て、ト
ランジスタ６９のベース電圧を上昇させる。このとき、
Ｂ点の電圧の立上り（入力信号の立下りに対応）には、
Ｖｒｂによって持ち上げられ、Ｖｃｃより高くなった電
圧が印加される。レーザダイオード１１１-１は入力信
号に対して同位相で光信号を出射しているので、光信号
の立下りにおいてレーザダイオード１１１-１へ逆バイ
アス電圧が印加されることになる。この逆バイアス電圧
により、光信号の立下りでは、レーザ活性層の内部に残
存していた注入キャリアが引き抜かれる。入力信号のパ
ルスパターンに関わらず、光信号の立上りの前には活性
層にキャリアが存在しなくなる。したがって、発振遅延
時間が一定になり、図８（ｃ）に示したようなパターン
効果が十分抑制されるので、立上りにジッタが殆ど生じ
ることがない。また、逆バイアス電圧が加わると、レー
ザダイオード自身の容量やレーザダイオードと送信回路
間の配線の浮遊容量によって蓄積されていた電荷の放電
が加速されるので、図１０（ｃ）に示すように信号波形
の立下り時間が短縮される。光信号の立上りには微分電
圧が加えられていないので、図１０（ｂ）に示したよう
にレーザ緩和振動が強調されて信号レベルが大幅に変動
するということはない。

【００２４】さて、本第１実施例では、基準電圧制御回
路１０７とバイアス電流制御回路１０８とパルス電流制
御回路１０９へ、次に述べる工程にしたがって制御信号
を送っている。図１２は制御工程の手順を示す。まず、
図１２（ｂ）に示すパルス電流調整工程では、光信号の
パルス高さ（光強度）が所定の値Ｐoになるように、主
としてパルス電流制御回路１０９へ制御信号を送る。こ
れに応じてパルス電流制御回路１０９から出力される制
御電圧Ｖcs2が変化し、出力段回路１０６の電流スイッ
チング回路に流れる電流Ｉpが調整される。次に、図１
２（ｃ）に示すバイアス電流調整工程では、図１２
（ａ）に示す入力信号の立上りに対して光信号の立上り
のディレイが所定の時間Ｔo＋ΔＴoになるように（Ｔo
は送信回路１０２が有するディレイ、ΔＴoはレーザダ
イオードアレイ１１０の発振遅延時間）、主としてバイ
アス電流制御回路１０８へ制御信号を送る。これに応じ
て、バイアス電流制御回路１０８から出力される制御電
圧Ｖcs3が変化し、出力段回路１０６のバイアス電流ソ
ース回路に流れる電流Ｉbが調整される。最後に、図１
２（ｄ）に示す基準電圧調整工程では、光信号のパルス
幅が入力信号のパルス幅Ｗoに等しくなるように、基準
電圧制御回路１０７へ制御信号を送る。これに応じて基
準電圧制御回路１０７から出力される電圧、すなわち入
力段回路１０４に供給される基準電圧Ｖrefが調整され
る。

【００２５】ここで一例として、大容量並列同期転送を
行なうために多数の送信パッケージ１００を用いる場合
について具体的に述べる。パッケージ１００には、閾電
流 Ｉth＝３±１ｍＡ、スロープ効率０．２２±０．０
２ｍＷ／ｍＡの仕様のレーザダイオードアレイ１１０を
使用する（この仕様を満たすレーザダイオードアレイ
は、比較的容易に製作することが可能である。）。パッ
ケージ１００の組立仕様は、レーザダイオードアレイ１
１０とファイバリボンケーブル１１４との結合効率−７
±２ｄＢとする（レーザ出射光のファーフィールドパタ
ーン、レーザダイオードアレイ１１０と光レセプタクル
１１２との位置合わせ・固定精度、光レセプタクル１１
２と光コネクタ１１３との接続精度等のバラツキを考慮
に入れても、この仕様であれば比較的容易に組み立てる
ことが可能である。）。スロープ効率と結合効率の積を
とると、レーザダイオードアレイ１１０からファイバリ
ボンケーブル１１４への光出射効率ηは０．０５０±
０．０２５ｍＷ／ｍＡになる。図１２に示した制御工程
を行なう以前には、初期値として、出力段回路１０６の
電流スイッチング回路に電流Ｉpo＝２０ｍＡ、バイアス
電流ソース回路に電流Ｉbo＝１ｍＡが流れている。この
とき、パッケージ１００から出射される光信号の光強度
Ｐと発振遅延時間ΔＴには、閾電流Ｉthと光出射効率η
のバラツキによって偏差が生じる。数３はＰ、ΔＴとＩ
th、ηとの関係式を示す（ΔＴの式は数１と同様であ
る。レーザ活性層の注入キャリアのライフタイムτnに
はあまりバラツキがなく、約２ｎｓである。）。

【００２６】

【数３】

【００２７】

【表１】

【００２８】表１はＩth、ηのバラツキに対するＰ、Δ
Ｔの偏差を示す。表１から、本発明を実施しなければ、
光強度Ｐ＝０．４２５〜１．４２５ｍＷ、発振遅延時間
ΔＴ＝１０３〜３２５ｐｓの偏差が生じることがわか
る。すなわち、異なるパッケージ間では、光信号の立上
りに約±１００ｐｓのスキューが生じ、パルス幅が入力
信号より約２００ｐｓも短くなってしまう。また、光信
号の主として立下りには、数２から求まるように光強度
Ｐのバラツキによって約±５０ｐｓのスキューが生じる
（図４に示したような本発明による微分クリップ回路を
用いなければ、立下り時間ｔfは短縮されず、ｔf＝２０
０ｐｓ程度の値になる。）。したがって、転送速度がＧ
ｂ／ｓオーダ以上になると、並列転送を行なうことが至
難になる。実際、本第１実施例による手段を全く講じな
い場合には、転送速度の上限はせいぜい５００Ｍｂ／ｓ
であるそこで、図１２（ｂ）（ｃ）に示した制御工程に
おいて、光強度と発振遅延時間が所定の値Ｐo、ΔＴoに
なるようにパルス電流Ｉpとバイアス電流Ｉbを調整す
る。Ｐo、ΔＴoの値は、基準となる閾電流Ｉtho、光出
射効率ηoの値を設定し、数４に基づいて決める。ライ
フタイムτnoは約２ｎｓである。ここでは、Ｉtho＝３
ｍＡ、ηo＝０．０２５ｍＷ／ｍＡを基準値としたの
で、Ｐo＝０．４５ｍＷ、ΔＴo＝２１１ｐｓである。パ
ルス電流Ｉpとバイアス電流Ｉbは、閾電流Ｉthと光出射
効率ηのバラツキに応じて数５を満たすように制御され
る。数４及び数５の連立方程式を解くことにより、Ｉp
とＩbは数６に示すように求まる。

【００２９】

【数４】

【００３０】

【数５】

【００３１】

【数６】

【００３２】

【表２】

【００３３】表２は、本第１実施例を用いてＩth、ηの
バラツキによるＰ、ΔＴの偏差を補正した場合のＩpと
Ｉbの値を示す。表２から、図３に示したような可変抵
抗回路によって制御電圧Ｖcs2、Ｖcs3を段階的に切り換
えてパルス電流Ｉpを６．７〜 ２０ｍＡ、バイアス電
流Ｉbを０〜３．３ｍＡの範囲で調整することにより、
異なるパッケージ間において光強度Ｐを概ね約０．４５
ｍＷに均一化し、発振遅延時間ΔＴをほぼ約２１０ｐｓ
に揃えることができたことがわかる。したがって、光信
号の立上り及び立下りのスキューは殆ど生じることがな
い。なお、この段階では、光信号のパルス幅は入力信号
よりΔＴ＝２１０ｐｓの分だけ狭い状態にある。図１２
に示した基準電圧調整工程では、光信号のパルス幅が入
力信号のパルス幅Ｗoに等しくなるように基準電圧Ｖref
を調整する。図３に示したような可変抵抗回路によって
基準電圧Ｖrefを入力信号の電圧振幅の中心値Ｖoより段
階的に減少させることにより、レーザダイオードアレイ
１１０を駆動するパルス電流のパルス幅が約２１０ｐｓ
広がり、光信号のパルス幅はＷoにほぼ等しくなる。し
たがって、入力信号に対する光信号のデューティー比
は、ほぼ約１００％に補正される。

【００３４】以上をまとめると、本第１実施例によれ
ば、レーザダイオードアレイ１１０と送信回路１０２を
備える光インタコネクト送信回路において、送信回路１
０２の外部から制御信号を与えることにより、可変抵抗
回路から成る基準電圧制御回路１０７、バイアス電流制
御回路１０８、またはパルス電流制御回路１０９の抵抗
値を制御して、送信回路１０２を構成する入力段回路１
０４の差動増幅器の基準電圧Ｖref、出力段回路１０６
の電流スイッチング用電流ソース回路の制御電圧Ｖcs
2、出力段回路１０６のバイアス用電流ソース回路の制
御電圧Ｖcs3を調整することができる。したがって、光
インタコネクト送信回路から出射される光信号に関し
て、発振遅延によるデューティー比の減少を補償し、発
振遅延時間のバラツキによる立上りのスキューを低減
し、光強度のバラツキによる立下りのスキューを低減す
ることが可能になる効果がある。また、本第１実施例に
よれば、送信回路１０２に微分クリップ回路を設けるこ
とにより、光信号の立下りにおいてレーザダイオードア
レイ１１０に逆バイアス電圧を印加することができる。
したがって、パターン効果による立上りのジッタを低減
し、立下り時間を短縮することが可能になる効果があ
る。さらに、上記効果により、本第１実施例の送信パッ
ケージ１００を多数用いる場合においても、パッケージ
間の特性バラツキによるスキュー及びジッタを補正する
ことができる。すなわち、Ｇｂ／ｓ以上の転送速度で超
高速・大容量並列転送を行なうことが可能になる。もし
本発明による手段を全く用いずに第１実施例と同様の高
速・大容量化を図ろうとすると、レーザダイオードアレ
イやパッケージングに関する仕様を非常に厳しくする必
要がある。例えば、閾電流Ｉthの仕様は３．０±０．２
ｍＡ、光出射効率ηの仕様は−５．４±０．４ｄＢ（組
立精度に換算すると０．５μｍ以下）になり、歩留まり
はそれぞれ本第１実施例の１０％以下に下がってしま
う。すなわち、本第１実施例によれば、本発明を用いな
い場合に比べて２桁以上製造コストを低減することがで
きる効果がある。なお、本第１実施例に用いた可変抵抗
回路や微分クリップ回路は送信回路と同一の半導体基板
に集積されており、比較的小さい回路規模で実現するこ
とが可能である。したがって、従来の技術のように小型
化や低消費電力化の妨げになることは全くなく、送信パ
ッケージを高密度に実装することが可能になる効果があ
る。本第１実施例では可変抵抗回路の抵抗値すなわち制
御電圧の設定値の切り換え段数を３〜５としているが、
言うまでもなく段数はスキュー及びジッタの仕様に応じ
て変更することが可能である。また、本第１実施例では
三つの制御回路及び微分クリップ回路を全て備えている
が、転送速度が比較的遅くても良い場合には、スキュー
及びジッタの支配的要因が何であるかによって上記回路
の何れかを省略する場合も有り得る。

【００３５】図５は本発明による第２実施例の光インタ
コネクト送信回路の構成図である。本第２実施例の主要
部の構成と動作は上記第１実施例とほぼ同様であるが、
図５において送信パッケージ２００が記憶回路２１６を
備えている点が第１実施例と異なっている。送信パッケ
ージ２００は半導体パッケージ２０１と光レセプタクル
２１２とから成り、このパッケージ２０１にレーザダイ
オードアレイ２１０と送信回路２０２と記憶回路２１６
とから成る光インタコネクト送信回路が搭載されてい
る。光レセプタクル２１２は、ファイバリボンケーブル
２１４の先端の光コネクタ２１３に接続される。レーザ
ダイオードアレイ２１０を構成するレーザダイオード２
１１-１〜ｎから出射された光信号は、光レセプタクル
２１２と光コネクタ２１３を経て、ファイバリボンケー
ブル２１４を構成するファイバ心線２１５-１〜ｎへに
光学的に結合される。送信回路２０２は、レーザダイオ
ード２１１-１〜ｎを駆動するレーザダイオード駆動回
路２０３-１〜ｎと、可変抵抗回路から成る基準電圧制
御回路２０７とバイアス電流制御回路２０８とパルス電
流制御回路２０９とから成る。各々の駆動回路２０３-
１〜ｎは、入力段回路２０４と中間段回路２０５と出力
段回路２０６とから成る。入力信号は送信回路２０２の
外部から入力段回路２０４へ与えられ、制御信号は送信
回路２０２の外部から記憶回路２１６へ与えられてい
る。記憶回路２１６から読み出された出力信号は、基準
電圧制御回路２０７とバイアス電流制御回路２０８とパ
ルス電流制御回路２０９とへ供給されている。記憶回路
２１６はＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａ
ｄ−ＯｎｌｙＭｅｍｏｒｙ）から成り、送信回路２０２
と同一の半導体チップに形成されている。記憶回路２１
６には、当初（図１２において既に述べたような制御工
程を行なう前）、予め決められた制御信号が書き込まれ
ている。このとき、入力段回路２０４には基準電圧Ｖre
fとして入力信号の中心電圧Ｖoが、出力段回路２０６の
パルス電流ソース回路にはパルス電流の初期値Ｉpoに対
応する制御電圧Ｖcs2が、出力段回路２０６のバイアス
電流ソース回路にはバイアス電流の初期値Ｉboに対応す
る制御電圧Ｖcs3が供給されている。記憶回路２１６の
再書き込み工程では、まず、光信号の立上り／立下りの
スキューを低減するため、レーザダイオードアレイ２１
０の閾電流Ｉth（送信パッケージ２００を組み立てる前
に予め測定されている。）と、ファイバリボンケーブル
２１４への光出射効率η（送信パッケージ２００を組み
立てた後に光強度Ｐを測定することによって数３から求
まる。）との値を用い、数６に基づいてパルス電流Ｉp
とバイアス電流Ｉbの補正値を決める。また、光信号の
発振遅延時間ΔＴによるデューティー比の減少分を補償
するため、中心電圧Ｖoに対する基準電圧Ｖrefの補正値
を決める。次に、基準電圧制御回路２０７から補正値Ｖ
refを、バイアス電流制御回路２０８から補正値Ｉbに対
応する制御電圧Ｖcs3を、パルス電流制御回路２０９か
ら補正値Ｉpに対応する制御電圧Ｖcs2を出力させるた
め、既に記憶されていた制御信号の初期値を消去した
後、アドレス信号とともに新しい制御信号を記憶回路２
１６に書き込む。以上のような再書き込み工程が終了し
た後は、デューティー比及びスキューが改善された光信
号が、送信パッケージ２００から出射されるようにな
る。

【００３６】本第２実施例によれば、送信パッケージ２
００を動作させる際、先述した第１実施例のように制御
信号を送り続ける必要がない。送信パッケージ２００を
製品として出荷する以前に予めパッケージ毎に上記記憶
回路２１６の再書き込み工程を行なっておくことによ
り、送信パッケージ２００の仕様を見かけ上は全く均一
化し、多数の送信パッケージ２００を均等に取り扱うこ
とが可能になるという効果がある。この効果は、特に、
ユーザが多数の送信パッケージ２００を用いて超高速・
大容量並列同期システムを構築する際に顕著である。な
ぜなら、送信パッケージを製造する際に再書き込み工程
を行なう際のパッケージングコストの方が、送信パッケ
ージを購入したユーザが調整を行なう際のシステムコス
トより安いからである。上述した再書き込み工程は、送
信パッケージ２００の光強度や伝送波形のアイパターン
等の特性を測定する製品検査システムにＲＯＭライター
等を組み合わせることによって簡便に実施することがで
きる。後述するように記憶回路２１６の規模は小さいの
で、これに伴う製造コストは考慮すべき程ではない。し
たがって、システムコストは、ユーザ側の余分な制御工
程が不要になる分だけ低減されることになる。本第２実
施例における記憶回路２１６の規模は、転送速度の仕様
に対して基準電圧Ｖref、制御電圧Ｖcs2または制御電圧
Ｖcs3をどの程度の精度で調整する必要があるか（可変
抵抗回路の抵抗値を何段階切り換える必要があるか）に
依存している。本第２実施例では各電圧を５段階で調節
することにしたので、回路規模は１６ｂｉｔで十分であ
り、制御／アドレス／消去信号に必要な信号ピン数も少
なくて良い。したがって、記憶回路２１６のサイズや消
費電力を小さく抑えることができるので、第２実施例の
送信パッケージ２００は第１実施例の送信パッケージ１
００に比べて若干大きくなる程度で済む。

【００３７】ここで、上記第２実施例の光インタコネク
ト送信回路（送信パッケージ）を用いた光インタコネク
ト送信装置の一実施例を示す。図６は本発明による第３
実施例の光インタコネクト送信装置の構成図である。図
６において、光インタコネクト送信装置は、上記第２実
施例の光インタコネクト送信回路を内蔵する送信パッケ
ージ３１０と、光インタコネクト受信回路を内蔵する受
信パッケージ３１２と、半導体デバイスを内蔵する半導
体パッケージ３０２と、これらのパッケージが搭載され
る配線基板３０１を備えている。配線基板３０１は、筐
体のバックプレーンボード３２０に接続される。配線基
板３０１のサイドエッジには、送信パッケージ３１０や
受信パッケージ３１２が有する光レセプタクルのハウジ
ング３０４と、電気コネクタ３０３、３０５とが取り付
けられている。バックプレーンボード３２０には、ファ
イバケーブル３０７が接続された光コネクタのハウジン
グ３２２と、電気ケーブル３０６、３０８がそれぞれ接
続された電気コネクタ３２１、３２３とが取り付けられ
ている。バックプレーンボード３２０の背後では、ファ
イバケーブル３０７が他の光インタコネクト送信装置と
受信装置の光コネクタに接続され、ネットワークを形成
している。図中の左向きの矢印は、受信パッケージ３１
２から半導体パッケージ３０２へ向かう信号の流れ、右
向きの矢印は半導体パッケージ３０２から送信パッケー
ジ３１０に向かう信号の流れを表している。本第３実施
例によれば、既に第２実施例に関して述べたように予め
送信パッケージ３１０内部の記憶回路に制御信号が書き
込まれているので、パッケージ３１０を配線基板３０１
に実装した後に余分な調整を行なう必要がない。したが
って、例えば超並列コンピュータのプロセッサ間接続網
のように非常に大規模かつ大容量のネットワークを構築
する際には、調整に要する作業時間や人件費を大幅に削
減することができるという効果がある。

【００３８】図７は本発明による第４実施例の光インタ
コネクト送信装置の構成図である。本第４実施例の構成
は先述した第３実施例とほぼ同様であるが、第１実施例
の光インタコネクト送信回路を用い、記憶回路が送信パ
ッケージの外部に設けられている点が異なっている。図
７において、光インタコネクト送信装置は、第１実施例
の光インタコネクト送信回路を内蔵する送信パッケージ
４１０と、光インタコネクト受信回路を内蔵する受信パ
ッケージ４１２と、半導体デバイスを内蔵する半導体パ
ッケージ４０２と、記憶回路を内蔵する半導体パッケー
ジ４１１と、これらのパッケージが搭載される配線基板
４０１を備えている。筐体のバックプレーンボード４２
０に接続される配線基板４０１のサイドエッジには、送
信パッケージ４１０や受信パッケージ４１２が有する光
レセプタクルのハウジング４０４と、電気コネクタ４０
３、４０５とが取り付けられ、半導体パッケージ４１１
の近傍に電気コネクタ４０６が取り付けられている。バ
ックプレーンボード４２０には、光コネクタのハウジン
グ４２２と、電気コネクタ４２１、４２３とが取り付け
られている。バックプレーンボード４２０の背後では、
ファイバケーブル４０７と、電気ケーブル４０６、４０
８が配線されている。本第４実施例では、各々の送信パ
ッケージ４１０の特性に対応した制御信号が、電気コネ
クタ４０６を経由して半導体パッケージ４１１に搭載さ
れた記憶回路に書き込まれる。記憶回路への書き込み工
程は、送信パッケージ４１０を配線基板４０１に実装し
た後、先述の第２実施例に示した工程に準じて行なわれ
る。送信パッケージ４１０は、図中の矢印に示すよう
に、配線基板４０１の配線を介して記憶回路から読み出
される出力によって制御される。こうして、各々のパッ
ケージ４１０から出射される光信号のデューティー比が
矯正され、パッケージ４１０間のスキューが低減され
る。本第４実施例によれば、第２実施例とは異なり、個
々の送信パッケージ４１０には記憶回路を設ける必要が
ない。したがって、少しでも送信パッケージ４１０を小
型化し、配線基板４０１への実装密度を向上したい場合
に効果がある。さらに、配線基板４０１の信号伝送特性
を含めた上で送信パッケージ４１０の調整を行なうこと
ができるので、非常に高精度の制御を必要とする場合に
有利である。また、第２実施例ではパッケージングコス
トとシステムコストとを比較したが、例えばパッケージ
製造メーカとユーザであるシステム製造メーカとが同一
である場合等においては、送信パッケージ４１０の製造
とこれの配線基板４０１への実装とを一括して行なうこ
とができるので、第４実施例における調整コストと第２
実施例における調整コストとはほぼ釣り合うことにな
る。したがって、第１実施例のように制御信号を供給し
ながら送信パッケージを駆動する場合に比べて、第４実
施例に第２実施例と同様のコスト削減効果があることは
明らかである。

【００３９】

【発明の効果】本発明によれば、光インタコネクト送信
回路から出射される光信号のデューティー比を補正し、
立上り及び立下りのスキューとジッタを抑制することが
できる効果がある。また、多数の光インタコネクト送信
回路を用いる場合においても送信パッケージ間の特性の
バラツキを低減できるので、大容量かつ超高速の並列同
期転送を実現することが可能になる効果がある。さら
に、従来の技術に比べて送信パッケージを小型化、低消
費電力化、高信頼化することが可能であり、光インタコ
ネクト送信装置において配線基板への実装密度を向上す
ることが可能になる効果がある。また、特に歩留まりの
点で製造コストが格段に削減される効果がある。

【図面の簡単な説明】

【図１】本発明の第１実施例の光インタコネクト送信回
路の構成を示すブロック図である。

【図２】本発明の第１実施例の光インタコネクト送信回
路の回路図である。

【図３】本発明の第１実施例の光インタコネクト送信回
路における可変抵抗回路の一例を示す図である。

【図４】本発明の第１実施例の光インタコネクト送信回
路における微分クリップ回路の一例を示す図である。

【図５】本発明の第２実施例の光インタコネクト送信回
路の構成を示すブロック図である。

【図６】本発明の第３実施例の光インタコネクト送信装
置の構成を示すブロック図である。

【図７】本発明の第４実施例の光インタコネクト送信装
置の構成を示すブロック図である。

【図８】従来の光インタコネクト送信回路の送信波形を
示す図である。

【図９】従来の光インタコネクト送信回路の受信波形を
示す図である。

【図１０】従来と本発明の第１実施例の光インタコネク
ト送信回路の送信波形を示す図である。

【図１１】本発明の第１実施例の光インタコネクト送信
回路における微分クリップ回路の波形を示す図である。

【図１２】本発明の第１実施例の光インタコネクト送信
回路における制御工程を示す図である。

【符号の説明】

１００、２００ 送信パッケージ １０１、２０２ 半導体パッケージ １０２、２０２ 送信回路 １０３-１〜ｎ、２０３-１〜ｎ レーザダイオード駆動
回路 １０４、２０４ 入力段回路 １０５、２０５ 中間段回路 １０６、２０６ 出力段回路 １０７、２０７ 基準電圧制御回路 １０８、２０８ バイアス電流制御回路 １０９、２０９ パルス電流制御回路 １１０、２１０ レーザダイオードアレイ １１１-１〜ｎ、２１１-１〜ｎ レーザダイオード １１２、２１２ 光レセプタクル １１３、２１３ 光コネクタ １１４、２１４ ファイバリボンケーブル １１５-１〜ｎ、２１５-１〜ｎ ファイバ心線 ２１６ 記憶回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/04 10/06 10/00

Claims (16)

【特許請求の範囲】
1. 【請求項１】 レーザダイオードアレイと送信回路とを
   備え、 該送信回路は、各レーザダイオード対応に、入力信号の
   パルス電圧と基準電圧が入力される入力段差動増幅器と
   該入力段差動増幅器の出力に応じて前記レーザダイオー
   ドを駆動するパルス電流を切り換える出力段差動増幅器
   を備えると共に、制御信号に応じて電源の電圧を分割
   し、前記基準電圧を前記各入力段差動増幅器に与える可
   変抵抗回路とを備え、 前記各レーザダイオードから出力される光信号のパルス
   幅が前記入力信号のパルス幅に等しくなるように、前記
   制御信号が前記送信回路の外部から供給されることを特
   徴とする光インタコネクト送信回路。
2. 【請求項２】 レーザダイオードアレイと送信回路とを
   備え、 該送信回路は、各レーザダイオード対応に、入力信号の
   パルス電圧と基準電圧が入力される入力段差動増幅器と
   該入力段差動増幅器の出力に応じて前記レーザダイオー
   ドを駆動するパルス電流を切り換える出力段差動増幅器
   を備えると共に、前記レーザダイオード対応に設けられ
   制御電圧に応じて前記レーザダイオードにバイアス電流
   を印加する電流ソース回路と、制御信号に応じて電源の
   電圧を分割し、前記各電流ソース回路に前記制御電圧を
   与える可変抵抗回路とを備え、 前記各レーザダイオードから出力される光信号の発振遅
   延時間が所定の値になるように前記制御電圧を制御する
   前記制御信号が、前記送信回路の外部から供給されるこ
   とを特徴とする光インタコネクト送信回路。
3. 【請求項３】 レーザダイオードアレイと送信回路とを
   備え、 該送信回路は、各レーザダイオード対応に、入力信号の
   パルス電圧と基準電圧が入力される入力段差動増幅器
   と、該入力段差動増幅器の出力に応じて前記レーザダイ
   オードを駆動するパルス電流を切り換える出力段差動増
   幅器を備えると共に、微分回路とクリップ回路と結合回
   路から成り、前記入力段差動増幅器とレーザダイオード
   の間に接続され、前記入力段差動増幅器の出力電圧の立
   上り（または立下り）の微分電圧を前記レーザダイオー
   ドに印加する微分クリップ回路とを備え、 前記各レーザダイオードから出力される光信号の立下り
   において逆バイアス電圧が印加されることを特徴とする
   光インタコネクト送信回路。
4. 【請求項４】 レーザダイオードアレイと送信回路とを
   備え、 該送信回路は、各レーザダイオード対応に、入力信号の
   パルス電圧と基準電圧が入力される入力段差動増幅器
   と、該入力段差動増幅器の出力に応じて前記レーザダイ
   オードを駆動するパルス電流を切り換える出力段差動増
   幅器を備えると共に、制御信号に応じて電源の電圧を分
   割し、前記各出力段差動増幅器の電流ソース回路の制御
   電圧を与える可変抵抗回路とを備え、 前記各レーザダイオードから出力される光信号のパルス
   高さが所定の値になるように、前記制御信号が前記送信
   回路の外部から供給されることを特徴とする光インタコ
   ネクト送信回路。
5. 【請求項５】 請求項１または請求項２または請求項４
   記載の光インタコネクト送信回路において、 前記可変抵抗回路は、前記送信回路と同じ半導体基板に
   形成されて成ることを特徴とする光インタコネクト送信
   回路。
6. 【請求項６】 請求項３記載の光インタコネクト送信回
   路において、 前記微分クリップ回路は、前記送信回路と同じ半導体基
   板に形成されて成ることを特徴とする光インタコネクト
   送信回路。
7. 【請求項７】 請求項１または請求項２または請求項４
   記載の光インタコネクト送信回路において、 前記制御信号が書き込まれる記憶回路を備え、該記憶回
   路から読み出される出力により前記可変抵抗回路が制御
   されることを特徴とする光インタコネクト送信回路。
8. 【請求項８】 請求項７記載の光インタコネクト送信回
   路において、 前記記憶回路は前記送信回路と同じ半導体基板に形成さ
   れて成ることを特徴とする光インタコネクト送信回路。
9. 【請求項９】 レーザダイオードアレイと送信回路とを
   備え、 該送信回路は、各レーザダイオード対応に、入力信号の
   パルス電圧と基準電圧が入力される入力段差動増幅器と
   該入力段差動増幅器の出力に応じて前記レーザダイオー
   ドを駆動するパルス電流を切り換える出力段差動増幅器
   を備えると共に、 第１の制御信号に応じて電源の電圧
   を分割し、前記基準電圧を前記各入力段差動増幅器に与
   える第１の可変抵抗回路と、 前記レーザダイオード対応に設けられ制御電圧に応じて
   前記レーザダイオードにバイアス電流を印加する電流ソ
   ース回路と、第２の制御信号に応じて電源の電圧を分割
   し、前記各電流ソース回路に前記制御電圧を与える第２
   の可変抵抗回路と、 第３の制御信号に応じて電源の電圧を分割し、前記各出
   力段差動増幅器の電流ソース回路の制御電圧を与える第
   ３の可変抵抗回路とを備え、 前記第１の制御信号は前記各レーザダイオードから出力
   される光信号のパルス幅が前記入力信号のパルス幅に等
   しくなるように前記第１の可変抵抗回路を制御し、 前記第２の制御信号は前記各レーザダイオードから出力
   される光信号の発振遅延時間が所定の値になるように前
   記第２の可変抵抗回路を制御し、 前記第３の制御信号は前記各レーザダイオードから出力
   される光信号のパルス高さが所定の値になるように前記
   第３の可変抵抗回路を制御し、 前記第１、第２、第３の各制御信号が前記送信回路の外
   部から供給されることを特徴とする光インタコネクト送
   信回路。
10. 【請求項１０】 請求項９記載の光インタコネクト送信
    回路において、 前記第１、第２または第３の可変抵抗回路は、前記送信
    回路と同じ半導体基板に形成されて成ることを特徴とす
    る光インタコネクト送信回路。
11. 【請求項１１】 請求項９または請求項１０記載の光イ
    ンタコネクト送信回路において、 前記各制御信号が書き込まれる記憶回路を備え、該記憶
    回路から読み出される出力により前記第１、第２または
    第３の可変抵抗回路が制御されることを特徴とする光イ
    ンタコネクト送信回路。
12. 【請求項１２】 請求項１１記載の光インタコネクト送
    信回路において、 前記記憶回路は前記送信回路と同じ半導体基板に形成さ
    れて成ることを特徴とする光インタコネクト送信回路。
13. 【請求項１３】 請求項７、請求項８、請求項１１また
    は請求項１２記載の光インタコネクト送信回路におい
    て、 前記記憶回路はプログラマブルリードオンリーメモリ回
    路から成ることを特徴とする光インタコネクト送信回
    路。
14. 【請求項１４】 請求項１２記載の光インタコネクト送
    信回路を内蔵する複数の半導体パッケージと、該半導体
    パッケージが搭載される配線基板とを備え、 複数の前記光インタコネクト送信回路から出力される光
    信号のパルス幅、発振遅延時間そしてパルス高さが互い
    に等しくなるように、前記各光インタコネクト送信回路
    それぞれに対応する前記第１、第２、第３の制御信号が
    前記各記憶回路それぞれに個別に書き込まれた後、前記
    複数の半導体パッケージが前記配線基板に搭載されて成
    ることを特徴とする光インタコネクト送信装置。
15. 【請求項１５】 請求項１０記載の光インタコネクト送
    信回路を内蔵する複数の第１の半導体パッケージと、記
    憶回路を内蔵する第２の半導体パッケージと、前記第１
    の半導体パッケージと前記第２の半導体パッケージとが
    搭載される配線基板とを備え、 複数の前記光インタコネクト送信回路から出力される光
    信号のパルス幅、発振遅延時間そしてパルス高さが互い
    に等しくなるように、前記光インタコネクト送信回路全
    数に対応する前記各第１、第２、第３の制御信号が一括
    して前記記憶回路へ書き込まれ、前記配線基板を経て前
    記記憶回路から読み出される出力により、前記各光イン
    タコネクト送信回路それぞれに備わる前記第１、第２ま
    たは第３の可変抵抗回路が制御されることを特徴とする
    光インタコネクト送信装置。
16. 【請求項１６】 請求項１４または請求項１５記載の光
    インタコネクト送信装置において、 前記記憶回路はプログラマブルリードオンリーメモリ回
    路から成ることを特徴とする光インタコネクト送信装
    置。