JP4759381B2 - 素子内蔵回路基板およびその製造方法 - Google Patents

Description

本発明は、素子内蔵回路基板およびその製造方法に係り、詳しくは機能素子から成る電子部品を収容した両面銅張積層板から成る素子内蔵回路基板とその製造方法に関する。

携帯機器類のような電子機器の短小軽薄化に伴い、電子部品の実装される回路基板では、その高密度配線化および短小軽薄化が強く要求され、それに対応した多層配線板が種々に開発されている。例えば両面銅張積層板を内層基板とし、その両側に外層として層間絶縁体層と配線パターン層（配線回路）を積層する多層配線板が実用に供されている。ここで、上記両面銅張積層板は、熱硬化性樹脂から成る層間絶縁体層の両面に銅箔を配置し加熱加圧により一体化したものである。また、上記層間絶縁体層としては、通常、配線回路間の電気的な絶縁及び機械的な支持等の機能を呈するガラスエポキシ系、ポリエステル樹脂系、ポリイミド樹脂系等の熱硬化性樹脂が用いられる。なお、この多層配線板の各層の配線回路間は、それぞれ介挿する層間絶縁体層を貫通する導電体で電気的に接続される。

そして、この種の多層配線板では、トランジスタ、ダイオード、ＩＣ等の能動素子から成る例えば半導体パッケージ部品、あるいは抵抗体、コンデンサ等の受動素子から成る電子部品は、通常では多層配線板の最上層の配線回路面に表面実装される。以下、このような能動素子の電子部品（能動素子部品ともいう）および受動素子の電子部品（受動素子部品ともいう）をあわせて機能素子部品と呼称する。

更に回路基板への機能素子部品の実装密度を上げるために、多層配線板の層間絶縁体層の一部に貫通孔を穿設し、この貫通孔内に抵抗チップ、コンデンサ、インダクタンス等の受動素子部品を収納した構成をとる多層配線板が開発されている（例えば、特許文献１参照）。あるいは、上記多層配線板の層間絶縁体層の一部に凹所あるいはキャビティを設け、その中に例えば半導体ベアチップあるいはＩＣチップ封止のＣＳＰ（チップサイズパッケージ）のような能動素子部品を収納する多層配線板も種々に提案されている（例えば、特許文献２参照）。ここで、上記凹所あるいはキャビティの占める表面積は上記貫通孔の占める表面積に比べてかなり広いものになる。

このようにして、素子内蔵回路基板は、機能素子部品を配線板の層間絶縁体層中に収納することにより、表面実装領域面あるいは配線領域面が広く設定できるようになる。このため、高密度配線化及び高密度実装化が更に促進され、回路基板の高機能化やコンパクト化が容易に図れるようになる。
特開２０００−３４０９５５号公報 特開２００３−１８８３１４号公報

上記素子内蔵回路基板への機能素子部品の収納において、機能素子と配線回路をワイヤーボンディングにより電気接続する場合には、層間絶縁体層はワイヤーボンディングの熱押圧に耐える所要の硬度を具備する必要がある。そこで、層間絶縁体層としては、アルミナ等のセラミックスやガラスが主体の無機系材料、ガラスエポキシ樹脂系あるいはポリイミド樹脂系等の熱硬化性樹脂材料、そしてこれらのコンポジット系材料が好適になる。

しかしながら、層間絶縁体層に上記所要の硬度を確保できる無機系材料、熱硬化性樹脂材料あるいはコンポジット系材料を使用する構成の場合は、多層配線板の外層の接合とその一体化のため接着剤を介在させることが必須になり回路基板の製造工程が煩雑化する。また、接着剤の介挿による接合と一体化は、接着剤の流動等の招来を伴い、信頼性の低下や不良品の発生を起し易い。更に、無機系材料、ガラスエポキシ樹脂系材料あるいはコンポジット系材料の場合は、可撓性（フレキシブリディ）が悪いために取り扱い難く、ときには配線層が剥離する。このために、回路基板の信頼性の低下や不良品の発生が助長され、歩留まりや生産性の点で実用上問題があった。

また、上記無機系材料、熱硬化性樹脂材料あるいはコンポジット系材料から成る層間絶縁体層では、上記素子部品を収納する凹所あるいはキャビティを穿設するために、層間絶縁体層の広い領域をレーザ加工する必要が生じる。ここで、レーザとしてはＵＶ（遠紫外）−ＹＡＧ（Yttrium Aluminum Garnet）レーザあるいは炭酸ガスレーザのような高出力レーザが必要になる。このために、上記素子内蔵回路基板の製造工程が煩雑化することから製造コストが増加し、安価な素子内蔵回路基板の生産が難しいという問題が生じていた。

本発明は、上述の事情に鑑みてなされたもので、信頼性が高く、高機能化およびコンパクト化が可能で低コストの素子内蔵回路基板およびその製造方法を提供することを目的とする。

上記目的を達成するために、本発明に係る素子内蔵回路基板は、金属箔で形成された第１の配線回路と、金属箔で形成された第２の配線回路と、一主面に前記第１の配線回路を積層し、他主面に前記第２の配線回路を積層し前記第２の配線回路の一部が前記一主面側に露出するように形成した熱可塑性樹脂から成る絶縁体層であって、前記第２の配線回路の前記一主面側に露出する一部を底部として機能素子を収納可能な第１の凹所を形成している絶縁体層とを具備し、前記第１の凹所の底部に露出する前記第２の配線回路の一配線に前記機能素子が装着され、且つ、前記絶縁体層の前記一主面側に露出し前記一配線と同一金属箔でできた前記第２の配線回路の他配線と前記機能素子がボンディングワイヤーで接続されている構成になっている。

上記発明により、素子内蔵回路基板は、熱可塑性樹脂により形成されることから、可撓性に優れ、信頼性が高く、しかも高歩留まりに生産できるようになり実用性に優れたものになる。また、上記素子内蔵回路基板は、第１の配線回路および第２の配線回路の所要の領域において、種々の電子部品を自在に実装することができるようになる。このために、機能素子等の電子部品の高密度実装が極めて容易になり、回路基板の更なる高機能化およびコンパクト化が可能となる。

そして、本発明にかかる素子内蔵回路基板の製造方法は、機能素子を内部に収納した素子内蔵回路基板の製造方法であって、第１の金属箔の表面を選択的にエッチングし複数の凹部および凸部を形成する工程と、前記凹部と凸部を形成した前記第１の金属箔の表面側に、熱可塑性樹脂から成る絶縁体層と第２の金属箔とをこの順に積層配置する工程と、前記積層配置した積層体の加熱加圧により一体化し、前記凹部に前記絶縁体層を充填し前記凸部を前記絶縁体層の一主面まで貫挿させる工程と、前記第１の金属箔および前記第２の金属箔を選択的にエッチングし、前記第２の金属箔から成る第１の配線回路を前記絶縁体層の一主面に形成すると共に前記凸部を露出させ、更に前記第１の金属箔から成る第２の配線回路を前記絶縁体層の他主面に形成する工程と、前記第２の配線回路の一配線の前記凸部を前記絶縁体層の一主面側から所定の深さにエッチングし第１の凹所を形成する工程と、前記第１の凹所の前記一配線に機能素子を装着する工程と、前記機能素子と前記第２の配線回路の他配線の前記凸部の上面にワイヤーボンディングする工程と、を有する構成になっている。

上記発明により、機能素子が収納される第１の凹所は、配線回路を形成する銅箔のような金属の薄板のエッチング工程で形成できることから、素子内蔵回路基板の製造工程は極めて簡素化し、その製造コストが低減して安価な回路基板の生産が可能になる。

また、第１の凹所に収納された機能素子と配線回路との電気接続において、ボンディングワイヤーは、その下部に熱可塑性樹脂から成る絶縁体層を有しない第２の配線回路の一配線にボンディングされる。このために、ワイヤーボンディング工程において素子内蔵回路基板を加熱しても、上記絶縁体層の熱変形の影響を受けることなく安定的なワイヤーボンディングが可能になる。

あるいは、本発明にかかる素子内蔵回路基板の製造方法は、機能素子を内部に収納した素子内蔵回路基板の製造方法であって、第１の金属箔の表面を選択的にエッチングし複数の凹部および凸部を形成する工程と、前記凹部と凸部を形成した前記第１の金属箔の表面側に、熱可塑性樹脂から成る絶縁体層と第２の金属箔とをこの順に積層配置する工程と、前記積層配置した積層体の加熱加圧により一体化し、前記凹部に前記絶縁体層を充填し前記凸部を前記絶縁体層の一主面まで貫挿させる工程と、前記第１の金属箔および前記第２の金属箔を選択的にエッチングし、前記第２の金属箔から成る第１の配線回路を前記絶縁体層の一主面に形成すると共に前記凸部を露出させ、更に前記第１の金属箔から成る第２の配線回路を前記絶縁体層の他主面に形成する工程と、前記第２の配線回路の一配線の前記凸部を前記絶縁体層の一主面側から所定の深さにエッチングし第１の凹所を形成する工程と、前記第２の配線回路の他配線の前記凸部を前記絶縁体層の一主面側から所定の深さにエッチングし第２の凹所を形成する工程と、前記第１の凹所の前記一配線に機能素子を装着する工程と、前記機能素子と前記第２の凹所の前記他配線にワイヤーボンディングする工程と、を有する構成になっている。

上記発明により、ボンディングワイヤーは、絶縁体層に設けた第１の凹所の第２の配線回路上に装着した機能素子と、絶縁体層に設けた第２の凹所を介し第１の配線回路より低位置の第２の配線回路の配線との間でボンディングされるようになる。このために、ボンディングワイヤーの高さが低ループになり、上記機能素子を封止するための封止材料の厚さを薄くすることが可能になる。そして、ＩＣカードのような携帯機器を更に軽薄化しコンパクトなものにする。

あるいは、本発明にかかる素子内蔵回路基板の製造方法は、機能素子を内部に収納した素子内蔵回路基板の製造方法であって、第１の金属箔の表面を選択的にエッチングしその断面形状が順テーパーである複数の凹部と凸部を形成する工程と、前記凹部と凸部を形成した前記第１の金属箔の表面側に、熱可塑性樹脂から成る絶縁体層と第２の金属箔とをこの順に積層配置する工程と、前記積層配置した積層体の加熱加圧により一体化し、前記凹部に前記絶縁体層を充填し前記凸部を前記絶縁体層の一主面まで貫挿させる工程と、前記第１の金属箔および前記第２の金属箔を選択的にエッチングして、前記第１の金属箔から成る第１の配線回路を前記絶縁体層の他主面に形成し、前記第２の金属箔から成る第２の配線回路を前記絶縁体層の一主面に形成し、更に前記第１の金属箔の前記凸部を除去することにより前記第２の配線回路の一配線および他配線上にそれぞれ第１の凹所と第１の凹所を形成する工程と、前記第１の凹所の前記一配線に機能素子を装着する工程と、前記機能素子と前記第２の凹所の前記他配線にワイヤーボンディングする工程と、を有する構成になっている。

上記発明により、発光素子のような機能素子の収納される第１の凹所の断面形状が順テーパーになるよう容易に制御される。しかも、第１の凹所の断面は、光反射率が極めて高くなる白色の液晶ポリマーから成る絶縁体層により構成される。このために、発光素子を収納した素子内蔵回路基板は上記断面において発光を高反射させ出射光率を増大させる。そして、例えば波長変換型ＬＥＤの白色光から成るコンパクトな液晶表示機器用バックライトに極めて好適になる。その他に、短小軽薄な携帯機器の表示装置あるいは照明装置としても極めて有効になる。

本発明の構成により、信頼性が高く、高機能化およびコンパクト化が可能で低コストの素子内蔵回路基板およびその製造方法を提供することができる。

以下に本発明の好適な実施形態のいくつかについて図面を参照して説明する。ここで、互いに同一または類似の部分には共通の符号を付している。
（第１の実施形態）
本発明の第１の実施形態に係る素子内蔵回路基板およびその製造方法について図１ないし４を参照して説明する。図１は素子内蔵回路基板の一態様を示す要部断面図である。そして、図２ないし４は上記素子内蔵回路基板の製造方法を示す工程別回路基板断面図である。

図１において、素子内蔵回路基板は、熱可塑性樹脂から成る層間絶縁体層１、該層間絶縁体層１の一主面に形成された第１の配線回路２、層間絶縁体層１の他主面に形成された第２の配線回路３を有する。そして、第２の配線回路３の一の配線３ａはその一部に凸部４を有し、該凸部４が層間絶縁体層１を貫挿し上記一主面に露出している。更に、第２の配線回路３の他の配線３ｂにはその一部に層間絶縁体層１により囲繞された凹所５が設けられている。

ここで、上記配線３ａの凸部４の表面、凹所５底部の配線３ｂの表面に、例えばニッケル（Ｎｉ）／金（Ａｕ）あるいはＮｉ／銀（Ａｇ）の複合層から成るメッキ層６がそれぞれに施されている。同様に、上記第１の配線回路２および第２の配線回路３を被覆するメッキレジスト７の開口部にも上記複合層から成るメッキ層６が施されている。

そして、上記凹所５底部の配線３ｂから成るランド部に半導体チップ８が装着（マウント）され、ボンディングワイヤー９が半導体チップ８の電極パッド（不図示）と上記凸部４に接続されている。更に、封止樹脂１０が、上記半導体チップ８を上記凹所５に封止し上記第１の配線回路２を被覆するように全面に形成されている。このようにして、本実施形態の素子内蔵回路基板は、能動素子あるいは受動素子を有する半導体チップ８を収納し内蔵する。

上記実施形態において、層間絶縁体層１に使用する熱可塑性樹脂としては、例えば液晶ポリマー（ＬＣＰ）、フェノキシ樹脂、ポリエーテルスルフォン樹脂、ポリスルフォン樹脂、ポリフェニレンスルフォン樹脂、ポリフェニレンサルファイド樹脂、ポリフェニールエーテル樹脂、ポリエーテルイミド樹脂、熱可塑性ポリイミド樹脂、ポリテトラフロロエチレン樹脂等が挙げられる。特に、上記ＬＣＰは、耐熱性、誘電率の高い安定性を有しており極めて好適である。

また、上記第１の配線回路２および第２の配線回路３は、素子内蔵回路基板の製造方法において後述するように銅箔のような金属箔（金属薄板も含む）により形成されると好適である。

次に、上記素子内蔵回路基板の製造方法を説明する。図２（ａ）に示すように、先ず厚さが５０〜１００μｍの第１の銅箔１１を用意する。そして、第１の銅箔１１の表面に所定パターンを有するエッチングレジスト１２を形成し、更に第１の銅箔１１の裏側の全面を被覆するエッチングレジスト１３を形成する。ここで、上記エッチングレジストは、公知の感光性樹脂膜のスピン塗布法あるいはスクリーン印刷法による成膜と、その露光・現像とによる所要のパターニングにより形成される。

次に、例えば塩化第二銅水溶液あるいは塩化鉄水溶液からなる化学薬液のエッチング液に浸漬し、上記エッチングレジスト１２，１３をエッチングマスクにして、上記第１の銅箔１１をエッチング加工する。このようにして、図２（ｂ）に示すように、上記半導体チップ８の厚さと同程度になるように、例えば深さが３０〜８０μｍ程度の凹部１４を第１の銅箔１１ａの表面に形成する。ここで、上記エッチング液としては、特に塩化第二鉄水溶液が好適である。このエッチング液を用いることにより、深い凹部１４の側壁の形状を垂直に制御することが容易になる。更には、上記エッチング加工の後で硫酸−過酸化水素水溶液による処理、黒化処理等の化学研磨やバフやブラシ等の機械研磨を施すとよい。このような処理は、後述する両面銅張積層板の作製における層間絶縁体層と銅箔との密着力を向上させる。

次に、図２（ｃ）に示すように、第１の銅箔１１ａの凹部１４を形設した面側に凹部１４とほぼ同等な厚み、例えば３０〜８０μｍ程度の熱可塑性樹脂であるＬＣＰフィルム１５を配置し、更に厚さ２０〜３５μｍの第２の銅箔１６を積層配置して積層体にする。ここで、ＬＣＰフィルム１５としては、例えば住友化学社製のＬＣＰキャスト（商品名）、クラレ社製のベクスター（商品名）等が好適に使用できる。

続いて、図２（ｄ）に示すように、上記積層体の両銅箔１１ａ、１６面に当て板を配置して、樹脂圧として例えば３０〜１００ｋｇ／ｃｍ^２程度で加熱加圧して一体化し両面銅張積層板１７を作製する。ここで、第１の銅箔１１ａの凸部はＬＣＰフィルム１５を貫挿し第２の銅箔１６に達するようになる。

次に、図３（ａ）に示すように、両面銅張積層板１７の表面に第１の配線回路２を有するエッチングレジスト１８を形成し、更に両面銅張積層板１７の裏側に第２の配線回路３を有するエッチングレジスト１８を形成する。

そして、例えば塩化第二銅水溶液、塩化鉄水溶液、硫酸−過酸化水素水溶液等のエッチング液に浸漬し、上記エッチングレジスト１８，１９をエッチングマスクにして、両面銅張積層板１７の両銅箔１１ａ，１６をエッチング加工する。銅箔１１ａと１６との境界面に絶縁樹脂が若干介在する場合、バフやブラシ等の機械研磨やポリイミドエッチング液のような溶液による化学研磨を施すとよい。このようにして、図３（ｂ）に示すように、第１の配線回路２、凸部４を有する配線３ａそして凸部２０を有する配線３ｂを形成する。

このようにした後、図３（ｃ）に示すように、の配線回路２，３の形成された両面銅張積層板１７の表面に凸部２０を露出する所定パターンのエッチングレジスト２１を形成し、更に両面銅張積層板１７の裏側の全面を被覆するエッチングレジスト２２を形成する。

そして、例えば塩化第二鉄水溶液から成る化学薬液を使用し、上記エッチングレジスト２１，２２をエッチングマスクにして両面銅張積層板１７を上記化学薬液に浸漬し、配線３ｂの凸部２０を所要の深さになるようにエッチングする。このようにして、図３（ｄ）に示すように、配線３ｂ上の一部に層間絶縁体層１により囲繞された凹所５が設けられる。図３（ｄ）では、凹所５の深さは凹部１４と同じになるように示しているが、上記所要の深さになるようにすればよい。凹所５の平面寸法は、収納される半導体チップ８のサイズに応じ、例えば１０ｍｍ×１０ｍｍにも達する広いものとなる。

次に、図４（ａ）に示すように、所定の領域を被覆するパターンを有するメッキレジスト７を形成する。ここで、メッキレジスト７は、公知の感光性樹脂膜のスピン塗布法あるいはスクリーン印刷法による成膜と、その露光・現像とによる所要のパターニングにより形成される。そして、上述した凸部４の表面、凹所５底部の配線３ｂの表面、および第１の配線回路２と第２の配線回路３の所定領域に、例えばＮｉ／Ａｕの複合層から成るメッキ層６を形成する。ここで、例えば３μｍ程度の厚さのＮｉ層をメッキ形成し、その上に１μｍ程度の厚さのＡｕ層をメッキ形成する。

続いて、図４（ｂ）に示すように、凹所５底部の配線３ｂから成るランド部のメッキ層６表面に、例えばＡｇペーストにより半導体チップ８を接着させて装着する。そして、図４（ｃ）に示すように、半導体チップ８の電極パッド（不図示）と配線３ａの凸部４のメッキ層６にボンディングワイヤー９を例えば超音波ボンディングにより接続させる。上記凸部４の表面寸法は、上記ボンディングワイヤー９をボンディングできる広さであればよく、例えば矩形の一辺が５０μｍ〜１００μｍ程度になっている。

最後に、図１で示した封止樹脂１０を全面に形成する。以上のようにして、第１の実施形態の素子内蔵回路基板が形成される。ここで、封止樹脂１０は、エポキシ樹脂、アクリル樹脂等の熱硬化性樹脂であってもよいし、上記熱可塑性樹脂であってもよい。

本実施形態では、層間絶縁体層１は熱可塑性樹脂により形成される。このために、素子内蔵回路基板は、可撓性に優れて取り扱い易く、回路基板としての信頼性が高く、しかも高歩留まりに生産できることから、極めて実用性に優れたものとなる。

また、素子内蔵回路基板における半導体チップ８を収納する凹所５は、上記両面銅張積層板１７を化学薬液に浸漬し、第１の銅箔１１ａの凸部２０を所要の深さにエッチングして形成される。この場合、通常の配線回路のパターンを形成するための銅箔のエッチング装置をそのまま使用することができ、従来の技術で説明した層間絶縁体層の広い領域のレーザ加工は全く不要になる。このために、上記素子内蔵回路基板の製造工程は極めて簡素化し、その製造コストが低減して安価な回路基板の生産が可能になる。

また、上記凹所５に収納された半導体チップ８と配線回路との電気接続において、ボンディングワイヤー９は上記第２の配線回路３の一配線にワイヤーボンディングされる。このために、ワイヤーボンディング工程において素子内蔵回路基板を加熱しても、安定的なワイヤーボンディングが可能になる。これは、第１の配線回路の一配線にワイヤーボンディングするのと違って、その下部に熱可塑性樹脂がないからである。この熱可塑性樹脂から成る層間絶縁体層１上の第１の配線回路２にワイヤーボンディングする場合には、上記加熱において層間絶縁体層１が変形しやすくなるために、その上の第１の配線回路２とのボンディング不良が生じ易くなる。

そして、上記素子内蔵回路基板では、更に、上記第１の配線回路２および第２の配線回路３の所要の領域において種々の電子部品が実装される。このようにして、本実施形態で説明した素子内蔵回路基板は、機能素子部品の高密度実装を容易にし、回路基板の更なる高機能化およびコンパクト化を可能にする。

（第２の実施形態）
次に、本発明の第２の実施形態に係る素子内蔵回路基板およびその製造方法について図５ないし８を参照して説明する。図５は素子内蔵回路基板の別の一態様を示す要部断面図である。そして、図６ないし８はこの素子内蔵回路基板の製造方法を示す工程別回路基板断面図である。

図５において、素子内蔵回路基板は、熱可塑性樹脂から成る層間絶縁体層１、該層間絶縁体層１の一主面に形成された第１の配線回路２、層間絶縁体層１の他主面に形成された第２の配線回路３を有する。そして、第２の配線回路３の一の配線３ａおよび他の配線３ｂには、それぞれ層間絶縁体層１により囲繞された凹所２３および凹所５が設けられている。

ここで、上記凹所２３底部および凹所５底部の配線３ａと配線３ｂの表面、そして第２の配線回路３を被覆するメッキレジスト７の一部の開口部に、例えばＮｉ／ＡｕあるいはＮｉ／Ａｇの複合層から成るメッキ層６が施されている。

そして、上記凹所５底部の配線３ｂのランド部に半導体チップ８がマウントされ、ボンディングワイヤー９が半導体チップ８の電極パッド（不図示）と上記凹所２３で露出する一の配線３ａに接続されている。更に、封止樹脂１０が、上記半導体チップ８を上記凹所５に封止し第１の配線回路２を被覆するようにして、全面に形成されている。このようにして、本実施形態の素子内蔵回路基板は、能動素子あるいは受動素子を有する半導体チップ８を内蔵する。

上記実施形態において、層間絶縁体層１には、第１の実施形態で説明したＬＣＰのような熱可塑性樹脂が使用される。また、上記第１の配線回路２および第２の配線回路３は銅箔のような金属箔により形成されると好適である。

次に、第２の実施形態の素子内蔵回路基板の製造方法を説明する。図６（ａ）に示すように、第１の実施形態の場合と同様に、例えば５０〜１００μｍの第１の銅箔１１を用意する。そして、第１の銅箔１１の表面に所定パターンを有するエッチングレジスト２４を形成し、更に第１の銅箔１１の裏側の全面を被覆するエッチングレジスト２５を形成する。

次に、例えば化学薬液である塩化第二鉄水溶液のエッチング液に浸漬し、上記エッチングレジスト２４，２５をエッチングマスクにして、上記第１の銅箔１１をエッチング加工する。このようにして、図６（ｂ）に示すように、上記半導体チップ８の厚さと同程度となる深さが３０〜８０μｍ程度の凹部１４を第１の銅箔１１ｂの表面に形成する。

次に、図６（ｃ）に示すように、第１の銅箔１１ｂの凹部１４を形設した面側に凹部１４とほぼ同等な厚さの熱可塑性樹脂であるＬＣＰフィルム１５を配置し、更に厚さ２０〜３５μｍの第２の銅箔１６を積層配置して積層体にする。そして、図６（ｄ）に示すように、上記積層体の両銅箔１１ｂ、１６を加熱加圧し一体化して両面銅張積層板１７を作製する。ここで、第１の銅箔１１ｂの凸部はＬＣＰフィルム１５を貫挿し第２の銅箔１６に達するようになる。

次に、図７（ａ）に示すように、両面銅張積層板１７の表面に第１の配線回路２を有するエッチングレジスト２６を形成し、更に両面銅張積層板１７の裏側に第２の配線回路３を有するエッチングレジスト２７を形成する。

そして、例えば化学薬液である塩化第二鉄水溶液のエッチング液に浸漬し、上記エッチングレジスト２６，２７をエッチングマスクにして、両面銅張積層板１７の両銅箔１１ｂ，１６をエッチング加工する。このようにして、図７（ｂ）に示すように、第１の配線回路２、第２の配線回路を構成する配線３ａと配線３ｂを形成する。また、配線３ａおよび配線３ｂの層間絶縁体層１を貫挿し第２の銅箔１６に達していた凸部は所要の深さにエッチングされる。このようにして、配線３ｂ上に層間絶縁体層１により囲繞された凹所５、配線３ａ上に層間絶縁体層１により囲繞された凹所２３が設けられる。

図７（ｂ）では、凹所５および凹所２３の深さは凹部１４と同じになるように示しているが、これ等の深さは所要の深さになるように自在に設定すればよい。ここで、凹所５の平面寸法は、収納される半導体チップ８のサイズに応じ、例えば１０ｍｍ×１０ｍｍにも達する広いものとなる。これに対して、凹所２３の平面寸法は、ボンディングワイヤー９をボンディングできる広さであればよく、例えば矩形の一辺が５０μｍ〜１００μｍ程度であればよい。

続いて、公知の方法により有機溶剤を用いてエッチングレジスト２６，２７を剥離し図７（ｃ）に示すような回路基板にする。

次に、図８（ａ）に示すように、第１の実施形態で説明したのと同様にして所定の領域を被覆するパターンを有するメッキレジスト７を形成する。そして、上記凹所２３底部および凹所５底部の配線３ａおよび配線３ｂの表面、および第２の配線回路３の所定領域に、例えばＮｉ／Ａｕの複合層から成るメッキ層６を形成する。

続いて、図８（ｂ）に示すように、凹所５底部の配線３ｂから成るランド部のメッキ層６表面に、例えばＡｇペーストにより半導体チップ８を接着させ装着する。そして、図８（ｃ）に示すように、半導体チップ８の電極パッド（不図示）と例えば２つの配線３ａの凹所２３底部のメッキ層６とを例えば超音波ボンディング法を用いてボンディングワイヤー９で接続する。

最後に、第１の実施形態で説明したのと同じようにして、図５で示した封止樹脂１０を全面に形成する。以上のようにして、第２の実施形態の素子内蔵回路基板が形成される。

本実施形態では、第１の実施形態で説明したのと同様な効果が生じる。更に、この実施形態では、ボンディングワイヤー９が低ループになり、第１の実施形態の場合よりも封止樹脂１０の膜厚を薄くすることが可能になる。この効果は、ボンディングワイヤー９が、第１の実施形態では第１の配線回路３の凸部４にボンディングされるのに対し、この場合には上記凸部４より低位置になる凹所２３底部にボンディングされることから生じる。ここで、ボンディングワイヤー９の径を例えば２０μｍφにすると、ボンディングワイヤー９の高さは３０〜６０μｍ低くなり、それに伴い封止樹脂１０の厚さを３０〜６０μｍ薄くすることが可能になる。このようにして、例えば全体の厚さが３５０〜４００μｍ程度の素子内蔵回路基板が容易に実現できる。

そして、上記素子内蔵回路基板は、例えばＩＣカード厚さを更に薄くし、あるいは携帯機器の更なるコンパクト化を容易にする。

（第３の実施形態）
次に、本発明の第３の実施形態に係る素子内蔵回路基板およびその製造方法について図９ないし１２を参照して説明する。図９は素子内蔵回路基板の更に別の一態様を示す要部断面図である。そして、図１０ないし１２はこの素子内蔵回路基板の製造方法を示す工程別回路基板断面図である。

図９において、素子内蔵回路基板は、熱可塑性樹脂から成る層間絶縁体層１、該層間絶縁体層１の一主面に形成された第１の配線回路２（不図示）、層間絶縁体層１の他主面に形成された第２の配線回路３を有する。上記第２の配線回路３の一の配線３ａおよび他の配線３ｂには、それぞれ層間絶縁体層１により囲繞された凹所２３ａおよび凹所５ａが設けられている。そして、本実施形態で特徴的事項として、少なくとも凹所５ａが順テーパー状に形成されている。なお、凹所２３ａも順テーパー状に形成されていてもよい。

ここで、上記凹所２３ａ底部および凹所５ａ底部の配線３ａと配線３ｂの表面、そして第２の配線回路３を被覆するメッキレジスト７の一部の開口部に、例えばＮｉ／Ａｇの複合層から成るメッキ層６が施されている。

そして、上記順テーパー状の凹所５ａ底部の配線３ｂのランド部に半導体チップ８がマウントされ、ボンディングワイヤー９が半導体チップ８の電極パッド（不図示）と上記凹所２３ａ底部の配線３ａに接続されている。ここで、半導体チップ８は半導体ＬＥＤ（Light Emitting Diode）が好適である。その具体的なものとしては、例えば紫外光、青色光等を出射し蛍光体を励起するいわゆる波長変換型ＬＥＤの励起光源を構成する半導体ＬＥＤ、あるいは色光の三原色の可視光を出射し照明または表示等の直接光源となる半導体ＬＥＤがある。

そして、封止樹脂２８が、上記半導体チップ８を上記凹所５ａに封止し第１の配線回路２を被覆するようにして、全面に形成されている。ここで、封止樹脂２８は上記半導体ＬＥＤの出射光を透過する透明樹脂、あるいは蛍光体等の混在する透明樹脂である。

この実施形態においては、層間絶縁体層１としては特に光の反射性の高いＬＣＰが好適である。また、上記第１の配線回路２および第２の配線回路３は銅箔により形成されるとよい。

次に、第３の実施形態の素子内蔵回路基板の製造方法を説明する。図１０（ａ）に示すように、第１の実施形態の場合と同様に、例えば５０〜１００μｍの第１の銅箔１１を用意する。そして、第１の銅箔１１の表面に所定パターンを有するエッチングレジスト２９を形成し、更に第１の銅箔１１の裏側の全面を被覆するエッチングレジスト３０を形成する。

次に、例えば化学薬液である塩化第二銅水溶液のエッチング液に浸漬し、上記エッチングレジスト２９，３０をエッチングマスクにして、上記第１の銅箔１１をエッチング加工する。このようにして、図１０（ｂ）に示すように、上記半導体チップ８と同程度になる深さが３０〜８０μｍ程度の凹部１４ａを第１の銅箔１１ｃの表面に形成する。ここで、上記塩化第二銅水溶液のエッチング液は、凹部１４ａの断面形状を順テーパー状にする好適な化学薬液である。

次に、図１０（ｃ）に示すように、第１の銅箔１１ｃの凹部１４ａを形設した面側に凹部１４ａとほぼ同等な厚さの熱可塑性樹脂であるＬＣＰフィルム１５を配置し、更に厚さ２０〜３５μｍの第２の銅箔１６を積層配置して積層体にする。そして、図１０（ｄ）に示すように、上記積層体の両銅箔１１ｃ、１６を加熱加圧し一体化して両面銅張積層板１７を作製する。ここで、第１の銅箔１１ｃの凸部はＬＣＰフィルム１５を貫挿し第２の銅箔１６に達するようになる。

次に、図１１（ａ）に示すように、両面銅張積層板１７の上下を反転させ、第１の銅箔１１ｃを表側に第２の銅箔１６を裏側にする。そして、両面銅張積層板１７の裏側に第２の配線回路３を有するエッチングレジスト３１を形成する。ここで、両面銅張積層板１７の表側の所定の領域にも第１の配線回路２を有するエッチングレジストが形成されるが図示していない。

そして、例えば化学薬液である塩化第二鉄水溶液のエッチング液に浸漬し、上記エッチングレジスト３１をエッチングマスクにして、両面銅張積層板１７の両銅箔１６，１１ｃをエッチング加工する。このエッチング加工により、図１１（ｂ）に示すように、第２の配線回路３の一配線である配線３ａと他配線である配線３ｂが形成される。また、第１の銅箔１１ｃは上記所定の領域を残してエッチングされる。ここで、第１の銅箔１１ｃが層間絶縁体層１を貫挿し第２の銅箔１６に達していた順テーパー形状の凸部は全てエッチング除去される。このようにして、上記第２の銅箔１６のエッチング加工により形成された配線３ｂ上に層間絶縁体層１により囲繞された順テーパー形状の凹所５ａ、配線３ａ上に層間絶縁体層１により囲繞された順テーパー形状凹所２３ａが設けられる。

図１１（ｂ）では、凹所５ａおよび凹所２３ａの深さは凹部１４ａと同じになっている。ここで、上記ＬＣＰフィルム１５を貫挿した第１の銅箔１１ｃの凸部が第２の銅箔１６と電気的に接続すれば、上記両銅箔１６，１１ｃのエッチング加工において、上記凸部を所要の深さにエッチングするようにしてもよい。この場合には、凹所５ａおよび凹所２３ａの深さは凹部１４ａの深さより浅くなる。なお、凹所５ａの平面寸法は、収納される例えば半導体ＬＥＤのサイズに応じ、矩形の一辺が例えば１ｍｍ〜２ｍｍ程度となる。これに対して、凹所２３ａの平面寸法は矩形の一辺が５０μｍ〜１００μｍ程度になる。

続いて、公知の方法により有機溶剤を用いてエッチングレジスト３１等のエッチングレジストを剥離し、図１１（ｃ）に示すような回路基板にする。

次に、図１２（ａ）に示すように、所定の領域を被覆するパターンを有するメッキレジスト７を形成する。そして、上記凹所２３ａ底部および凹所５ａ底部の配線３ａおよび配線３ｂの表面、および第２の配線回路３の所定領域に、例えばＮｉ／Ａｇの複合層から成るメッキ層６を形成する。

続いて、図１２（ｂ）に示すように、凹所５ａ底部の配線３ｂから成るランド部のメッキ層６表面に、例えばＡｇペーストにより半導体ＬＥＤの半導体チップ８を接着させて装着する。そして、図１２（ｃ）に示すように、半導体チップ８の電極パッド（不図示）と配線３ａの凹所２３ａ底部のメッキ層６とにそれぞれのボンディングワイヤー９を超音波ボンディングする。

ここで、上記励起光源の半導体ＬＥＤとしては、例えばＭｇ_ｘＺｎ_１−ｘＯ、Ｉｎ_ｘＡｌ_ｙＧａ_{（１−ｘ−ｙ）}Ｎ、ＧａＮ系半導体層、ＩｎＧａＮ系半導体層、ＡｌＧａＮ系半導体層を含む化合物半導体から成る半導体ＬＥＤがある。あるいは、緑色光〜赤色光を発光する直接光源の半導体ＬＥＤとしては、例えばＩｎＡｌＧａＰ系半導体層、ＧａＡｓＰ半導体層、ＧａＰ半導体層、ＡｌＧａＡｓ半導体層等の化合物半導体層を含んで成る。その他に、ＳｉＣ、Ａｌ_２Ｏ_３（サファイア）、ＺｎＳｅ、ＺｎＳ等の材料が用いられてもよい。

最後に、図９で示した封止樹脂２８を全面に形成する。以上のようにして、第３の実施形態の素子内蔵回路基板が形成される。ここで、封止樹脂２８を構成する透明樹脂としては、無色透明なエポキシ樹脂、アクリル樹脂あるいはシリコーン樹脂が極めて好適である。更に、封止樹脂２８に光の分散材として発光の損失がなく、無色透明で高反射率の材料が添加されるとよい。そのような材料として、例えば、酸化ケイ素、酸化アルミニウム、炭酸カルシウム、酸化バリウム、酸化チタン、硫酸バリウム、エポキシ系樹脂などが挙げられる。

また、上述した波長変換型ＬＥＤの場合は、封止樹脂２８に所要の蛍光体が添加される。そのような蛍光体は、半導体ＬＥＤからの光により励起され長波長側にシフトした波長で発光するものである。例えば、Ａ_３Ｂ_５Ｏ_１２：Ｍ（Ａ：Ｙ、Ｇｄ、Ｌｕ、Ｔｂ等 Ｂ：Ａｌ、Ｇａ Ｍ：Ｃｅ^３＋、Ｔｂ^３＋、Ｅｕ^３＋、Ｃｒ^３＋、Ｎｄ^３＋、Ｅｒ^３＋等）、ＡＢＯ_３：Ｍ（Ａ：Ｙ、Ｇｄ、Ｌｕ、Ｔｂ Ｂ：Ａｌ、Ｇａ Ｍ：Ｃｅ^３＋、Ｔｂ^３＋、Ｅｕ^３＋、Ｃｒ^３＋、Ｎｄ^３＋、Ｅｒ^３＋）などのアルミン酸塩、又は、（Ｂａ，Ｃａ，Ｅｕ）_ｘＳｉ_ｙＯ_ｚ：Ｅｕ^２＋などのオルトケイ酸塩が例として挙げられる。

そして、例えば、ＧａＮ系の半導体ＬＥＤからの青色光によりＹＡＧ（Yttrium Aluminum Garnet）系の蛍光体を励起し、黄色系の蛍光を出射させそれらの混合色である白色光を生成する。あるいは、半導体ＬＥＤからの紫外光により上記封止樹脂２８中に混在する複数の蛍光体を励起し、例えば色光の三原色の赤、緑、青の蛍光を出射させて白色光を生成する。

本実施形態では、第１および第２の実施形態で説明したのと同様な効果も生じる。そして、素子内蔵回路基板は、上記波長変換型ＬＥＤの白色光から成るコンパクトな液晶表示機器用バックライトとして極めて有用になる。その他に、短小軽薄な携帯機器の表示装置あるいは照明装置としても好適になる。

また、この実施形態では、半導体チップ８が収納される凹所５ａが順テーパー状に形成されることから、半導体チップ８から出射する光が層間絶縁体層１の順テーパー状側壁で反射し、その封止樹脂２８への出射光率が向上するようになる。また、層間絶縁体層１を例えば白色のＬＣＰフィルム１５により形成することにより、上記反射する量が増大するようになる。そして、上記表示装置あるいは照明装置の照度が向上する。

第３の実施形態において、半導体チップ８としてその他の発光素子を収納するようにしてもよい。例えば、有機薄膜のエレクトロルミネセンス（ＥＬ）現象を利用した有機ＥＬ素子であってもよい。

本発明は、上記実施形態に限定されるものでなく、発明の趣旨を逸脱しない範囲でいろいろの変形を採ることができる。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。

例えば、上記実施形態において、上記両面銅張積層板から成る素子内蔵回路基板を内層板とし、その両側に外層としていわゆるプリプレグおよび配線パターン層を所要の層だけ積層して多層配線構造になるようにしてもよい。

また、上記実施形態において、回路基板の配線回路は銅箔あるいは薄板から形成しているが、その他の金属材料から成る銅箔あるいは薄板のエッチングにより形成してもよい。

また、上記第３の実施形態において、封止樹脂２８による半導体チップ８の封止は、無色透明なガラス封止にしてもよい。あるいは、上記封止樹脂１０、２８の代わりに、多層配線板の形成に用いられるプリプレグのような層間絶縁体層が封止材料として使用されるようにしてもよい。

更に、本発明の素子内蔵回路基板では、ハンダバンプあるいはボールバンプを用いた接合手段により配線回路と電気接続する機能素子部品を上記第１の凹所に収納するようにしてもよい。

本発明の第１の実施形態にかかる素子内蔵回路基板の一態様を示す要部断面図。 （ａ）ないし（ｄ）は、本発明の第１の実施形態にかかる素子内蔵回路基板の一製造工程を示す工程別回路基板断面図。 （ａ）および（ｄ）は、図２に続く素子内蔵回路基板の製造工程を示す工程別回路基板断面図。 （ａ）および（ｃ）は、図３に続く素子内蔵回路基板の製造工程を示す工程別回路基板断面図。 本発明の第２の実施形態にかかる素子内蔵回路基板の一態様を示す要部断面図。 （ａ）ないし（ｄ）は、本発明の第２の実施形態にかかる素子内蔵回路基板の一製造工程を示す工程別回路基板断面図。 （ａ）および（ｃ）は、図６に続く素子内蔵回路基板の製造工程を示す工程別回路基板断面図。 （ａ）および（ｃ）は、図７に続く素子内蔵回路基板の製造工程を示す工程別回路基板断面図。 本発明の第３の実施形態にかかる素子内蔵回路基板の一態様を示す要部断面図。 （ａ）ないし（ｄ）は、本発明の第３の実施形態にかかる素子内蔵回路基板の一製造工程を示す工程別回路基板断面図。 （ａ）および（ｃ）は、図１０に続く素子内蔵回路基板の製造工程を示す工程別回路基板断面図。 （ａ）および（ｃ）は、図１１に続く素子内蔵回路基板の製造工程を示す工程別回路基板断面図。

符号の説明

１…層間絶縁体層，２…第１の配線回路，３…第２の配線回路，３ａ，３ｂ…配線，４，２０…凸部，５，５ａ，２３，２３ａ…凹所，６…メッキ層，７…メッキレジスト，８…半導体チップ，９…ボンディングワイヤー，１０，２８…封止樹脂，１１，１１ａ，１１ｂ，１１ｃ…第１の銅箔，１２，１３，１８，１９，２１，２２，２４，２５，２６，２７，２９，３０，３１…エッチングレジスト，１４，１４ａ…凹部，１５…ＬＣＰフィルム，１６…第２の銅箔，１７…両面銅張積層板

Claims (7)

1. 金属箔で形成された第１の配線回路と、
   金属箔で形成された第２の配線回路と、
   一主面に前記第１の配線回路を積層し、他主面に前記第２の配線回路を積層し前記第２の配線回路の一部が前記一主面側に露出するように形成した熱可塑性樹脂から成る絶縁体層であって、前記第２の配線回路の前記一主面側に露出する一部を底部として機能素子を収納可能な第１の凹所を形成している絶縁体層とを具備し、
   前記第１の凹所の底部に露出する前記第２の配線回路の一配線に前記機能素子が装着され、且つ、前記絶縁体層の前記一主面側に露出し前記一配線と同一金属箔でできた前記第２の配線回路の他配線と前記機能素子がボンディングワイヤーで接続されていることを特徴とする素子内蔵回路基板。
2. 前記他配線の一部が前記絶縁体層を貫挿し前記一主面側に露出する凸部を有し、
   前記ボンディングワイヤーは前記凸部の上面にボンディングされていることを特徴とする請求項１に記載の素子内蔵回路基板。
3. 前記他配線の一部に前記絶縁体層に形成された第２の凹所を有し、
   前記ボンディングワイヤーは、前記第２の凹所の底部で前記一主面側に露出する前記他配線にボンディングされていることを特徴とする請求項１に記載の素子内蔵回路基板。
4. 前記第１の凹所の断面形状が順テーパーになっていることを特徴とする請求項１ないし３のいずれかに記載の素子内蔵回路基板。
5. 機能素子を内部に収納した素子内蔵回路基板の製造方法であって、
   第１の金属箔の表面を選択的にエッチングし複数の凹部および凸部を形成する工程と、
   前記凹部と凸部を形成した前記第１の金属箔の表面側に、熱可塑性樹脂から成る絶縁体層と第２の金属箔とをこの順に積層配置する工程と、
   前記積層配置した積層体の加熱加圧により一体化し、前記凹部に前記絶縁体層を充填し前記凸部を前記絶縁体層の一主面まで貫挿させる工程と、
   前記第１の金属箔および前記第２の金属箔を選択的にエッチングし、前記第２の金属箔から成る第１の配線回路を前記絶縁体層の一主面に形成すると共に前記凸部を露出させ、更に前記第１の金属箔から成る第２の配線回路を前記絶縁体層の他主面に形成する工程と、
   前記第２の配線回路の一配線の前記凸部を前記絶縁体層の一主面側から所定の深さにエッチングし第１の凹所を形成する工程と、
   前記第１の凹所の前記一配線に機能素子を装着する工程と、
   前記機能素子と前記第２の配線回路の他配線の前記凸部の上面にワイヤーボンディングする工程と、
   を有することを特徴とする素子内蔵回路基板の製造方法。
6. 機能素子を内部に収納した素子内蔵回路基板の製造方法であって、
   第１の金属箔の表面を選択的にエッチングし複数の凹部および凸部を形成する工程と、
   前記凹部と凸部を形成した前記第１の金属箔の表面側に、熱可塑性樹脂から成る絶縁体層と第２の金属箔とをこの順に積層配置する工程と、
   前記積層配置した積層体の加熱加圧により一体化し、前記凹部に前記絶縁体層を充填し前記凸部を前記絶縁体層の一主面まで貫挿させる工程と、
   前記第１の金属箔および前記第２の金属箔を選択的にエッチングし、前記第２の金属箔から成る第１の配線回路を前記絶縁体層の一主面に形成すると共に前記凸部を露出させ、更に前記第１の金属箔から成る第２の配線回路を前記絶縁体層の他主面に形成する工程と、
   前記第２の配線回路の一配線の前記凸部を前記絶縁体層の一主面側から所定の深さにエッチングし第１の凹所を形成する工程と、
   前記第２の配線回路の他配線の前記凸部を前記絶縁体層の一主面側から所定の深さにエッチングし第２の凹所を形成する工程と、
   前記第１の凹所の前記一配線に機能素子を装着する工程と、
   前記機能素子と前記第２の凹所の前記他配線にワイヤーボンディングする工程と、
   を有することを特徴とする素子内蔵回路基板の製造方法。
7. 前記第１の凹所は断面形状が順テーパーである請求項５または６に記載の素子内蔵回路基板の製造方法。

Images