[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4421653B2 - 表示装置及びその駆動制御装置、並びに表示方法 - Google Patents

表示装置及びその駆動制御装置、並びに表示方法 Download PDF

Info

Publication number
JP4421653B2
JP4421653B2 JP2007521268A JP2007521268A JP4421653B2 JP 4421653 B2 JP4421653 B2 JP 4421653B2 JP 2007521268 A JP2007521268 A JP 2007521268A JP 2007521268 A JP2007521268 A JP 2007521268A JP 4421653 B2 JP4421653 B2 JP 4421653B2
Authority
JP
Japan
Prior art keywords
display
frame
signal
image
subframe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007521268A
Other languages
English (en)
Other versions
JPWO2006134853A1 (ja
Inventor
朋幸 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2006134853A1 publication Critical patent/JPWO2006134853A1/ja
Application granted granted Critical
Publication of JP4421653B2 publication Critical patent/JP4421653B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0261Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、1画像を表示する1フレームを複数のサブフレームに時分割し、該複数のサブフレームの画像を1フレームの期間に表示することで1フレームの画像を表示する表示装置に関するものである。
近年、CRT(陰極線管)が用いられていた分野で、液晶表示モジュール、EL表示モジュールを備えたホールド型表示装置が用いられるようになってきている。
しかしながら、このようなホールド型表示装置では、画像が表示される点灯期間と画像が表示されない消灯期間とが、交互に繰り返されるCRT(陰極線管)等のインパルス型表示装置に比べて、動画品質が劣ると言われている。
これはつまり、一般的なホールド型表示装置では、1フレーム期間の全てが画像の点灯期間となるため、フレーム画像が更新されると、次のフレームに画像が更新されるまで物体がその位置に留まって表示され、これが、観察者の目には、動きボケとして見えてしまうためである。
従来から、このような動画品質の改善を目的の一つとして、1画像を表示するフレームを複数のサブフレームに時分割して駆動するサブフレーム表示の方法が種々提案されており、例えば特許文献1〜4に開示されている。
また、従来から、有機LEDパネルを用いた画像表示装置においては、垂直走査を多重化することが行われている。
特開平4−302289号公報(公開日:1994年10月26日) 特開2001−281625号公報(公開日:2001年10月10日) 特開2002−23707号公報(公開日:2002年1月25日) 特開2003−22061号公報(公開日:2003年1月24日) 特開2002−297094号公報(公開日;2002年10月9日)
しかしながら、従来のサブフレーム表示では、表示装置への画像信号の入力と実際に画像が表示されるまでの間にタイムラグがあり、しかも、画像信号を格納するフレームメモリのコストが高くつくといった問題がある。
つまり、従来のサブフレーム表示では、入力される画像信号(入力画像信号)をフレームメモリに一旦格納し、格納した画像信号を読み出して各サブフレームの表示信号を作成するようになっている。
図8に、従来のサブフレーム表示の一例を示す。この例では、第Nフレームの画像信号が入力終了の後に、表示部に第1サブフレームの表示信号と第2サブフレームの表示信号とを時分割で出力しており、また、第1サブフレームの表示信号の出力後に、第2サブフレームの表示信号が出力されている。
このような駆動方法では、ほぼ1フレーム期間に相当するタイムラグが、画像信号の入力と表示信号(複数のサブフレーム表示信号よりなる)の出力との間に発生し、画像信号の垂直周波数(フレームレート)が60Hzである場合は、そのタイムラグは約16msにもなる。
画像信号の入力と表示信号の出力との間に発生するタイムラグは、表示装置をテレビジョン受像機等に用いた場合には、表示画像と音声との間のズレにつながるため、音声ずれを無くすための回路等が必要になる。また、表示装置を、PCやゲーム機など入力操作に対して即座に画面表示の更新を行う必要のある機器類の画像表示装置として使用する場合には、操作に対して大きなタイムラグが発生し操作快適性を低下させる。
また、図8に示す駆動方法では、第Nフレームの次のフレームである第N+1フレームの画像信号の書き込みと並行して、既に書き込まれている第Nフレームの画像信号を(2度)読み出す必要がある。そのため、入力される画像信号を格納するフレームメモリのメモリ容量として、格納用と読み出し用とで、2画面分(2フレーム分)のメモリ容量が必要となる。
さらに、第1及び第2の各サブフレームの表示信号を両方とも、フレームメモリに格納した画像信号を読み出して生成するようになっているので、フレームメモリに対して、入力1画面の書き込みと、出力2画面の倍速読出しとを並行して行う必要があり、メモリバンド幅が大きくなる。具体的には、入力される画像信号の伝送周波数(ドットクロック周波数)=F(Hz)、1画素当りのデータビット数=Dとすると、入力1画面の書き込みと出力2画面の倍速読出しとを並行して行う場合に必要なメモリバンド幅は、FD+(2F)D*2=5FD(bps)となる。
メモリバンド幅が増大すると、メモリアクセス用のクロック周波数を上昇させるか、メモリの端子数を増やす必要があり、いずれも消費電力を増大させ、また、コストアップにつながる。
なお、特許文献5には、垂直走査を多重化することが記載されているが、2値電圧で制御する有機LEDパネルを駆動対象としているので、多階調の画像表示装置には適用できず、上記課題を解決し得るものではない。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、フレームをサブフレームに時分割して駆動しても、画像信号の入力から画像表示までのタイムラグが少なく、しかも、入力される画像信号を格納するフレームメモリのコストを抑えることのできる表示方法、表示装置の駆動制御装置等を提供することにある。
本発明の表示方法は、上記課題を解決するために、入力される画像信号の1フレームを第1〜第nサブフレーム(nは2以上の整数)に時分割して画像を表示する表示方法であって、第Nフレーム(Nは2以上の整数)の第1サブフレームの画像表示期間と、少なくとも当該第Nフレームの第2サブフレームの画像表示期間及び第N−1フレームの第nサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、各水平ラインに対する第Nフレームの画像信号が入力されてから各水平ラインに対して当該第Nフレームの第1サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の1フレームの期間の半分よりも短くすることを特徴としており、この場合、より好ましくは、上記遅延期間を入力される画像信号の1フレームの期間の20%よりも短くすることである。
これによれば、まず、第Nフレーム(Nは2以上の整数)の第1サブフレームの画像表示期間と、少なくとも当該第Nフレームの第2サブフレームの画像表示期間及び第N−1フレームの第nサブフレームの画像表示期間とを一部重複させて、複数のサブフレームの画像表示動作を並行して行うようになっているので、サブフレームの表示信号を作成するために画像信号を格納しておくフレームメモリに必要とされるメモリ容量を減らすことができる。
つまり、画像信号は、最終段のサブフレームの表示信号が作成されるまでは、メモリ(フレームメモリ等)に蓄積しておく必要があるため、第1サブフレームの画像表示動作後に第2サブフレームの画像表示動作を行うというように、各サブフレームの画像表示動作を順に行っていくと、上記メモリには、最終段である第nサブフレームの表示信号を作成するまで、1フレーム分の画像信号を全て蓄積しておくことが必要となる。
これに対し、上記構成のように、複数のサブフレームの画像表示動作を並行して行うことで、最終段のサブフレーム(第nサブフレーム)の表示信号を生成し終えた水平ラインの画像信号については、その水平ラインに割り当てられていたメモリ領域に、入力されてくる別の水平ラインの画像信号を上書きしていくことができ、水平ライン間でメモリ領域の共用が可能となる。
このようにメモリ領域を共用させた場合、必要なメモリ量は、1フレームを時分割するサブフレーム数によって決まり、帰線期間の長さによって若干異なるが、サブフレーム数がNの場合は、約(N−1)/Nフレーム分となる。したがって、サブフレーム数が2であれば、1フレームの画像信号を蓄積するためのメモリ量の約1/2となり、サブフレーム数が3であれば、1フレームの画像信号を蓄積するためのメモリ量の約2/3となる。
しかも、ここでは、複数のサブフレームの画像表示動作を並行して行うことで、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を入力される画像信号の1フレームの画像信号入力期間と等しくし(全水平ラインに対する画像信号の入力期間と各サブフレームにおいて表示モジュールへの全水平ラインに対する画素電圧書込みが完了するまでの期間を等しくし)、これを利用して、各水平ラインに対する第Nフレームの画像信号が入力されてから各水平ラインに対して当該第Nフレームの第1サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の1フレームの期間の半分よりも、より好ましくは20%よりも短い時間としている。
これにより、画像信号の入力と実際に画像が表示されるまでのタイムラグも問題ならない程度に小さくなり、テレビジョン受像機等であっても、表示画像と音声とにズレが出るようなことがなく、音声を遅延させる回路等も不要になる。また、PCやゲーム機など入力操作に対して即座に画面表示の更新を行う必要のある機器類の画像表示装置として使用する場合にも、操作に対してタイムラグによる影響の少ない画像表示が可能となる。
本発明の表示方法においては、さらに、初段のサブフレームである第1サブフレームの表示信号は、フレームメモリを介することなく入力される画像信号を用いて生成し、初段以降のサブフレームである第2〜第nサブフレームの各表示信号はフレームメモリに格納された画像信号を読み出すことで生成するようにすることもできる。
これによれば、フレームメモリに対するアクセス(書き込み・読み出し)回数を少なくできるので、フレームメモリのメモリバンド幅を減らすことができる。なお、伝送周波数の変換は、入力される画像信号をラインメモリ等に書き込み、必要な伝送周波数となるように読み出せばよい。
本発明の表示方法においては、画面上の各水平ラインに対して当該サブフレームの画素電圧書込みから次のサブフレームの画素電圧書込みまでの期間長が、上記第1〜第nサブフレームにおいて等しいことが望ましい。
このようにすることで、各サブフレームにおける画像表示動作を行ってから次のサブフレームの画像表示動作によって当該サブフレームの表示が書き換わるまでの期間、すなわちサブフレーム画像表示期間が等しくなる。このことにより、入力のフレーム周波数が変更されて1フレーム期間長が変更された場合においても1フレーム期間内における各サブフレーム期間の時間比率は変らないため、各サブフレーム毎の表示輝度の1フレーム期間での時間積分量は変化しない。このため各サブフレーム用の階調変換値をフレーム周波数によらず共通とすることができ、サブフレーム別階調変換手段のコストを抑えることができる。
なお、表示モジュールの応答性能によっては、例えば動画ボケの改善効果を向上させるために各サブフレームの期間長をあえて均等としない場合も考えられ、この場合はコストアップを伴っても入力フレーム周波数に応じた階調変換値を用意することになり、本発明はサブフレーム期間を均等とする場合に限定されるものではない。
本発明の表示装置の駆動制御装置は、上記課題を解決するために、入力される画像信号の1フレームを第1〜第nサブフレーム(nは2以上の整数)に時分割して画像を表示させる表示装置の駆動制御装置あって、入力される画像信号より第1〜第nサブフレームの各表示信号を生成する信号生成部と、表示モジュールの表示画面に第1〜第nサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成するタイミング制御部とを備え、上記タイミング制御部は、第Nフレーム(Nは2以上の整数)の第1サブフレームの画像表示期間と、少なくとも当該第Nフレームの第2サブフレームの画像表示期間及び第N−1フレームの第nサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、各水平ラインに対する第Nフレームの画像信号が入力されてから各水平ラインに対して当該第Nフレームの第1サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の1フレームの期間の半分よりも短くなるように、より好ましくは入力される画像信号の1フレームの期間の20%よりも短くなるように、制御信号を生成することを特徴としている。ここで、上記信号生成部は、例えば動画ボケの改善などを意図して複数の各サブフレーム毎の表示信号を生成するものである。
これによれば、信号生成部が、入力される画像信号より第1〜第nサブフレームの各表示信号を生成し、タイミング制御部が、表示モジュールの表示画面に第1〜第nサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成する。
ここで、タイミング制御部は、第Nフレーム(Nは2以上の整数)の第1サブフレームの画像表示期間と、少なくとも当該第Nフレームの第2サブフレームの画像表示期間及び第N−1フレームの第nサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を入力される画像信号の1フレームの画像信号入力期間と等しくし、かつ、各水平ラインに対する第Nフレームの画像信号が入力されてから各水平ラインに対して当該第Nフレームの第1サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の1フレームの期間の半分よりも短くなるように、より好ましくは入力される画像信号の1フレームの期間の20%よりも短くなるように、制御信号を生成するので、既に表示方法として説明したように、サブフレームの表示信号を作成するために画像信号を格納しておくフレームメモリの容量を減らすことができ、かつ、画像信号の入力と実際に画像が表示されるまでのタイムラグを問題ならない程度に小さいものとできる。
具体例を挙げれば、本発明の表示装置では、さらに、メモリにおける静止画1フレームの該画像信号に対応した1フレームの画面表示を行う際に使用するアドレス空間容量を、1画面分の50%以上1画面分未満とすることができる。
また、入力される画像信号のフレーム周波数(垂直周波数)が60Hzである場合は、表示画面の全画素に対する初段のサブフレームの画像表示動作を、当該各画素に対する画像信号の入力から8.3ms以内に行わせることで、画像信号の入力と実際の画像表示との間のタイムラグが問題となることもなく、かつ、十分な動画表示品位を得ることができる。この場合、より好ましくは3.3ms以内であり、画像信号の入力と実際の画像表示との間のタイムラグがより一層問題となることもなく、かつ、より一層十分な動画表示品位を得ることができる。
本発明の表示装置の駆動制御装置においては、さらに、上記タイミング制御部は、表示モジュールのデータ信号線駆動回路から第1〜第nサブフレームの各表示信号に応じた画素電圧が1水平ライン分ずつ時分割で出力され、これに合わせて走査信号線駆動回路から選択信号が出力されるように、制御信号を生成する構成とすることもできる。
例えば走査信号線の数が100本で、第1及び第2の2つのサブフレームに分割する場合を例示して説明すると、上記構成では、データ信号線駆動回路からは、まず、第1走査信号線に対応する各画素の第Nフレームの第1サブフレームの表示信号に応じた電圧値が各データ信号線に出力され、続いて、第51走査信号線に対応する各画素の第N−1フレームの第2サブフレームの表示信号に応じた電圧値、第2走査信号線に対応する各画素の第Nフレームの第1サブフレームの表示信号に応じた電圧値というように、各サブフレームの表示信号が1走査ライン分ずつ時分割で出力されていく。
一方、走査信号線駆動回路からは、データ信号線駆動回路からの出力に応じて、第1走査信号線、第51走査信号線、第2走査信号線、第52走査信号線、…というように、走査信号線を垂直方向にグループ分けし、選択されるグループを順次(この場合は交互)切り換えながら、選択信号が出力される。
これにより、表示画面が分割され、画面毎に独立に表示可能な表示ジュールを用いることなく、画面分割されていない通常の表示モジュールを用いて、画面を擬似的に2分割したようにして、複数のサブフレームの画像表示動作を並行して行うことが可能となる。
また、本発明の表示装置の駆動制御装置においては、入力される画像信号を格納するフレームメモリの書き込みと読み出しとを制御するメモリ制御部をさらに含み、上記メモリ制御部は、任意の画素において第nサブフレームの表示信号が生成されると、該画素の画像信号が格納されていた上記フレームメモリの領域に、入力されてくる別の画素の画像信号を書き込んでいく構成とすることもできる。
このような構成とすることで、入力画像信号を格納するフレームメモリとして、メモリ容量の小さいものを用いることができる。あるいは、メモリ容量に余裕が生じることにより、空いているメモリのアドレス空間を利用して別の機能(例えば動画応答性能の改善のためのオーバーシュート駆動など)を付加することもできる。
また、本発明の表示装置の駆動制御装置においては、さらに、上記信号生成部は、第1サブフレームの表示信号については、入力される画像信号を格納するフレームメモリを介することなく入力される画像信号からを生成し、第2〜第nサブフレームの各表示信号については、上記フレームメモリに格納された画像信号を読み出すことで生成する構成とすることもできる。
表示方法として既に説明したように、これにより、フレームメモリに対するアクセス(書き込み・読み出し)回数を少なくでき、上記フレームメモリのメモリバンド幅を減らすことができる。
また、本発明の表示装置の駆動制御装置では、上記タイミング制御部は、上記表示画面の各水平ラインに対する第Nフレームの画像信号が入力されてから各水平ラインに対して当該第Nフレームの第1サブフレームにて画素電圧が書き込まれるまでの遅延期間を、第1サブフレームにおいては、入力される画像信号の1フレームの期間長が変化した場合でも変更せず、第2〜第nサブフレームにおいては、入力される画像信号の1フレームの期間長の変化が基準値未満の変化であれば変更せず、該基準値以上の変化であれば変更する構成としてもよい。
例えば、テレビジョン受像機のチューナー部やPCなどの表示装置の場合、画像信号源(外部入力装置)によっては、入力1フレーム期間長がわずかにゆらぐ場合がある。例えば入力1フレーム総ライン数が標準の総ライン数Tに対して、T−3〜T+3の間でランダムに変化するような場合がある。この程度の入力1フレーム期間の変化に対して、常に入力の1フレーム総ライン数に追従して各サブフレーム期間長を微調整することは制御回路のコスト上昇を伴うが、上記構成とすることで、このようなコスト上昇を回避することができる。
一方、本発明に係る表示装置は、上記表示装置の駆動制御装置のいずれかと、当該駆動制御装置によって駆動される画素を含む表示モジュールとを備えていることを特徴としている。また、当該構成に加えて、テレビジョン放送を受信し、当該テレビジョン放送によって伝送された画像を示す画像信号を上記表示装置の駆動制御装置へ入力する受像手段を備えていると共に、上記表示モジュールは、液晶表示モジュールであり、表示装置は、液晶テレビジョン受像機として動作してもよい。さらに、上記構成に加えて、上記表示モジュール、液晶表示モジュールであり、上記表示装置の駆動制御装置には、外部から画像信号が入力されていると共に、表示装置は、当該画像信号を示す画像を表示する液晶モニタ装置として動作してもよい。
本発明の走査信号線駆動回路は、上記課題を解決するために、表示部に配設された複数の走査信号線を駆動する走査信号線駆動回路であって、前段の走査信号線がアクティブレベルに変化したクロックからg(gは2以上の整数)発後のクロックにて次段の走査信号線をアクティブレベルに変化させる第1の駆動モードを有することを特徴としている。
本発明の走査信号線駆動方法は、上記課題を解決するために、表示モジュールの表示部に配設された複数の走査信号線を駆動する走査信号線駆方法であって、前段の走査信号線がアクティブレベルに変化したクロックからg(gは2以上の整数)発後のクロックにて次段の走査信号線をアクティブレベルに変化させる第1の駆動モードを有することを特徴としている。
上述したように、画面分割されていない通常の表示モジュールを用いて複数のサブフレームの画像表示動作を並行して行うにあたり、走査信号線駆動回路では、走査信号線を垂直方向にグループ分けし、選択されるグループを順次(この場合は交互)切り換えながら、選択信号が出力されることとなる。
このような場合、先ほどの例で説明すれば、第1走査信号線(前段の走査信号線)がアクティブレベルに変化したクロックの次のクロックでアクティブレベルに変化するのは、別のグループに属するの第51走査信号線であって、第2走査信号線(次段の走査信号線)はその次クロック、つまり、第1走査信号線がアクティブレベルに変化したクロックの2発後のクロックにてアクティブレベルに変化することとなる。このように、前段の走査信号線と次段の走査信号線との間では、グループ数(サブフレーム数)に応じてクロックを飛ばす必要がある。
上記構成では、第1の駆動モードが搭載されているので、第1走査信号線がアクティブレベルに変化したクロックから2発後のクロックにて第2走査信号線をアクティブレベルに変化させるといった駆動を容易に実現できる。
本発明の走査信号線駆動回路は、さらに、第1の駆動モードにおいて、各走査信号線は、アクティブレベルに変化したクロックの次のクロックでインアクティブレベルに変化するようになっていることを特徴とすることもできる。
本発明の走査信号線駆動方法は、さらに、上記第1の駆動モードでは、各走査信号線を、アクティブレベルに変化したクロックの次のクロックでインアクティブレベルに変化させることを特徴とすることもできる。
これにより、クロックとクロックとの間の期間だけ、走査信号線がアクティブレベルとなって選択されるので、クロック周期で走査信号線を順次選択駆動することが可能となる。
本発明の走査信号線駆動回路は、さらに、縦続接続された複数の半導体チップより構成されており、上記第1の駆動モードにおいては、前段の半導体チップは、駆動を担う走査信号線のうちの最終段の走査信号線がアクティブレベルに変化したクロックから上記g発後のクロックによって、次段の半導体チップにスタートパルスを出力するようになっていることを特徴とすることもできる。
近年、走査信号線駆動回路を複数の半導体チップを縦続させて構成することが行われているが、このような場合も、このように、前段の半導体チップより、その最終段の走査信号線をアクティブレベルに変化したクロックからg発後のクロックにて次段の半導体チップにスタートパルスを出力させることで、次段の半導体チップの初段の走査信号線は、前段の半導体チップにおける最終段の走査信号線をアクティブレベルに変化したクロックからg発後のクロックによってアクティブレベルに変化し、第1の駆動モードを支障なく実現できる。
本発明の走査信号線駆動回路は、さらに、前段の走査信号線がアクティブレベルに変化したクロックの次のクロックにて次段の走査信号線をアクティブレベルに変化させる第2の駆動モードを有し、第1の駆動モードと第2の駆動モードとの切り替えが可能であることを特徴とすることもできる。
本発明の走査信号線駆動方法は、さらに、前段の走査信号線がアクティブレベルに変化したクロックの次のクロックにて次段の走査信号線をアクティブレベルに変化させる第2の駆動モードをさらに有しており、駆動モードの切り替えが可能であることを特徴とすることもできる。
これにより、第1の駆動モードと第2の駆動モードとの切り替えが可能であるので、サブフレーム分割しない表示にも対応可能となる。
本発明の走査信号線駆動回路及び方法は、さらに、上記gが変更可能に設けられていることを特徴とすることもできる。
上述したように、gはサブフレーム数に応じて決まるもので、サブフレーム数が2であればg=2、サブフレーム数が3であればg=3となる。したがって、このようにgを切り替え可能な構成としておくことで、サブフレーム数の異なる表示にも対応可能となる。
このようなgの変更は、スイッチでユーザが表示対象画像に応じて切り換えるようにしてもよいし、表示対象画像によってサブフレーム数が別途設定されている表示装置であれば、入力画像信号の種類を判別して、該入力画像信号がフレーム分割される際のサブフレーム数を特定し、特定結果に応じてgを切り換えるようにしてもよい。
本発明に係る表示モジュールは、上記走査信号線駆動回路のいずれかを備えていることを特徴としている。
本発明の表示方法は、以上のように、入力される画像信号の1フレームを第1〜第nサブフレーム(nは2以上の整数)に時分割して画像を表示する表示方法であって、第Nフレーム(Nは2以上の整数)の第1サブフレームの画像表示期間と、少なくとも当該第Nフレームの第2サブフレームの画像表示期間及び第N−1フレームの第nサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、各水平ラインに対する第Nフレームの画像信号が入力されてから各水平ラインに対して当該第Nフレームの第1サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の1フレームの期間の半分よりも短くする、より好ましくは20%よりも短くする構成である。
本発明の表示装置の駆動制御装置は、以上のように、入力される画像信号の1フレームを第1〜第nサブフレーム(nは2以上の整数)に時分割して画像を表示させる表示装置の駆動制御装置あって、入力される画像信号より第1〜第nサブフレームの各表示信号を生成する信号生成部と、表示モジュールの表示画面に第1〜第nサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成するタイミング制御部とを備え、上記タイミング制御部は、第Nフレーム(Nは2以上の整数)の第1サブフレームの画像表示期間と、少なくとも当該第Nフレームの第2サブフレームの画像表示期間及び第N−1フレームの第nサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、各水平ラインに対する第Nフレームの画像信号が入力されてから各水平ラインに対して当該第Nフレームの第1サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の1フレームの期間の半分よりも短くなるように、より好ましくは入力される画像信号の1フレームの期間の20%よりも短くなるように、制御信号を生成する構成である。
これにより、フレームをサブフレームに時分割して駆動しても、画像信号の入力から画像表示までのタイムラグが少なく、しかも、入力される画像信号を格納するフレームメモリのコストを抑えることのできる表示方法、表示装置の駆動制御回路を提供することができるという効果を奏する。
本発明の一実施形態について図1に基づいて説明すると以下の通りである。
すなわち、本実施形態に係る表示装置(以下、本画像表示装置)は、フレームをサブフレームに時分割して駆動しても、画像信号の入力から画像表示までのタイムラグが少なく、しかも、入力される画像信号を格納するフレームメモリのコストを抑えることのできる表示装置である。
例えば、テレビジョン受像機や、パーソナルコンピュータに接続される表示モニタとして、好適に使用できる。なお、テレビジョン受像機が受像するテレビジョン放送の一例としては、地上波テレビジョン放送、BS(Broadcasting Satellite)ディジタル放送やCS(Communication Satellite) ディジタル放送などの人工衛星を用いた放送、あるいは、ケーブルテレビテレビジョン放送などが挙げられる。
本画像表示装置は、図1に示すように、表示モジュール19と制御装置(駆動制御装置)10とを備えている。表示モジュール19には、EL表示モジュールや液晶表示モジュール等、ホールド表示型の表示モジュールを用いることができるが、本画像表示装置では液晶表示モジュールを使用している。
表示モジュール19は、マトリクス状に配された複数の画素を有する画素アレイ20を備えている。各画素は、画素アレイ20に設けられたソース信号線(データ信号線)SL1〜SLnとゲート信号線(走査信号線)GL1〜GLmとの交点に、アクティブ素子と共に配されている。各画素(正確には画素電極)には、アクティブ素子(図ではTFT)にて、対応するゲート信号線GLが選択されている期間だけ、対応するソース信号線SLに印加されている電圧が書き込まれる。
上記画素アレイ20の周囲には、ソース信号線SL1〜SLnを駆動するソースドライバ部(データ信号線駆動回路)21と、ゲート信号線GL1〜GLmを駆動するゲートドライバ部(走査信号線駆動回路)23とが備えられている。
ゲートドライバ部23は、各ゲート信号線GL1〜GLmへ、例えば、電圧信号など、選択期間か否かを示す信号を出力する。その際、ゲートドライバ部23は、選択期間を示す信号を出力するゲート信号線GLを、制御装置10からの制御信号であるゲートクロック信号GCKやゲートスタートパルス信号GSPなどのタイミング信号に基づいて変更する。これにより、各ゲート信号線GL1〜GLmは、予め定められたタイミングで選択駆動される。
そして、本画像表示装置のゲートドライバ部23は、ゲートクロックGCKの入力タイミングで順次オンするのではなく、前段のゲート信号線GLがアクティブレベルに変化したゲートクロックからg(gは2以上の整数)発後のゲートクロックにて次段のゲート信号線GLをアクティブレベルに変化させるといったクロック飛ばしモード(第1の駆動モード)を有している。なお、クロック飛ばしモードについては後述する。
一方、ソースドライバ部21は、ソース信号線SL1〜SLnを駆動して、表示信号の示す電圧をソース信号線SL1〜SLnに与える。ここでソースドライバ部21は、制御装置10より時分割で入力される各画素への表示信号を、所定のタイミングでサンプリングするなどして、それぞれ抽出する。そして、ソースドライバ部21は、ゲートドライバ部23が、選択中のゲート信号線GLに対応する各画素へ、各ソース信号線SL1〜SLnを介して、各々の表示信号に応じた出力信号を出力する。
なお、ソースドライバ部21は、制御装置10からの制御信号であるソースクロック信号SCKやソーススタートパルス信号SSP、ラッチパルス信号LSなどのタイミング信号に基づいて、上記サンプリングタイミングや出力信号の出力タイミングを決定する。
なお、画素アレイ20における各画素は、自らに対応するゲート信号線GLが選択されている間に、自らに対応するソース信号線SL1〜SLnに与えられた出力信号に応じて、発光する際の輝度や透過率などを調整して、自らの明るさを決定する。
また、本画像表示装置の場合、これらソースドライバ部21及びゲートドライバ部23は、それぞれ複数の半導体チップが縦続接続された構成である。
ソースドライバ部21は、それぞれ1チップよりなる第1〜第4の4つのソースドライバが縦続接続された構成であり、全部でn本ある画素アレイ20のソース信号線SLを、それぞれがn/4本ずつ駆動するようになっている。
制御装置10からの表示信号とソーススタートパルス信号SSPとは、第1ソースドライバに入力され、第2ソースドライバ、第3ソースドライバ、第4ソースドライバの順に送られる。また、制御装置10からのソースクロック信号SCKとラッチパルス信号LSとは、第1〜第4の4つの信号線ドライバそれぞれに共通に入力されている。
ゲートドライバ部23は、それぞれ1チップよりなる第1〜第3の3つのゲードライバが縦続接続された構成であり、全部でm本ある画素アレイ20におけるゲート信号線GLを、それぞれがm/3本ずつ駆動するようになっている。
制御装置10からのゲートスタートパルス信号GSPは、第1ゲートドライバに入力され、第2ゲートドライバ、第3ゲートドライバの順に送られる。また、制御装置10からのゲートクロック信号GCKは、第1〜第3の3つのゲートドライバそれぞれに共通に入力されている。
一方、制御装置10は、上記表示モジュール19の表示動作を制御するもので、外部より入力される画像信号(入力画像信号)及び制御信号(入力制御信号)を用いて、表示モジュール19を駆動するための表示信号と、上記したソースクロック信号SCKやソーススタートパルス信号SSP等の制御信号を出力するものである。
本画像表示装置では、フレームをサブフレームに時分割して表示するサブフレーム表示を採用しているので、制御装置10は、表示モジュール19に供給する表示信号を、複数のサブフレームの表示信号として生成する。ここでは、サブフレーム数を2とし、時間的に早い方のサブフレームを第1サブフレームとし、時間的に遅い方を第2サブフレームとする。
さらに、本画像表示装置の場合、第Nフレームの第1サブフレームの画像表示期間と、第Nフレームの第2サブフレームの画像表示期間及び第N−1フレームの第2サブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を入力される画像信号の1フレームの画像信号入力期間と等しくし、かつ、各水平ラインに対する第Nフレームの画像信号が入力されてから各水平ラインに対して第Nフレームの第1サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の1フレームの期間の半分よりも短くする、ここではより好ましい構成として、入力される画像信号の1フレームの期間の20%よりも短くするようになっており、制御装置10は、表示モジュール19においてこのような画像表示動作が行われるように、制御信号を生成して出力する。
なお、サブフレーム数が例えば4の場合は、各サブフレームの開始のタイミングにもよるが、第Nフレームの第1サブフレームの画像表示期間と、第Nフレームの第2サブフレーム、第3サブフレーム、第N−1フレームの第3サブフレーム、及び第4サブフレーム(最終段のサブフレーム)の各画像表示期間とが一部重複する。
なお、このような制御装置10に対して入力画像信号及び入力制御信号を伝送する画像信号源としては、例えば、本画像表示装置がテレビジョン受像機である場合は、テレビジョン放送を受信し、当該テレビジョン放送によって伝送された画像を示す画像信号を生成するチューナー(受像手段)を挙げることができる。また、本画像表示装置が表示モニタの場合、上記画像信号源として、例えば、パーソナルコンピュータなどが挙げられる。
次に、上記制御装置10の構成及び動作についてより詳細に説明する。図1に示すように、本画像表示装置の制御装置10は、フレームメモリ11と、コントローラLSI18とからなる。このうち、コントローラLSI18には、図2に示すように、ラインメモリ16、メモリコントローラ12、タイミングコントローラ13、データセレクタ14、及びサブフレーム別階調変換回路15が搭載されている。
画像信号源より送られる画像信号(入力画像信号)は、コントローラLSI18の入力段に設けられたラインメモリ16に、1ラインずつ(1水平ラインずつ)書き込まれ、書き込まれた画像信号は、以降の時分割伝送処理のために、2倍の伝送周波数で読み出されて、メモリコントローラ12とデータセレクタ14とに伝送される。
メモリコントローラ(メモリ制御部)12は、フレームメモリ11に対する書き込みと読み出しとを制御するものであり、ラインメモリ16から読み出された画像信号を、1ライン分ずつフレームメモリ11へ書き込むと共に、並行して時分割にフレームメモリ11から画像信号を読み出し、読み出した画像信号をデータセレクタ14に伝送する。
データセレクタ14は、第1サブフレームに対応する画像信号を出力する場合はラインメモリ16から伝送されてくる画像信号を選択し、第2サブフレームに対応する画像信号を出力する場合は、フレームメモリ11から読み出された画像信号を選択する。
サブフレーム別階調変換回路15は、本発明における信号生成部であり、入力される画像信号より、例えば動画ボケの改善を意図して複数のサブフレームの表示信号を生成し、表示モジュール19へと出力するものである。
サブフレーム別階調変換回路15は、LUT(ルックアップテーブル)などを使用して、データセレクタ14より伝送される画像信号に応じて画像信号の階調値を変換する処理を行うものである。LUTは、サブフレーム数に応じて搭載され、ここでは、前段用と後段用の2つが搭載されている。なお、これらサブフレーム別階調変換回路15におけるサブフレーム処理についての詳細については後述する。
このような上記ラインメモリ16からの画像信号の読み出しを始め、メモリコントローラ12によるフレームメモリ11へのアクセス動作や、データセレクタ14、及びサブフレーム別階調変換回路15における動作タイミング等は、タイミングコントローラ13にて制御される。このタイミングコントローラ13が、本発明におけるタイミング制御部としての機能を有しており、サブフレーム別階調変換回路15にて生成された表示信号の出力を始め、表示モジュール19に与える上述した各制御信号(クロック信号SCKやスタートパルス信号SSP、ラッチパルス信号LS、ゲートクロック信号GCK、ゲートスタートパルス信号GSP)の出力を制御するものである。
図3に、制御装置10に入力される画像信号と制御装置10より出力される表示信号の時間軸上の関係を示す。ここでは、入力画像信号の1フレームが表示ライン数(水平ライン数)1080本、垂直帰線期間ライン数45よりなる場合を例示している。
本画像表示装置では、第Nフレームの画像は、第1サブフレームの画像表示と第2サブフレームの画像表示とで表示されるが、図3に示すように、第Nフレームの第1サブフレームの表示は、その前半にて1つ前のフレームである第N−1フレームの第2サブフレームの後半表示と並行して行われており、第Nフレームの第1サブフレームの後半は、第Nフレームの第2サブフレームの前半表示と並行して行われている。
この場合、各サブフレームの垂直表示動作期間は入力画像信号の1フレームの垂直入力期間(1フレーム期間)と同じとなる。そして、ここでは、表示画面の全画素に対する第1サブフレームの画像表示動作が、各画素に対する入力画像信号の入力から、可能な限り遅延のないように行われている。
図4に、第Nフレームの第1サブフレームの表示動作と第N−1フレームの第2サブフレームの表示動作とが並行して行われている状態にある、制御装置10の各部と、表示モジュール19におけるソースドライバ部21及びゲートドライバ部23の動作タイミングを示す。
制御装置10におけるコントローラLSI18は、表示モジュール19における上記ソースドライバ部21に対してソーススタートパルス信号SSPを出力して、ソースドライバ部21内部のシフトレジスタを初期化した後、ソースクロック信号SCKに同期させて1ライン分(1水平ライン分でありゲート信号線GL1ライン分である)の表示信号を出力する。出力された1ライン分の表示信号は、縦続接続された第1〜第4ソースドライバ内部のシフトレジスタへ順次伝送されて保持される。
次に、コントローラLSI18からラッチパルス信号が出力されると、各ソースドライバ内部の各シフトレジスタの階調値が画素電圧に変換されてそれぞれのソース信号線SLより出力される。
コントローラLSI18に第Nフレーム第1ラインの画像信号が入力されたとき、上記動作により、第1〜第4の各ソースドライバからは、第Nフレーム第1サブフレームの第1ラインに対応する画素の表示信号に応じた画素電圧が出力される。本表示装置では、第Nフレーム第1ラインの画像信号の入力完了から数えて2発後のラッチパルスによって第1〜第4の各ソースドライバから、第Nフレーム第1サブフレームの第1ラインに対応する画素の表示信号に応じた画素電圧が出力される。
この直前に、コントローラLSI18が、ゲートクロック信号GCKと共にゲートスタートパルス信号GSPを出力すると、第1ゲートドライバに接続される画素アレイ20における第1ラインに対応する第1ゲート信号線GL1がアクティブとなり、第1ゲート信号線GL1に対応する各画素のTFTがオンされて、各ソース信号線SLより出力された画素電圧が各画素に印加されて液晶の透過率を更新し、1ライン目の画像表示走査が行われる。
コントローラLSI18による次のゲートクロックGCKの出力にて、第1ゲートドライバはインアクティブとなる。そして、このタイミングで、第2ゲートドライバに接続されている第564ラインに対応する第564ゲート信号線GL564がアクティブとなるとともに、各ソースドライバからは第N−1フレームの第2サブフレームの第564ラインに対応する各画素の画素電圧が出力される。
さらに、次のゲートクロックGCKの出力にて、第2ゲートドライバに接続されている第564ゲート信号線GL564がインアクティブとなり、このタイミングで、第1ゲートドライバの第2ラインに対応する第2ゲート信号線GL2がアクティブとなり、各ソースドライバからは第Nフレームの第1サブフレームの第2ラインに対応する各画素の画素電圧が出力される。
以降、同様に、第565ライン、第3ライン目、第566ライン、第4ライン…というように、順次対応するゲート信号線GLが選択されて画素電圧がかきこまれていくことで、フレーム周波数60Hzの入力画像に対して、第1と第2の2つのサブフレームを生成したフレーム周波数120Hz(倍速)の表示走査を行うことができる。
このように、本画像表示装置では、第Nフレーム(Nは2以上の整数)の第1サブフレームの画像表示期間と、少なくとも当該第Nフレームの第2サブフレームの画像表示期間及び第N−1フレームの第nサブフレーム(最終段のサブフレーム)の画像表示期間とを一部重複させているので、サブフレームの表示信号を作成するために画像信号を格納しておくフレームメモリ11に必要とされるメモリ容量を減らすことができる。
つまり、画像信号は、最終段のサブフレームの表示信号が作成されるまでは、フレームメモリ11に蓄積しておく必要があるため、サブフレーム数2の場合は、第1サブフレームの画像表示動作後に第2サブフレームの画像表示動作を行うというように、各サブフレームの画像表示動作を順に行っていくと、上記フレームメモリ11には、最終段のサブフレームである第2サブフレームの表示信号を作成するまで、1フレーム分の画像信号を全て蓄積しておくことが必要となる。
これに対し、上記構成のように、複数のサブフレームの画像表示動作を並行して行うことで、最終段のサブフレームである第2サブフレームの表示信号を生成し終えた水平ラインの画像信号については、その水平ラインに割り当てられていたメモリ領域に、入力されてくる別の水平ラインの画像信号を上書きしていくことができ、水平ライン間でメモリ領域の共用が可能となる。
図4を参照して具体的に説明すると、本画像表示装置の場合、ラインメモリ16に入力されラインメモリ16から倍速で読み出された第Nフレーム第1ラインの画像信号は、第1サブフレームの表示用にサブフレーム別階調変換回路15を経て表示モジュール19へ出力される一方、フレームメモリ11へ書込まれている。これは、第2サブフレームの表示のためであり、第Nフレーム第2サブフレーム第1ラインの表示がされるまでフレームメモリ11内に保持しておく必要がある。
一方、上記第Nフレーム第1ラインの画像信号を書き込む前にフレームメモリ11から読み出されているのは、第N−1フレーム第563ラインの画像信号であるが、これは第N−1フレームの第2サブフレーム用で読み出した後は必要のない画像信号データである。したがって、第Nフレーム第1ラインの画像信号はこの、第N−1フレーム第563ラインの画像信号が格納されていたアドレスに上書きしても構わない。同様に第Nフレーム第2ラインの画像信号は第N−1フレーム第564ラインの画像信号が格納されていたアドレスに上書きしても構わない。
図5に、入力される画像信号(入力画像信号)と出力される表示信号(出力表示信号)のタイミングと、フレームメモリ11への書き込み、読み出しの状態を示す。図面上部の斜め矢印は入力画像信号を示し、図面下部の斜め矢印は第1および第2サブフレームの出力表示信号を示す。また、中央の帯線の図面はフレームメモリ11の使用領域を示し、例えば第N−1フレーム第563ラインの信号を保持していた領域には、第Nフレーム第1ライン、第Nフレーム第563ラインの信号が順次上書きされている様子がわかる。
入力画像信号からフレームメモリ11へ伸びる破線矢印はフレームメモリ11への書き込みを、フレームメモリ11から第2サブフレームの出力表示信号へ伸びる鎖線矢印はフレームメモリ11からの読み出しを、入力画像信号から第1サブフレームの出力表示信号へ伸びる細矢印はフレームメモリ11を介さない信号の流れをそれぞれ示している。
本画像表示装置においては、第1サブフレームと第2サブフレームの各期間長が均一になるように構成しているため、言い換えれば、全水平ラインに対する当該サブフレームの画素電圧書込みから次のサブフレームの画素電圧書込みまでの期間が第1と第2サブフレームで等しくなるように構成しているため、第1サブフレームの第1ライン表示開始から第2サブフレームの第1ライン表示開始までの遅延は(1080+45)/2=562.5ラインとなる。この場合、図5に示すように画像信号を保持するフレームメモリの領域として第1ラインから第518ラインまではそれぞれ、第563ラインから第1080ライン用の保持領域と共有でき、必要なフレームメモリ領域は562ライン分となる。つまり前段と後段のサブフレーム期間長を均等にした場合、必要なフレームメモリ容量は(入力表示期間ライン数+入力帰線期間ライン数)/2程度≒0.5フレーム分となる。
上記メモリコントローラ12では、このように、任意のラインにおいて最終段のサブフレームの表示信号が生成されると、該ラインの画像信号が格納されていたフレームメモリ11の領域に、入力されてくる別のラインの画像信号を書き込んでいくように構成されている。
なお、このように、必要なメモリ容量はサブフレーム数によって決まり、帰線期間の長さによって若干異なるが、サブフレーム数がNの場合、約(N−1)/Nフレーム分となり、サブフレーム数2の場合は1フレーム分の約1/2、サブフレーム数3の場合は1フレーム分の約2/3となる。
しかも、ここでは表示画面の全画素に対する初段のサブフレームの画像表示動作を、当該各画素に対する入力画像信号の入力から、可能な限り遅延のないように行っているので、画像信号が入力してから、1フレーム期間待つことなく、該画像信号の画像表示が行われるので、画像信号の入力と実際に画像が表示されるまでのタイムラグも問題にならない程度に小さくなり、テレビジョン受像機等であっても、表示画像と音声とにズレが出るようなことがなく、音声を遅延させる回路等も不要になる。また、PCやゲーム機など入力操作に対して即座に画面表示の更新を行う必要のある機器類の画像表示装置として使用する場合にも、操作に対してタイムラグによる影響の少ない画像表示が可能となる。
表示画面の全画素に対する初段のサブフレームの画像表示動作を、当該各画素に対する入力画像信号の入力から、該入力画像信号のフレーム期間の半分よりも、より好ましくは20%よりも短い時間に行わせることで、タイムラグを問題ない程度とできる。
しかも、本画像表示装置では、第2サブフレームの表示信号はフレームメモリ11に格納された画像信号を読み出すことで生成するものの、初段である第1サブフレームの表示信号は、入力画像信号をラインメモリ16に一旦格納することでフレームメモリ11を介することなく生成しているので、フレームメモリ11に対するアクセス(書き込み・読み出し)回数を少なくでき、フレームメモリ11のメモリバンド幅を減らすことができる。
ここでは、フレームメモリ11に対して、入力1画面の書き込みと、出力1画面の読出しを並行して行うだけでよいので、入力画像信号の伝送周波数(ドットクロック周波数)=F(Hz)、1画素当りのデータビット数=Dとすると、これに必要なメモリバン幅は、FD+FD=2FD(bps)となり、図8の従来の駆動方法(5FD)に比べて大幅に少なくすることができる。
本画像表示装置は60Hzと50Hzの2種類の入力フレーム周波数に対応しており、上記制御装置10は入力のフレーム周波数の変更(すなわち1フレーム期間長の変更)に応じて、各水平ラインに対する画像信号の入力から第1サブフレームの表示動作までの時間を変更することで、第1サブフレームと第2サブフレームの表示期間長が等しくなるように制御している。
このことにより、入力のフレーム周波数が変更されて1フレーム期間長が変更された場合においても1フレーム期間内における各サブフレーム期間の時間比率は変らないため、各サブフレーム毎の表示輝度の1フレーム期間での時間積分量は変化しない。このため各サブフレーム用の階調変換値をフレーム周波数によらず共通とする事ができ、階調変換手段のコストを抑えることができる。
なお、表示モジュールの応答性能によっては動画ボケの改善効果を向上させるために各サブフレームの期間長を均等としない場合も考えられ、この場合はコストアップを伴っても入力フレーム周波数に応じた階調変換値を用意することになり、本発明はサブフレーム期間を均等とする場合に限定されるものではない。
一方、TV受像機のチューナー部やPCなど本画像表示装置に対する外部入力装置によっては、入力1フレーム期間長がわずかにゆらぐ場合がある。例えば入力1フレーム総ライン数が標準の総ライン数Tに対して、T−3〜T+3の間でランダムに変化するような場合がある。この程度の入力1フレーム期間の変化に対して、常に入力の1フレーム総ライン数に追従して各サブフレーム期間長を微調整する事は制御回路のコスト上昇を伴う。そこでこの程度の入力1フレーム期間の変化に対しては総ライン数の標準値Tを基準に各水平ラインに対する画像信号の入力から第2サブフレームの各水平ライン表示動作までの時間を設定し変更しない。
上記制御装置10においては入力1フレーム総ライン数の基準値として60Hz用のT1と50Hz用のT2を備えている。
次に、このような駆動を可能にするゲートドライバ部23について説明する。
上述したゲートドライバ部23は、第1ゲート信号線GL1がアクティブレベルに変化したゲートクロックからg(gは2以上の整数であり、上ではg=2)発後のゲートクロックにて次段の第2ゲート信号線GL2をアクティブレベルに変化させる、クロック飛ばしモードを有するものである。
したがって、該クロック飛ばしモードを用いることで、図4に示したような、第1ゲート信号線GL1がアクティブレベルに変化したゲートクロックから2発後のゲートクロックにて第2ゲート信号線GL2をアクティブレベルに変化させるといった駆動が可能となる。
また、上記ゲートドライバ部23は、縦続接続された第1〜第3のゲートドライバより構成されているが、この場合、図4の第1ゲートドライバから第2ゲートドライバへのゲートスタートパルスGSPの出力タイミングに示すように、第1ゲートドライバは、最終ゲート信号線GLである第360ゲート信号線GL360をアクティブとした後、次のゲートクロックにて当該ゲート信号線GL360をインアクティブとし、インアクティブとなったさらに次のゲートクロックのタイミングで後段の第2ゲートドライバへゲートスタートパルスGSPを出力するようになっている。
このようにすることで、第2ゲートドライバの初段のゲート信号線GL361からは、前段のゲート信号線GL360がインアクティブとなったゲートクロックの次のゲートクロックのタイミングでアクティブレベルに変化するようになり、このようなゲートドライバクロック飛ばしモードにおいても、接続された3つのゲートドライバはあたかも一つのゲートドライバであるかのように連続的にゲート信号線制御を行うことができる。
また、ゲートドライバ部23を構成する各ゲートドライバでは、サブフレーム分割しない表示にも対応可能となるように、このようなクロック飛ばしモードと、第1ゲート信号線GL1がアクティブレベルに変化したゲートクロックの次のゲートクロックにて第2ゲート信号線GL2をアクティブレベルに変化させる通常モード(第2の駆動モード)との切り替えを可能としておくことが好ましい。
また、ゲートドライバ部23を構成する各ゲートドライバでは、gが変更可能に設けられていることが好ましい。つまり、gはサブフレーム数に応じて決まるものであり、サブフレーム数が2であればg=2、サブフレーム数が3であればg=3となる。したがって、このようにgを切り替え可能な構成としておくことで、サブフレーム数の異なる表示にも対応可能となる。
このようなgの変更は、スイッチでユーザが表示対象画像に応じて切り換えるようにしてもよいし、表示対象画像によってサブフレーム数が別途設定されている表示装置であれば、入力画像信号の種類を判別して、該入力画像信号がフレーム分割される際のサブフレーム数を特定し、特定結果に応じてgを切り換えるようにしてもよい。
以降、上記制御装置10に備えられる、サブフレーム別階調変換回路15における画像信号より複数のサブフレーム表示信号を生成する処理について説明する。
サブフレーム別階調変換回路15は、特に図示してはいないが、画像信号を第1サブフレームの表示信号に変換するための対応表である前段LUT(look-up table)と、画像信号を第2サブフレームの表示信号に変換するための対応表である後段LUTとを備えている。
上記前段及び後段の各LUTに格納されている値は、以下のように設定されている。なお、ここでは、第2サブフレームの表示信号が第1サブフレームの表示信号よりも高い輝度を示すように設定した例を示すが、逆であってもよい。
すなわち、画像信号の階調が予め定められた閾値以下の階調(閾値の示す輝度と同じかより低い輝度)を示している場合、第1サブフレームの表示信号の値は、暗表示用に定められた範囲内の値に設定され、第2サブフレームの表示信号の値は、当該第1サブフレームの表示信号の値と画像信号の階調値とに応じた値に設定されている。なお、暗表示用の範囲は、暗表示用に予め定められた階調以下の階調であり、当該暗表示用に予め定められた階調が最低輝度を示している場合は、最低輝度を示す階調(黒)である。
これとは逆に、画像信号の階調が予め定められた閾値よりも明るい階調(閾値の示す輝度よりも高い輝度)を示している場合、第2サブフレームの表示信号の値は、明表示用に定められた範囲内の値に設定され、第1サブフレームの表示信号の値は、当該第2サブフレームの表示信号の値と上記画像信号の階調とに応じた値に設定されている。なお、明表示用の範囲は、明表示用に予め定められた階調以上の階調であり、当該明表示用に予め定められた階調が最高輝度を示している場合は、最高輝度を示す階調(白)である。
上記のようなサブフレーム別階調変換回路15に入力される画像信号の階調に応じて、第1サブフレームと第2サブフレームの表示階調に変換する場合の一例を図6に示す。
入力画像信号の階調レベルが大きい場合には、両方のサブフレームに入力画像信号の階調レベルを配分する。この時、入力階調レベルが最大の場合と最小の場合との輝度積分値の差を最大限に確保する。また、コントラスト比の低下を避けつつインパルス化を図るために、可能な限り、第2サブフレームに大きな出力階調レベルを配分し、第1サブフレームに小さな出力階調レベルを配分する。
この結果、あるフレームにおける、ある画素の画像信号が、上記閾値以下の階調を示している場合、すなわち、低輝度領域では、当該フレームにおける当該画素の輝度の高低は、主として、第2サブフレームの表示信号の値の大小によって制御される。
したがって、該画素の表示状態を、当該フレームのうち、少なくとも第1サブフレームの期間には、暗表示状態にすることができる。これにより、あるフレームにおける画像信号の階調が低輝度領域の階調を示しているときに、当該フレームにおける画素の発光状態を、CRT(Cathode-Ray Tube)のようなインパルス型発光に近づけることができ、画素アレイ20に動画表示する際の画質を向上できる。
ここで、インパルス駆動によって動画ボケの抑制効果が得られる理由について、図7(a)(b)を参照して簡単に説明すると以下の通りである。
図7(a)は、ホールド駆動時において輝度の異なる2つの領域の境界線が移動する様子を、縦軸を時間、横軸を位置として表した図である。同様に、図7(b)は、インパルス駆動時において輝度の異なる2つの領域の境界線が移動する様子を表した図である。尚、インパルス駆動を示す図7(b)の図において、サブフレームの分割数は2分割、その分割比は1:1の等分割とする。
このように境界線が移動する場合、観察者の視線は境界線の移動に伴って移動する、すなわち、図7(a)において観察者の視線は矢印101・102で表される。そして、上記境界線付近において観察者に見える輝度分布は、視線の移動に沿って表示輝度を時間積分したものとなる。このため、図7(a)において、矢印101よりも左側の領域では境界線よりも左側の領域と同輝度に知覚され、矢印102よりも右側の領域では境界線よりも右側の領域と同輝度に知覚される。一方で、矢印101と矢印102との間の領域では、輝度がなだらかに増加するように知覚されるため、この部分が画像ボケとして認識される。
同様に、図7(b)に示すインパルス駆動の場合、境界線付近において観察者に見える輝度分布では、矢印103と矢印104との間の領域で画像ボケが発生する.しかしながら、その傾斜は図7(a)に示すホールド駆動の場合と比べて急峻となっており、画像ボケが軽減されていることが分かる。
この結果、あるフレームにおける、ある画素の画像信号が、上記閾値以下の階調を示している場合、すなわち、低輝度領域では、当該フレームにおける当該画素の輝度の高低は、主として、第2サブフレームの表示信号の値の大小によって制御される。したがって、該画素の表示状態を、当該フレームのうち、少なくとも第1サブフレームの期間には、暗表示状態にすることができる。これにより、あるフレームにおける画像信号の階調が低輝度領域の階調を示しているときに、当該フレームにおける画素の発光状態を、CRT(Cathode-Ray Tube)のようなインパルス型発光に近づけることができ、画素アレイ20に動画表示する際の画質を向上できる。
また、あるフレームにおける、画素への画像信号の階調が、上記閾値よりも高い階調を示している場合、すなわち、高輝度領域では、当該フレームにおける上記画素の輝度の高低は、主として、第1サブフレームの表示信号の値の大小によって制御される。したがって、第1及び第2のサブフレームの輝度を略等分に割り振る構成と比較して、画素の第1サブフレームにおける輝度と、第2サブフレームにおける輝度との差を大きく設定できる。この結果、あるフレームにおける画像信号の階調が高輝度領域の階調を示しているときにも、殆どの場合で、当該フレームにおける画素の発光状態をインパルス型発光に近づけることができ、画素アレイ20に動画表示する際の画質を向上できる。
なお、本実施形態においては、インパルス駆動を行うことによる動画ボケの軽減を目的に時分割階調変換を行っているが、本発明においては階調の変換方法について特定されるものではなく、入力の1フレームを複数のサブフレームに時分割して表示駆動を行うようなあらゆる画像表示装置について適用できる。
本発明によれば、液晶テレビジョン受像機や液晶モニタをはじめとする種々の表示装置の駆動装置として、広く好適に使用できる。
本発明の実施形態を示すものであり、画像表示装置の要部構成を示すブロック図である。 上記画像表示装置に設けられたコントローラLSIの構成例を示す回路図である。 上記画像表示装置に設けられた制御装置が入力画像信号を処理して出力する出力表示信号と入力画像信号との関係を示す説明図である。 第Nフレームの第1サブフレームの表示動作と第N−1フレームの第2サブフレームの表示動作とが並行して行われている状態にある、制御装置の各部と、表示モジュールにおけるソースドライバ部及びゲートドライバ部の動作タイミングを示すタイミングチャートである。 入力される画像信号(入力画像信号)と出力される表示信号(出力表示信号)のタイミングと、フレームメモリへの書込み、読出しの状態を示す説明図である。 時分割駆動を行う画像表示装置において入力階調レベルと出力階調レベルとの関係を示す図である (a),(b)は、インパルス駆動によって動画ボケの抑制効果が得られる理由を示す図である。 従来例構成を示すもので、入力画像信号を処理して出力する出力表示信号と入力画像信号との関係を示す説明図である。
符号の説明
1 画像表示装置(表示装置)
2 画素アレイ
10 制御装置(制御駆動装置)
11 フレームメモリ
12 メモリコントローラ(メモリ制御部)
13 タイミングコントローラ(タイミング制御部)
15 サブフレーム別階調変換ブロック(信号生成部)
16 ラインメモリ
19 表示モジュール

Claims (25)

  1. 入力される画像信号の1フレームを第1〜第nサブフレーム(nは2以上の整数)に時分割して画像を表示する表示方法であって、
    第Nフレーム(Nは2以上の整数)の第1サブフレームの画像表示期間と、少なくとも当該第Nフレームの第2サブフレームの画像表示期間及び第N−1フレームの第nサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、
    各水平ラインに対する第Nフレームの画像信号が入力されてから各水平ラインに対して当該第Nフレームの第1サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の1フレームの期間の半分よりも短くすることを特徴とする表示方法。
  2. 入力される画像信号の1フレームを第1〜第nサブフレーム(nは2以上の整数)に時分割して画像を表示する表示方法であって、
    第Nフレーム(Nは2以上の整数)の第1サブフレームの画像表示期間と、少なくとも当該第Nフレームの第2サブフレームの画像表示期間及び第N−1フレームの第nサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、
    各水平ラインに対する第Nフレームの画像信号が入力されてから各水平ラインに対して当該第Nフレームの第1サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の1フレームの期間の20%よりも短くすることを特徴とする表示方法。
  3. 第1サブフレームの表示信号は、入力される画像信号を格納するフレームメモリを介することなく入力される画像信号から生成し、第2〜第nサブフレームの各表示信号は、上記フレームメモリに格納された画像信号を読み出すことで生成することを特徴とする請求項1又は2に記載の表示方法。
  4. 画面上の各水平ラインに対して当該サブフレームの画素電圧書き込みから次のサブフレームの画素電圧書き込みまでの期間長が、上記第1〜第nサブフレームにおいて等しいことを特徴とする請求項1又は2に記載の表示方法。
  5. 入力される画像信号の1フレームを第1〜第nサブフレーム(nは2以上の整数)に時分割して画像を表示させる表示装置の駆動制御装置あって、
    入力される画像信号より第1〜第nサブフレームの各表示信号を生成する信号生成部と、
    表示モジュールの表示画面に第1〜第nサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成するタイミング制御部とを備え、
    上記タイミング制御部は、第Nフレーム(Nは2以上の整数)の第1サブフレームの画像表示期間と、少なくとも当該第Nフレームの第2サブフレームの画像表示期間及び第N−1フレームの第nサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、各水平ラインに対する第Nフレームの画像信号が入力されてから各水平ラインに対して当該第Nフレームの第1サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の1フレームの期間の半分よりも短くなるように、制御信号を生成することを特徴とする表示装置の駆動制御装置。
  6. 入力される画像信号の1フレームを第1〜第nサブフレーム(nは2以上の整数)に時分割して画像を表示させる表示装置の駆動制御装置あって、
    入力される画像信号より第1〜第nサブフレームの各表示信号を生成する信号生成部と、
    表示モジュールの表示画面に第1〜第nサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成するタイミング制御部とを備え、
    上記タイミング制御部は、第Nフレーム(Nは2以上の整数)の第1サブフレームの画像表示期間と、少なくとも当該第Nフレームの第2サブフレームの画像表示期間及び第N−1フレームの第nサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、各水平ラインに対する第Nフレームの画像信号が入力されてから各水平ラインに対して当該第Nフレームの第1サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の1フレームの期間の20%よりも短くなるように、制御信号を生成することを特徴とする表示装置の駆動制御装置。
  7. 上記タイミング制御部は、表示モジュールのデータ信号線駆動回路から第1〜第nサブフレームの各表示信号に応じた画素電圧が1水平ライン分ずつ時分割で出力され、これに合わせて走査信号線駆動回路から選択信号が出力されるように、制御信号を生成することを特徴とする請求項5又は6に記載の表示装置の駆動制御装置。
  8. 入力される画像信号を格納するフレームメモリの書き込みと読み出しとを制御するメモリ制御部をさらに含み、
    上記メモリ制御部は、任意の画素において第nサブフレームの表示信号が生成されると、該画素の画像信号が格納されていた上記フレームメモリの領域に、入力されてくる別の画素の画像信号を書き込んでいくことを特徴とする請求項5又は6に記載の表示装置の駆動制御装置。
  9. 入力される画像信号を格納するフレームメモリにおける、静止画1フレームの該画像信号に対応した1フレームの画面表示を行う際に使用するアドレス空間容量が、1画面分の50%以上1画面分未満であることを特徴とする請求項5又は6に記載の表示装置の駆動制御装置。
  10. 上記信号生成部は、第1サブフレームの表示信号については、入力される画像信号を格納するフレームメモリを介することなく入力される画像信号から生成し、第2〜第nサブフレームの各表示信号については、上記フレームメモリに格納された画像信号を読み出すことで生成することを特徴とする請求項5又は6に記載の表示装置の駆動制御装置。
  11. 上記タイミング制御部は、上記表示画面の各水平ラインに対する第Nフレームの画像信号が入力されてから各水平ラインに対して当該第Nフレームの第1サブフレームにて画素電圧が書き込まれるまでの遅延期間を、
    第1サブフレームにおいては、入力される画像信号の1フレームの期間長が変化した場合でも変更せず、
    第2〜第nサブフレームにおいては、入力される画像信号の1フレームの期間長の変化が基準値未満の変化であれば変更せず、該基準値以上の変化であれば変更することを特徴とする請求項5又は6に記載の表示装置の駆動制御装置。
  12. 請求項5〜11のいずれか一項に記載の表示装置の駆動制御装置と、
    当該駆動制御装置によって駆動が制御される表示モジュールとを備えていることを特徴とする表示装置。
  13. テレビジョン放送を受信し、当該テレビジョン放送によって伝送された画像を示す画像信号を上記駆動制御装置へ入力する受像手段を備えていると共に、
    上記表示モジュールは、液晶表示モジュールであり、
    液晶テレビジョン受像機として動作することを特徴とする請求項12に記載の表示装置。
  14. 上記表示モジュールは、液晶表示モジュールであり、
    上記制御装置には、外部から画像信号が入力されていると共に、
    当該画像信号が示す画像を表示する液晶モニタ装置として動作することを特徴とする請求項12に記載の表示装置。
  15. 請求項5または6に記載の表示装置の駆動制御装置と、当該駆動制御装置によって駆動が制御される表示モジュールとを備えている表示装置であって、
    上記表示モジュールの表示部に配設された複数の走査信号線を駆動する走査信号線駆動回路は、
    前段の走査信号線がアクティブレベルに変化したクロックからg(gは2以上の整数)発後のクロックにて次段の走査信号線をアクティブレベルに変化させる第1の駆動モードを有することを特徴とする表示装置
  16. 上記第1の駆動モードにおいて、各走査信号線は、アクティブレベルに変化したクロックの次のクロックでインアクティブレベルに変化するようになっていることを特徴とする請求項15に記載の表示装置
  17. 上記走査信号線駆動回路は、縦続接続された複数の半導体チップより構成されており、
    上記第1の駆動モードにおいては、前段の半導体チップは、駆動を担う走査信号線のうちの最終段の走査信号線がアクティブレベルに変化したクロックから上記g発後のクロックによって次段の半導体チップにスタートパルスを出力するようになっていることを特徴とする請求項15に記載の表示装置
  18. 上記走査信号線駆動回路は、
    前段の走査信号線がアクティブレベルに変化したクロックの次のクロックにて次段の走査信号線をアクティブレベルに変化させる第2の駆動モードをさらに有し、
    第1の駆動モードと第2の駆動モードとの切り替えが可能であることを特徴とする請求項15に記載の表示装置
  19. 上記gが変更可能に設けられていることを特徴とする請求項15に記載の表示装置
  20. テレビジョン放送を受信し、当該テレビジョン放送によって伝送された画像を示す画像信号を表示装置の駆動制御装置へ入力する受像手段を備えていると共に、
    上記表示モジュールは液晶表示モジュールであり、
    液晶テレビジョン受像機として動作することを特徴とする請求項15〜19のいずれか一項に記載の表示装置。
  21. 上記表示モジュールは液晶表示モジュールであり、表示装置の駆動制御装置には、外部から画像信号が入力され、当該画像信号が示す画像を表示する液晶モニタ装置として動作することを特徴とする請求項15〜19のいずれか一項に記載の表示装置。
  22. 表示モジュールの表示部に配設された複数の走査信号線駆動に関して、
    前段の走査信号線がアクティブレベルに変化したクロックからg(gは2以上の整数)発後のクロックにて次段の走査信号線をアクティブレベルに変化させる第1の駆動モードを有することを特徴とする請求項1〜4のいずれか一項に記載の表示方法
  23. 上記第1の駆動モードでは、各走査信号線を、アクティブレベルに変化したクロックの次のクロックでインアクティブレベルに変化させることを特徴とする請求項22に記載の表示方法
  24. 前段の走査信号線がアクティブレベルに変化したクロックの次のクロックにて次段の走査信号線をアクティブレベルに変化させる第2の駆動モードをさらに有しており、駆動モードの切り替えが可能であることを特徴とする請求項22に記載の表示方法
  25. 上記gが変更可能に設けられていることを特徴とする請求項22に記載の表示方法
JP2007521268A 2005-06-13 2006-06-12 表示装置及びその駆動制御装置、並びに表示方法 Expired - Fee Related JP4421653B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005172985 2005-06-13
JP2005172985 2005-06-13
PCT/JP2006/311712 WO2006134853A1 (ja) 2005-06-13 2006-06-12 表示装置及びその駆動制御装置、並びに走査信号線駆動方法及び駆動回路

Publications (2)

Publication Number Publication Date
JPWO2006134853A1 JPWO2006134853A1 (ja) 2009-01-08
JP4421653B2 true JP4421653B2 (ja) 2010-02-24

Family

ID=37532215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007521268A Expired - Fee Related JP4421653B2 (ja) 2005-06-13 2006-06-12 表示装置及びその駆動制御装置、並びに表示方法

Country Status (3)

Country Link
US (2) US8519988B2 (ja)
JP (1) JP4421653B2 (ja)
WO (1) WO2006134853A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856124B1 (ko) * 2007-02-06 2008-09-03 삼성전자주식회사 타이밍 컨트롤러 및 이를 구비하는 액정 표시장치
JP5399163B2 (ja) * 2009-08-07 2014-01-29 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
WO2011024966A1 (ja) * 2009-08-28 2011-03-03 シャープ株式会社 液晶表示装置
JP6824676B2 (ja) * 2016-09-26 2021-02-03 シチズンファインデバイス株式会社 液晶表示装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188181A (ja) 1988-01-22 1989-07-27 Toshiba Corp 液晶表示装置
JPH03295437A (ja) 1990-04-13 1991-12-26 Saginomiya Seisakusho Inc 車両振動試験方法
US5376944A (en) 1990-05-25 1994-12-27 Casio Computer Co., Ltd. Liquid crystal display device with scanning electrode selection means
JP3295437B2 (ja) 1991-03-29 2002-06-24 日本放送協会 表示装置
JPH05150743A (ja) 1991-11-30 1993-06-18 Sharp Corp カラー・エレクトロ・ルミネツセンス・パネル表示装置
JP3586023B2 (ja) * 1995-12-13 2004-11-10 株式会社東芝 液晶表示装置およびその駆動方法
US6229515B1 (en) 1995-06-15 2001-05-08 Kabushiki Kaisha Toshiba Liquid crystal display device and driving method therefor
JPH09204159A (ja) 1996-01-29 1997-08-05 Canon Inc 表示装置の駆動回路と駆動方法
JPH11311980A (ja) 1998-04-28 1999-11-09 Hitachi Ltd 液晶表示制御装置および液晶表示装置
US6429836B1 (en) 1999-03-30 2002-08-06 Candescent Intellectual Property Services, Inc. Circuit and method for display of interlaced and non-interlaced video information on a flat panel display apparatus
JP2000322018A (ja) * 1999-05-10 2000-11-24 Sharp Corp 表示装置
KR100312755B1 (ko) 1999-06-03 2001-11-03 윤종용 멀티싱크를 위한 액정 표시 장치 및 디스플레이 장치와 각각의 구동 장치
JP4240743B2 (ja) 2000-03-29 2009-03-18 ソニー株式会社 液晶表示装置及びその駆動方法
TW513598B (en) 2000-03-29 2002-12-11 Sharp Kk Liquid crystal display device
JP3713208B2 (ja) 2000-03-29 2005-11-09 シャープ株式会社 液晶表示装置
JP4869491B2 (ja) 2000-04-18 2012-02-08 株式会社半導体エネルギー研究所 発光装置
TW521237B (en) 2000-04-18 2003-02-21 Semiconductor Energy Lab Light emitting device
JP2002023710A (ja) 2000-07-06 2002-01-25 Hitachi Ltd 液晶表示装置
JP4655341B2 (ja) 2000-07-10 2011-03-23 日本電気株式会社 表示装置
US6954615B2 (en) * 2000-07-25 2005-10-11 Sony Corporation Display terminal
JP3749433B2 (ja) 2000-10-24 2006-03-01 株式会社日立製作所 液晶表示装置および液晶駆動方法
JP3862966B2 (ja) 2001-03-30 2006-12-27 株式会社日立製作所 画像表示装置
JP3710728B2 (ja) 2001-06-29 2005-10-26 シャープ株式会社 液晶駆動装置
KR100870487B1 (ko) 2001-07-04 2008-11-26 엘지디스플레이 주식회사 광시야각을 위한 액정디스플레이의 구동 방법 및 장치
JP3660610B2 (ja) 2001-07-10 2005-06-15 株式会社東芝 画像表示方法
KR100769168B1 (ko) 2001-09-04 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
US6888578B2 (en) * 2001-11-13 2005-05-03 Broadcom Corporation Method and system for cross-luminance reduction in multi-standard television decoders
KR100830098B1 (ko) * 2001-12-27 2008-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP2003241721A (ja) 2002-02-20 2003-08-29 Fujitsu Display Technologies Corp 液晶パネルの表示制御装置および液晶表示装置
JP2003280603A (ja) 2002-03-22 2003-10-02 Seiko Epson Corp 電気光学装置、それを用いた電子機器および電気光学装置の駆動方法
JP4177065B2 (ja) 2002-10-03 2008-11-05 三菱電機株式会社 液晶表示装置
JP3789113B2 (ja) * 2003-01-17 2006-06-21 キヤノン株式会社 画像表示装置
JP4079793B2 (ja) 2003-02-07 2008-04-23 三洋電機株式会社 表示方法、表示装置およびそれに利用可能なデータ書込回路
JP2004279595A (ja) 2003-03-13 2004-10-07 Seiko Epson Corp 画像表示システム、電気光学装置、画像処理装置及び画像処理装置制御プログラム
US7362296B2 (en) 2003-04-07 2008-04-22 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof
JP4341839B2 (ja) 2003-11-17 2009-10-14 シャープ株式会社 画像表示装置、電子機器、液晶テレビジョン装置、液晶モニタ装置、画像表示方法、表示制御プログラムおよび記録媒体
JP2005173387A (ja) 2003-12-12 2005-06-30 Nec Corp 画像処理方法、表示装置の駆動方法及び表示装置
JP4228999B2 (ja) * 2004-05-27 2009-02-25 ソニー株式会社 表示モジュール,表示パネルの駆動方法及び表示装置
WO2007018219A1 (ja) * 2005-08-09 2007-02-15 Sharp Kabushiki Kaisha 表示装置の駆動制御装置、表示方法、表示装置、表示モニター、テレビジョン受像機

Also Published As

Publication number Publication date
WO2006134853A1 (ja) 2006-12-21
US8519988B2 (en) 2013-08-27
US20090174689A1 (en) 2009-07-09
JPWO2006134853A1 (ja) 2009-01-08
US20100328559A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
JP4739343B2 (ja) 表示装置、表示方法、表示モニターおよびテレビジョン受像機
US7446760B2 (en) Display device and driving method for a display device
US7161576B2 (en) Matrix-type display device
US8026934B2 (en) Driving control apparatus of display apparatus, display method, display apparatus, display monitor, and television receiver
JP5220268B2 (ja) 表示装置
US20080136752A1 (en) Image Display Apparatus, Image Display Monitor and Television Receiver
JP5079856B2 (ja) 画像表示装置、画像表示モニター、およびテレビジョン受像機
JP4968857B2 (ja) 画素駆動装置及び画素駆動方法
JP2004012872A (ja) 表示装置及びその駆動方法
WO2005116971A1 (en) Active matrix display device
JP2008533519A (ja) バックライト式lcdディスプレイ装置及びその駆動方法
JP4421653B2 (ja) 表示装置及びその駆動制御装置、並びに表示方法
US7990358B2 (en) Display apparatus
US20070290977A1 (en) Apparatus for driving liquid crystal display and method thereof
JP2001296838A (ja) 液晶表示装置
JP2002149132A (ja) 液晶表示装置
JP4732440B2 (ja) 表示装置
JP2005010579A (ja) ホールド型表示パネルの駆動方法
JP2003131630A (ja) 液晶表示装置
US7576722B2 (en) Gray-scale method for a flat panel display
JP2007033522A (ja) 画像出力装置及び画像表示装置
JP2014164099A (ja) 表示パネル駆動回路及び電子機器
JPH09244593A (ja) 液晶駆動回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees