JP4068022B2 - 過電流検出回路及び負荷駆動回路 - Google Patents

Description

本発明は、過電流検出回路及び負荷駆動回路に関する。

従来より、例えば自動車その他の車両に適用される負荷駆動回路が知られている。負荷駆動回路とは、負荷（例えばモータやランプなどのアクチュエータ）への電源供給をＯＮ／ＯＦＦ制御することで、負荷の駆動制御を行う回路である。

図６を参照して、従来の負荷駆動回路及びこの負荷駆動回路が備える過電流検出回路の例を説明する。

図６に示すように、従来の負荷駆動回路は、電源１０１から負荷１０２への電源供給をＯＮ／ＯＦＦ切替するための出力ＭＯＳトランジスタＭＱ１を備えている。すなわち、出力ＭＯＳトランジスタＭＱ１のドレイン端子は電源１０１からの入力端子１０３に、ソース端子は負荷１０２への出力端子１０４に、それぞれ接続されている。さらに、出力ＭＯＳトランジスタＭＱ１のゲート端子は、該出力ＭＯＳトランジスタＭＱ１をＯＮ／ＯＦＦ切替制御するための制御信号を出力する（制御電圧を印加する）制御回路１０５に接続されている。従って、制御回路１０５から出力ＭＯＳトランジスタＭＱ１のゲート端子への制御信号に応じて、該出力ＭＯＳトランジスタＭＱ１は、負荷１０２への電源供給状態（ＯＮ）と電源遮断状態（ＯＦＦ）とに切替制御される。なお、負荷１０２は、グランド１０７（例えば、車両のフレームなど）に接続されている。

ところで、何らかの原因で、例えば負荷１０２においてショートが発生したり或いは出力端子１０４が外れてフレーム（グランド１０７）に触れたりすると、出力ＭＯＳトランジスタＭＱ１を介して電源１０１−グランド１０７間がショートし、出力ＭＯＳトランジスタＭＱ１に過電流が流れてしまうという異常状態となる。このような異常状態が発生した場合には、出力ＭＯＳトランジスタＭＱ１をＯＦＦ状態に切り替えたり、或いは、該出力ＭＯＳトランジスタＭＱ１に流れる電流を抑制したりすることにより、該出力ＭＯＳトランジスタＭＱ１を保護する必要がある。そのために、図６の負荷駆動回路は、以下に説明する過電流検出回路を備えている。

すなわち、図６の負荷駆動回路は、出力ＭＯＳトランジスタＭＱ１と構造相似な（ディメンジョンのみが異なり、単位チャネル幅当たりの特性が等しい）電流検出用ＭＯＳトランジスタＭＱ２を備えている。この電流検出用ＭＯＳトランジスタＭＱ２と出力ＭＯＳトランジスタＭＱ１とは、各々のドレイン端子が入力端子１０３に共通接続されているとともに、各々のゲート端子も制御回路１０５に共通接続されている。

また、図６の負荷駆動回路は、オペアンプ１０８を備えている。このオペアンプ１０８の入力端子のうち、非反転入力端子には電流検出用ＭＯＳトランジスタＭＱ２のソース端子の電位Ｖｓが、反転入力端子には出力端子１０４の電位Ｖｏｕｔが、それぞれフィードバックされて入力されるようになっている。

さらに、図６の負荷駆動回路は、電流検出用ＭＯＳトランジスタＭＱ２のソース端子の電位Ｖｓをオペアンプ１０８によりフィードバック制御するためのＶｓ電圧制御用ＭＯＳトランジスタＭＱ３を備えている。すなわち、このＶｓ電圧制御用ＭＯＳトランジスタＭＱ３のゲート端子は、オペアンプ１０８の出力端子に、ドレイン端子は電流検出用ＭＯＳトランジスタＭＱ２のソース端子に、それぞれ接続されている。さらに、Ｖｓ電圧制御用ＭＯＳトランジスタＭＱ３のソース端子は、後述する検出電圧伝達用ＭＯＳトランジスタＭＱ４のドレイン端子−ソース端子間を介してグランド１０６（負荷駆動回路のグランド）に接続されている。

そして、オペアンプ１０８により、電流検出用ＭＯＳトランジスタＭＱ２のソース端子の電位Ｖｓと、出力端子１０４の電位Ｖｏｕｔ（つまり、出力ＭＯＳトランジスタＭＱ１のソース端子の電位でもある）とが同電位となるように制御することで、電流検出用ＭＯＳトランジスタＭＱ２のドレイン端子−ソース端子間には、該電流検出用ＭＯＳトランジスタＭＱ２と出力ＭＯＳトランジスタＭＱ１との相似比に応じた電流が流れるようになっている。

つまり、例えば、出力ＭＯＳトランジスタＭＱ１と電流検出用ＭＯＳトランジスタＭＱ２との相似比が１０００：１である場合には、出力ＭＯＳトランジスタＭＱ１に対し１／１０００の電流が電流検出用ＭＯＳトランジスタＭＱ２に流れる。この相似比の場合、例えば、出力ＭＯＳトランジスタＭＱ１のドレイン端子−ソース端子間に流れる電流が１Ａの場合には、電流検出用ＭＯＳトランジスタＭＱ２のドレイン端子−ソース端子間に流れる電流は１ｍＡとなる。

また、電流検出用ＭＯＳトランジスタＭＱ２に流れる電流は、Ｖｓ電圧制御用ＭＯＳトランジスタＭＱ３のドレイン端子−ソース端子間を介して検出電圧伝達用ＭＯＳトランジスタＭＱ４のドレイン端子−ソース端子間に流れるようになっている。

ここで、検出電圧伝達用ＭＯＳトランジスタＭＱ４は、該検出電圧伝達用ＭＯＳトランジスタＭＱ４と構造相似な検出信号出力用ＭＯＳトランジスタＭＱ５との協働によりカレントミラーを構成している。

すなわち、検出信号出力用ＭＯＳトランジスタＭＱ５と検出電圧伝達用ＭＯＳトランジスタＭＱ４との双方のゲート端子は、該検出電圧伝達用ＭＯＳトランジスタＭＱ４のドレイン端子とＶｓ電圧制御用ＭＯＳトランジスタＭＱ３のソース端子との接続点に対し共通接続されている。更に、検出電圧伝達用ＭＯＳトランジスタＭＱ４と検出信号出力用ＭＯＳトランジスタＭＱ５との双方のソース端子は、グランド１０６に共通接続されている。従って、検出信号出力用ＭＯＳトランジスタＭＱ５には、検出電圧伝達用ＭＯＳトランジスタＭＱ４との相似比に応じた電流が流れる。すなわち、例えば、検出電圧伝達用ＭＯＳトランジスタＭＱ４と検出信号出力用ＭＯＳトランジスタＭＱ５との相似比が１：１の場合には、検出電圧伝達用ＭＯＳトランジスタＭＱ４のドレイン端子−ソース端子間に１ｍＡの電流が流れる際には、検出信号出力用ＭＯＳトランジスタＭＱ５のドレイン端子−ソース端子間にも１ｍＡの電流が流れる。

更に、図６の負荷駆動回路は、検出信号出力用ＭＯＳトランジスタＭＱ５のドレイン端子側に、過電流の検出しきい値となるしきい値電流（基準電流；Ｉｒｅｆ）を出力するしきい値電流出力手段１０９を備えている。このしきい値電流出力手段１０９は、電源１０１からの電圧に基づき常時略一定のしきい値電流を生成するものである。

従って、しきい値電流出力手段１０９と検出信号出力用ＭＯＳトランジスタＭＱ５のドレイン端子との接続点１１０から出力される電流は、検出信号出力用ＭＯＳトランジスタＭＱ５のドレイン端子−ソース端子間に流れる電流値に応じて反転することとなる。

すなわち、図６の負荷駆動回路においては、接続点１１０から出力される電流を過電流検出信号として用いることにより、以下に説明するようにして過電流を検出することが可能となっている。なお、制御回路１０５からのＯＮ制御により出力ＭＯＳトランジスタＭＱ１のドレイン端子−ソース端子間に電流が流れる場合で、かつ、ショートなどが発生していない正常状態の場合には、該ドレイン端子−ソース端子間には、例えば１Ａの正常電流が流れるものとし、該ドレイン端子−ソース端子間に１．１Ａを越える電流が流れた場合には、過電流が流れる異常状態であると判定するものとする。この場合は、しきい値電流出力手段１０９により出力されるしきい値電流は、１．１ｍＡで常時略一定となるようにする。

このような条件の下で、出力ＭＯＳトランジスタＭＱ１のドレイン端子−ソース端子間に電流が流れていない場合には、電流検出用ＭＯＳトランジスタＭＱ２のドレイン端子−ソース端子間にも電流が流れず、従って、Ｖｓ電圧制御用ＭＯＳトランジスタＭＱ３、検出電圧伝達用ＭＯＳトランジスタＭＱ４及び検出信号出力用ＭＯＳトランジスタＭＱ５の各ドレイン端子−ソース端子間にも、それぞれ電流が流れない。よって、この場合には、上記接続点１１０からの出力電流はしきい値電流（例えば、１．１ｍＡ）のままとなり、過電流検出信号Ｉｏｃはハイレベル（Ｈ）となる。

また、制御回路１０５からのＯＮ制御により出力ＭＯＳトランジスタＭＱ１のドレイン端子−ソース端子間に電流が流れる場合で、かつ、ショートなどが発生していない正常状態の場合には、該ドレイン端子−ソース端子間に正常電流（例えば、１Ａ）が流れる。この場合には、電流検出用ＭＯＳトランジスタＭＱ２のドレイン端子−ソース端子間には、相似比に応じて例えば１ｍＡの電流が流れ、従って、Ｖｓ電圧制御用ＭＯＳトランジスタＭＱ３、検出電圧伝達用ＭＯＳトランジスタＭＱ４及び検出信号出力用ＭＯＳトランジスタＭＱ５の各ドレイン端子−ソース端子間にも、それぞれ１ｍＡの電流が流れる。よって、しきい値電流出力手段１０９からのしきい値電流（例えば、１．１ｍＡ）のうち、１ｍＡは検出信号出力用ＭＯＳトランジスタＭＱ５を介してグランド１０６に流れ込むが、残りの０．１ｍＡは上記接続点１１０からの出力電流となるので、この場合にもやはり過電流検出信号Ｉｏｃはハイレベル（Ｈ）となる。

これらに対し、例えば、ショートなどの異常が発生し、出力ＭＯＳトランジスタＭＱ１のドレイン端子−ソース端子間に１．１Ａを越える電流（例えば、１．２Ａ）が流れる場合には、電流検出用ＭＯＳトランジスタＭＱ２のドレイン端子−ソース端子間には、相似比に応じて１．２ｍＡの電流が流れる。従って、Ｖｓ電圧制御用ＭＯＳトランジスタＭＱ３、検出電圧伝達用ＭＯＳトランジスタＭＱ４及び検出信号出力用ＭＯＳトランジスタＭＱ５の各ドレイン端子−ソース端子間にも、それぞれ１．２ｍＡの電流が流れる。

つまり、この場合には、検出信号出力用ＭＯＳトランジスタＭＱ５の各ドレイン端子−ソース端子間に流れる電流は、しきい値電流出力手段１０９からのしきい値電流（例えば、１．１ｍＡ）よりも大きくなるので、上記接続点１１０からの過電流検出信号Ｉｏｃはローレベル（Ｌ）に反転する。

これにより、過電流が生じた異常状態であると（図示しない判定手段により）判定することができ、例えば、出力ＭＯＳトランジスタＭＱ１をＯＦＦ状態に切り替える制御を行うことにより、該出力ＭＯＳトランジスタＭＱ１を保護することができる。

なお、図６の負荷駆動回路における過電流検出回路は、電流検出用ＭＯＳトランジスタＭＱ２、オペアンプ１０８、Ｖｓ電圧制御用ＭＯＳトランジスタＭＱ３、検出電圧伝達用ＭＯＳトランジスタＭＱ４、検出信号出力用ＭＯＳトランジスタＭＱ５及びしきい値電流出力手段１０９により構成されている。

次に、図７に示すのは、過電流検出信号として電圧を用いる場合の負荷駆動回路である。

図７に示す負荷駆動回路は、しきい値電流出力手段１０９の代わりに検出用抵抗ＲＳを備え、更に、比較器としてのオペアンプ１１１を備える点で、図６の負荷駆動回路と異なり、その他の点では図６の負荷駆動回路と同様である。

図７の負荷駆動回路においては、検出用抵抗ＲＳと検出信号出力用ＭＯＳトランジスタＭＱ５との接続点１１０の電圧がオペアンプ１１０の反転入力端子に入力され、このオペアンプ１１０の非反転入力端子には、過電流の検出しきい値となる所定のしきい値電圧Ｖｒが入力されている。

図７の負荷駆動回路の場合、検出信号出力用ＭＯＳトランジスタＭＱ５に流れる電流が検出用抵抗ＲＳに流れるので、この検出用抵抗ＲＳでは、該検出用抵抗ＲＳの抵抗値×電流の電圧降下が発生する。このため、この電圧降下分を入力端子１０３における電圧Ｖｃｃから差し引いた値が、接続点１１０の電圧となる。

図７の負荷駆動回路の場合、接続点１１０の電圧をオペアンプ１１１によりしきい値電圧Ｖｒと比較した結果を過電流検出信号Ｉｏｃとして出力する。すなわち、過電流検出信号Ｉｏｃは、接続点１１０の電圧がしきい値電圧Ｖｒよりも大きくなると、例えばハイレベル（Ｈ）からローレベル（Ｌ）に反転し、これにより、（図示しない判定手段により）異常と判定することができる。

なお、図７の負荷駆動回路における過電流検出回路は、電流検出用ＭＯＳトランジスタＭＱ２、オペアンプ１０８、Ｖｓ電圧制御用ＭＯＳトランジスタＭＱ３、検出電圧伝達用ＭＯＳトランジスタＭＱ４、検出信号出力用ＭＯＳトランジスタＭＱ５、検出用抵抗ＲＳ及びオペアンプ１１０により構成されている。

また、同様の他の従来技術としては、例えば、特許文献１の技術がある。
特開平６−１８０３３２号公報（図１−４）

ところで、従来技術（図６及び図７の負荷駆動回路）においては、負荷駆動回路と共通にグランド１０６を用いる他の回路が存在する場合、この回路が駆動した際にグランド１０６に流れる電流×寄生抵抗の値が大きいと、グランド１０６の電位が上昇してしまう結果としてグランド１０６よりもグランド１０７（車両のフレームなど）が低電位となることがある。従って、出力端子１０４がグランド１０６よりも低電位となって過電流を検出できなくなる可能性がある。すなわち、出力端子１０４がグランド１０６よりも低電位となれば、検出電圧伝達用ＭＯＳトランジスタＭＱ４及びオペアンプ１０８が動作することができず、過電流を検出することができないという問題があった。

さらに、過電流検出値Ｉｏｃ（接続点１１０より出力される過電流検出信号の電流値或いは該接続点１１０の電圧値）は、しきい値電流出力手段１０９により生成されるしきい値電流Ｉｒｅｆのバラツキ或いはオペアンプ１１１に入力されるしきい値電圧Ｖｒのバラツキに依存して大きなバラツキが生じてしまう（以下の（１）式或いは（２）式参照）ため、高精度の過電流検出動作が困難であるという問題があった。

ここで、図６の負荷駆動回路における過電流検出値Ｉｏｃ（接続点１１０より出力される過電流検出信号の電流値）は、出力ＭＯＳトランジスタＭＱ１と電流検出用ＭＯＳトランジスタＭＱ２とのサイズ比、すなわち、（出力ＭＯＳトランジスタＭＱ１のチャネル幅）／（電流検出用ＭＯＳトランジスタＭＱ２のチャネル幅）をＡとすると、以下の（１）式により表すことができる。

Ｉｏｃ＝Ａ×Ｉｒｅｆ・・・（１）式
つまり、この場合の過電流検出値Ｉｏｃ及びそのバラツキは、しきい値電流Ｉｒｅｆ及びそのバラツキの１乗に比例する。

また、図７の負荷駆動回路における過電流検出値Ｉｏｃ（接続点１１０の電圧値）は、出力ＭＯＳトランジスタＭＱ１のドレイン端子−ソース端子間の電流値をＡ、検出用抵抗ＲＳの抵抗値をＲＳとすると、以下の（２）式により表すことができる。

Ｉｏｃ＝Ａ×（Ｖｒ／ＲＳ）・・・（２）式
つまり、この場合の過電流検出値Ｉｏｃ及びそのバラツキは、しきい値電圧Ｖｒ及びそのバラツキの１乗に比例する。

さらに、従来技術（図６及び図７の負荷駆動回路）においては、過電流検出信号出力の前段においてオペアンプ１０８を必要とするため、回路規模及びパタンレイアウトが増大してしまうという問題があった。加えて、スイッチングノイズに起因する誤動作が生じる可能性がある（ノイズに弱い）という問題があった。なぜなら、車両においては、例えば、その電源バッテリは前部（ボンネット内）に配置されているのに対し、負荷駆動回路は任意な配置（例えば、後部の場合もある）となっているため、負荷駆動回路−電源バッテリ間をワイヤーハーネスで接続する必要があるが、このワイヤーハーネスは長尺となるほどそのインダクタンスが大きくなり、このインダクタンスに起因して出力ＭＯＳトランジスタＭＱ１のＯＮ／ＯＦＦ切替の度にスイッチングノイズが発生するためである。

また、オペアンプ１０８を用いたフィードバック構成により過電流検出値Ｉｏｃを制御しているので、入力端子１０３における電位Ｖｃｃの変動に影響を受けやすいという問題もあった。

本発明は、上記のような問題点を解決するためになされたもので、出力端子の電位が負荷駆動回路のグランド電位よりも低くても過電流検出動作を好適に実行可能、かつ、高精度の過電流検出動作が可能で、しかも、回路規模の増大を抑制可能な過電流検出回路及び負荷駆動回路を提供することを目的とする。

上記課題を解決するため、本発明の過電流検出回路は、ドレイン端子は電源からの入力端子に接続され、ソース端子は負荷への出力端子に接続され、ゲート端子−ソース端子間の電位差が制御されることにより前記電源から前記負荷への電源供給をＯＮ／ＯＦＦ切り替えするための出力ＭＯＳトランジスタのドレイン端子−ソース端子間の過電流を検出するための過電流検出回路であって、前記出力ＭＯＳトランジスタに対し構造相似で、前記出力ＭＯＳトランジスタとはゲート端子どうしが共通接続されているとともにドレイン端子どうしも共通接続されていることにより、ドレイン端子−ソース端子間の電流が、前記出力ＭＯＳトランジスタのドレイン端子−ソース端子間の電流に応じて増加するようにされた第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのソース端子と前記出力端子との間に直列に挿入された抵抗と、前記抵抗と前記出力端子との接続点にソース端子が接続され、ゲート端子には、前記第１ＭＯＳトランジスタのドレイン端子−ソース端子間の電流増加に応じて増加する電位が入力される第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタのドレイン端子側に、前記過電流の検出しきい値となるしきい値電流を出力するしきい値電流出力手段と、を備え、前記しきい値電流出力手段の出力側と前記第２ＭＯＳトランジスタのドレイン端子との接続点からの電流を、過電流の発生を検出するための検出信号として用いるようにし、該検出信号の反転により前記過電流の発生を検出するように構成されているとともに、当該過電流検出回路は、前記第２ＭＯＳトランジスタのゲート端子−ソース端子間の電位差を、該第２ＭＯＳトランジスタのＭＯＳしきい値と近い値に設定するための電位差設定手段を更に備えることを特徴としている。

本発明の過電流検出回路においては、前記電位差設定手段は、定電流を出力する定電流出力手段と、前記定電流出力手段の出力側にドレイン端子及びゲート端子が接続されているとともに、該ゲート端子が前記第２ＭＯＳトランジスタのゲート端子に接続され、ソース端子が、前記抵抗と前記第１ＭＯＳトランジスタのソース端子との接続点に接続され、かつ、前記第２ＭＯＳトランジスタと構造相似な第３ＭＯＳトランジスタと、を備えて構成されていることが好ましい。

また、前記定電流出力手段と前記しきい値電流出力手段とは、前記定電流或いは前記しきい値電流を、前記入力端子からの電圧に基づきそれぞれ生成し出力するものであるとともに、相互に構造相似な素子からなることが好ましい。

より具体的には、前記定電流出力手段及び前記しきい値電流出力手段は、それぞれデプレッション型ＭＯＳトランジスタからなることを好ましい一例とする。

或いは、前記定電流出力手段及び前記しきい値電流出力手段は、それぞれ抵抗からなることも好ましい。

或いは、前記定電流出力手段と前記しきい値電流出力手段とは、バイアス回路を構成していることも好ましい。

また、本発明の過電流検出回路は、ドレイン端子は電源からの入力端子に接続され、ソース端子は負荷への出力端子に接続され、ゲート端子−ソース端子間の電位差が制御されることにより前記電源から前記負荷への電源供給をＯＮ／ＯＦＦ切り替えするための出力ＭＯＳトランジスタのドレイン端子−ソース端子間の過電流を検出するための過電流検出回路であって、前記出力ＭＯＳトランジスタに対し構造相似で、前記出力ＭＯＳトランジスタとはゲート端子どうしが共通接続されているとともにドレイン端子どうしも共通接続されていることにより、ドレイン端子−ソース端子間の電流が、前記出力ＭＯＳトランジスタのドレイン端子−ソース端子間の電流に応じて増加するようにされた第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのソース端子と前記出力端子との間に直列に挿入された第１抵抗と、前記第１抵抗と前記出力端子との接続点にソース端子が接続され、ゲート端子には、前記第１ＭＯＳトランジスタのドレイン端子−ソース端子間の電流増加に応じて増加する電位が入力される第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタのドレイン端子と前記入力端子との間に直列に挿入された第２抵抗と、前記第２抵抗と前記第２ＭＯＳトランジスタのドレイン端子との接続点の電位を、前記過電流の検出しきい値となるしきい値電圧と比較し、この比較結果を、過電流の発生を検出するための検出信号として出力する比較手段と、前記第２ＭＯＳトランジスタのゲート端子−ソース端子間の電位差を、該第２ＭＯＳトランジスタのＭＯＳしきい値と近い値に設定するための電位差設定手段と、を備えることを特徴としている。

この場合、前記電位差設定手段は、一端が前記入力端子に接続された第３抵抗と、前記第３抵抗の他端にドレイン端子及びゲート端子が接続されているとともに、該ゲート端子が前記第２ＭＯＳトランジスタのゲート端子に接続され、ソース端子が、前記第１抵抗と前記第１ＭＯＳトランジスタのソース端子との接続点に接続され、かつ、前記第２ＭＯＳトランジスタと構造相似な第３ＭＯＳトランジスタと、を備えて構成されていることが好ましい。

また、本発明の負荷駆動回路は、本発明の過電流検出回路と、前記出力ＭＯＳトランジスタと、前記出力ＭＯＳトランジスタのゲート端子に制御電圧を印加することによって、該出力ＭＯＳトランジスタのドレイン端子−ソース端子間の電流をＯＮ／ＯＦＦ切替制御する制御回路と、を備えることを特徴としている。

本発明によれば、第１ＭＯＳトランジスタのソース端子は抵抗を介して出力端子（出力ＭＯＳトランジスタのソース端子）に接続している一方で、第２ＭＯＳトランジスタのソース端子は出力端子（出力ＭＯＳトランジスタのソース端子）に接続した構成としているので、出力ＭＯＳトランジスタのドレイン端子−ソース端子間で過電流検出回路（検出信号出力の前段部分）を構成することができ、負荷駆動回路のグランドを用いる必要が無くなる。よって、出力端子が負荷駆動回路のグランドよりも低電位となった場合であっても、過電流検出動作を好適に実行することが可能である。

また、電位差設定手段を備えているので、抵抗による電圧降下（本発明の場合には過電流検出動作の精度低下の原因となる）を微少な値に設定しても、過電流検出動作を好適に実行することが可能となり、該過電流検出動作を高精度なものとすることができる。

加えて、従来技術とは異なり、検出信号出力の前段にオペアンプを備える必要がないので、回路規模並びにパタンレイアウトの増大を抑制することが可能であるとともに、オペアンプを用いたフィードバック回路が無いので入力端子における電位の変動にも影響を受けにくく、スイッチングノイズに起因する誤動作が生じる可能性を低減できるという効果が得られる（つまり、ノイズに強くなる）。

以下、図面を参照して、本発明に係る実施の形態について説明する。

〔第１の実施形態〕
先ず、構成を説明する。

図１に示すように、本発明の第１の実施形態に係る負荷駆動回路は、電源１から負荷２への電源供給をＯＮ／ＯＦＦ切替するための出力ＭＯＳトランジスタＱ１を備えている。この出力ＭＯＳトランジスタＱ１のドレイン端子は電源１からの入力端子３に、ソース端子は負荷２への出力端子４に、それぞれ接続されている。さらに、出力ＭＯＳトランジスタＱ１のゲート端子は、該出力ＭＯＳトランジスタＱ１をＯＮ／ＯＦＦ切替制御するための制御信号を出力する（制御電圧を印加する）制御回路５に接続されている。従って、制御回路５から出力ＭＯＳトランジスタＱ１のゲート端子への制御信号に応じて、該出力ＭＯＳトランジスタＱ１は、そのドレイン端子−ソース端子間に電流が流れる状態と流れない状態、すなわち、負荷２への電源供給状態（ＯＮ）と電源遮断状態（ＯＦＦ）とに切替制御される。なお、負荷２は、グランド６（例えば、車両のフレームなど）に接続されている。

また、図１の負荷駆動回路は、負荷２におけるショートの発生などにより出力ＭＯＳトランジスタＱ１に過電流が流れてしまうという異常状態（過電流状態）の発生を検出するために、以下に説明する過電流検出回路を備えている。

先ず、図１の負荷駆動回路は、出力ＭＯＳトランジスタＱ１と構造相似な（ディメンジョンのみが異なり、単位チャネル幅当たりの特性が等しい）電流検出用ＭＯＳトランジスタ（第１ＭＯＳトランジスタ）Ｑ２を備えている。この電流検出用ＭＯＳトランジスタＱ２と出力ＭＯＳトランジスタＱ１とは、各々のドレイン端子が入力端子３に共通接続されているとともに、各々のゲート端子が制御回路５に共通接続されている。

さらに、図１の負荷駆動回路は、電流検出用ＭＯＳトランジスタＱ２と出力ＭＯＳトランジスタＱ１との双方のソース端子の間（電流検出用ＭＯＳトランジスタＱ２のソース端子と出力端子４との間でもある）に直列に接続（挿入）された電流検出用抵抗（抵抗）ＲＳを備えている。

ここで、出力ＭＯＳトランジスタＱ１と電流検出用ＭＯＳトランジスタＱ２とは相互に構造相似であるため、仮に、ゲート端子−ソース端子間の電位差並びにドレイン端子−ソース端子間の電位差が相互に同一となる条件下では、電流検出用ＭＯＳトランジスタＱ２のドレイン端子−ソース端子間には、該電流検出用ＭＯＳトランジスタＱ２と出力ＭＯＳトランジスタＱ１との相似比に応じた電流が流れる（チャネル幅の比電流を得られる）。つまり、この条件下で、例えば、出力ＭＯＳトランジスタＱ１と電流検出用ＭＯＳトランジスタＱ２との相似比が１０００：１である場合には、出力ＭＯＳトランジスタＱ１に流れる電流に対し１／１０００の電流が電流検出用ＭＯＳトランジスタＱ２に流れる。この相似比の場合、例えば、出力ＭＯＳトランジスタＱ１のドレイン端子−ソース端子間に流れる電流が１Ａの場合には、電流検出用ＭＯＳトランジスタＱ２のドレイン端子−ソース端子間に流れる電流は１ｍＡとなる。

ただし、実際には、図１の負荷駆動回路は検出用抵抗ＲＳを備えているため、電流検出用ＭＯＳトランジスタＱ２のドレイン端子−ソース端子間の電流は、上記比電流と比較して、検出用抵抗ＲＳによる電圧降下に応じた誤差を生じる。このため、本実施形態においては、高精度の過電流検出動作を実現するために、検出用抵抗ＲＳの電圧降下を極力小さい値（例えば、０．５Ｖ以下）に設定することが好ましい。

また、図１の負荷駆動回路は、カレントミラーを構成する検出電圧伝達用ＭＯＳトランジスタ（第３ＭＯＳトランジスタ、電位差設定手段）Ｑ３及び検出信号出力用ＭＯＳトランジスタ（第２ＭＯＳトランジスタ）Ｑ４を備えている。

すなわち、検出信号出力用ＭＯＳトランジスタＱ４と検出電圧伝達用ＭＯＳトランジスタＱ３とは、相互に構造相似である。また、これらのうち検出電圧伝達用ＭＯＳトランジスタＱ３のソース端子は、検出用抵抗ＲＳと検出用ＭＯＳトランジスタＱ２のソース端子との接続点７に接続されている。さらに、検出電圧伝達用ＭＯＳトランジスタＱ３のゲート端子とドレイン端子とは接続点１１にて共通接続されているとともに、これらゲート端子及びドレイン端子には（接続点１１には）、所定の定電流（Ｉｒｅｆ１）を出力する定電流出力手段（電位差設定手段）９の出力側が接続されている。この定電流出力手段９は、例えば、電源１からの電圧に基づき定電流（Ｉｒｅｆ１）（常時略一定）を生成し出力する。

他方、検出信号出力用ＭＯＳトランジスタＱ４のソース端子は、出力ＭＯＳトランジスタＱ１のソース端子と検出用抵抗ＲＳとの接続点８（検出用抵抗ＲＳと出力端子４との接続点でもある）に接続されている。さらに、検出信号出力用ＭＯＳトランジスタＱ４のゲート端子は、検出電圧伝達用ＭＯＳトランジスタＱ３のゲート端子に共通接続（接続点１３にて接続）されている。加えて、検出信号出力用ＭＯＳトランジスタＱ４のドレイン端子には、過電流の検出しきい値となる所定のしきい値電流（基準電流；Ｉｒｅｆ２）を出力するしきい値電流出力手段１０の出力側が接続（接続点１２にて接続）されている。このしきい値電流出力手段１０は、例えば、電源１からの電圧に基づきしきい値電流（常時略一定）を生成し出力する。

また、しきい値電流出力手段１０と定電流出力手段９とは、特性バラツキが相互に同傾向となる様に、相互に構造相似な素子もしくはバイアス回路により構成する。

具体的には、定電流出力手段９及びしきい値電流出力手段１０は、例えば、図２に示すように、それぞれデプレッション型ＭＯＳトランジスタにより構成することを好ましい一例とする。この場合、定電流出力手段９を構成するデプレッション型ＭＯＳトランジスタは、そのドレイン端子は入力端子３に、ゲート端子及びソース端子は検出電圧伝達用ＭＯＳトランジスタＱ３のドレイン端子に接続すると良い。また、しきい値電流出力手段１０を構成するデプレッション型ＭＯＳトランジスタは、そのドレイン端子は入力端子３に、ゲート端子及びソース端子は検出信号出力用ＭＯＳトランジスタＱ４のドレイン端子に接続すると良い。

或いは、定電流出力手段９及びしきい値電流出力手段１０は、例えば、図３に示すように、それぞれ抵抗により構成することも好ましい。この場合、定電流出力手段９を構成する抵抗は、その一端は入力端子３に、他端は検出電圧伝達用ＭＯＳトランジスタＱ３のドレイン端子に接続すると良い。また、しきい値電流出力手段１０を構成する抵抗は、その一端は入力端子３に、他端は検出信号出力用ＭＯＳトランジスタＱ４のドレイン端子に接続すると良い。

或いは、定電流出力手段９としきい値電流出力手段１０とは、例えば、図４に示すように、バイアス回路を構成していることも好ましい。この場合、定電流出力手段９及びしきい値電流出力手段１０を構成する各ＭＯＳトランジスタのゲート端子どうしは定電流バイアス信号の供給源に共通接続する一方で、それらのドレイン端子どうしは入力端子３に共通接続し、定電流出力手段９を構成するＭＯＳトランジスタのソース端子は検出電圧伝達用ＭＯＳトランジスタＱ３のドレイン端子に接続し、しきい値電流出力手段１０を構成するＭＯＳトランジスタのソース端子は検出信号出力用ＭＯＳトランジスタＱ４のドレイン端子に接続すると良い。

また、過電流検出回路は、以上のように構成されているので、検出信号出力用ＭＯＳトランジスタＱ４には、検出電圧伝達用ＭＯＳトランジスタＱ３との相似比に応じた電流が流れる。

しかしながら、本実施形態の過電流検出回路は電流検出用抵抗ＲＳを備えているため、検出電圧伝達用ＭＯＳトランジスタＱ３と検出信号出力用ＭＯＳトランジスタＱ４とは、互いのソース電位が異なる。このため、本実施形態においては、検出電圧伝達用ＭＯＳトランジスタＱ３と検出信号出力用ＭＯＳトランジスタＱ４とのドレイン端子−ソース端子間の電流を相互に等しい値にするために、これら両トランジスタＱ３、Ｑ４の相似比、並びに、Ｉｒｅｆ１、Ｉｒｅｆ２の値を以下に説明するように設定する。

ここで、検出電圧伝達用ＭＯＳトランジスタＱ３のチャネル長をＬ１、検出電圧伝達用ＭＯＳトランジスタＱ３のチャネル幅をＷ１、検出信号出力用ＭＯＳトランジスタＱ４のチャネル長をＬ２、検出信号出力用ＭＯＳトランジスタＱ４のチャネル幅をＷ２とすると、検出電圧伝達用ＭＯＳトランジスタＱ３と検出信号出力用ＭＯＳトランジスタＱ４との相似比は、（Ｗ１／Ｌ１）：（Ｗ２／Ｌ２）で表される。

そして、例えば、（Ｗ１／Ｌ１）：（Ｗ２／Ｌ２）が１：１の場合にはＩｒｅｆ１＜Ｉｒｅｆ２とする一方で、Ｉｒｅｆ１：Ｉｒｅｆ２が１：１の場合には（Ｗ１／Ｌ１）＞（Ｗ２／Ｌ２）とすることにより、検出電圧伝達用ＭＯＳトランジスタＱ３と検出信号出力用ＭＯＳトランジスタＱ４とのドレイン端子−ソース端子間の電流を相互に等しい値となるようにすることができる。

このように、本実施形態においては、両トランジスタＱ３、Ｑ４のドレイン端子−ソース端子間の電流が相互に等しくなるように設定しているので、例えば、検出電圧伝達用ＭＯＳトランジスタＱ３のドレイン端子−ソース端子間に１ｍＡの電流が流れる際には、検出信号出力用ＭＯＳトランジスタＱ４のドレイン端子−ソース端子間にも１ｍＡの電流が流れる。

なお、以上の構成のうち、電流検出用ＭＯＳトランジスタＱ２、電流検出用抵抗ＲＳ、検出電圧伝達用ＭＯＳトランジスタＱ３、検出信号出力用ＭＯＳトランジスタＱ４、定電流出力手段９及びしきい値電流出力手段１０により本実施形態に係る過電流検出回路が構成されている。

また、この過電流検出回路においては、しきい値電流出力手段１０の出力側と検出信号出力用ＭＯＳトランジスタＱ４のドレイン端子との接続点１２からの電流を過電流検出信号（検出信号）とし、この過電流検出信号の反転により過電流の発生を検出するように構成されている。つまり、過電流検出信号は、検出信号出力用ＭＯＳトランジスタＱ４のドレイン端子−ソース端子間に流れる電流値に応じて反転するので、過電流状態の発生を検出することができる。

次に、本実施形態に係る過電流検出回路における動作を説明する。

なお、制御回路５からのＯＮ制御により出力ＭＯＳトランジスタＱ１のドレイン端子−ソース端子間に電流が流れる場合で、かつ、ショートなどが発生していない正常状態の場合には、該ドレイン端子−ソース端子間には、例えば１Ａの正常電流が流れるものとし、該ドレイン端子−ソース端子間に１．１Ａを越える電流が流れた場合には、過電流が流れる異常状態であると判定するものとする。この場合は、しきい値電流出力手段１０により出力されるしきい値電流は、１．１ｍＡで常時略一定となるようにする。

このような条件の下で、制御回路５からのＯＦＦ制御により出力ＭＯＳトランジスタＱ１のドレイン端子−ソース端子間に電流が流れていない場合には、電流検出用ＭＯＳトランジスタＱ２のドレイン端子−ソース端子間にも電流が流れない。従って、電流検出用ＭＯＳトランジスタＱ２のソース端子と検出用抵抗ＲＳとの接続点７の電位Ｖｓは上昇せず、検出電圧伝達用ＭＯＳトランジスタＱ３と検出信号出力用ＭＯＳトランジスタＱ４とのゲート端子どうしの接続点１３の電位Ｖ１も上昇せず、検出信号出力用ＭＯＳトランジスタＱ４のドレイン端子−ソース端子間には電流が流れない。よって、しきい値電流出力手段１０からのしきい値電流Ｉｒｅｆ２が、ハイレベル（Ｈ）の過電流検出信号として接続点１２より出力されるので、過電流状態ではないと判定することができる。

また、制御回路５からのＯＮ制御により出力ＭＯＳトランジスタＱ１のドレイン端子−ソース端子間に電流が流れる場合で、かつ、ショートなどが発生していない正常状態の場合には、該ドレイン端子−ソース端子間に正常電流（例えば、１Ａ）が流れる。この場合には、電流検出用ＭＯＳトランジスタＱ２のドレイン端子−ソース端子間には、相似比に応じて例えば１ｍＡの電流が流れる。また、接続点７の電位Ｖｓ及び接続点１３の電位Ｖ１は上昇し、検出信号出力用ＭＯＳトランジスタＱ４のドレイン端子−ソース端子間には電流が流れるが、この電流はしきい値電流出力手段１０からのしきい値電流Ｉｒｅｆ２（例えば、１．１ｍＡ）には達しない。よって、この場合にも、しきい値電流出力手段１０からのしきい値電流Ｉｒｅｆ２は、ハイレベル（Ｈ）の過電流検出信号として接続点１２より出力されるので、過電流状態ではないと判定することができる。

これらに対し、例えば、ショートなどの異常が発生し、出力ＭＯＳトランジスタＱ１のドレイン端子−ソース端子間に１．１Ａを越える電流（例えば、１．２Ａ）が流れる場合には、電流検出用ＭＯＳトランジスタＱ２のドレイン端子−ソース端子間には、相似比に応じて１．２ｍＡの電流が流れる。また、接続点７の電位Ｖｓ及び接続点１３の電位Ｖ１は上昇し、検出信号出力用ＭＯＳトランジスタＱ４のドレイン端子−ソース端子間には電流が流れて、この電流はしきい値電流出力手段１０からのしきい値電流Ｉｒｅｆ２（例えば、１．１ｍＡ）を越える。このため、接続点１２からの過電流検出信号がハイレベル（Ｈ）からローレベル（Ｌ）に反転し、過電流状態と判定することができる。

すなわち、出力ＭＯＳトランジスタＱ１のドレイン端子−ソース端子間の電流が多ければ多いほど、接続点７の電位Ｖｓが上昇し、この電位Ｖｓの上昇には接続点１３の電位Ｖ１の上昇が伴い、更に、この電位Ｖ１の上昇には、検出信号出力用ＭＯＳトランジスタＱ４のドレイン端子−ソース端子間に流れる電流増加が伴うこととなり、この電流がしきい値電流Ｉｒｅｆ２を越えると過電流検出信号が反転し、（図示しない判定手段により）過電流状態であると判定できる。

よって、例えば、出力ＭＯＳトランジスタＱ１をＯＦＦ状態に切り替える制御を行うことにより、該出力ＭＯＳトランジスタＱ１を保護することができる。

ところで、本実施形態に係る過電流検出回路において、仮に、検出電圧伝達用ＭＯＳトランジスタＱ３及び定電流出力手段９を備えておらず、検出信号出力用ＭＯＳトランジスタＱ４のゲート端子が接続点７に接続されていたとすれば、検出信号出力用ＭＯＳトランジスタＱ４のゲート端子−ソース端子間の電位差は検出用抵抗ＲＳによる電圧降下と等しくなり、過電流検出信号を反転させるためには、検出用抵抗ＲＳによる電圧降下が最低でも検出信号出力用ＭＯＳトランジスタＱ４のＭＯＳしきい値（例えば、０．４Ｖ〜１．０Ｖ程度）だけ必要となってしまい、高精度の過電流検出動作が不可能となる。

これに対し、本実施形態に係る過電流検出回路においては、検出電圧伝達用ＭＯＳトランジスタＱ３及び定電流出力手段９を備える結果として、検出信号出力用ＭＯＳトランジスタＱ４のゲート端子−ソース端子間の電位差を、該検出信号出力用ＭＯＳトランジスタＱ４のＭＯＳしきい値と近い値に設定することができる。よって、検出用抵抗ＲＳによる電圧降下が極めて小さい値となるように該検出用抵抗ＲＳの抵抗値を設定しても、過電流状態の場合に過電流検出信号を反転させることが可能となるので、高精度の過電流検出動作を実現することができる。

ここで、本実施形態の場合における過電流検出値Ｉｏｃ（接続点１２より出力される過電流検出信号の電流値）は以下の（３）式で表すことができる。

（３）式において、Ａ＝（出力ＭＯＳトランジスタＱ１のチャネル幅）／（電流検出用ＭＯＳトランジスタＱ２のチャネル幅）、ＲＳは検出用抵抗ＲＳの抵抗値、Ｂ＝Ｉｒｅｆ２／Ｉｒｅｆ１、Ｌ１は検出電圧伝達用ＭＯＳトランジスタＱ３のチャネル長、Ｗ１は検出電圧伝達用ＭＯＳトランジスタＱ３のチャネル幅、Ｌ２は検出信号出力用ＭＯＳトランジスタＱ４のチャネル長、Ｗ２は検出信号出力用ＭＯＳトランジスタＱ４のチャネル幅、Ｖｇｓ１は検出電圧伝達用ＭＯＳトランジスタＱ３のゲート端子−ソース端子間の電位差、Ｖｔは検出電圧伝達用ＭＯＳトランジスタＱ３並びに検出信号出力用ＭＯＳトランジスタＱ４の物性Ｖｔ（ＭＯＳしきい値）である。

また、Ｖｇｓ１に関しては、以下の（４）式が成立する。

つまり、これら（３）式及び（４）式から、以下の（５）式が成立する。

すなわち、本実施形態の場合、過電流検出値Ｉｏｃは、Ｉｒｅｆ１のバラツキによる影響は１／２乗に抑制することができる。すなわち、近似的には従来の半分程度に減らすことができ、高精度の過電流検出動作が可能となる。

以上のような実施形態の過電流検出回路及び負荷駆動回路によれば、検出信号出力の前段においてオペアンプを用いずに、電流検出用ＭＯＳトランジスタＱ２のソース端子は検出用抵抗ＲＳを介して出力端子４（出力ＭＯＳトランジスタＱ１のソース端子）に接続する一方で、検出信号出力用ＭＯＳトランジスタＱ４のソース端子は出力端子４（出力ＭＯＳトランジスタＱ１のソース端子）に接続した構成としているので、過電流検出回路（過電流検出信号出力の前段部分）を、負荷駆動回路のグランドを用いずに出力ＭＯＳトランジスタＱ１のドレイン端子−ソース端子間で構成することができる。よって、出力端子４が負荷駆動回路のグランドよりも低電位となった場合であっても、過電流検出動作を好適に実行することが可能となり、過電流検出できる出力電圧範囲が広くなる。

また、検出電圧伝達用ＭＯＳトランジスタＱ３及び定電流出力手段９からなる電位差設定手段を備えているので、検出用抵抗ＲＳによる電圧降下を微少な値に設定しても過電流検出動作を好適に実行することが可能となり、該過電流検出動作を高精度なものとすることができる。

加えて、従来技術とは異なり、検出信号出力の前段にオペアンプを備える必要がないので、回路規模並びにパタンレイアウトの増大を抑制することが可能であるとともに、オペアンプを用いたフィードバック回路が無いので入力端子３における電位の変動にも影響を受けにくく、スイッチングノイズに起因する誤動作が生じる可能性を低減できるという効果が得られる（つまり、ノイズに強くなる）。

〔第２の実施形態〕
次に、図５を参照して、過電流検出信号として電圧を用いる場合の負荷駆動回路を本発明の第２の実施形態として説明する。

図５に示す負荷駆動回路は、定電流出力手段９に代えて抵抗２１（第２抵抗）を、しきい値電流出力手段１０に代えて抵抗２２（第３抵抗）を備えているのに加え、抵抗２２と検出信号出力用ＭＯＳトランジスタＱ４のドレイン端子との接続点２４の電位を過電流の検出しきい値となる所定のしきい値電圧Ｖｒと比較し、この比較結果を過電流の発生を検出するための過電流検出信号Ｉｏｃとして出力するオペアンプ（比較手段）２５を備えている点で、図１の負荷駆動回路と異なり、その他の点では図１の負荷駆動回路と同様である。

図５の負荷駆動回路においては、接続点２４の電圧がオペアンプ２５の反転入力端子に入力され、このオペアンプ２５の非反転入力端子には、過電流の検出しきい値となる所定のしきい値電圧Ｖｒが入力されている。

図５の負荷駆動回路の場合、検出信号出力用ＭＯＳトランジスタＱ４に流れる電流が抵抗２２に流れるので、この抵抗２２では、該抵抗２２の抵抗値×電流の電圧降下が発生する。このため、この電圧降下分を入力端子３における電圧Ｖｃｃから差し引いた値が、接続点２４の電圧となる。

図５の負荷駆動回路の場合の過電流検出信号Ｉｏｃは、接続点２４の電圧がしきい値電圧Ｖｒよりも大きくなると、例えばハイレベル（Ｈ）からローレベル（Ｌ）に反転し、これにより、（図示しない判定手段により）異常と判定することができる。

なお、図５の負荷駆動回路における過電流検出回路は、電流検出用ＭＯＳトランジスタＱ２、電流検出用抵抗ＲＳ、検出電圧伝達用ＭＯＳトランジスタＱ３、検出信号出力用ＭＯＳトランジスタＱ４、抵抗２１、抵抗２２及びオペアンプ２５により構成されている。

以上のような第２の実施形態によっても、上記の第１の実施形態の場合と同様の効果が得られる。

本発明の第１の実施形態に係る負荷駆動回路を示す回路図である。 第１の実施形態の具体的な回路構成の例を示す回路図である。 第１の実施形態の具体的な回路構成の例を示す回路図である。 第１の実施形態の具体的な回路構成の例を示す回路図である。 本発明の第２の実施形態に係る負荷駆動回路を示す回路図である。 従来の負荷駆動回路を示す回路図である。 従来の負荷駆動回路を示す回路図である。

符号の説明

Ｑ１ 出力ＭＯＳトランジスタ
Ｑ２ 電流検出用ＭＯＳトランジスタ（第１ＭＯＳトランジスタ）
Ｑ３ 検出電圧伝達用ＭＯＳトランジスタ（第３ＭＯＳトランジスタ、電位差設定手段）
Ｑ４ 検出信号出力用ＭＯＳトランジスタ（第２ＭＯＳトランジスタ）
ＲＳ 抵抗（抵抗、第１抵抗）
５ 制御回路
９ 定電流出力手段（電位差設定手段）
１０ しきい値電流出力手段
２１ 第３抵抗（電位差設定手段）
２２ 第２抵抗
２５ オペアンプ（比較手段）

Claims (9)

1. ドレイン端子は電源からの入力端子に接続され、ソース端子は負荷への出力端子に接続され、ゲート端子−ソース端子間の電位差が制御されることにより前記電源から前記負荷への電源供給をＯＮ／ＯＦＦ切り替えするための出力ＭＯＳトランジスタのドレイン端子−ソース端子間の過電流を検出するための過電流検出回路であって、
   前記出力ＭＯＳトランジスタに対して構造相似で、前記出力ＭＯＳトランジスタとはゲート端子が相互に共通接続されているとともにドレイン端子も相互に共通接続されていることにより、ドレイン端子−ソース端子間の電流が、前記出力ＭＯＳトランジスタのドレイン端子−ソース端子間の電流に応じて増加するようにされた第１ＭＯＳトランジスタと、
   前記第１ＭＯＳトランジスタのソース端子と前記出力端子との間に直列に挿入された抵抗と、
   前記抵抗と前記出力端子との接続点にソース端子が接続され、ゲート端子には、前記第１ＭＯＳトランジスタのドレイン端子−ソース端子間の電流増加に応じて増加する電位が入力される第２ＭＯＳトランジスタと、
   前記第２ＭＯＳトランジスタのドレイン端子側に、前記過電流の検出しきい値となるしきい値電流を出力するしきい値電流出力手段と、
   を備え、
   前記しきい値電流出力手段の出力側と前記第２ＭＯＳトランジスタのドレイン端子との接続点から出力される電流を過電流検出信号として検出し、該過電流検出信号の反転により前記過電流の発生を検出するように構成されているとともに、
   当該過電流検出回路は、
   前記第２ＭＯＳトランジスタのゲート端子−ソース端子間の電位差を、該第２ＭＯＳトランジスタのＭＯＳしきい値と近い値に設定するための電位差設定手段を更に備えることを特徴とする過電流検出回路。
2. 前記電位差設定手段は、
   定電流を出力する定電流出力手段と、
   前記定電流出力手段の出力側にドレイン端子及びゲート端子が接続されているとともに、該ゲート端子が前記第２ＭＯＳトランジスタのゲート端子に接続され、ソース端子が、前記抵抗と前記第１ＭＯＳトランジスタのソース端子との接続点に接続され、かつ、前記第２ＭＯＳトランジスタと構造相似な第３ＭＯＳトランジスタと、
   を備えて構成されていることを特徴とする請求項１に記載の過電流検出回路。
3. 前記定電流出力手段と前記しきい値電流出力手段とは、
   前記定電流或いは前記しきい値電流を前記入力端子からの電圧に基づきそれぞれ生成し出力するものであるとともに、相互に構造相似な素子からなることを特徴とする請求項２に記載の過電流検出回路。
4. 前記定電流出力手段及び前記しきい値電流出力手段は、それぞれデプレッション型ＭＯＳトランジスタからなることを特徴とする請求項３に記載の過電流検出回路。
5. 前記定電流出力手段及び前記しきい値電流出力手段は、それぞれ抵抗からなることを特徴とする請求項３に記載の過電流検出回路。
6. 前記定電流出力手段と前記しきい値電流出力手段とは、バイアス回路を構成していることを特徴とする請求項３に記載の過電流検出回路。
7. ドレイン端子は電源からの入力端子に接続され、ソース端子は負荷への出力端子に接続され、ゲート端子−ソース端子間の電位差が制御されることにより前記電源から前記負荷への電源供給をＯＮ／ＯＦＦ切り替えするための出力ＭＯＳトランジスタのドレイン端子−ソース端子間の過電流を検出するための過電流検出回路であって、
   前記出力ＭＯＳトランジスタに対して構造相似で、前記出力ＭＯＳトランジスタとはゲート端子が相互に共通接続されているとともにドレイン端子も相互に共通接続されていることにより、ドレイン端子−ソース端子間の電流が、前記出力ＭＯＳトランジスタのドレイン端子−ソース端子間の電流に応じて増加するようにされた第１ＭＯＳトランジスタと、
   前記第１ＭＯＳトランジスタのソース端子と前記出力端子との間に直列に挿入された第１抵抗と、
   前記第１抵抗と前記出力端子との接続点にソース端子が接続され、ゲート端子には、前記第１ＭＯＳトランジスタのドレイン端子−ソース端子間の電流増加に応じて増加する電位が入力される第２ＭＯＳトランジスタと、
   前記第２ＭＯＳトランジスタのドレイン端子と前記入力端子との間に直列に挿入された第２抵抗と、
   前記第２抵抗と前記第２ＭＯＳトランジスタのドレイン端子との接続点の電位を、前記過電流の検出しきい値となるしきい値電圧と比較し、この比較結果を、過電流の発生を検出するための検出信号として出力する比較手段と、
   前記第２ＭＯＳトランジスタのゲート端子−ソース端子間の電位差を、該第２ＭＯＳトランジスタのＭＯＳしきい値と近い値に設定するための電位差設定手段と、
   を備えることを特徴とする過電流検出回路。
8. 前記電位差設定手段は、
   一端が前記入力端子に接続された第３抵抗と、
   前記第３抵抗の他端にドレイン端子及びゲート端子が接続されているとともに、該ゲート端子が前記第２ＭＯＳトランジスタのゲート端子に接続され、ソース端子が、前記第１抵抗と前記第１ＭＯＳトランジスタのソース端子との接続点に接続され、かつ、前記第２ＭＯＳトランジスタと構造相似な第３ＭＯＳトランジスタと、
   を備えて構成されていることを特徴とする請求項７に記載の過電流検出回路。
9. 請求項１乃至８のいずれか一項に記載の過電流検出回路と、
   前記出力ＭＯＳトランジスタと、
   前記出力ＭＯＳトランジスタのゲート端子に制御電圧を印加することによって、該出力ＭＯＳトランジスタのドレイン端子−ソース端子間の電流をＯＮ／ＯＦＦ切替制御する制御回路と、
   を備えることを特徴とする負荷駆動回路。
   
   

Images