JP3786339B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3786339B2 JP3786339B2 JP2000081291A JP2000081291A JP3786339B2 JP 3786339 B2 JP3786339 B2 JP 3786339B2 JP 2000081291 A JP2000081291 A JP 2000081291A JP 2000081291 A JP2000081291 A JP 2000081291A JP 3786339 B2 JP3786339 B2 JP 3786339B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- wiring pattern
- conductive material
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は樹脂封止型半導体装置の製造方法に係り、特に配線パターンの一面を封止樹脂の外部に露出させた樹脂封止型半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、携帯電話などのマルチメディア電子機器の普及に伴い、それらに使用される半導体装置もより一層の小型化が要求されている。この要求を満たすものとして、ＳＯＮ(Small Outline Non-lead Package)やＱＦＮ(Quad Flat Non-lead Package)と指称される半導体装置が注目されている。これらの半導体装置は、従来のリードフレームをそのまま利用することができるので、比較的低コストに製作できるという利点がある。
【０００３】
図４（ａ）にＱＦＮ型半導体装置の一例を示す。ここで示す半導体装置１においては、半導体チップ搭載部２はリード３と同一材料からプレスまたはエッチング加工によって一体的に形成されており、この半導体チップ搭載部２の一面に半導体チップ４がＡｇペーストなどの接着剤によって固着される。
【０００４】
それから、半導体チップ４の電極５とリード３とをボンディングワイヤ６によって電気的に接続し、その後半導体チップ搭載部２及びリード３の半導体チップ４搭載面側を、少なくとも半導体チップ４及びボンディングワイヤ６が覆われるように封止樹脂７によって封止し、半導体装置１が形成される。
【０００５】
なお、ここで示す半導体装置１においては、半導体チップ搭載部２の半導体チップ４搭載面の裏面側及びリード３の実装面側は樹脂封止されず、封止樹脂７の底面に露出するような構成となっている。また半導体チップ搭載部２及びリード３の露出面には、通常半田めっきなどの外装めっき８が施される。
【０００６】
このような構成の半導体装置１によれば、従来のリードフレームを流用しつつも、一層の小型化及び薄型化を図ることが可能となり、また実装面のリードのばらつきを抑制することができるため、実装不良を低減することができる。
【０００７】
【発明が解決しようとする課題】
しかし前述したＱＦＮ型の半導体装置１においては、従来のリードフレームを流用するが故に、外部端子のエリア化において、リード３の強度確保のためにリード幅を広く取らなければならず、この結果配線に制限が多いという問題があった。
【０００８】
また、ＱＦＮ型の半導体装置１の場合、封止樹脂７の底面と半導体チップ搭載部２及びリード３の露出面がフラットであるため、前述した樹脂封止の際、図４（ｂ）に示すように、半導体チップ搭載部２及びリード３の露出面に封止樹脂７が流れ出し、樹脂バリ９が発生してしまうことがある。なお図中点線にて示されるのが、半導体チップ搭載部２及びリード３の露出面の正常な外形である。
【０００９】
このように半導体チップ搭載部２やリード３の露出面に樹脂バリ９が発生してしまうと、例えば半導体装置１を図示しない実装基板に接合する際の接合材として半田を使用した場合に、半田のぬれ不良が発生し、これにより半導体装置１と実装基板との電気的接続が損なわれ、製品の品質を低下させる大きな原因となってしまう。また接合材として半田以外の材料を使用した場合にも、このような樹脂バリ９によって実装面となるリード３の露出面の面積が縮小することにより、同じく実装不良が頻発していた。
【００１０】
このため、従来は樹脂封止工程の終了後、ウォータージェットやブラスト法などによりこのような樹脂バリ９を除去するか、あるいは特開平１０−２３３４０７に開示されているように、樹脂封止時に、あらかじめリードの露出面に巻返テープを密着させ、樹脂封止後、この巻返テープを除去することにより、リード露出面への樹脂漏れを防止する方法が採られている。しかし、これらの方法を実施するためには、そのための工程、資材及び専用の設備を増やす必要があり、これにより製造コストが増大してしまうという問題点があった。
【００１１】
このような問題を解決する半導体装置及びその製造方法の一例として、特開平１０−１１６９３５には、リードフレームの一面に外部接続端子の役割を果たすめっき電極を形成し、リードフレームのめっき電極形成面の所定の個所に半導体チップを搭載してめっき電極と半導体チップ電極とを電気的に接続した後、この面を樹脂封止し、その後リードフレームを除去することにより、めっき電極の一面が封止樹脂の底面に露出した構造の半導体装置を製造する方法が開示されている。この方法によれば、外部接続端子の露出面に樹脂バリが発生することはなく、また配線の自由度も非常に大きいという利点がある。
【００１２】
しかしこの方法では、リードフレーム上にめっき法により電極を形成するので、特に電極を多層に形成する場合には若干生産性が低く、また樹脂封止をする際に、リードフレーム上に設けられた複数組の半導体装置単位毎に樹脂封止を行うので、個々の半導体装置の外径サイズに合わせて樹脂封止金型を製作する必要があり、また樹脂封止時に各半導体装置の周囲を金型にてクランプする必要があることから、隣接する半導体装置間に一定の距離を確保する必要があるため、同一基板上に複数の半導体装置を形成する場合に高密度に形成することができなかった。
【００１３】
【課題を解決するための手段】
上記の問題点を解決するために、本発明は、エッチング液に対する耐蝕性の異なる材質からなる積層材料を使用して半導体装置を製造するとともに、基材上に形成された複数の半導体装置単位を一括して樹脂封止し、その後各半導体装置単位に分離するようにしている。
【００１４】
【発明の実施の形態】
本発明は、エッチング可能な基材の表面全面に、基材とはエッチング液に対する耐蝕性の異なる材質からなる導電材層を形成する工程と、導電材層上に、導電材層とはエッチング液に対する耐蝕性が異なる材質からなる金属層を形成する工程と、金属層をエッチングして、複数の半導体装置単位がマトリクス状に配置されるように所定の配線パターンを形成する工程と、配線パターンの所定の領域に半導体チップを搭載し、配線パターンと電気的に接続する工程と、マトリクス状に形成された複数の半導体装置単位を一括して樹脂封止して樹脂封止ブロック体を形成する工程と、基材をエッチング除去する工程と、樹脂封止ブロック体を切断して個々の半導体装置単位に分離する工程とにより半導体装置を製造するようにしている。
【００１５】
なお基材、導電材層及び金属層の材質としては、周知の材料からそれぞれの部位に必要な特性やコスト、エッチング液に対する耐蝕性などを考慮の上、適宜選択して組み合わせが可能である。例えば導電材層及び金属層の材質は金属であるのが好ましいが、基材の材質は金属に限定されず、例えばポリイミドなどの樹脂基板など、エッチング可能な材料ならば導電性、非導電性を問わず使用することができる。また基材と金属層とは異種金属を組み合わせても良いし、同種の金属を用いても良い。
【００１６】
金属材料を使用する場合は、基材及び金属層はＣｕ、Ｉｎｖａｒ、４２ＡｌｌｏｙなどのＦｅ−Ｎｉ合金、Ａｌの内いずれか１種又は２種からなるとともに、導電材層がＮｉ、Ｃｕ、Ｓｎ、Ｔｉ、Ａｌから選択されたいずれか1種からなる組み合わせであることが好ましい。好適な組み合わせとしては、基材／導電材層／金属層をそれぞれＣｕ／Ｎｉ／Ｃｕ、Ｃｕ／Ｓｎ／Ｃｕ、Ａｌ／Ｎｉ／Ｃｕ等とすることが挙げられるが、特に導電材層をＮｉまたはＳｎとした場合には、配線パターンに半田ボールを装着するときなどに、この導電材層がそのまま前処理層として機能するので望ましい。その他にも様々な組み合わせが適用できるが、いずれの組み合わせを選択するにしても、導電材層は基材及び金属層とはエッチング液に対する耐蝕性の異なる材料を使用する必要がある。
【００１７】
また、個々の半導体装置単位の分離は、基材をエッチング除去した後に行うのが望ましい。一括して樹脂封止された各半導体装置を個々に分離する場合には、通常ダイシングソーなどの回転刃物が使用されるが、封止樹脂とともに基材を切断する場合に、基材と封止樹脂とは硬度が異なるため切断中切削抵抗が変化し、ダイシングソーの切れ味が変わるので、封止樹脂と基材との間に剥離が生じたり、基材にバリが発生してしまう。そこで基材をエッチング除去した後に個々の半導体装置に分離するようにすれば、このような問題は発生しない。これにより、切刃の耐磨耗性も向上する。なお、隣接する各半導体装置単位の境界部分に配線パターンが存在しないようにパターニングすれば、分離の際に切断するのは樹脂だけなので、更に良好に切断バリなどを防ぐことができる。
【００１８】
【実施例】
以下、本発明の半導体装置の製造方法について、図面を参照して説明する。なお、従来と同一の箇所については同一の符号を使用して説明する。
図１は本発明の半導体装置の製造工程を示す断面図である。まず図１（ａ）に示すように、Ｃｕからなるシート状の基材１０の表面全面に、スパッタ法などによりＳｎからなる導電材層１１を形成する。そして、導電材層１１上の全面に、同じくスパッタ法などによりＣｕからなる金属層１２を形成する。なお、このような異種金属積層材料は、めっき法やラミネート法などを用いて形成するようにしても良い。
【００１９】
次に、図１（ｂ）に示すように、金属層１２上に図示しないレジストを塗布し、ＦｅＣｌ３水溶液によってエッチングを行い、金属層１２をパターニングして、所定の配線パターン１３を形成する。この場合、基材１０の材質もＣｕであることからＦｅＣｌ３水溶液によって侵食されるのであるが、金属層１２と基材１０間には、ＦｅＣｌ３水溶液ではエッチングされないＳｎからなる導電材層１１が存在するので、金属層１２のエッチングはこのエッチング液に対する耐蝕性の異なる材質からなる導電材層１１で停止し、基材１０は金属層１２のエッチングの影響を受けない。なお本実施例においては、配線パターン１３は半導体チップ搭載部１４を含む形態であり、図２に示すように、半導体装置単位１ａを９つ隣接させてマトリクス状に配置した構成としている。また図に示す通り、隣接する各半導体装置間の境界部分には、配線パターン１３及び導電材層１１は存在しないようにパターニングしている。
【００２０】
ところで、Ｓｎからなる導電材層１１はＦｅＣｌ３水溶液ではエッチングされないので、この段階では腐食されずに基材１０上に残存している。ここで本実施例においては、Ｓｎからなる導電材層１１をＨＦ：Ｈ２Ｏ＝１：１水溶液によってエッチングを行うことにより、図１（ｂ）に示すように、導電材層１１を配線パターン１３に対応した形状にパターニングするようにしている。このとき、ＣｕはＨＦ：Ｈ２Ｏ＝１：１水溶液によってはエッチングされないので、パターニングの際に、先に形成した配線パターン１３がレジストとして機能するため、別途レジストの塗布工程などが省略でき、非常に作業性が向上する。
【００２１】
次に、図１（ｃ）に示すように、配線パターン１３の各半導体装置単位の半導体チップ搭載部１４上に、Ａｇペーストなどの周知の接着剤によって、それぞれ半導体チップ４を搭載し、半導体チップ４の電極５と配線パターン１３とをＡｕ、Ａｌ線などからなるボンディングワイヤ６によって電気的に接続する。なお、電極５と配線パターン１３との電気的接続は、ボンディングワイヤ６を用いずに、直接または金属バンプなどを介して接続するようにしても良く、その場合は、配線パターン１３に半導体チップ搭載部１４を形成する必要はない。
【００２２】
それから図１（ｄ）及び図２に示すように、基材１０の一面の少なくとも配線パターン１３、半導体チップ４及びボンディングワイヤ６を含む領域を、隣接する各半導体装置単位１ａを所定数一括してエポキシ樹脂などの封止樹脂７にて樹脂封止することにより、樹脂封止ブロック体１５を形成する。その後本実施例においては、基材１０をＦｅＣｌ３水溶液によってエッチング除去する。なお、この場合もＳｎからなる導電材層１１はＦｅＣｌ３水溶液ではエッチングされないので、封止樹脂７からは配線パターン１３及び半導体チップ搭載部１４の裏面に形成された導電材層１１のみが露出することになる。
【００２３】
そして図１(ｅ)及び図２に示すように、図示しないダイシングソーなどの切断刃物などによって樹脂封止ブロック体１５を各半導体装置単位に切断分離して、図３（ａ）及び図３（ｂ）に示すような半導体装置１ａが得られる。本実施例においては、各半導体装置単位の境界部分を切断する際に、図中点線で示すダイシングライン上には基材１０、配線パターン１３、導電材層１１のいずれも存在せず、封止樹脂７が存在するだけなので、切断時の抵抗は均一であり、このため剥離や切断バリなどが発生することもない。
【００２４】
このようにして製造された半導体装置１ａは、図３に示すような構造である。なお図３（ａ）、（ｂ）はそれぞれ断面図、底面図である。これらに示されるように、封止樹脂７からは導電材層１１のみが露出する構造となる。なお、本実施例においては導電材層１１を配線パターン１３及び半導体チップ搭載部１４に対応する形状にパターニングし、かつ最終的に配線パターン１３及び半導体チップ搭載部１４と一体化したままであるが、この導電材層１１は樹脂封止工程後に全てエッチング除去してしまっても良いし、配線パターン１３、半導体チップ搭載部１４のいずれか一方のみを残して、他方を除去してしまっても良い。なお、その場合には図１（ｂ）で示した導電材層１１のパターニングは必要ない。ただし、図３（ａ）に点線で示すように、配線パターン１３の裏面に半田ボールなどの外部接続端子１６を装着するような場合には、例えば本実施例のように導電材層１１としてＳｎを使用すれば、導電材層１１が外部接続端子１６装着の際の前処理として機能することから、少なくとも配線パターン１３部には導電材層１１を残しておくのが好ましい。
【００２５】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００２６】
本発明によれば、エッチング可能な基材の表面全面に、基材とはエッチング液に対する耐蝕性の異なる材質からなる導電材層を形成し、この導電材層上に、導電材層とはエッチング液に対する耐蝕性が異なる材質からなる金属層を形成して、この金属層をエッチングすることにより所定の配線パターンを形成するようにしているので、周知のサブトラクティブ法を用いて高精度に且つ簡便に所定のパターンを形成することができる。
【００２７】
また、配線パターンを形成する際に、複数の半導体装置単位がマトリクス状に配置されるように所定の配線パターンを形成し、各半導体装置単位毎に半導体チップを搭載して配線パターンと電気的に接続した後、マトリクス状に形成された複数の半導体装置単位を一括して樹脂封止して、その後個々の半導体装置に分離するようにしているので、樹脂封止工程の作業性が大幅に向上する。更に、このような樹脂封止方法を採れば、異品種の半導体装置を樹脂封止する際に、個々の半導体装置単位の外径が異なる場合でも、複数の半導体装置をマトリクス状に配置した場合の外径がほぼ等しければ、同一の樹脂封止金型が使用できるという利点がある。また、従来のように樹脂封止時に各半導体装置の周囲を金型にてクランプする必要がないため、隣接する半導体装置間に一定の距離を確保する必要がなく、これにより基板上に複数の半導体装置を高密度に形成することができる。
【００２８】
更にまた、一連の組み立て工程を経て樹脂封止工程後に基材をエッチング除去するようにしているので、配線パターンの露出面は樹脂封止工程終了までは強固に基材に固着されており、基材をエッチング除去したときに初めて露出面が出現することになるので、これにより配線パターン露出面への樹脂バリの発生は完全に防ぐことができる。
【００２９】
更に、個々の半導体装置単位の分離を、基材をエッチング除去した後に行うようにすれば、切断刃物による切断時の基板と樹脂との硬度の違いによる剥離やバリの発生を防止することができる。更にまた、隣接する各半導体装置単位の境界部分に配線パターンが存在しないようにパターニングすれば、分離の際に切断するのは樹脂だけなので、切断バリの発生は更に良好に防止できるとともに、切刃の寿命も向上する。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を示す断面図。
【図２】本発明の半導体装置の製造方法を示す上面から見た断面図。
【図３】本発明により製造される半導体装置を示す断面図及び底面図。
【図４】従来の半導体装置を示す断面図及び底面図。
【符号の説明】
１、１ａ 半導体装置
２ 半導体チップ搭載部
３ リード
４ 半導体チップ
５ 電極
６ ボンディングワイヤ
７ 封止樹脂
８ 外装めっき
９ 樹脂バリ
１０ 基材
１１ 導電材層
１２ 金属層
１３ 配線パターン
１４ 半導体チップ搭載部
１５ 樹脂封止ブロック体
１６ 外部接続端子
【発明の属する技術分野】
本発明は樹脂封止型半導体装置の製造方法に係り、特に配線パターンの一面を封止樹脂の外部に露出させた樹脂封止型半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、携帯電話などのマルチメディア電子機器の普及に伴い、それらに使用される半導体装置もより一層の小型化が要求されている。この要求を満たすものとして、ＳＯＮ(Small Outline Non-lead Package)やＱＦＮ(Quad Flat Non-lead Package)と指称される半導体装置が注目されている。これらの半導体装置は、従来のリードフレームをそのまま利用することができるので、比較的低コストに製作できるという利点がある。
【０００３】
図４（ａ）にＱＦＮ型半導体装置の一例を示す。ここで示す半導体装置１においては、半導体チップ搭載部２はリード３と同一材料からプレスまたはエッチング加工によって一体的に形成されており、この半導体チップ搭載部２の一面に半導体チップ４がＡｇペーストなどの接着剤によって固着される。
【０００４】
それから、半導体チップ４の電極５とリード３とをボンディングワイヤ６によって電気的に接続し、その後半導体チップ搭載部２及びリード３の半導体チップ４搭載面側を、少なくとも半導体チップ４及びボンディングワイヤ６が覆われるように封止樹脂７によって封止し、半導体装置１が形成される。
【０００５】
なお、ここで示す半導体装置１においては、半導体チップ搭載部２の半導体チップ４搭載面の裏面側及びリード３の実装面側は樹脂封止されず、封止樹脂７の底面に露出するような構成となっている。また半導体チップ搭載部２及びリード３の露出面には、通常半田めっきなどの外装めっき８が施される。
【０００６】
このような構成の半導体装置１によれば、従来のリードフレームを流用しつつも、一層の小型化及び薄型化を図ることが可能となり、また実装面のリードのばらつきを抑制することができるため、実装不良を低減することができる。
【０００７】
【発明が解決しようとする課題】
しかし前述したＱＦＮ型の半導体装置１においては、従来のリードフレームを流用するが故に、外部端子のエリア化において、リード３の強度確保のためにリード幅を広く取らなければならず、この結果配線に制限が多いという問題があった。
【０００８】
また、ＱＦＮ型の半導体装置１の場合、封止樹脂７の底面と半導体チップ搭載部２及びリード３の露出面がフラットであるため、前述した樹脂封止の際、図４（ｂ）に示すように、半導体チップ搭載部２及びリード３の露出面に封止樹脂７が流れ出し、樹脂バリ９が発生してしまうことがある。なお図中点線にて示されるのが、半導体チップ搭載部２及びリード３の露出面の正常な外形である。
【０００９】
このように半導体チップ搭載部２やリード３の露出面に樹脂バリ９が発生してしまうと、例えば半導体装置１を図示しない実装基板に接合する際の接合材として半田を使用した場合に、半田のぬれ不良が発生し、これにより半導体装置１と実装基板との電気的接続が損なわれ、製品の品質を低下させる大きな原因となってしまう。また接合材として半田以外の材料を使用した場合にも、このような樹脂バリ９によって実装面となるリード３の露出面の面積が縮小することにより、同じく実装不良が頻発していた。
【００１０】
このため、従来は樹脂封止工程の終了後、ウォータージェットやブラスト法などによりこのような樹脂バリ９を除去するか、あるいは特開平１０−２３３４０７に開示されているように、樹脂封止時に、あらかじめリードの露出面に巻返テープを密着させ、樹脂封止後、この巻返テープを除去することにより、リード露出面への樹脂漏れを防止する方法が採られている。しかし、これらの方法を実施するためには、そのための工程、資材及び専用の設備を増やす必要があり、これにより製造コストが増大してしまうという問題点があった。
【００１１】
このような問題を解決する半導体装置及びその製造方法の一例として、特開平１０−１１６９３５には、リードフレームの一面に外部接続端子の役割を果たすめっき電極を形成し、リードフレームのめっき電極形成面の所定の個所に半導体チップを搭載してめっき電極と半導体チップ電極とを電気的に接続した後、この面を樹脂封止し、その後リードフレームを除去することにより、めっき電極の一面が封止樹脂の底面に露出した構造の半導体装置を製造する方法が開示されている。この方法によれば、外部接続端子の露出面に樹脂バリが発生することはなく、また配線の自由度も非常に大きいという利点がある。
【００１２】
しかしこの方法では、リードフレーム上にめっき法により電極を形成するので、特に電極を多層に形成する場合には若干生産性が低く、また樹脂封止をする際に、リードフレーム上に設けられた複数組の半導体装置単位毎に樹脂封止を行うので、個々の半導体装置の外径サイズに合わせて樹脂封止金型を製作する必要があり、また樹脂封止時に各半導体装置の周囲を金型にてクランプする必要があることから、隣接する半導体装置間に一定の距離を確保する必要があるため、同一基板上に複数の半導体装置を形成する場合に高密度に形成することができなかった。
【００１３】
【課題を解決するための手段】
上記の問題点を解決するために、本発明は、エッチング液に対する耐蝕性の異なる材質からなる積層材料を使用して半導体装置を製造するとともに、基材上に形成された複数の半導体装置単位を一括して樹脂封止し、その後各半導体装置単位に分離するようにしている。
【００１４】
【発明の実施の形態】
本発明は、エッチング可能な基材の表面全面に、基材とはエッチング液に対する耐蝕性の異なる材質からなる導電材層を形成する工程と、導電材層上に、導電材層とはエッチング液に対する耐蝕性が異なる材質からなる金属層を形成する工程と、金属層をエッチングして、複数の半導体装置単位がマトリクス状に配置されるように所定の配線パターンを形成する工程と、配線パターンの所定の領域に半導体チップを搭載し、配線パターンと電気的に接続する工程と、マトリクス状に形成された複数の半導体装置単位を一括して樹脂封止して樹脂封止ブロック体を形成する工程と、基材をエッチング除去する工程と、樹脂封止ブロック体を切断して個々の半導体装置単位に分離する工程とにより半導体装置を製造するようにしている。
【００１５】
なお基材、導電材層及び金属層の材質としては、周知の材料からそれぞれの部位に必要な特性やコスト、エッチング液に対する耐蝕性などを考慮の上、適宜選択して組み合わせが可能である。例えば導電材層及び金属層の材質は金属であるのが好ましいが、基材の材質は金属に限定されず、例えばポリイミドなどの樹脂基板など、エッチング可能な材料ならば導電性、非導電性を問わず使用することができる。また基材と金属層とは異種金属を組み合わせても良いし、同種の金属を用いても良い。
【００１６】
金属材料を使用する場合は、基材及び金属層はＣｕ、Ｉｎｖａｒ、４２ＡｌｌｏｙなどのＦｅ−Ｎｉ合金、Ａｌの内いずれか１種又は２種からなるとともに、導電材層がＮｉ、Ｃｕ、Ｓｎ、Ｔｉ、Ａｌから選択されたいずれか1種からなる組み合わせであることが好ましい。好適な組み合わせとしては、基材／導電材層／金属層をそれぞれＣｕ／Ｎｉ／Ｃｕ、Ｃｕ／Ｓｎ／Ｃｕ、Ａｌ／Ｎｉ／Ｃｕ等とすることが挙げられるが、特に導電材層をＮｉまたはＳｎとした場合には、配線パターンに半田ボールを装着するときなどに、この導電材層がそのまま前処理層として機能するので望ましい。その他にも様々な組み合わせが適用できるが、いずれの組み合わせを選択するにしても、導電材層は基材及び金属層とはエッチング液に対する耐蝕性の異なる材料を使用する必要がある。
【００１７】
また、個々の半導体装置単位の分離は、基材をエッチング除去した後に行うのが望ましい。一括して樹脂封止された各半導体装置を個々に分離する場合には、通常ダイシングソーなどの回転刃物が使用されるが、封止樹脂とともに基材を切断する場合に、基材と封止樹脂とは硬度が異なるため切断中切削抵抗が変化し、ダイシングソーの切れ味が変わるので、封止樹脂と基材との間に剥離が生じたり、基材にバリが発生してしまう。そこで基材をエッチング除去した後に個々の半導体装置に分離するようにすれば、このような問題は発生しない。これにより、切刃の耐磨耗性も向上する。なお、隣接する各半導体装置単位の境界部分に配線パターンが存在しないようにパターニングすれば、分離の際に切断するのは樹脂だけなので、更に良好に切断バリなどを防ぐことができる。
【００１８】
【実施例】
以下、本発明の半導体装置の製造方法について、図面を参照して説明する。なお、従来と同一の箇所については同一の符号を使用して説明する。
図１は本発明の半導体装置の製造工程を示す断面図である。まず図１（ａ）に示すように、Ｃｕからなるシート状の基材１０の表面全面に、スパッタ法などによりＳｎからなる導電材層１１を形成する。そして、導電材層１１上の全面に、同じくスパッタ法などによりＣｕからなる金属層１２を形成する。なお、このような異種金属積層材料は、めっき法やラミネート法などを用いて形成するようにしても良い。
【００１９】
次に、図１（ｂ）に示すように、金属層１２上に図示しないレジストを塗布し、ＦｅＣｌ３水溶液によってエッチングを行い、金属層１２をパターニングして、所定の配線パターン１３を形成する。この場合、基材１０の材質もＣｕであることからＦｅＣｌ３水溶液によって侵食されるのであるが、金属層１２と基材１０間には、ＦｅＣｌ３水溶液ではエッチングされないＳｎからなる導電材層１１が存在するので、金属層１２のエッチングはこのエッチング液に対する耐蝕性の異なる材質からなる導電材層１１で停止し、基材１０は金属層１２のエッチングの影響を受けない。なお本実施例においては、配線パターン１３は半導体チップ搭載部１４を含む形態であり、図２に示すように、半導体装置単位１ａを９つ隣接させてマトリクス状に配置した構成としている。また図に示す通り、隣接する各半導体装置間の境界部分には、配線パターン１３及び導電材層１１は存在しないようにパターニングしている。
【００２０】
ところで、Ｓｎからなる導電材層１１はＦｅＣｌ３水溶液ではエッチングされないので、この段階では腐食されずに基材１０上に残存している。ここで本実施例においては、Ｓｎからなる導電材層１１をＨＦ：Ｈ２Ｏ＝１：１水溶液によってエッチングを行うことにより、図１（ｂ）に示すように、導電材層１１を配線パターン１３に対応した形状にパターニングするようにしている。このとき、ＣｕはＨＦ：Ｈ２Ｏ＝１：１水溶液によってはエッチングされないので、パターニングの際に、先に形成した配線パターン１３がレジストとして機能するため、別途レジストの塗布工程などが省略でき、非常に作業性が向上する。
【００２１】
次に、図１（ｃ）に示すように、配線パターン１３の各半導体装置単位の半導体チップ搭載部１４上に、Ａｇペーストなどの周知の接着剤によって、それぞれ半導体チップ４を搭載し、半導体チップ４の電極５と配線パターン１３とをＡｕ、Ａｌ線などからなるボンディングワイヤ６によって電気的に接続する。なお、電極５と配線パターン１３との電気的接続は、ボンディングワイヤ６を用いずに、直接または金属バンプなどを介して接続するようにしても良く、その場合は、配線パターン１３に半導体チップ搭載部１４を形成する必要はない。
【００２２】
それから図１（ｄ）及び図２に示すように、基材１０の一面の少なくとも配線パターン１３、半導体チップ４及びボンディングワイヤ６を含む領域を、隣接する各半導体装置単位１ａを所定数一括してエポキシ樹脂などの封止樹脂７にて樹脂封止することにより、樹脂封止ブロック体１５を形成する。その後本実施例においては、基材１０をＦｅＣｌ３水溶液によってエッチング除去する。なお、この場合もＳｎからなる導電材層１１はＦｅＣｌ３水溶液ではエッチングされないので、封止樹脂７からは配線パターン１３及び半導体チップ搭載部１４の裏面に形成された導電材層１１のみが露出することになる。
【００２３】
そして図１(ｅ)及び図２に示すように、図示しないダイシングソーなどの切断刃物などによって樹脂封止ブロック体１５を各半導体装置単位に切断分離して、図３（ａ）及び図３（ｂ）に示すような半導体装置１ａが得られる。本実施例においては、各半導体装置単位の境界部分を切断する際に、図中点線で示すダイシングライン上には基材１０、配線パターン１３、導電材層１１のいずれも存在せず、封止樹脂７が存在するだけなので、切断時の抵抗は均一であり、このため剥離や切断バリなどが発生することもない。
【００２４】
このようにして製造された半導体装置１ａは、図３に示すような構造である。なお図３（ａ）、（ｂ）はそれぞれ断面図、底面図である。これらに示されるように、封止樹脂７からは導電材層１１のみが露出する構造となる。なお、本実施例においては導電材層１１を配線パターン１３及び半導体チップ搭載部１４に対応する形状にパターニングし、かつ最終的に配線パターン１３及び半導体チップ搭載部１４と一体化したままであるが、この導電材層１１は樹脂封止工程後に全てエッチング除去してしまっても良いし、配線パターン１３、半導体チップ搭載部１４のいずれか一方のみを残して、他方を除去してしまっても良い。なお、その場合には図１（ｂ）で示した導電材層１１のパターニングは必要ない。ただし、図３（ａ）に点線で示すように、配線パターン１３の裏面に半田ボールなどの外部接続端子１６を装着するような場合には、例えば本実施例のように導電材層１１としてＳｎを使用すれば、導電材層１１が外部接続端子１６装着の際の前処理として機能することから、少なくとも配線パターン１３部には導電材層１１を残しておくのが好ましい。
【００２５】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００２６】
本発明によれば、エッチング可能な基材の表面全面に、基材とはエッチング液に対する耐蝕性の異なる材質からなる導電材層を形成し、この導電材層上に、導電材層とはエッチング液に対する耐蝕性が異なる材質からなる金属層を形成して、この金属層をエッチングすることにより所定の配線パターンを形成するようにしているので、周知のサブトラクティブ法を用いて高精度に且つ簡便に所定のパターンを形成することができる。
【００２７】
また、配線パターンを形成する際に、複数の半導体装置単位がマトリクス状に配置されるように所定の配線パターンを形成し、各半導体装置単位毎に半導体チップを搭載して配線パターンと電気的に接続した後、マトリクス状に形成された複数の半導体装置単位を一括して樹脂封止して、その後個々の半導体装置に分離するようにしているので、樹脂封止工程の作業性が大幅に向上する。更に、このような樹脂封止方法を採れば、異品種の半導体装置を樹脂封止する際に、個々の半導体装置単位の外径が異なる場合でも、複数の半導体装置をマトリクス状に配置した場合の外径がほぼ等しければ、同一の樹脂封止金型が使用できるという利点がある。また、従来のように樹脂封止時に各半導体装置の周囲を金型にてクランプする必要がないため、隣接する半導体装置間に一定の距離を確保する必要がなく、これにより基板上に複数の半導体装置を高密度に形成することができる。
【００２８】
更にまた、一連の組み立て工程を経て樹脂封止工程後に基材をエッチング除去するようにしているので、配線パターンの露出面は樹脂封止工程終了までは強固に基材に固着されており、基材をエッチング除去したときに初めて露出面が出現することになるので、これにより配線パターン露出面への樹脂バリの発生は完全に防ぐことができる。
【００２９】
更に、個々の半導体装置単位の分離を、基材をエッチング除去した後に行うようにすれば、切断刃物による切断時の基板と樹脂との硬度の違いによる剥離やバリの発生を防止することができる。更にまた、隣接する各半導体装置単位の境界部分に配線パターンが存在しないようにパターニングすれば、分離の際に切断するのは樹脂だけなので、切断バリの発生は更に良好に防止できるとともに、切刃の寿命も向上する。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を示す断面図。
【図２】本発明の半導体装置の製造方法を示す上面から見た断面図。
【図３】本発明により製造される半導体装置を示す断面図及び底面図。
【図４】従来の半導体装置を示す断面図及び底面図。
【符号の説明】
１、１ａ 半導体装置
２ 半導体チップ搭載部
３ リード
４ 半導体チップ
５ 電極
６ ボンディングワイヤ
７ 封止樹脂
８ 外装めっき
９ 樹脂バリ
１０ 基材
１１ 導電材層
１２ 金属層
１３ 配線パターン
１４ 半導体チップ搭載部
１５ 樹脂封止ブロック体
１６ 外部接続端子
Claims (3)
- エッチング可能な基材の表面全面に、該基材とはエッチング液に対する耐蝕性の
異なる材質からなる導電材層を形成する工程と、
該導電材層上に、導電材層とはエッチング液に対する耐蝕性が異なる材質からなる金属層を形成する工程と、
該金属層をエッチングして、複数の半導体装置単位がマトリクス状に配置されるように所定の配線パターンを形成する工程と、
該配線パターンをレジストとして前記導電材層を該配線パターンに対応した形状にパターニングする工程と、
前記配線パターンの所定の領域に半導体チップを搭載し、前記配線パターンと電気的に接続する工程と、
前記複数の半導体装置単位を一括して封止樹脂にて樹脂封止して樹脂封止ブロック体を形成する工程と、
前記基材をエッチングにより除去して前記封止樹脂から前記導電材層を露出させる工程と、
前記樹脂封止ブロック体を切断して個々の半導体装置単位に分離する工程とを
含むことを特徴とする半導体装置の製造方法。 - 前記基材及び前記金属層がＣｕ、Ｉｎｖａｒ、Ｆｅ−Ｎｉ合金、Ａｌから選択されたいずれか１種又は２種からなるとともに、前記導電材層がＮｉ、Ｃｕ、Ｓｎ、Ｔｉ、Ａｌから選択されたいずれか１種からなる組み合わせである
ことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記マトリクス状に配置された隣接する各半導体装置単位の境界部分には、配線パターンが存在しないことを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000081291A JP3786339B2 (ja) | 2000-03-23 | 2000-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000081291A JP3786339B2 (ja) | 2000-03-23 | 2000-03-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267461A JP2001267461A (ja) | 2001-09-28 |
| JP3786339B2 true JP3786339B2 (ja) | 2006-06-14 |
Family
ID=18598250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000081291A Expired - Fee Related JP3786339B2 (ja) | 2000-03-23 | 2000-03-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3786339B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4173346B2 (ja) * | 2001-12-14 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7094633B2 (en) | 2003-06-23 | 2006-08-22 | Sandisk Corporation | Method for efficiently producing removable peripheral cards |
| JP4417150B2 (ja) * | 2004-03-23 | 2010-02-17 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2007109914A (ja) * | 2005-10-14 | 2007-04-26 | Sony Corp | 半導体装置の製造方法 |
| JP2007123568A (ja) * | 2005-10-28 | 2007-05-17 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2008084959A (ja) * | 2006-09-26 | 2008-04-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008147237A (ja) * | 2006-12-06 | 2008-06-26 | Toyo Kohan Co Ltd | Ｑｆｎ用金属積層板及びその製造方法、並びに該ｑｆｎ用金属積層板を用いたｑｆｎの製造方法 |
| JP4987041B2 (ja) * | 2009-07-27 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5546363B2 (ja) * | 2010-06-11 | 2014-07-09 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2011082583A (ja) * | 2011-01-25 | 2011-04-21 | Aoi Electronics Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2011211248A (ja) * | 2011-07-29 | 2011-10-20 | Toyo Kohan Co Ltd | Ｑｆｎ用金属積層板を用いたｑｆｎの製造方法 |
-
2000
- 2000-03-23 JP JP2000081291A patent/JP3786339B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001267461A (ja) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| US9136247B2 (en) | Resin-encapsulated semiconductor device and method of manufacturing the same | |
| US8003444B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US6358778B1 (en) | Semiconductor package comprising lead frame with punched parts for terminals | |
| JP4032063B2 (ja) | 半導体装置の製造方法 | |
| US20080012101A1 (en) | Semiconductor Package Having Improved Adhesion and Solderability | |
| JP7089388B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004214265A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003309242A (ja) | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 | |
| JP3786339B2 (ja) | 半導体装置の製造方法 | |
| US20050189627A1 (en) | Method of surface mounting a semiconductor device | |
| JP2019160882A (ja) | 半導体装置およびその製造方法 | |
| US20050212107A1 (en) | Circuit device and manufacturing method thereof | |
| JP2003174131A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2003309241A (ja) | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 | |
| JP2012049323A (ja) | リードフレーム及びこれを用いた半導体装置並びにその製造方法 | |
| JP2004247613A (ja) | 半導体装置およびその製造方法 | |
| JP3618316B2 (ja) | 半導体装置の製造方法 | |
| JP2002184927A (ja) | 半導体装置の製造方法 | |
| JP2007048978A (ja) | 半導体装置及びその製造方法 | |
| KR102695962B1 (ko) | 리드 프레임 및 그 리드 프레임을 포함하는 반도체 패키지 | |
| JPS62287657A (ja) | 半導体装置 | |
| CN217521998U (zh) | 半导体设备 | |
| JP4036603B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041115 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20051220 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060316 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090331 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110331 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |