JP2012049323A - リードフレーム及びこれを用いた半導体装置並びにその製造方法 - Google Patents
リードフレーム及びこれを用いた半導体装置並びにその製造方法 Download PDFInfo
- Publication number
- JP2012049323A JP2012049323A JP2010189797A JP2010189797A JP2012049323A JP 2012049323 A JP2012049323 A JP 2012049323A JP 2010189797 A JP2010189797 A JP 2010189797A JP 2010189797 A JP2010189797 A JP 2010189797A JP 2012049323 A JP2012049323 A JP 2012049323A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- lead frame
- wire bonding
- thickness
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】樹脂からの端子の抜け落ちを防止して製品の品質低下を抑制できるリードフレーム及びこれを用いた半導体装置並びにその製造方法を提供する。
【解決手段】リードフレーム１６は、一方側に表面に第１のめっき部１２が形成されたワイヤボンディング部１３を備え、他方側にワイヤボンディング部１３に対応し、表面に第２のめっき部１４が形成された外部接続端子部１５を備え、第１のめっき部１２をワイヤボンディング部１３の先端周囲より突出させ、かつ貴金属めっき層を除く第１のめっき部１２の厚みＴ１を５〜５０μｍとして、ワイヤボンディング部１３の先側周囲に第１の抜止め２３を形成した。製造方法は、第１のめっき部１２を、形成されるワイヤボンディング部１３の先端面に厚めっき２６を施し、更にリードフレーム材２０をエッチング処理することにより形成する。また、半導体装置１０は、このリードフレーム１６を用いた。
【選択図】図１
【解決手段】リードフレーム１６は、一方側に表面に第１のめっき部１２が形成されたワイヤボンディング部１３を備え、他方側にワイヤボンディング部１３に対応し、表面に第２のめっき部１４が形成された外部接続端子部１５を備え、第１のめっき部１２をワイヤボンディング部１３の先端周囲より突出させ、かつ貴金属めっき層を除く第１のめっき部１２の厚みＴ１を５〜５０μｍとして、ワイヤボンディング部１３の先側周囲に第１の抜止め２３を形成した。製造方法は、第１のめっき部１２を、形成されるワイヤボンディング部１３の先端面に厚めっき２６を施し、更にリードフレーム材２０をエッチング処理することにより形成する。また、半導体装置１０は、このリードフレーム１６を用いた。
【選択図】図１
Description
本発明は、例えば、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）の半導体装置に用いるリードフレーム及びこれを用いた半導体装置並びにその製造方法に係り、特に、外部接続端子部を封止樹脂の底面側に突出（又は露出）させるリードフレーム及びこれを用いた半導体装置並びにその製造方法に関する。
従来、銅又は銅合金等で構成されるリードフレーム材を用い、エッチング処理によってエリアアレイ状の端子を備えた半導体装置を製造する方法として、例えば、特許文献１に記載の方法が知られている。簡単に説明すると、リードフレーム材の表面側に形成されるワイヤボンディング部と、このワイヤボンディング部に対応して裏面側に形成された外部接続端子部とに、それぞれ貴金属めっき層を形成し、リードフレーム材に表面側から所定深さのエッチング加工を行ってワイヤボンディング部を突出させ、リードフレーム材に半導体素子を搭載した後、この半導体素子の電極パッド部とワイヤボンディング部との間をボンディングワイヤにより接続して、リードフレーム材の表面側を樹脂封止し、裏面側にエッチング加工を行って各外部接続端子部を分離し独立させる方法である。
この方法により製造された半導体装置の特徴は、ワイヤボンディング部と外部接続端子部とで構成される各端子が、モールド樹脂９１中に島状に独立して配置されており、しかも、図１０に示すように、各端子９０は、その半分程度しかモールド樹脂９１内に埋没していないため、端子９０を基板９２に接続した後、モールド樹脂９１と基板９２とが離れる方向に力が加わった場合、端子９０がモールド樹脂９１から抜け易く、製品の品質低下を招く恐れがある。なお、図１０では、左から２番目と４番目の端子９０がモールド樹脂９１から抜けた状態を示している。
そこで、特許文献２に、リードフレーム材のハーフエッチング時に、その断面形状が円状になるようにエッチングすることにより、組み立て後の半導体装置において、各端子がモールド樹脂とのアンカー効果をもたらす方法（以下、このような形状によるアンカー機能をモールドロックと称する）が提案されている。
そこで、特許文献２に、リードフレーム材のハーフエッチング時に、その断面形状が円状になるようにエッチングすることにより、組み立て後の半導体装置において、各端子がモールド樹脂とのアンカー効果をもたらす方法（以下、このような形状によるアンカー機能をモールドロックと称する）が提案されている。
しかしながら、上記特許文献２には、モールドロックの形状を形成する具体的な手法が示されてなく、また、実際には、使用する材料や薬液、更にはモールド樹脂との間に、様々な制約がある。
例えば、端子径が大きく、又はリードフレーム材の厚みが厚い（０．２ｍｍ超）場合は、エッチングによりモールドロックの形状を形成し易いが、半導体装置のファインピッチ化や薄型化、更には高集積化の動きが進む近年では、特許文献２の手法が必ずしも有効な手段とはならない。
また、めっき層をレジストとしてエッチング加工を行うと、エッチングによって形成された端子がエッチング液によって浸食され（「サイドエッチング」と称されている）、めっきバリが発生してしまう。
例えば、端子径が大きく、又はリードフレーム材の厚みが厚い（０．２ｍｍ超）場合は、エッチングによりモールドロックの形状を形成し易いが、半導体装置のファインピッチ化や薄型化、更には高集積化の動きが進む近年では、特許文献２の手法が必ずしも有効な手段とはならない。
また、めっき層をレジストとしてエッチング加工を行うと、エッチングによって形成された端子がエッチング液によって浸食され（「サイドエッチング」と称されている）、めっきバリが発生してしまう。
このめっきバリは、後工程でめっき剥がれの原因となり、剥がれためっきバリが不純物として残留すると、レジストとして機能するめっき層に傷が付き、その後のエッチング精度にも影響を及ぼし、めっき金属によって回路のショート等が発生するなど、不良品の発生や半導体装置の信頼性の低下を引き起していた。
このめっきバリを除去する方法として、特許文献３には、ウォータージェットや超音波を用いる方法が記載されているが、この方法を用いても、めっきバリを完全に除去しきれず、また除去するために作用させる噴射圧力を強くすると、フレームが変形してしまう可能性があった。
このめっきバリを除去する方法として、特許文献３には、ウォータージェットや超音波を用いる方法が記載されているが、この方法を用いても、めっきバリを完全に除去しきれず、また除去するために作用させる噴射圧力を強くすると、フレームが変形してしまう可能性があった。
上記したように、モールド樹脂からの端子の抜け落ち（欠落）は、特許文献２、３に記載の方法を用いても、十分な対応ができなかった。
本発明はかかる事情に鑑みてなされたもので、樹脂からの端子の抜け落ちを防止して製品の品質低下を抑制できるリードフレーム及びこれを用いた半導体装置並びにその製造方法を提供することを目的とする。
前記目的に沿う第１の発明に係るリードフレームは、一方側に表面に第１のめっき部が形成された複数のワイヤボンディング部を備え、他方側に前記ワイヤボンディング部に対応して設けられ、表面に第２のめっき部が形成された複数の外部接続端子部を備えた半導体装置に用いるリードフレームにおいて、
表面に貴金属めっき層を有する前記第１のめっき部を、前記ワイヤボンディング部の先端周囲より突出させ、かつ前記貴金属めっき層を除く前記第１のめっき部の厚みを５〜５０μｍとして、該ワイヤボンディング部の先側周囲に第１の抜止めを形成した。
表面に貴金属めっき層を有する前記第１のめっき部を、前記ワイヤボンディング部の先端周囲より突出させ、かつ前記貴金属めっき層を除く前記第１のめっき部の厚みを５〜５０μｍとして、該ワイヤボンディング部の先側周囲に第１の抜止めを形成した。
前記目的に沿う第２の発明に係るリードフレームは、一方側に表面に第１のめっき部が形成された複数のワイヤボンディング部を備え、他方側に前記ワイヤボンディング部に対応して設けられ、表面に第２のめっき部が形成された複数の外部接続端子部を備えた半導体装置に用いるリードフレームにおいて、
表面に貴金属めっき層を有する前記第１のめっき部を、前記第２のめっき部の周囲より突出させ、かつ、前記貴金属めっき層を除く前記第１のめっき部の厚みを前記第２のめっき部の厚みより厚くして、該ワイヤボンディング部の先側周囲に第１の抜止めを形成した。
表面に貴金属めっき層を有する前記第１のめっき部を、前記第２のめっき部の周囲より突出させ、かつ、前記貴金属めっき層を除く前記第１のめっき部の厚みを前記第２のめっき部の厚みより厚くして、該ワイヤボンディング部の先側周囲に第１の抜止めを形成した。
第１、第２の発明に係るリードフレームにおいて、前記ワイヤボンディング部の他に、中央の素子搭載部を囲むように形成され、表面に貴金属めっき層を有する第３のめっき部が形成されたグランドリング部を備え、該グランドリング部の先側には、前記第３のめっき部を拡幅した第２の抜止めが形成されていることが好ましい。
また、第１の発明に係るリードフレームにおいて、前記第２のめっき部の厚みは前記第１のめっき部の厚みと同じであることが好ましい。
そして、第１の発明に係るリードフレームにおいて、前記ワイヤボンディング部の他に、中央の素子搭載部を囲むように形成され、表面に貴金属めっき層を有する第３のめっき部が形成されたグランドリング部を備え、該グランドリング部の先側には、前記第３のめっき部を拡幅した第２の抜止めが形成され、更に前記第３のめっき部の厚みは、前記第１、第２のめっき部の厚みと同じであることが好ましい。
また、第１、第２の発明に係るリードフレームにおいて、前記第１のめっき部の突出幅を１０〜１００μｍにするのがよい。
更に、第１、第２の発明に係るリードフレームにおいて、前記第１のめっき部の形状は、平面視して円形状又は四角形状にすることもできる。
また、第１の発明に係るリードフレームにおいて、前記第２のめっき部の厚みは前記第１のめっき部の厚みと同じであることが好ましい。
そして、第１の発明に係るリードフレームにおいて、前記ワイヤボンディング部の他に、中央の素子搭載部を囲むように形成され、表面に貴金属めっき層を有する第３のめっき部が形成されたグランドリング部を備え、該グランドリング部の先側には、前記第３のめっき部を拡幅した第２の抜止めが形成され、更に前記第３のめっき部の厚みは、前記第１、第２のめっき部の厚みと同じであることが好ましい。
また、第１、第２の発明に係るリードフレームにおいて、前記第１のめっき部の突出幅を１０〜１００μｍにするのがよい。
更に、第１、第２の発明に係るリードフレームにおいて、前記第１のめっき部の形状は、平面視して円形状又は四角形状にすることもできる。
前記目的に沿う第３の発明に係る半導体装置は、第１、第２の発明に係るリードフレームを用いた。
前記目的に沿う第４の発明に係るリードフレームの製造方法は、第１、第２の発明に係るリードフレームの製造方法であって、前記第１のめっき部は、形成される前記ワイヤボンディング部の先端に、下地めっきと貴金属めっきを順次行って形成される厚めっきを施し、更にリードフレーム材の一方側をアルカリエッチング処理することによって形成する。
前記目的に沿う第５の発明に係る半導体装置の製造方法は、一方側が、表面に第１のめっき部が形成されたワイヤボンディング部となって、他方側が、表面に第２のめっき部が形成された外部接続端子部となった複数の導体端子が配置され、前記ワイヤボンディング部と半導体素子の各電極パッド部がボンディングワイヤで電気的に連結され、前記半導体素子、前記ボンディングワイヤ、及び該半導体素子を搭載したリードフレームが、樹脂で樹脂封止されている半導体装置の製造方法であって、
前記ワイヤボンディング部と前記外部接続端子部に、下地めっきと貴金属めっきを順次行って、リードフレーム材の一方側に厚めっきを施すめっき工程と、
前記リードフレーム材の一方側をアルカリエッチング処理して、前記ワイヤボンディング部の先端周囲より突出させ、かつ下地めっき層の厚みを５〜５０μｍにして、前記ワイヤボンディング部の先側周囲に第１の抜止めを設けた前記第１のめっき部を形成する第１のエッチング工程と、
前記第１のエッチング工程を行ったリードフレーム材の素子搭載部に前記半導体素子を搭載して、該半導体素子の電極パッド部と前記ワイヤボンディング部とを電気的に接続するワイヤボンディング工程と、
前記ワイヤボンディング工程を行ったリードフレーム材の一方側を樹脂で封止する樹脂封止工程と、
前記樹脂封止工程を行ったリードフレーム材の他方側をエッチング処理して、前記外部接続端子部をそれぞれ独立させる第２のエッチング工程とを有する。
前記ワイヤボンディング部と前記外部接続端子部に、下地めっきと貴金属めっきを順次行って、リードフレーム材の一方側に厚めっきを施すめっき工程と、
前記リードフレーム材の一方側をアルカリエッチング処理して、前記ワイヤボンディング部の先端周囲より突出させ、かつ下地めっき層の厚みを５〜５０μｍにして、前記ワイヤボンディング部の先側周囲に第１の抜止めを設けた前記第１のめっき部を形成する第１のエッチング工程と、
前記第１のエッチング工程を行ったリードフレーム材の素子搭載部に前記半導体素子を搭載して、該半導体素子の電極パッド部と前記ワイヤボンディング部とを電気的に接続するワイヤボンディング工程と、
前記ワイヤボンディング工程を行ったリードフレーム材の一方側を樹脂で封止する樹脂封止工程と、
前記樹脂封止工程を行ったリードフレーム材の他方側をエッチング処理して、前記外部接続端子部をそれぞれ独立させる第２のエッチング工程とを有する。
前記目的に沿う第６の発明に係る半導体装置の製造方法は、一方側が、表面に第１のめっき部が形成されたワイヤボンディング部となって、他方側が、表面に第２のめっき部が形成された外部接続端子部となった複数の導体端子が配置され、前記ワイヤボンディング部と半導体素子の各電極パッド部がボンディングワイヤで電気的に連結され、前記半導体素子、前記ボンディングワイヤ、及び該半導体素子を搭載したリードフレームが、樹脂で樹脂封止されている半導体装置の製造方法であって、
前記ワイヤボンディング部と前記外部接続端子部に、下地めっきと貴金属めっきを順次行って、リードフレーム材の一方側に厚めっきを施すめっき工程と、
前記リードフレーム材の一方側をアルカリエッチング処理して、前記第２のめっき部の周囲より突出させ、かつ、下地めっき層の厚みを前記第２のめっき部の厚みより厚くして、前記ワイヤボンディング部の先側周囲に第１の抜止めを設けた前記第１のめっき部を形成する第１のエッチング工程と、
前記第１のエッチング工程を行ったリードフレーム材の素子搭載部に前記半導体素子を搭載して、該半導体素子の電極パッド部と前記ワイヤボンディング部とを電気的に接続するワイヤボンディング工程と、
前記ワイヤボンディング工程を行ったリードフレーム材の一方側を樹脂で封止する樹脂封止工程と、
前記樹脂封止工程を行ったリードフレーム材の他方側をエッチング処理して、前記外部接続端子部をそれぞれ独立させる第２のエッチング工程とを有する。
前記ワイヤボンディング部と前記外部接続端子部に、下地めっきと貴金属めっきを順次行って、リードフレーム材の一方側に厚めっきを施すめっき工程と、
前記リードフレーム材の一方側をアルカリエッチング処理して、前記第２のめっき部の周囲より突出させ、かつ、下地めっき層の厚みを前記第２のめっき部の厚みより厚くして、前記ワイヤボンディング部の先側周囲に第１の抜止めを設けた前記第１のめっき部を形成する第１のエッチング工程と、
前記第１のエッチング工程を行ったリードフレーム材の素子搭載部に前記半導体素子を搭載して、該半導体素子の電極パッド部と前記ワイヤボンディング部とを電気的に接続するワイヤボンディング工程と、
前記ワイヤボンディング工程を行ったリードフレーム材の一方側を樹脂で封止する樹脂封止工程と、
前記樹脂封止工程を行ったリードフレーム材の他方側をエッチング処理して、前記外部接続端子部をそれぞれ独立させる第２のエッチング工程とを有する。
本発明に係るリードフレーム及びこれを用いた半導体装置並びにその製造方法は、ワイヤボンディング部の表面に形成された第１のめっき部を、ワイヤボンディング部の先端周囲より突出させ、かつ貴金属めっき層を除く第１のめっき部（下地めっき層）の厚みを厚くして、ワイヤボンディング部の先側周囲に第１の抜止めを形成するので、樹脂封止に使用される樹脂と第１のめっき部との接触面積を増大させることができる。
これにより、第１のめっき部が樹脂に密着されて引っ掛かりになると共に、第１のめっき部を厚くしたことでその強度も確保できるため、樹脂からの抜け落ちを防止でき、製品の品質低下を抑制できる。従って、半導体装置のファインピッチ化や薄型化、更には高集積化にも、十分に対応でき、更には、第１のめっき部の厚みを厚くすることでめっき剥がれ等の不良が発生しないので、従来行っていたバリ取り工程が不要となってリードフレームの生産性も向上できる。
これにより、第１のめっき部が樹脂に密着されて引っ掛かりになると共に、第１のめっき部を厚くしたことでその強度も確保できるため、樹脂からの抜け落ちを防止でき、製品の品質低下を抑制できる。従って、半導体装置のファインピッチ化や薄型化、更には高集積化にも、十分に対応でき、更には、第１のめっき部の厚みを厚くすることでめっき剥がれ等の不良が発生しないので、従来行っていたバリ取り工程が不要となってリードフレームの生産性も向上できる。
ここで、リードフレームが、ワイヤボンディング部の他に、中央の素子搭載部を囲むように形成され、第３のめっき部が表面に形成されたグランドリング部を備え、このグランドリング部の先側に、第３のめっき部を拡幅した第２の抜止めが形成されている場合、第３のめっき部についても、樹脂との接触面積を増大させることができ、第３のめっき部が樹脂に密着されて引っ掛かりとなる。また、グランドリング部はアース機能を有しているため、製品品質の更なる向上が図れる。
また、第１のめっき部の突出幅を１０〜１００μｍとした場合、第１の抜止めを、樹脂に密着されて引っ掛かりとなる十分な長さにできる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
図１、図３、図４に示すように、本発明の第１の実施の形態に係るリードフレーム１６を用いた半導体装置１０は、上面側となる表面側（一方側）に、樹脂１１により封止され、表面に第１のめっき部１２が形成された複数のワイヤボンディング部１３を備え、下面側となる裏面側（他方側）に、ワイヤボンディング部１３に対応して設けられ、表面に第２のめっき部１４が形成された複数の外部接続端子部１５を備えたものであり、特に、ファインピッチ化や薄型化、更には高集積化に適したものである。以下、詳しく説明する。
図１、図３、図４に示すように、本発明の第１の実施の形態に係るリードフレーム１６を用いた半導体装置１０は、上面側となる表面側（一方側）に、樹脂１１により封止され、表面に第１のめっき部１２が形成された複数のワイヤボンディング部１３を備え、下面側となる裏面側（他方側）に、ワイヤボンディング部１３に対応して設けられ、表面に第２のめっき部１４が形成された複数の外部接続端子部１５を備えたものであり、特に、ファインピッチ化や薄型化、更には高集積化に適したものである。以下、詳しく説明する。
半導体装置１０は、リードフレーム１６を用いて製造されたものであり、中央に素子搭載部１７を配置し、その周辺にエリアアレイ状に、表面側がワイヤボンディング部１３で裏面側が外部接続端子部１５となった複数の棒状の導体端子１８を配置して、素子搭載部１７の表面側に半導体素子１９を搭載したものである。
このリードフレーム１６は、銅（Ｃｕ）又は銅合金で構成されたリードフレーム材２０により形成され、中央に素子搭載部１７を配置し、その表面側周辺に、表面に第１のめっき部１２が形成された複数のワイヤボンディング部１３を備えたものである（図４（Ａ）参照）。なお、リードフレーム材２０の厚み（導体端子１８の厚みＴに相当）は薄く、例えば、０．１〜０．３ｍｍ程度（特に、０．２ｍｍ以下）であるが、この厚みに限定されない。
このリードフレーム１６は、銅（Ｃｕ）又は銅合金で構成されたリードフレーム材２０により形成され、中央に素子搭載部１７を配置し、その表面側周辺に、表面に第１のめっき部１２が形成された複数のワイヤボンディング部１３を備えたものである（図４（Ａ）参照）。なお、リードフレーム材２０の厚み（導体端子１８の厚みＴに相当）は薄く、例えば、０．１〜０．３ｍｍ程度（特に、０．２ｍｍ以下）であるが、この厚みに限定されない。
上記したワイヤボンディング部１３と半導体素子１９の各電極パッド部２１とは、金製又は銅製又はアルミニウム製の線からなるボンディングワイヤ２２で電気的に連結され、半導体素子１９、ボンディングワイヤ２２、及びリードフレーム１６の上半分が、樹脂１１で封止されている。一方、半導体装置１０の下半分は、樹脂１１から突出して外部に露出している。つまり、ワイヤボンディング部１３が樹脂封止され（封止側端子）、外部接続端子部１５が樹脂から露出（露出側端子部）している。
ワイヤボンディング部１３の表面に形成された第１のめっき部１２の形状は、ワイヤボンディング部１３（導体端子１８）の形状に応じて、平面視して円形状又は四角形状になっているが、この形状に限定されるものではない。また、外部接続端子部１５の表面に形成された第２のめっき部１４の形状も、外部接続端子部１５（導体端子１８）の形状に合わせている。
ワイヤボンディング部１３の表面に形成された第１のめっき部１２の形状は、ワイヤボンディング部１３（導体端子１８）の形状に応じて、平面視して円形状又は四角形状になっているが、この形状に限定されるものではない。また、外部接続端子部１５の表面に形成された第２のめっき部１４の形状も、外部接続端子部１５（導体端子１８）の形状に合わせている。
第１のめっき部１２は、ワイヤボンディング部１３の先端面に形成される下地めっき層と、この表面に形成される貴金属めっき層とで構成され、また、第２のめっき部１４も、外部接続端子部１５の先端面に形成される下地めっき層と、この表面に形成される貴金属めっき層とで構成される。なお、下地めっき層は、エッチング液に浸食されない又は浸食されにくい耐エッチング金属（難エッチング金属）である、例えば、ニッケル（Ｎｉ）、すず（Ｓｎ）等で構成されている。また、貴金属めっき層は、厚みが、０．００２〜０．５μｍ程度であり、例えば、金（Ａｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、白金（Ｐｔ）等のうち１種の貴金属で、又は２種以上（複数種）の貴金属又は合金めっきを積層して、構成されている。
第１のめっき部１２は、平面視してワイヤボンディング部１３の先端周囲より突出し、かつ、ワイヤボンディング部１３に形成した貴金属めっき層を除く第１のめっき部１２の厚み、即ち下地めっき層の厚みＴ１を従来よりも厚くしている。これにより、ワイヤボンディング部１３の先側周囲に第１の抜止め２３（突出部）が形成される。
この第１の抜止め２３は、第１のめっき部１２を樹脂１１に密着させて引っ掛け、導体端子１８が樹脂１１から抜け落ちることを防止するものである。このため、平面視してワイヤボンディング部１３の先端周囲から突出する第１のめっき部１２の突出幅Ｗ１を１０〜１００μｍにし、第１のめっき部１２の幅Ｗ２をワイヤボンディング部１３の先端幅Ｗ３よりも２０〜２００μｍ（例えば、幅Ｗ２を先端幅Ｗ３の１．１倍以上）広くすることが好ましい。なお、第１のめっき部１２の形状が円形であれば、突出幅Ｗ１が径方向の突出量となる。
この第１の抜止め２３は、第１のめっき部１２を樹脂１１に密着させて引っ掛け、導体端子１８が樹脂１１から抜け落ちることを防止するものである。このため、平面視してワイヤボンディング部１３の先端周囲から突出する第１のめっき部１２の突出幅Ｗ１を１０〜１００μｍにし、第１のめっき部１２の幅Ｗ２をワイヤボンディング部１３の先端幅Ｗ３よりも２０〜２００μｍ（例えば、幅Ｗ２を先端幅Ｗ３の１．１倍以上）広くすることが好ましい。なお、第１のめっき部１２の形状が円形であれば、突出幅Ｗ１が径方向の突出量となる。
ここで、突出幅Ｗ１が１０μｍ未満の場合、突出幅が狭くなって導体端子が樹脂から抜け落ち易くなり、１００μｍを超える場合、隣り合う端子の間隔が狭まり、エッチング時の液流れが悪くなるので、エッチング品質が悪くなる。また、端子間の間隔を十分に確保できなくなるため、端子間の絶縁性を保てなくなる。従って、上限を８０μｍ、更には７０μｍにすることが好ましい。
なお、第１のめっき部１２を上記した構造にすると、第１のめっき部１２は第２のめっき部１４の周囲より突出する。これは、ワイヤボンディング部１３の先端幅Ｗ３が外部接続端子部１５の先端幅と同一であり、第２のめっき部１４の幅Ｗ４が、外部接続端子部１５の先端幅と同一であることによる。
しかし、第１のめっき部１２が、ワイヤボンディング部１３の先端周囲より突出していれば、第１のめっき部の幅Ｗ２は、第２のめっき部の幅Ｗ４と同じでもよく、また狭くてもよい。つまり、ワイヤボンディング部１３の先端幅Ｗ３と外部接続端子部１５の先端幅とは、また第２のめっき部１４の幅Ｗ４と外部接続端子部１５の先端幅とは、必ずしも同一である必要はない。
なお、第１のめっき部１２を上記した構造にすると、第１のめっき部１２は第２のめっき部１４の周囲より突出する。これは、ワイヤボンディング部１３の先端幅Ｗ３が外部接続端子部１５の先端幅と同一であり、第２のめっき部１４の幅Ｗ４が、外部接続端子部１５の先端幅と同一であることによる。
しかし、第１のめっき部１２が、ワイヤボンディング部１３の先端周囲より突出していれば、第１のめっき部の幅Ｗ２は、第２のめっき部の幅Ｗ４と同じでもよく、また狭くてもよい。つまり、ワイヤボンディング部１３の先端幅Ｗ３と外部接続端子部１５の先端幅とは、また第２のめっき部１４の幅Ｗ４と外部接続端子部１５の先端幅とは、必ずしも同一である必要はない。
また、ワイヤボンディング部１３に形成した下地めっき層の厚みＴ１は、例えば、５〜５０μｍにするのが好ましい。
ここで、下地めっき層の厚みＴ１が５μｍ未満の場合、厚みが薄過ぎてエッチング液で浸食され易くなると共に、抜止めの強度が低下して曲がり易くなり、導体端子が樹脂から抜け落ち易くなる。一方、厚みＴ１が５０μｍを超える場合、強度は十分であるが、厚みが厚過ぎて製造コストがかかる。従って、抜止め強度を確保しつつ、製造コストの上昇を抑えるために、上限を、３０μｍ、更には２０μｍにすることが好ましい。
このように、下地めっき層の厚みＴ１を厚くすることで、下地めっき層の強度が高くなるため、ワイヤボンディング部１３の中心から少しずれても、ボンディングワイヤ２２を連結することが可能となり、ボンディングワイヤ２２の連結の自由度及び信頼性が増す。
なお、ワイヤボンディング部１３に形成した下地めっき層を上記した構造にすると、この下地めっき層の厚みＴ１は、外部接続端子部１５に形成した下地めっき層の厚みＴ２（例えば、２．０μｍ未満（ここでは、１．０μｍ）程度）より厚くなる。
ここで、下地めっき層の厚みＴ１が５μｍ未満の場合、厚みが薄過ぎてエッチング液で浸食され易くなると共に、抜止めの強度が低下して曲がり易くなり、導体端子が樹脂から抜け落ち易くなる。一方、厚みＴ１が５０μｍを超える場合、強度は十分であるが、厚みが厚過ぎて製造コストがかかる。従って、抜止め強度を確保しつつ、製造コストの上昇を抑えるために、上限を、３０μｍ、更には２０μｍにすることが好ましい。
このように、下地めっき層の厚みＴ１を厚くすることで、下地めっき層の強度が高くなるため、ワイヤボンディング部１３の中心から少しずれても、ボンディングワイヤ２２を連結することが可能となり、ボンディングワイヤ２２の連結の自由度及び信頼性が増す。
なお、ワイヤボンディング部１３に形成した下地めっき層を上記した構造にすると、この下地めっき層の厚みＴ１は、外部接続端子部１５に形成した下地めっき層の厚みＴ２（例えば、２．０μｍ未満（ここでは、１．０μｍ）程度）より厚くなる。
また、図２に示す半導体装置２３ａのように、外部接続端子部１５の表面に形成された第２のめっき部２３ｂの厚みを、バリ取り工程が不要となる範囲内で、第１のめっき部１２の厚みと同じ（Ｔ２＝Ｔ１）にすることもできる。
これにより、ワイヤボンディング部１３の形成時のみならず、外部接続端子部１５を形成する際のバリの発生も防止できる。また、第２のめっき部２３ｂの下地めっき層の厚みＴ２を厚くすることで、下地めっき層部分が撓むための自由度が増す。このため、半導体装置２３ａを基板に実装する際、貴金属めっき層に半田が濡れても、半導体装置２３ａが基板にガチガチに固定されず（実装状態を維持しようとする力を抑制でき）、外部から受ける振動を下地めっき層部分で緩和することができる。
更に、第２のめっき部２３ｂの突出幅については、実装時に隣り合う外部接続端子部１５同士が接触しない範囲で、第２のめっき部２３ｂの幅Ｗ４が第１のめっき部１２の幅Ｗ２よりも狭くなるように設定する（Ｗ２＞Ｗ４）。
これにより、めっき層形成の際に、電流値や電極数の設定等が容易になる。
これにより、ワイヤボンディング部１３の形成時のみならず、外部接続端子部１５を形成する際のバリの発生も防止できる。また、第２のめっき部２３ｂの下地めっき層の厚みＴ２を厚くすることで、下地めっき層部分が撓むための自由度が増す。このため、半導体装置２３ａを基板に実装する際、貴金属めっき層に半田が濡れても、半導体装置２３ａが基板にガチガチに固定されず（実装状態を維持しようとする力を抑制でき）、外部から受ける振動を下地めっき層部分で緩和することができる。
更に、第２のめっき部２３ｂの突出幅については、実装時に隣り合う外部接続端子部１５同士が接触しない範囲で、第２のめっき部２３ｂの幅Ｗ４が第１のめっき部１２の幅Ｗ２よりも狭くなるように設定する（Ｗ２＞Ｗ４）。
これにより、めっき層形成の際に、電流値や電極数の設定等が容易になる。
外部接続端子部１５に形成された第２のめっき部１４（第２のめっき部２３ｂも同様）の表面側には、半田濡れ性の良いめっき（図示しない）が設けられ、他の基板上に設けられたクリーム半田の溶融によって、他の基板との電気的な接続が行われる。
なお、前記した素子搭載部１７の裏面側には、第２のめっき部１４と同一構造のめっきがなされているが、裏面側が樹脂１１から外部に露出しているため、この素子搭載部１７の表面側に半導体素子１９を配置することで、半導体素子１９からの熱放散を促進している。
以上の構成にすることで、半導体装置１０は、薄型化（特に、リードフレームの厚みが０．２ｍｍ以下）に際して導体端子１８と樹脂１１との密着性を確保でき、高集積化に際して導体端子１８のピッチが０．７ｍｍ以下（特に、０．５ｍｍ以下、更には０．４ｍｍ以下）でも対応可能である。
なお、前記した素子搭載部１７の裏面側には、第２のめっき部１４と同一構造のめっきがなされているが、裏面側が樹脂１１から外部に露出しているため、この素子搭載部１７の表面側に半導体素子１９を配置することで、半導体素子１９からの熱放散を促進している。
以上の構成にすることで、半導体装置１０は、薄型化（特に、リードフレームの厚みが０．２ｍｍ以下）に際して導体端子１８と樹脂１１との密着性を確保でき、高集積化に際して導体端子１８のピッチが０．７ｍｍ以下（特に、０．５ｍｍ以下、更には０．４ｍｍ以下）でも対応可能である。
続いて、本発明の第１の実施の形態に係る半導体装置１０の製造方法について、図３（Ａ）〜（Ｅ）、図４（Ａ）〜（Ｄ）を参照しながら説明する。
まず、図３（Ａ）に示す準備工程では、銅又は銅合金等からなる板状のリードフレーム材２０を用意する。
次に、めっき工程では、リードフレーム材２０の表面側及び裏面側に、それぞれ耐めっき用レジスト膜を形成し、周知の露光処理及び現像を行って、図３（Ｂ）に示すように、回路パターンが形成されたレジスト膜２４、２５を形成する。なお、リードフレーム材２０の表面側に形成するレジスト膜２４は厚くし（形成する第１のめっき部１２の厚みに応じて５〜５０μｍ程度）、その開口部の内幅は、形成するワイヤボンディング部１３の先端幅Ｗ３より広げる（ワイヤボンディング部１３の先端幅Ｗ３よりも２０〜２００μｍ程度広くする）。
まず、図３（Ａ）に示す準備工程では、銅又は銅合金等からなる板状のリードフレーム材２０を用意する。
次に、めっき工程では、リードフレーム材２０の表面側及び裏面側に、それぞれ耐めっき用レジスト膜を形成し、周知の露光処理及び現像を行って、図３（Ｂ）に示すように、回路パターンが形成されたレジスト膜２４、２５を形成する。なお、リードフレーム材２０の表面側に形成するレジスト膜２４は厚くし（形成する第１のめっき部１２の厚みに応じて５〜５０μｍ程度）、その開口部の内幅は、形成するワイヤボンディング部１３の先端幅Ｗ３より広げる（ワイヤボンディング部１３の先端幅Ｗ３よりも２０〜２００μｍ程度広くする）。
そして、リードフレーム材２０を全面めっきし、図３（Ｃ）に示すように、レジスト膜２４、２５の開口部にめっきを形成する。この際、耐エッチング金属に使用できるめっき金属（ここでは、ニッケル）で下地めっき層を形成し、次に、貴金属めっき（ここでは、金、又はパラジウムと金を積層）を行って、貴金属めっき層を形成する。
ここで、リードフレーム材２０の両面に対して同時にめっきを行い、しかも両面で厚みが異なる下地めっき層を形成する場合は、１）リードフレーム材２０の表面側に配置される電極の数を裏面側より多くして、電流値を上げ、又は電極を通過する時間を長くし、２）リードフレーム材２０の裏面側に配置される電極の数を表面側より少なくして、電流値を下げ、又は電極を通過する時間を短くする。
ここで、リードフレーム材２０の両面に対して同時にめっきを行い、しかも両面で厚みが異なる下地めっき層を形成する場合は、１）リードフレーム材２０の表面側に配置される電極の数を裏面側より多くして、電流値を上げ、又は電極を通過する時間を長くし、２）リードフレーム材２０の裏面側に配置される電極の数を表面側より少なくして、電流値を下げ、又は電極を通過する時間を短くする。
これにより、リードフレーム材２０の表面側に、例えば、厚みが５〜５０μｍ程度、幅がワイヤボンディング部１３の先端幅Ｗ２よりも２０〜２００μｍ程度広い厚めっき２６を形成できる。一方、リードフレーム材２０の裏面側に、例えば、厚みが０．１５〜３μｍ（好ましくは、上限を０．２μｍ）程度の薄めっき２７を形成できる。
このように、下地めっき層を介して、金、パラジウム、銀等から選択された貴金属又はこれら貴金属の合金をめっきすることにより、リードフレーム材２０に銅等を使用する場合のボンダビリティと半田濡れ性の確保を維持している。
そして、図３（Ｄ）に示すように、リードフレーム材２０の両面からレジスト膜２４、２５を除去する。
このように、下地めっき層を介して、金、パラジウム、銀等から選択された貴金属又はこれら貴金属の合金をめっきすることにより、リードフレーム材２０に銅等を使用する場合のボンダビリティと半田濡れ性の確保を維持している。
そして、図３（Ｄ）に示すように、リードフレーム材２０の両面からレジスト膜２４、２５を除去する。
次に、図３（Ｅ）に示す第１のエッチング工程では、リードフレーム材２０の裏面側全部を、耐エッチングレジスト膜からなるカバーテープ２８で覆った後、リードフレーム材２０を浸食するアルカリエッチング液を使用して、図４（Ａ）に示すように、表面側のハーフエッチング（ファーストエッチング）を行う。
このとき、厚めっき２６はレジスト膜として機能するため、アルカリエッチング処理によりワイヤボンディング部１３が形成され、その先端には、幅広で厚みが厚い第１のめっき部１２が残存する。なお、このエッチング処理により、素子搭載部１７も形成される。
これにより、リードフレーム１６が製造される。
このとき、厚めっき２６はレジスト膜として機能するため、アルカリエッチング処理によりワイヤボンディング部１３が形成され、その先端には、幅広で厚みが厚い第１のめっき部１２が残存する。なお、このエッチング処理により、素子搭載部１７も形成される。
これにより、リードフレーム１６が製造される。
そして、図４（Ｂ）に示すように、リードフレーム１６からカバーテープ２８を除去する。
なお、ワイヤボンディング部１３に形成した第１のめっき部１２は、めっき厚が厚く形成されているので、めっき剥がれ等の不良が発生しない。従って、従来行っていたバリ取り工程が不要である。
続いて、図４（Ｃ）に示すワイヤボンディング工程では、ハーフエッチングが終了したリードフレーム１６の素子搭載部１７に半導体素子１９を搭載した後、半導体素子１９の電極パッド部２１とワイヤボンディング部１３との電気的連結を、ボンディングワイヤ２２で行う。なお、半導体素子１９の素子搭載部１７への取付けは、Ａｇ・エポキシ系樹脂からなる接着剤を使用できるが、その他の導電性の接着剤又は絶縁性の接着剤でもよい。
なお、ワイヤボンディング部１３に形成した第１のめっき部１２は、めっき厚が厚く形成されているので、めっき剥がれ等の不良が発生しない。従って、従来行っていたバリ取り工程が不要である。
続いて、図４（Ｃ）に示すワイヤボンディング工程では、ハーフエッチングが終了したリードフレーム１６の素子搭載部１７に半導体素子１９を搭載した後、半導体素子１９の電極パッド部２１とワイヤボンディング部１３との電気的連結を、ボンディングワイヤ２２で行う。なお、半導体素子１９の素子搭載部１７への取付けは、Ａｇ・エポキシ系樹脂からなる接着剤を使用できるが、その他の導電性の接着剤又は絶縁性の接着剤でもよい。
そして、樹脂封止工程では、半導体素子１９とワイヤボンディング部１３との接続が終了したリードフレーム１６の表面側を樹脂１１で封止する。
更に、第２のエッチング工程では、リードフレーム１６を浸食するアルカリエッチング液を使用して、図４（Ｄ）に示すように、裏面側のハーフエッチング（セカンドエッチング）を行う。
このとき、薄めっき２７はレジスト膜として機能するため、エッチング処理により外部接続端子部１５（導体端子１８）がそれぞれ独立し、その先端に第２のめっき部１４が残存する。
更に、第２のエッチング工程では、リードフレーム１６を浸食するアルカリエッチング液を使用して、図４（Ｄ）に示すように、裏面側のハーフエッチング（セカンドエッチング）を行う。
このとき、薄めっき２７はレジスト膜として機能するため、エッチング処理により外部接続端子部１５（導体端子１８）がそれぞれ独立し、その先端に第２のめっき部１４が残存する。
なお、上記した第１、第２のエッチング工程の終了後は、エッチング液を除去するための水洗を行う。
また、第２のめっき部１４は、第１のめっき部１２のように厚みが厚くないため、裏面側のハーフエッチングを行った後は、例えば、特開２００７−４８９８１号公報に記載の方法を用いてバリ取り工程を行う。
そして、各半導体装置１０を切断分離して、個々の半導体装置１０を得る。
また、第２のめっき部１４は、第１のめっき部１２のように厚みが厚くないため、裏面側のハーフエッチングを行った後は、例えば、特開２００７−４８９８１号公報に記載の方法を用いてバリ取り工程を行う。
そして、各半導体装置１０を切断分離して、個々の半導体装置１０を得る。
次に、図５、図６、図８、図９を参照しながら、本発明の第２の実施の形態に係るリードフレーム３１を用いた半導体装置３０について説明するが、前記した第１の実施の形態に係る半導体装置１０と同一部材には同一番号を付し、詳しい説明を省略する。
図５、図６に示すように、半導体装置３０は、表面側に、樹脂１１により封止され、表面に第１のめっき部１２が形成された複数のワイヤボンディング部１３を備え、裏面側に、ワイヤボンディング部１３に対応して設けられ、表面に第２のめっき部１４が形成された複数の外部接続端子部１５を備えたものであり、特に、ファインピッチ化や薄型化、更には高集積化に適したものである。
図５、図６に示すように、半導体装置３０は、表面側に、樹脂１１により封止され、表面に第１のめっき部１２が形成された複数のワイヤボンディング部１３を備え、裏面側に、ワイヤボンディング部１３に対応して設けられ、表面に第２のめっき部１４が形成された複数の外部接続端子部１５を備えたものであり、特に、ファインピッチ化や薄型化、更には高集積化に適したものである。
半導体装置３０は、リードフレーム３１を用いて製造されたものであり、中央に素子搭載部３２を配置し、その周辺にエリアアレイ状に、表面側がワイヤボンディング部１３で裏面側が外部接続端子部１５となった複数の棒状の導体端子１８を配置して、素子搭載部１３２の表面側に半導体素子１９を搭載したものである。なお、リードフレーム３１（図９（Ａ）参照）は、前記したリードフレーム１６と同様、銅又は銅合金で構成されている。
リードフレーム３１の表面側には、ワイヤボンディング部１３の他に、素子搭載部３２を囲むように、断面山形状のグランドリング部３３が連続して形成されている。
リードフレーム３１の表面側には、ワイヤボンディング部１３の他に、素子搭載部３２を囲むように、断面山形状のグランドリング部３３が連続して形成されている。
このグランドリング部３３は、アース機能を備えるものであり、その高さはワイヤボンディング部１３と同程度である。グランドリング部３３の表面には、前記した第１のめっき部１２と同一構造の貴金属めっき層を有する第３のめっき部３４が形成されている。
上記したワイヤボンディング部１３及びグランドリング部３３と、半導体素子１９の各電極パッド部２１とは、金製の線からなるボンディングワイヤ３５で電気的に連結され、半導体素子１９、ボンディングワイヤ３５、及びリードフレーム３１の上半分が、樹脂１１で封止されている。
上記したワイヤボンディング部１３及びグランドリング部３３と、半導体素子１９の各電極パッド部２１とは、金製の線からなるボンディングワイヤ３５で電気的に連結され、半導体素子１９、ボンディングワイヤ３５、及びリードフレーム３１の上半分が、樹脂１１で封止されている。
第３のめっき部３４は、前記した第１のめっき部１２と同一構造であるため、簡単に説明すると、平面視してグランドリング部３３の先端周囲より突出し、かつ、グランドリング部３３に形成した貴金属めっき層を除く第３のめっき部３４の厚み、即ち下地めっき層の厚みＴ３を従来よりも厚くしている。
これにより、グランドリング部３３の先側周囲に、第３のめっき部３４を拡幅した第２の抜止め３６（突出部）が形成される。
なお、グランドリング部３３の先端周囲からの第３のめっき部３４の突出幅Ｗ５は、１０〜１００μｍにし、グランドリング部３３に形成した下地めっき層の厚みＴ３は、例えば、５〜５０μｍにするのが好ましい。
これにより、グランドリング部３３の先側周囲に、第３のめっき部３４を拡幅した第２の抜止め３６（突出部）が形成される。
なお、グランドリング部３３の先端周囲からの第３のめっき部３４の突出幅Ｗ５は、１０〜１００μｍにし、グランドリング部３３に形成した下地めっき層の厚みＴ３は、例えば、５〜５０μｍにするのが好ましい。
このように、第３のめっき部３４の突出幅Ｗ５と下地めっき層の厚みＴ３の値を限定した理由は、前記した第１のめっき部１２の限定理由と同様である。
なお、素子搭載部３２の表面（半導体素子１９の搭載面）３７と、グランドリング部３３の先端との距離（深さ）Ｄ１は、隣り合うワイヤボンディング部１３とグランドリング部３３との間にエッチングにより形成される凹部３８の深さＤ２や、隣り合うワイヤボンディング部１３間にエッチングにより形成される凹部３９の深さＤ３よりも、短く（浅く）なっているが、同じでもよく、また長く（深く）てもよい。
これにより、半導体装置３０の品質向上が図れる。
なお、素子搭載部３２の表面（半導体素子１９の搭載面）３７と、グランドリング部３３の先端との距離（深さ）Ｄ１は、隣り合うワイヤボンディング部１３とグランドリング部３３との間にエッチングにより形成される凹部３８の深さＤ２や、隣り合うワイヤボンディング部１３間にエッチングにより形成される凹部３９の深さＤ３よりも、短く（浅く）なっているが、同じでもよく、また長く（深く）てもよい。
これにより、半導体装置３０の品質向上が図れる。
上記したように、第３のめっき部３４は、前記した第１のめっき部１２と同一構造であることから、第３のめっき部３４の厚みは、第１のめっき部１２の厚みと同一である。ここで、図７に示す半導体装置３９ａのように、第３のめっき部３４の厚みを、バリ取り工程が不要となる範囲内で、同一厚みの第１、第２のめっき部１２、２３ｂの厚みと同じにすることもできる（図２参照）。
これにより、ワイヤボンディング部１３や外部接続端子部１５の形成時のみならず、グランドリング部３３を形成する際のバリの発生も防止できる。
これにより、ワイヤボンディング部１３や外部接続端子部１５の形成時のみならず、グランドリング部３３を形成する際のバリの発生も防止できる。
続いて、本発明の第２の実施の形態に係る半導体装置３０の製造方法について、図８（Ａ）〜（Ｅ）、図９（Ａ）〜（Ｄ）を参照しながら説明する。
まず、図８（Ａ）に示す準備工程で板状のリードフレーム材２０を用意した後、めっき工程で、リードフレーム材２０の表面側及び裏面側に、それぞれ耐めっき用レジスト膜を形成し、周知の露光処理及び現像を行って、図８（Ｂ）に示す回路パターンが形成されたレジスト膜４０、２５を形成する。なお、レジスト膜４０は、グランドリング部３３を形成するための開口部が形成されていること以外は、レジスト膜２４と同様の構成である。
まず、図８（Ａ）に示す準備工程で板状のリードフレーム材２０を用意した後、めっき工程で、リードフレーム材２０の表面側及び裏面側に、それぞれ耐めっき用レジスト膜を形成し、周知の露光処理及び現像を行って、図８（Ｂ）に示す回路パターンが形成されたレジスト膜４０、２５を形成する。なお、レジスト膜４０は、グランドリング部３３を形成するための開口部が形成されていること以外は、レジスト膜２４と同様の構成である。
また、リードフレーム材２０の表面側に形成するレジスト膜４０は、例えば、形成する第１、第３のめっき部１２、３４の厚みに応じて５〜５０μｍ程度厚くする。ここで、開口部の内幅は、形成するワイヤボンディング部１３の先端幅Ｗ３より広げる（ワイヤボンディング部１３の先端幅Ｗ３よりも２０〜２００μｍ程度広くする）と共に、形成するグランドリング部３３の幅より広げる（グランドリング部３３の先端幅よりも２０〜２００μｍ程度広くする）。
そして、リードフレーム材２０を全面めっきし、図８（Ｃ）に示すように、レジスト膜４０、２５の開口部に、下地めっきと貴金属めっきを順次行う。
これにより、リードフレーム材２０の表面側に、例えば、厚みが５〜５０μｍ程度、幅がワイヤボンディング部１３の先端幅Ｗ３よりも２０〜２００μｍ程度広く、グランドリング部３３の幅よりも２０〜２００μｍ程度広い厚めっき４１を形成でき、裏面側に薄めっき４２を形成できる。
このように、第１〜第３のめっき部１２、１４、３４を形成した後は、図８（Ｄ）に示すように、リードフレーム材２０の両面からレジスト膜４０、２５を除去する。
これにより、リードフレーム材２０の表面側に、例えば、厚みが５〜５０μｍ程度、幅がワイヤボンディング部１３の先端幅Ｗ３よりも２０〜２００μｍ程度広く、グランドリング部３３の幅よりも２０〜２００μｍ程度広い厚めっき４１を形成でき、裏面側に薄めっき４２を形成できる。
このように、第１〜第３のめっき部１２、１４、３４を形成した後は、図８（Ｄ）に示すように、リードフレーム材２０の両面からレジスト膜４０、２５を除去する。
次に、図８（Ｅ）に示す第１のエッチング工程で、リードフレーム材２０の裏面側全部をカバーテープ２８で覆った後、アルカリエッチング液を使用して、図９（Ａ）に示す表面側のハーフエッチング（ファーストエッチング）を行う。
このとき、厚めっき４１はレジスト膜として機能するため、アルカリエッチング処理によりワイヤボンディング部１３及びグランドリング部３３が形成され、その先端には、幅広で厚みが厚い第１、第３のめっき部１２、３４が残存する。このエッチング処理により、素子搭載部３２も形成される。なお、素子搭載部３２の深さＤ１は、例えば、素子搭載部３２の形成部分へのエッチング液の液圧力と、リードフレーム材２０の搬送速度を調整することで形成できる。
これにより、リードフレーム３１が製造される。
そして、図９（Ｂ）に示すように、カバーテープ２８を除去する。
このとき、厚めっき４１はレジスト膜として機能するため、アルカリエッチング処理によりワイヤボンディング部１３及びグランドリング部３３が形成され、その先端には、幅広で厚みが厚い第１、第３のめっき部１２、３４が残存する。このエッチング処理により、素子搭載部３２も形成される。なお、素子搭載部３２の深さＤ１は、例えば、素子搭載部３２の形成部分へのエッチング液の液圧力と、リードフレーム材２０の搬送速度を調整することで形成できる。
これにより、リードフレーム３１が製造される。
そして、図９（Ｂ）に示すように、カバーテープ２８を除去する。
続いて、図９（Ｃ）に示すワイヤボンディング工程では、リードフレーム３１の素子搭載部３２に半導体素子１９を搭載した後、半導体素子１９の電極パッド部２１とワイヤボンディング部１３及びグランドリング部３３との電気的連結を、ボンディングワイヤ３５で行う。
そして、樹脂封止工程では、半導体素子１９とワイヤボンディング部１３及びグランドリング部３３との接続が終了したリードフレーム３１の表面側を樹脂１１で封止する。
更に、第２のエッチング工程では、アルカリエッチング液を使用して、図９（Ｄ）に示すように、裏面側のハーフエッチング（セカンドエッチング）を行う。
これにより、外部接続端子部１５（導体端子１８）がそれぞれ独立し、その先端に第２のめっき部１４が残存する。
そして、各半導体装置３０を切断分離して、個々の半導体装置３０を得る。
そして、樹脂封止工程では、半導体素子１９とワイヤボンディング部１３及びグランドリング部３３との接続が終了したリードフレーム３１の表面側を樹脂１１で封止する。
更に、第２のエッチング工程では、アルカリエッチング液を使用して、図９（Ｄ）に示すように、裏面側のハーフエッチング（セカンドエッチング）を行う。
これにより、外部接続端子部１５（導体端子１８）がそれぞれ独立し、その先端に第２のめっき部１４が残存する。
そして、各半導体装置３０を切断分離して、個々の半導体装置３０を得る。
以上、本発明を、実施の形態を参照して説明してきたが、本発明は何ら上記した実施の形態に記載の構成に限定されるものではなく、特許請求の範囲に記載されている事項の範囲内で考えられるその他の実施の形態や変形例も含むものである。例えば、ワイヤボンディング部と外部接続端子部とで構成される各端子がモールド樹脂内に埋没している（外部接続端子部の先端面のみがモールド樹脂から露出している）半導体装置等、前記したそれぞれの実施の形態や変形例の一部又は全部を組合せて本発明のリードフレーム及びこれを用いた半導体装置並びにその製造方法を構成する場合も本発明の権利範囲に含まれる。
また、前記実施の形態においては、リードフレーム材の裏面側全部を覆ったカバーテープの除去を、第１のエッチング工程が終了した直後に行ったが、裏面側のハーフエッチングを行う前であれば、いつ行ってもよい。
また、前記実施の形態においては、リードフレーム材の裏面側全部を覆ったカバーテープの除去を、第１のエッチング工程が終了した直後に行ったが、裏面側のハーフエッチングを行う前であれば、いつ行ってもよい。
１０：半導体装置、１１：樹脂、１２：第１のめっき部、１３：ワイヤボンディング部、１４：第２のめっき部、１５：外部接続端子部、１６：リードフレーム、１７：素子搭載部、１８：導体端子、１９：半導体素子、２０：リードフレーム材、２１：電極パッド部、２２：ボンディングワイヤ、２３：第１の抜止め、２３ａ：半導体装置、２３ｂ：第２のめっき部、２４、２５：レジスト膜、２６：厚めっき、２７：薄めっき、２８：カバーテープ、３０：半導体装置、３１：リードフレーム、３２：素子搭載部、３３：グランドリング部、３４：第３のめっき部、３５：ボンディングワイヤ、３６：第２の抜止め、３７：表面、３８、３９：凹部、３９ａ：半導体装置、４０：レジスト膜、４１：厚めっき、４２：薄めっき
Claims (11)
- 一方側に表面に第１のめっき部が形成された複数のワイヤボンディング部を備え、他方側に前記ワイヤボンディング部に対応して設けられ、表面に第２のめっき部が形成された複数の外部接続端子部を備えた半導体装置に用いるリードフレームにおいて、
表面に貴金属めっき層を有する前記第１のめっき部を、前記ワイヤボンディング部の先端周囲より突出させ、かつ前記貴金属めっき層を除く前記第１のめっき部の厚みを５〜５０μｍとして、該ワイヤボンディング部の先側周囲に第１の抜止めを形成したことを特徴とするリードフレーム。 - 一方側に表面に第１のめっき部が形成された複数のワイヤボンディング部を備え、他方側に前記ワイヤボンディング部に対応して設けられ、表面に第２のめっき部が形成された複数の外部接続端子部を備えた半導体装置に用いるリードフレームにおいて、
表面に貴金属めっき層を有する前記第１のめっき部を、前記第２のめっき部の周囲より突出させ、かつ、前記貴金属めっき層を除く前記第１のめっき部の厚みを前記第２のめっき部の厚みより厚くして、該ワイヤボンディング部の先側周囲に第１の抜止めを形成したことを特徴とするリードフレーム。 - 請求項１又は２記載のリードフレームにおいて、前記ワイヤボンディング部の他に、中央の素子搭載部を囲むように形成され、表面に貴金属めっき層を有する第３のめっき部が形成されたグランドリング部を備え、該グランドリング部の先側には、前記第３のめっき部を拡幅した第２の抜止めが形成されていることを特徴とするリードフレーム。
- 請求項１記載のリードフレームにおいて、前記第２のめっき部の厚みは前記第１のめっき部の厚みと同じであることを特徴とするリードフレーム。
- 請求項４記載のリードフレームにおいて、前記ワイヤボンディング部の他に、中央の素子搭載部を囲むように形成され、表面に貴金属めっき層を有する第３のめっき部が形成されたグランドリング部を備え、該グランドリング部の先側には、前記第３のめっき部を拡幅した第２の抜止めが形成され、更に前記第３のめっき部の厚みは、前記第１、第２のめっき部の厚みと同じであることを特徴とするリードフレーム。
- 請求項１〜５のいずれか１項に記載のリードフレームにおいて、前記第１のめっき部の突出幅を１０〜１００μｍとしたことを特徴とするリードフレーム。
- 請求項１〜６のいずれか１項に記載のリードフレームにおいて、前記第１のめっき部の形状は、平面視して円形状又は四角形状であることを特徴とするリードフレーム。
- 請求項１〜７のいずれか１項に記載のリードフレームを用いたことを特徴とする半導体装置。
- 請求項１〜７のいずれか１項に記載のリードフレームの製造方法であって、前記第１のめっき部は、形成される前記ワイヤボンディング部の先端に、下地めっきと貴金属めっきを順次行って形成される厚めっきを施し、更にリードフレーム材の一方側をアルカリエッチング処理することによって形成することを特徴とするリードフレームの製造方法。
- 一方側が、表面に第１のめっき部が形成されたワイヤボンディング部となって、他方側が、表面に第２のめっき部が形成された外部接続端子部となった複数の導体端子が配置され、前記ワイヤボンディング部と半導体素子の各電極パッド部がボンディングワイヤで電気的に連結され、前記半導体素子、前記ボンディングワイヤ、及び該半導体素子を搭載したリードフレームが、樹脂で樹脂封止されている半導体装置の製造方法であって、
前記ワイヤボンディング部と前記外部接続端子部に、下地めっきと貴金属めっきを順次行って、リードフレーム材の一方側に厚めっきを施すめっき工程と、
前記リードフレーム材の一方側をアルカリエッチング処理して、前記ワイヤボンディング部の先端周囲より突出させ、かつ下地めっき層の厚みを５〜５０μｍにして、前記ワイヤボンディング部の先側周囲に第１の抜止めを設けた前記第１のめっき部を形成する第１のエッチング工程と、
前記第１のエッチング工程を行ったリードフレーム材の素子搭載部に前記半導体素子を搭載して、該半導体素子の電極パッド部と前記ワイヤボンディング部とを電気的に接続するワイヤボンディング工程と、
前記ワイヤボンディング工程を行ったリードフレーム材の一方側を樹脂で封止する樹脂封止工程と、
前記樹脂封止工程を行ったリードフレーム材の他方側をエッチング処理して、前記外部接続端子部をそれぞれ独立させる第２のエッチング工程とを有することを特徴とする半導体装置の製造方法。 - 一方側が、表面に第１のめっき部が形成されたワイヤボンディング部となって、他方側が、表面に第２のめっき部が形成された外部接続端子部となった複数の導体端子が配置され、前記ワイヤボンディング部と半導体素子の各電極パッド部がボンディングワイヤで電気的に連結され、前記半導体素子、前記ボンディングワイヤ、及び該半導体素子を搭載したリードフレームが、樹脂で樹脂封止されている半導体装置の製造方法であって、
前記ワイヤボンディング部と前記外部接続端子部に、下地めっきと貴金属めっきを順次行って、リードフレーム材の一方側に厚めっきを施すめっき工程と、
前記リードフレーム材の一方側をアルカリエッチング処理して、前記第２のめっき部の周囲より突出させ、かつ、下地めっき層の厚みを前記第２のめっき部の厚みより厚くして、前記ワイヤボンディング部の先側周囲に第１の抜止めを設けた前記第１のめっき部を形成する第１のエッチング工程と、
前記第１のエッチング工程を行ったリードフレーム材の素子搭載部に前記半導体素子を搭載して、該半導体素子の電極パッド部と前記ワイヤボンディング部とを電気的に接続するワイヤボンディング工程と、
前記ワイヤボンディング工程を行ったリードフレーム材の一方側を樹脂で封止する樹脂封止工程と、
前記樹脂封止工程を行ったリードフレーム材の他方側をエッチング処理して、前記外部接続端子部をそれぞれ独立させる第２のエッチング工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010189797A JP2012049323A (ja) | 2010-08-26 | 2010-08-26 | リードフレーム及びこれを用いた半導体装置並びにその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010189797A JP2012049323A (ja) | 2010-08-26 | 2010-08-26 | リードフレーム及びこれを用いた半導体装置並びにその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012049323A true JP2012049323A (ja) | 2012-03-08 |
Family
ID=45903862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010189797A Pending JP2012049323A (ja) | 2010-08-26 | 2010-08-26 | リードフレーム及びこれを用いた半導体装置並びにその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012049323A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9673141B2 (en) | 2014-03-05 | 2017-06-06 | Canon Kabushiki Kaisha | Mounting member, electronic component, and method for manufacturing module |
| US10229871B2 (en) | 2016-12-09 | 2019-03-12 | Ohkuchi Materials Co., Ltd. | Lead frame |
| JP2019161238A (ja) * | 2019-06-17 | 2019-09-19 | マクセルホールディングス株式会社 | 半導体装置用基板およびその製造方法、半導体装置 |
| JP2020004991A (ja) * | 2019-08-26 | 2020-01-09 | マクセルホールディングス株式会社 | 半導体装置用基板及びその製造方法、半導体装置 |
| JP2020174203A (ja) * | 2020-07-10 | 2020-10-22 | マクセルホールディングス株式会社 | 半導体装置 |
-
2010
- 2010-08-26 JP JP2010189797A patent/JP2012049323A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9673141B2 (en) | 2014-03-05 | 2017-06-06 | Canon Kabushiki Kaisha | Mounting member, electronic component, and method for manufacturing module |
| US10229871B2 (en) | 2016-12-09 | 2019-03-12 | Ohkuchi Materials Co., Ltd. | Lead frame |
| JP2019161238A (ja) * | 2019-06-17 | 2019-09-19 | マクセルホールディングス株式会社 | 半導体装置用基板およびその製造方法、半導体装置 |
| JP2020004991A (ja) * | 2019-08-26 | 2020-01-09 | マクセルホールディングス株式会社 | 半導体装置用基板及びその製造方法、半導体装置 |
| JP2020174203A (ja) * | 2020-07-10 | 2020-10-22 | マクセルホールディングス株式会社 | 半導体装置 |
| JP7011685B2 (ja) | 2020-07-10 | 2022-01-27 | マクセル株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101089449B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3562311B2 (ja) | リードフレームおよび樹脂封止型半導体装置の製造方法 | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US9136247B2 (en) | Resin-encapsulated semiconductor device and method of manufacturing the same | |
| KR101064755B1 (ko) | 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법 | |
| JP4032063B2 (ja) | 半導体装置の製造方法 | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| JP2014154785A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP6653139B2 (ja) | リードフレーム及びその製造方法 | |
| JP2011077519A (ja) | リードフレーム及びその製造方法 | |
| JP2012049323A (ja) | リードフレーム及びこれを用いた半導体装置並びにその製造方法 | |
| JP2019169729A (ja) | 半導体装置用基板および半導体装置 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
| JP3786339B2 (ja) | 半導体装置の製造方法 | |
| JP2020053420A (ja) | リードフレーム及びリードフレームの製造方法 | |
| JP6573157B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP2004247613A (ja) | 半導体装置およびその製造方法 | |
| JP2007048978A (ja) | 半導体装置及びその製造方法 | |
| JP2012164936A (ja) | 半導体装置の製造方法 | |
| JP4137981B2 (ja) | 半導体装置の製造方法 | |
| JP2007180247A (ja) | 回路部材の製造方法 | |
| JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP7365588B2 (ja) | リードフレームおよび半導体装置 | |
| JP2000332146A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 |