JP2002184927A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002184927A JP2002184927A JP2000385832A JP2000385832A JP2002184927A JP 2002184927 A JP2002184927 A JP 2002184927A JP 2000385832 A JP2000385832 A JP 2000385832A JP 2000385832 A JP2000385832 A JP 2000385832A JP 2002184927 A JP2002184927 A JP 2002184927A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip mounting
- lead
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】本発明は、リードおよびパッドの平坦度の安定
を図ると共に、露出面に付着した樹脂を除去するための
作業工程を省略することにより、コストの低減および製
造時間の短縮を図ることが可能な半導体装置の製造方法
を提供することを目的とする。 【解決手段】基板上に非貫通溝を用いて半導体チップ搭
載部およびリードフレームのリードを形成し、半導体チ
ップ等を配設、樹脂封止した後、非貫通溝を貫通させて
半導体装置を形成する。
を図ると共に、露出面に付着した樹脂を除去するための
作業工程を省略することにより、コストの低減および製
造時間の短縮を図ることが可能な半導体装置の製造方法
を提供することを目的とする。 【解決手段】基板上に非貫通溝を用いて半導体チップ搭
載部およびリードフレームのリードを形成し、半導体チ
ップ等を配設、樹脂封止した後、非貫通溝を貫通させて
半導体装置を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、リードの露出面に樹脂バリが形成さ
れることを防止することが可能な半導体装置の製造方法
に関する。
方法に関し、特に、リードの露出面に樹脂バリが形成さ
れることを防止することが可能な半導体装置の製造方法
に関する。
【０００２】
【従来の技術】近年、半導体装置の小型化および薄型化
に伴い、半導体チップ搭載部（パッド）およびリードが
パッケージの下面に露出した構造の半導体装置（図６参
照）が提案されている。
に伴い、半導体チップ搭載部（パッド）およびリードが
パッケージの下面に露出した構造の半導体装置（図６参
照）が提案されている。
【０００３】この構造の半導体装置は、図５に示すよう
な以下に説明する方法を用いて、従来は形成されてい
た。
な以下に説明する方法を用いて、従来は形成されてい
た。
【０００４】まず、金属製の基板にパターニングを施
し、図５（ａ）に示すように、リードフレームのリード
３および半導体チップ搭載部（パッド）４を形成する。
し、図５（ａ）に示すように、リードフレームのリード
３および半導体チップ搭載部（パッド）４を形成する。
【０００５】そして、図５（ｂ）に示すように、半導体
チップ搭載部４上に、Ａｇペーストなどの接着剤を介し
て半導体チップ５を搭載し、半導体チップ５の電極６と
リード３のボンディング部７とを、Ａｕ、Ａｌ等からな
るボンディングワイヤ８を用いてボンディングを行い、
半導体チップ５とリード３とを電気的に接続する。
チップ搭載部４上に、Ａｇペーストなどの接着剤を介し
て半導体チップ５を搭載し、半導体チップ５の電極６と
リード３のボンディング部７とを、Ａｕ、Ａｌ等からな
るボンディングワイヤ８を用いてボンディングを行い、
半導体チップ５とリード３とを電気的に接続する。
【０００６】ここで、図５（ｃ）に示すように、半導体
チップ搭載部４およびリード３の半導体チップ搭載面９
をエポキシ樹脂等を用いて樹脂封止し、パッケージ１０
を形成する。その後、樹脂封止の際に、各リード間等か
ら裏面１１に漏れた樹脂により、リード３および半導体
チップ搭載部４の露出面に形成された樹脂バリ１６をブ
ラスト等を用いて除去する。
チップ搭載部４およびリード３の半導体チップ搭載面９
をエポキシ樹脂等を用いて樹脂封止し、パッケージ１０
を形成する。その後、樹脂封止の際に、各リード間等か
ら裏面１１に漏れた樹脂により、リード３および半導体
チップ搭載部４の露出面に形成された樹脂バリ１６をブ
ラスト等を用いて除去する。
【０００７】そして、図５（ｄ）に示すように、半導体
チップ搭載部４およびリード３の露出面を露出させ、こ
の露出面に貴金属等を用いてめっきを施し、図６に示す
ように、半導体チップ搭載部およびリードフレームがパ
ッケージの下面に露出した構造の半導体装置を製造して
いた。
チップ搭載部４およびリード３の露出面を露出させ、こ
の露出面に貴金属等を用いてめっきを施し、図６に示す
ように、半導体チップ搭載部およびリードフレームがパ
ッケージの下面に露出した構造の半導体装置を製造して
いた。
【０００８】
【発明が解決しようとする課題】しかし、従来の方法に
よれば、リードおよびパッドの形成を行った後に、一連
の組立工程を行なうため、リードおよびパッドの平坦度
が不安定であった。
よれば、リードおよびパッドの形成を行った後に、一連
の組立工程を行なうため、リードおよびパッドの平坦度
が不安定であった。
【０００９】また、リード及び半導体チップ搭載部の形
状形成を樹脂封止工程の前に行うので、樹脂封止工程の
際に、各リード間等から漏れた樹脂がリードおよびパッ
ドの露出面に付着し、露出面にめっきを施すことが困難
となるという問題が発生していた（図７参照）。
状形成を樹脂封止工程の前に行うので、樹脂封止工程の
際に、各リード間等から漏れた樹脂がリードおよびパッ
ドの露出面に付着し、露出面にめっきを施すことが困難
となるという問題が発生していた（図７参照）。
【００１０】このため、樹脂封止を行う際にリードの露
出面をマスキングテープ等で覆い、樹脂バリの形成を防
止する工程や、ブラスト等を用いて露出面に付着した樹
脂バリを除去する工程など、樹脂バリの形成防止や除去
を行うための工程が必要となり、半導体装置の製造コス
トや製造時間を抑えることが困難であった。
出面をマスキングテープ等で覆い、樹脂バリの形成を防
止する工程や、ブラスト等を用いて露出面に付着した樹
脂バリを除去する工程など、樹脂バリの形成防止や除去
を行うための工程が必要となり、半導体装置の製造コス
トや製造時間を抑えることが困難であった。
【００１１】そこで本発明では、リードおよびパッドの
平坦度の安定を図ると共に、露出面に付着した樹脂を除
去するための作業工程を省略することにより、コストの
低減および製造時間の短縮を図ることが可能な半導体装
置の製造方法を提供することを目的とする。
平坦度の安定を図ると共に、露出面に付着した樹脂を除
去するための作業工程を省略することにより、コストの
低減および製造時間の短縮を図ることが可能な半導体装
置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体装置製造
方法では、基板の両面から該基板の所定の位置を所定量
除去し、非貫通溝で囲まれたリード及び半導体チップ搭
載部を形成する工程と、前記半導体チップ搭載部に半導
体チップを搭載し、かつ前記リードと該半導体チップと
を電気的に接続する工程と、前記基板の半導体チップ搭
載面を樹脂を用いて樹脂封止する工程と、前記樹脂封止
の後、前記非貫通溝を貫通させて前記リード及び前記半
導体チップ搭載部を形成する工程とを有する。
方法では、基板の両面から該基板の所定の位置を所定量
除去し、非貫通溝で囲まれたリード及び半導体チップ搭
載部を形成する工程と、前記半導体チップ搭載部に半導
体チップを搭載し、かつ前記リードと該半導体チップと
を電気的に接続する工程と、前記基板の半導体チップ搭
載面を樹脂を用いて樹脂封止する工程と、前記樹脂封止
の後、前記非貫通溝を貫通させて前記リード及び前記半
導体チップ搭載部を形成する工程とを有する。
【００１３】この構成では、樹脂封止の後に非貫通溝を
貫通させるため、リード及び半導体チップ搭載部の平坦
度が安定すると共に、樹脂バリの形成を防止することが
できる。
貫通させるため、リード及び半導体チップ搭載部の平坦
度が安定すると共に、樹脂バリの形成を防止することが
できる。
【００１４】また、請求項２記載の発明では、基板の両
面から該基板の所定の位置を所定量除去し、非貫通溝で
囲まれたリードを形成する工程と、前記リード上に半導
体チップを搭載し、かつ前記リードと該半導体チップと
を電気的に接続する工程と、前記基板の半導体チップ搭
載面を樹脂を用いて樹脂封止する工程と、前記樹脂封止
の後、前記非貫通溝を貫通させて前記リードを形成する
工程とを有する。
面から該基板の所定の位置を所定量除去し、非貫通溝で
囲まれたリードを形成する工程と、前記リード上に半導
体チップを搭載し、かつ前記リードと該半導体チップと
を電気的に接続する工程と、前記基板の半導体チップ搭
載面を樹脂を用いて樹脂封止する工程と、前記樹脂封止
の後、前記非貫通溝を貫通させて前記リードを形成する
工程とを有する。
【００１５】この構成では、樹脂封止の後に非貫通溝を
貫通させるため、リード間からの樹脂漏れによる樹脂バ
リの形成を防止すると共に、リードの平坦度が安定する
ため、リード上に半導体チップを安定して搭載すること
ができる。
貫通させるため、リード間からの樹脂漏れによる樹脂バ
リの形成を防止すると共に、リードの平坦度が安定する
ため、リード上に半導体チップを安定して搭載すること
ができる。
【００１６】なお、レーザーを用いて前記非貫通溝を貫
通させることにより、基板裏面にレジストを形成、除去
する工程を省くことができる。
通させることにより、基板裏面にレジストを形成、除去
する工程を省くことができる。
【００１７】
【発明の実施の形態】以下、本発明に係わる半導体装置
の製造方法を図面を参照して詳細に説明する。
の製造方法を図面を参照して詳細に説明する。
【００１８】図１は、第１の実施の形態における半導体
装置の製造工程を示す断面図である。
装置の製造工程を示す断面図である。
【００１９】まず、図１（ａ）に示すように、銅からな
る導電性基板１の半導体チップ搭載面９および半導体チ
ップ搭載面９の裏面１１にハーフエッチングを施し、非
貫通溝２を用いてリードフレームのリード３および半導
体チップ搭載部４を形状加工する。
る導電性基板１の半導体チップ搭載面９および半導体チ
ップ搭載面９の裏面１１にハーフエッチングを施し、非
貫通溝２を用いてリードフレームのリード３および半導
体チップ搭載部４を形状加工する。
【００２０】そして、図１（ｂ）に示すように、半導体
チップ搭載部４にＡｇペーストなどの接着剤を介して半
導体チップ５を搭載し、半導体チップ５の電極６とリー
ド３のボンディング部７とをＡｕ、Ａｌ等からなるボン
ディングワイヤ８を介して電気的に接続する。
チップ搭載部４にＡｇペーストなどの接着剤を介して半
導体チップ５を搭載し、半導体チップ５の電極６とリー
ド３のボンディング部７とをＡｕ、Ａｌ等からなるボン
ディングワイヤ８を介して電気的に接続する。
【００２１】ここで、図１（ｃ）に示すように、基板１
の半導体チップ搭載面９をエポキシ樹脂等を用いて樹脂
封止し、パッケージ１０を形成する。
の半導体チップ搭載面９をエポキシ樹脂等を用いて樹脂
封止し、パッケージ１０を形成する。
【００２２】樹脂封止の後、図１（ｄ）に示すように、
半導体チップ搭載面９の裏面１１の非貫通溝２を除いた
領域にレジスト１２を形成する。
半導体チップ搭載面９の裏面１１の非貫通溝２を除いた
領域にレジスト１２を形成する。
【００２３】そして、図１（ｅ）に示すように、非貫通
溝２を裏面１１からエッチングして貫通溝１３を形成
し、リード３と半導体チップ搭載部４を分断すると共
に、図示ししない各リードを形成する。
溝２を裏面１１からエッチングして貫通溝１３を形成
し、リード３と半導体チップ搭載部４を分断すると共
に、図示ししない各リードを形成する。
【００２４】その後、図１（ｆ）に示すように、レジス
ト１２を除去して、半導体装置が製造される。
ト１２を除去して、半導体装置が製造される。
【００２５】なお、本実施の形態では、レジストを形成
した後にエッチングを施して貫通溝を形成しているが、
例えばレーザー等を用いて選択的に非貫通溝を貫通させ
る方法を用いることもできる。
した後にエッチングを施して貫通溝を形成しているが、
例えばレーザー等を用いて選択的に非貫通溝を貫通させ
る方法を用いることもできる。
【００２６】また、この構成ではレジストの形成および
除去の工程を省略することができるため、一層のコスト
の低減および製造時間の短縮を図ることができる。
除去の工程を省略することができるため、一層のコスト
の低減および製造時間の短縮を図ることができる。
【００２７】図２は、本発明に係わる半導体装置製造方
法における第２の実施の形態の半導体装置の製造工程を
示す断面図である。
法における第２の実施の形態の半導体装置の製造工程を
示す断面図である。
【００２８】まず、図２（ａ）に示すように、導電性基
板１の半導体チップ搭載面９および半導体チップ搭載面
９の裏面１１にハーフエッチングを施し、非貫通溝２を
用いてリード３および半導体チップ搭載部４を形状加工
する。
板１の半導体チップ搭載面９および半導体チップ搭載面
９の裏面１１にハーフエッチングを施し、非貫通溝２を
用いてリード３および半導体チップ搭載部４を形状加工
する。
【００２９】そして、図２（ｂ）に示すように、半導体
チップ搭載部４に接着剤を介して半導体チップ５を搭載
し、半導体チップ５の電極６とリード３のボンディング
部７とをボンディングワイヤ８を介して電気的に接続す
る。
チップ搭載部４に接着剤を介して半導体チップ５を搭載
し、半導体チップ５の電極６とリード３のボンディング
部７とをボンディングワイヤ８を介して電気的に接続す
る。
【００３０】ここで、図２（ｃ）に示すように、基板１
の半導体チップ搭載面９を樹脂封止し、パッケージ１０
を形成する。
の半導体チップ搭載面９を樹脂封止し、パッケージ１０
を形成する。
【００３１】樹脂封止の後、図２（ｄ）に示すように、
半導体チップ搭載面９の裏面１１から基板１の全面をエ
ッチングして、図２（ｅ）に示すように、貫通溝１３を
形成し、リード３と半導体チップ搭載部４を分断すると
共に、図示ししない各リードを形成する。
半導体チップ搭載面９の裏面１１から基板１の全面をエ
ッチングして、図２（ｅ）に示すように、貫通溝１３を
形成し、リード３と半導体チップ搭載部４を分断すると
共に、図示ししない各リードを形成する。
【００３２】なお、本実施の形態では、基板裏面全面を
エッチングして貫通溝を形成しているが、例えばレーザ
ー等を用いて選択的に非貫通溝を貫通させるなどの方法
を用いることもできる。
エッチングして貫通溝を形成しているが、例えばレーザ
ー等を用いて選択的に非貫通溝を貫通させるなどの方法
を用いることもできる。
【００３３】図３は、本発明に係わる半導体装置製造方
法における第３の実施の形態の半導体装置の製造工程を
示す断面図である。
法における第３の実施の形態の半導体装置の製造工程を
示す断面図である。
【００３４】まず、図３（ａ）に示すように、銅からな
る薄板１４の半導体チップ搭載面９の半導体チップ搭載
部４となる所定の位置に接着剤を介して半導体チップ５
を搭載し、半導体チップ５の電極６とリード３のボンデ
ィング部７となる所定の位置とをボンディングワイヤ８
を介して電気的に接続する。
る薄板１４の半導体チップ搭載面９の半導体チップ搭載
部４となる所定の位置に接着剤を介して半導体チップ５
を搭載し、半導体チップ５の電極６とリード３のボンデ
ィング部７となる所定の位置とをボンディングワイヤ８
を介して電気的に接続する。
【００３５】そして、図３（ｂ）に示すように、薄板１
４の半導体チップ搭載面９を樹脂封止して、パッケージ
１０を形成し、図３（ｃ）に示すように、半導体チップ
搭載面９の裏面１１から、リード３及び半導体チップ搭
載部４を導電性接着剤１５を介して薄板１４に接着す
る。
４の半導体チップ搭載面９を樹脂封止して、パッケージ
１０を形成し、図３（ｃ）に示すように、半導体チップ
搭載面９の裏面１１から、リード３及び半導体チップ搭
載部４を導電性接着剤１５を介して薄板１４に接着す
る。
【００３６】この後、図３（ｄ）に示すように、リード
３および半導体チップ搭載部４に沿って裏面１１から薄
板１４をエッチングして、半導体装置を形成する。
３および半導体チップ搭載部４に沿って裏面１１から薄
板１４をエッチングして、半導体装置を形成する。
【００３７】ここで、エッチングに代えてレーザー等を
用いて非貫通溝を貫通させるように構成することもでき
る。
用いて非貫通溝を貫通させるように構成することもでき
る。
【００３８】なお、上記各実施の形態では基板及び薄板
の材料として銅を用いているが、例えばＮｉ−Ｆｅ合金
など、エッチング可能な導電性材料を用いることができ
る。
の材料として銅を用いているが、例えばＮｉ−Ｆｅ合金
など、エッチング可能な導電性材料を用いることができ
る。
【００３９】また、図４に示すように、半導体チップ搭
載部を設けず、リードフレームのリード３の上に半導体
チップ５を搭載する構造の半導体装置に用いることもで
きる。
載部を設けず、リードフレームのリード３の上に半導体
チップ５を搭載する構造の半導体装置に用いることもで
きる。
【００４０】
【発明の効果】本発明では、配線パターン及び半導体チ
ップ搭載部を最後に分離するため、リード及び半導体チ
ップ搭載部の平坦度が安定すると共に、樹脂バリの形成
を防止することができる。
ップ搭載部を最後に分離するため、リード及び半導体チ
ップ搭載部の平坦度が安定すると共に、樹脂バリの形成
を防止することができる。
【００４１】また、リード及び半導体チップ搭載部の形
成は、非貫通溝を分断するだけでよいため、生産性が良
好であり、さらに、リードが封止樹脂の下面から突出し
て形成できるため、実装性が良好である。
成は、非貫通溝を分断するだけでよいため、生産性が良
好であり、さらに、リードが封止樹脂の下面から突出し
て形成できるため、実装性が良好である。
【図１】第１の実施の形態における半導体装置の製造工
程を示す断面図
程を示す断面図
【図２】第２の実施の形態における半導体装置の製造工
程を示す断面図
程を示す断面図
【図３】第３の実施の形態における半導体装置の製造工
程を示す断面図
程を示す断面図
【図４】本発明における半導体装置の構造の一例を示す
断面図
断面図
【図５】従来技術における半導体装置の製造工程を示す
断面図
断面図
【図６】従来技術における半導体装置を示す断面図
【図７】従来技術における半導体装置の裏面を示す平面
図
図
１…導電性基板 ２…非貫通溝 ３…リード ４…半導体チップ搭載部 ５…半導体チップ ６…電極 ７…ボンディング部 ８…ボンディングワイヤ ９…半導体チップ搭載面 １０…パッケージ １１…裏面 １２…レジスト １３…貫通溝 １４…薄板 １５…導電性接着剤 １６…樹脂バリ
Claims (2)
- 【請求項１】 基板の両面から該基板の所定の位置を所
定量除去し、非貫通溝で囲まれたリード及び半導体チッ
プ搭載部を形成する工程と、 前記半導体チップ搭載部に半導体チップを搭載し、かつ
前記リードと該半導体チップとを電気的に接続する工程
と、 前記基板の半導体チップ搭載面を樹脂を用いて樹脂封止
する工程と、 前記樹脂封止の後、前記非貫通溝を貫通させて前記リー
ド及び前記半導体チップ搭載部を形成する工程とを有す
る半導体装置製造方法。 - 【請求項２】 基板の両面から該基板の所定の位置を所
定量除去し、非貫通溝で囲まれたリードを形成する工程
と、 前記リード上に半導体チップを搭載し、かつ前記リード
と該半導体チップとを電気的に接続する工程と、 前記基板の半導体チップ搭載面を樹脂を用いて樹脂封止
する工程と、 前記樹脂封止の後、前記非貫通溝を貫通させて前記リー
ドを形成する工程とを有する半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000385832A JP2002184927A (ja) | 2000-12-19 | 2000-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000385832A JP2002184927A (ja) | 2000-12-19 | 2000-12-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002184927A true JP2002184927A (ja) | 2002-06-28 |
Family
ID=18853035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000385832A Pending JP2002184927A (ja) | 2000-12-19 | 2000-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002184927A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005276890A (ja) * | 2004-03-23 | 2005-10-06 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US7525184B2 (en) | 2002-07-01 | 2009-04-28 | Renesas Technology Corp. | Semiconductor device and its manufacturing method |
| JP2009246395A (ja) * | 2009-07-27 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2010135718A (ja) * | 2008-11-07 | 2010-06-17 | Toppan Printing Co Ltd | Ｌｅｄ発光素子用リードフレーム及びその製造方法及びそれを用いたｌｅｄ発光素子 |
| JP2010272565A (ja) * | 2009-05-19 | 2010-12-02 | Toppan Printing Co Ltd | リードフレーム及びその製造方法及びそれを用いた半導体発光装置 |
| JP2015177080A (ja) * | 2014-03-15 | 2015-10-05 | 新日本無線株式会社 | リード内蔵型回路パッケージ及びその製造方法 |
| JP2016025120A (ja) * | 2014-07-16 | 2016-02-08 | 大日本印刷株式会社 | リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法 |
| CN108257938A (zh) * | 2018-01-31 | 2018-07-06 | 江苏长电科技股份有限公司 | 用于引线框架的治具及引线框架的蚀刻方法 |
-
2000
- 2000-12-19 JP JP2000385832A patent/JP2002184927A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7525184B2 (en) | 2002-07-01 | 2009-04-28 | Renesas Technology Corp. | Semiconductor device and its manufacturing method |
| KR100975692B1 (ko) * | 2002-07-01 | 2010-08-12 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 |
| US7843049B2 (en) | 2002-07-01 | 2010-11-30 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US8222720B2 (en) | 2002-07-01 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US8390133B2 (en) | 2002-07-01 | 2013-03-05 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2005276890A (ja) * | 2004-03-23 | 2005-10-06 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2010135718A (ja) * | 2008-11-07 | 2010-06-17 | Toppan Printing Co Ltd | Ｌｅｄ発光素子用リードフレーム及びその製造方法及びそれを用いたｌｅｄ発光素子 |
| JP2010272565A (ja) * | 2009-05-19 | 2010-12-02 | Toppan Printing Co Ltd | リードフレーム及びその製造方法及びそれを用いた半導体発光装置 |
| JP2009246395A (ja) * | 2009-07-27 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2015177080A (ja) * | 2014-03-15 | 2015-10-05 | 新日本無線株式会社 | リード内蔵型回路パッケージ及びその製造方法 |
| JP2016025120A (ja) * | 2014-07-16 | 2016-02-08 | 大日本印刷株式会社 | リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法 |
| CN108257938A (zh) * | 2018-01-31 | 2018-07-06 | 江苏长电科技股份有限公司 | 用于引线框架的治具及引线框架的蚀刻方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459347B2 (en) | Manufacturing method of a semiconductor device | |
| CN105185752B (zh) | 半导体器件及其制造方法 | |
| JPH11260985A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3436159B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP7144157B2 (ja) | 半導体装置およびその製造方法 | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JP2002184927A (ja) | 半導体装置の製造方法 | |
| JP3786339B2 (ja) | 半導体装置の製造方法 | |
| JP3292082B2 (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| JPH11260990A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP3618316B2 (ja) | 半導体装置の製造方法 | |
| JP3445930B2 (ja) | 樹脂封止型半導体装置 | |
| JP2002280491A (ja) | 電子部品およびその製造方法 | |
| JP2002134654A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3503502B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| WO2022202242A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
| JP2877122B2 (ja) | 半導体装置及びリードフレーム | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 |