JP5546363B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5546363B2 JP5546363B2 JP2010133961A JP2010133961A JP5546363B2 JP 5546363 B2 JP5546363 B2 JP 5546363B2 JP 2010133961 A JP2010133961 A JP 2010133961A JP 2010133961 A JP2010133961 A JP 2010133961A JP 5546363 B2 JP5546363 B2 JP 5546363B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode terminals
- semiconductor device
- resin layer
- resin
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 185
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 229920005989 resin Polymers 0.000 claims description 187
- 239000011347 resin Substances 0.000 claims description 187
- 239000000463 material Substances 0.000 claims description 57
- 238000007747 plating Methods 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 230000001678 irradiating effect Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 16
- 238000000926 separation method Methods 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 6
- 230000001154 acute effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 166
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 7
- 238000005323 electroforming Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laser Beam Processing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図10Aは、電極端子および導電板を形成する工程を示す要部平面図である。図10Bは、図10AのB−B線に沿う要部断面図である。図10Cは、図10AのC−C線に沿う要部断面図である。
図11Aは、図10Aに続く半導体素子およびワイヤを形成する工程を示す要部平面図である。図11Bは、図11AのB−B線に沿う要部断面図である。図11Cは、図11AのC−C線に沿う要部断面図である。
図12Aは、図11Aに続く樹脂層を形成する工程を示す要部平面図(一部透視化)である。図12Bは、図12AのB−B線に沿う要部断面図である。図12Cは、図12AのC−C線に沿う要部断面図である。
図13Aは、図12Aに続く基材を除去する工程を示す要部平面図(一部透視化)である。図13Bは、図13AのB−B線に沿う要部断面図である。図13Cは、図13AのC−C線に沿う要部断面図である。図13Dは、基材を除去する工程を示す要部底面図である。
図14Aは、図13Aに続く樹脂層を樹脂部へ分離する工程を示す要部平面図(一部透視化)である。図14Bは、図14AのB−B線に沿う要部断面図である。図14Cは、図14AのC−C線に沿う要部断面図である。図14Dは、樹脂層を樹脂部へ分離する工程を示す要部底面図である。
図31Aは、樹脂層を樹脂部へ分離する工程を示す要部平面図である。図31Bは、図31AのB−B線に沿う要部断面図である。図31Cは、図31AのC−C線に沿う要部断面図である。図31Dは、樹脂層を樹脂部へ分離する工程を示す要部底面図(一部透視化)である。
1 樹脂部
11 シリカ
13 主面
14 側面
15 底面
16,16a,16b,16c,16d 隆起部
2 半導体素子
3,3a,3b,3c,3d 電極端子
31 第1露出面
32 第2露出面
34 突出部
36 第1メッキ層
37 中間層
38 第2メッキ層
4 導電板
41 露出面
46 第1メッキ層
47 中間層
48 第2メッキ層
5 ワイヤ
71 基材
721〜724 隙間
74 樹脂層
741 第1の溝
742 第2の溝
743 第3の溝
744 第4の溝
76 中間体
77 レーザ
78 真空吸引ステージ
781 レーザ退避溝
81 回路基板
82 ハンダ
821 フィレット
L1,L2,L4 寸法
W1,W2,W3,W4 寸法
w1,w2 距離
Claims (24)
- 互いに離間する複数の電極端子を基材に形成する工程と、
上記基材に複数の半導体素子を配置する工程と、
上記複数の電極端子のうち隣接する2つの電極端子に挟まれた隙間に配置された部位を有し、且つ、上記複数の半導体素子を覆う樹脂層を上記基材に形成する工程と、
レーザを照射し上記隙間を通る溝を上記樹脂層に形成することにより、上記樹脂層を、上記複数の半導体素子のいずれかを各々が覆う複数の樹脂部に分離する工程と、を備え、
上記分離する工程においては、上記溝として、上記2つの電極端子が離間する方向である第1方向と交差する第2方向に延びるものを形成し、
上記溝の上記第1方向における寸法は、上記2つの電極端子の上記第1方向における離間距離より大きく、
上記分離する工程においては、上記レーザを、上記樹脂層を除去し且つ上記複数の電極端子を除去させない波長で照射し、
上記分離する工程においては、上記2つの電極端子をそれぞれ、上記複数の樹脂部のいずれかから露出させる、半導体装置の製造方法。 - 互いに離間する複数の電極端子を基材に形成する工程と、
上記基材に複数の半導体素子を配置する工程と、
上記複数の電極端子のうち隣接する2つの電極端子に挟まれた隙間に配置された部位を有し、且つ、上記複数の半導体素子を覆う樹脂層を上記基材に形成する工程と、
レーザを照射し上記隙間を通る溝を上記樹脂層に形成することにより、上記樹脂層を、上記複数の半導体素子のいずれかを各々が覆う複数の樹脂部に分離する工程と、を備え、
上記分離する工程においては、上記溝として、上記2つの電極端子が離間する方向である第1方向と交差する第2方向に延びるものを形成し、
上記溝の上記第1方向における寸法は、上記2つの電極端子の上記第1方向における離間距離より大きく、
上記分離する工程においては、上記レーザを、上記樹脂層を除去し且つ上記複数の電極端子を除去させない波長で照射し、
上記分離する工程においては、上記複数の電極端子のいずれをも上記複数の樹脂部のいずれかから露出させる、半導体装置の製造方法。 - 上記複数の電極端子を基材に形成する工程においては、上記複数の電極端子を上記基材に当接させる、請求項1または2に記載の半導体装置の製造方法。
- 互いに離間する複数の電極端子を基材に形成する工程と、
上記基材に複数の半導体素子を配置する工程と、
上記複数の電極端子のうち隣接する2つの電極端子に挟まれた隙間に配置された部位を有し、且つ、上記複数の半導体素子を覆う樹脂層を上記基材に形成する工程と、
レーザを照射し上記隙間を通る溝を上記樹脂層に形成することにより、上記樹脂層を、上記複数の半導体素子のいずれかを各々が覆う複数の樹脂部に分離する工程と、を備え、
上記複数の電極端子を基材に形成する工程においては、上記複数の電極端子を上記基材に当接させ、
上記分離する工程においては、上記第1方向と上記第2方向とに交差する上記樹脂層の厚み方向のうち上記樹脂層から上記複数の電極端子に向かう方向に、上記レーザを照射する、半導体装置の製造方法。 - 互いに離間する複数の電極端子を基材に形成する工程と、
上記基材に複数の半導体素子を配置する工程と、
上記複数の電極端子のうち隣接する2つの電極端子に挟まれた隙間に配置された部位を有し、且つ、上記複数の半導体素子を覆う樹脂層を上記基材に形成する工程と、
レーザを照射し上記隙間を通る溝を上記樹脂層に形成することにより、上記樹脂層を、上記複数の半導体素子のいずれかを各々が覆う複数の樹脂部に分離する工程と、を備え、
上記複数の電極端子を基材に形成する工程においては、上記複数の電極端子を上記基材に当接させ、
上記分離する工程においては、上記第1方向と上記第2方向とに交差する上記樹脂層の厚み方向のうち上記複数の電極端子から上記樹脂層に向かう方向に、上記レーザを照射する、半導体装置の製造方法。 - 上記分離する工程においては、上記溝として、上記2つの電極端子が離間する方向である第1方向と交差する第2方向に延びるものを形成する、請求項4または5に記載の半導体装置の製造方法。
- 上記溝の上記第1方向における寸法は、上記2つの電極端子の上記第1方向における離間距離より大きい、請求項6に記載の半導体装置の製造方法。
- 上記分離する工程においては、上記レーザを、上記樹脂層を除去し且つ上記複数の電極端子を除去させない波長で照射する、請求項7に記載の半導体装置の製造方法。
- 上記分離する工程においては、上記2つの電極端子をそれぞれ、上記複数の樹脂部のいずれかから露出させる、請求項8に記載の半導体装置の製造方法。
- 上記複数の半導体素子を配置する工程の前に、上記基材に複数の導電板を形成する工程を更に備え、
上記複数の半導体素子を配置する工程においては、各半導体素子を上記複数の導電板のいずれかに配置する、請求項1ないし9のいずれかに記載の半導体装置の製造方法。 - 上記複数の半導体素子を配置する工程においては、各半導体素子を上記複数の導電板のいずれかに導通させる、請求項10に記載の半導体装置の製造方法。
- 上記分離する工程の前に、上記樹脂層から上記基材を取り除く工程を更に備える、請求項1ないし11のいずれかに記載の半導体装置の製造方法。
- 上記取り除く工程においては、上記複数の電極端子を上記樹脂層から露出させる、請求項12に記載の半導体装置の製造方法。
- 上記分離する工程においては、レーザ退避溝を有する真空吸引ステージに上記樹脂層を配置し、且つ、上記樹脂層のうち上記2つの電極端子に挟まれた部位を、上記レーザ退避溝に対向させる、請求項1ないし13のいずれかに記載の半導体装置の製造方法。
- 半導体素子と、
上記半導体素子に導通する複数の電極端子と、
上記半導体素子および上記複数の電極端子を覆い、且つ、上記半導体素子を囲む側面および上記側面につながる底面を有する樹脂部と、を備え、
上記複数の電極端子の各々は、上記底面に沿って広がる平板状であり、且つ、上記底面から露出する第1露出面を有し、
上記側面は全体にわたって、上記底面の高低差より大きい高低差を有する粗面である、半導体装置。 - 上記樹脂部は、上記側面の全体にわたって上記側面にて露出する球状のシリカを複数含む、請求項15に記載の半導体装置。
- 上記複数の電極端子はそれぞれ、上記側面から露出する第2露出面を有する、請求項15または16に記載の半導体装置。
- 上記複数の電極端子のいずれかは、上記側面から突出する突出部を含む、請求項17に記載の半導体装置。
- 上記側面は、上記底面と鋭角をなすように上記底面と垂直である方向に対し傾斜し、
上記樹脂部は、上記側面になだらかにつながり且つ上記底面と反対側を向く主面を有する、請求項18に記載の半導体装置。 - 上記側面は、上記底面と鈍角をなすように上記底面と垂直である方向に対し傾斜し、且つ、上記底面となだらかにつながる、請求項18に記載の半導体装置。
- 上記樹脂部は、上記側面とつながり且つ上記底面と反対側を向く主面を有し、
上記樹脂部は、上記側面にて上記突出部から上記主面に向かって、上記突出部が突出する方向に隆起する帯状の隆起部を含む、請求項20に記載の半導体装置。 - 上記複数の電極端子はいずれも、上記第1露出面を底面とする錐台状である、請求項15ないし21のいずれかに記載の半導体装置。
- 上記複数の電極端子は、上記第1露出面を構成する第1メッキ層と、上記第1メッキ層と異なる導体よりなり且つ上記第1メッキ層に積層された中間層と、上記中間層と異なる導体よりなり且つ上記中間層に積層された第2メッキ層と、を含む、請求項15ないし22のいずれかに記載の半導体装置。
- 上記半導体素子が配置され且つ上記樹脂部に覆われた導電板を更に備え、
上記導電板は、上記底面に沿って延びる平板状であり、且つ、上記底面から露出している、請求項15ないし23のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010133961A JP5546363B2 (ja) | 2010-06-11 | 2010-06-11 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010133961A JP5546363B2 (ja) | 2010-06-11 | 2010-06-11 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011258870A JP2011258870A (ja) | 2011-12-22 |
JP5546363B2 true JP5546363B2 (ja) | 2014-07-09 |
Family
ID=45474693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010133961A Active JP5546363B2 (ja) | 2010-06-11 | 2010-06-11 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5546363B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013225595A (ja) * | 2012-04-20 | 2013-10-31 | Shinko Electric Ind Co Ltd | リードフレーム及び半導体パッケージ並びにそれらの製造方法 |
JP7388911B2 (ja) * | 2019-12-23 | 2023-11-29 | ローム株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05129473A (ja) * | 1991-11-06 | 1993-05-25 | Sony Corp | 樹脂封止表面実装型半導体装置 |
JP3786339B2 (ja) * | 2000-03-23 | 2006-06-14 | 株式会社三井ハイテック | 半導体装置の製造方法 |
US6812552B2 (en) * | 2002-04-29 | 2004-11-02 | Advanced Interconnect Technologies Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
JP2004214265A (ja) * | 2002-12-27 | 2004-07-29 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
JP5034913B2 (ja) * | 2007-12-07 | 2012-09-26 | 住友金属鉱山株式会社 | 半導体装置製造用基板とその製造方法 |
US8375577B2 (en) * | 2008-06-04 | 2013-02-19 | National Semiconductor Corporation | Method of making foil based semiconductor package |
-
2010
- 2010-06-11 JP JP2010133961A patent/JP5546363B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011258870A (ja) | 2011-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5297139B2 (ja) | 配線基板及びその製造方法 | |
US20070226996A1 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
TWI567894B (zh) | 晶片封裝 | |
JP4495916B2 (ja) | 半導体チップの製造方法 | |
JP7144157B2 (ja) | 半導体装置およびその製造方法 | |
JP2013161903A (ja) | 半導体装置およびその製造方法 | |
TW201737430A (zh) | 引線框架、半導體裝置及引線框架的製造方法 | |
JP5546363B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20140081544A (ko) | 돌출부를 구비하는 반도체 칩, 이의 적층 패키지 및 적층 패키지의 제조 방법 | |
JP4308266B2 (ja) | 半導体装置及びその製造方法 | |
JP2012028511A (ja) | 回路基板およびその製造方法、回路装置およびその製造方法、絶縁層付き導電箔 | |
JP5389752B2 (ja) | 電子部品パッケージの製造方法 | |
TWI412113B (zh) | 單元集合中的單元及其製造方法 | |
KR20150046117A (ko) | 장치 및 그 제조 방법 | |
JP2010109274A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
US9196590B2 (en) | Perforated electronic package and method of fabrication | |
TWI792193B (zh) | 半導體裝置之製造方法及半導體裝置 | |
JP2010021194A (ja) | 積層型半導体装置、及び積層型半導体装置の製造方法 | |
JP2010283204A (ja) | 半導体装置の製造方法 | |
JP2010135565A (ja) | 半導体装置及びその製造方法 | |
JP2014090117A (ja) | 半導体装置、半導体装置の実装構造、および半導体装置の製造方法 | |
JP2004228142A (ja) | 半導体素子およびマルチチップパッケージ | |
TWI544582B (zh) | 製造半導體晶片的方法,用於垂直安裝到電路載體上的安裝方法及半導體晶片 | |
JP2004228479A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2013055244A (ja) | 電子部品及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5546363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |