[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2019160882A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2019160882A
JP2019160882A JP2018042271A JP2018042271A JP2019160882A JP 2019160882 A JP2019160882 A JP 2019160882A JP 2018042271 A JP2018042271 A JP 2018042271A JP 2018042271 A JP2018042271 A JP 2018042271A JP 2019160882 A JP2019160882 A JP 2019160882A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
cutting
die pad
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018042271A
Other languages
English (en)
Other versions
JP7144157B2 (ja
Inventor
聖明 門井
Masaaki Kadoi
聖明 門井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018042271A priority Critical patent/JP7144157B2/ja
Priority to TW108100818A priority patent/TW201946231A/zh
Priority to US16/250,464 priority patent/US11251110B2/en
Priority to CN201910052478.1A priority patent/CN110246826A/zh
Publication of JP2019160882A publication Critical patent/JP2019160882A/ja
Application granted granted Critical
Publication of JP7144157B2 publication Critical patent/JP7144157B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】実装基板に実装後の半導体装置の端子の接続状態を視認し易く、基板実装性も良好な半導体装置および製造方法を提供する。【解決手段】ダイパッド庇部６ａを有するダイパッド６上に半導体チップ１０を載置し、ダイパッド６の周囲に離間してリード９を設け、リード９と半導体チップ１０とを電気的に接続し、封止樹脂８を被覆した半導体装置４であって、ダイパッドから遠い側のリード９の外側には凹部７ｅが設けられ、凹部７ｅと面するリード凹面７ｄは順テーパー形状のリード傾斜面７ｈとなる。また、封止樹脂８の側面は８ａ、８ｂ階段状になっており、第１樹脂側面８ａよりもリード９の先端が突出する構造となっている。【選択図】図９

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
リードフレームの複数のダイパッドの上にそれぞれ半導体チップを搭載し、リードフレームと複数の半導体チップとを封止樹脂で一括して封入することにより、一括封入ブロックを形成する。この一括封入ブロックには複数の半導体チップがマトリックス状に配列されており、この一括封入ブロックを境界線でダイシング法にて切断するにより個片化された小型の半導体装置が得られる。
一括封入ブロックにおいては、リードは隣り合う半導体装置間に亘って延在するように封止樹脂内に埋め込まれている。そして、リードは個片化によって境界部において切断され、個々の半導体装置内にリードとして残され、半導体装置を実装基板に実装するときのリードとして機能する。このような半導体装置では封止樹脂とともにリードも一緒に切断されるためリード切断面は垂直で、切断された封止樹脂の側面にほぼ一致した断面を有する。切断の際には封止樹脂上に金属バリが発生することがある。この金属バリはリードフレームを構成する金属材料からなり、切断面に沿って延在し、複数のリード間のショートが発生することがある。また、何らかの原因により金属バリが落下した場合には、実装基板に実装する際に、半導体装置あるいは実装基板のいずれかの配線間のショートを引き起こす可能性がある。そのような金属バリの発生を抑制する技術が特許文献１、特許文献２に記載されている。
さらに、ダイシングにより個片化された半導体装置の場合、リードの上面が樹脂に接しており、半田を介して接続することができないため、半導体装置の実装強度はリード底面と半田濡れ性の悪いリード側面に頼らなければならない。リードの半田濡れ性を改善する方法として非特許文献１のような半導体装置の外周に配置したリードの下面の一部を凹型にしてリードにメッキを施すという技術がある。凹型にしたことにより半導体装置の外周のリード面の一部がメッキされるので、リード底面だけではなくリード側面の一部が半田接続することができ、半導体装置の実装強度を改善できる。
特開２００８−２１８４６９号公報 特開２０１１−２１６６１５号公報
Systematic Approach in Testing the Viability of Mechanical Partial-cut Singulation Process towards Tin-Plateable Sidewalls for Wettable Flank on Automotive QFN Technology,2016 IEEE EPTC,pp254-258
しかしながら、特許文献１、特許文献２および非特許文献１に記載の製造方法で得られる半導体装置を基板実装した場合、半田接続状態を容易に確認することができない。また、半導体装置のリードの上面が樹脂に接しており半田を介して接続することができないため、半導体パッケージの実装強度はリード底面と半田濡れ性の悪い側面だけに頼らざるを得ず、実装強度は限定的である。
本発明は、上記課題に鑑みなされたもので、基板実装性が良好で、半田接続状態の視認性も容易な半導体装置およびその製造方法の提供を目的とする。
上記課題を解決するために、本発明では以下の手段を用いた。
半導体チップを載置するダイパッドと、
前記ダイパッドの周囲に配置された複数のリードと、
前記リードの下面および前記リードの前記ダイパッドから遠い側のリードの外側を露出する封止樹脂と、を備え、
前記リードの外側の上部には凹部が設けられ、
前記凹部と面する前記リード凹面は少なくとも順テーパー形状の傾斜面からなり、
前記リードの外側の一部が前記封止樹脂の側面よりも突出することを特徴とする半導体装置とした。
ダイパッドと前記ダイパッドの周囲に配置された複数のリードとを有するリードフレームを準備する工程と、
前記ダイパッド上に半導体チップを載置し、前記半導体チップと前記リードを電気的に接続する工程と、
少なくとも前記ダイパッドと前記半導体チップと前記リードとを樹脂封止して一括封入ブロックを形成する工程と、
前記一括封入ブロックの底面に保護フィルムを貼り付ける工程と、
前記一括封入ブロックの底面と反対側の上面から前記リードの一部まで、第１の幅のダイシングブレードで切削して第１切削領域を形成する第１切削工程と、
前記第１の切削工程で露出した前記リードを等方的にエッチングする第１エッチング工程と、
前記第１切削領域の底面から前記一括封入ブロックの底面まで、前記第１の幅よりも狭い第２の幅のダイシングブレードで切削する第２切削工程と、
前記保護フィルムを除去する工程と、
を備えることを特徴とする半導体装置の製造方法を用いた。
上記手段を用いることで、実装基板に実装後の半導体装置の端子の接続状態を視認し易く、基板実装性も良好な半導体装置および製造方法を得ることができる。
本発明の第１実施形態にかかる半導体装置の製造方法を説明する斜視図である。 本発明の第１実施形態にかかる半導体装置の製造方法の工程断面図である。 図２に続く、本発明の第１実施形態にかかる半導体装置の製造方法の工程断面図である。 図３に続く、本発明の第１実施形態にかかる半導体装置の製造方法の工程断面図である。 第１の切断によりリードフレームの切断面に生じた金属バリを示す図である。 図４に続く、本発明の第１実施形態にかかる半導体装置の製造方法の工程断面図である。 エッチングにより金属バリを除去した状態を示す断面図である。 図６に続く、本発明の第１実施形態にかかる半導体装置の製造方法の工程断面図である。 本発明の第１実施形態にかかる半導体装置の断面図である。 本発明の第１実施形態にかかる半導体装置のリード部の斜視図である。 本発明の第１実施形態にかかる半導体装置の上面図である。 本発明の第２実施形態にかかる半導体装置の製造方法の工程断面図である。
以下、図面を用いて本発明の実施形態について説明する。
〔第１実施形態〕
図１は、本発明の第１実施形態にかかる半導体装置の製造方法を説明する斜視図である。一括封入ブロック１は封止樹脂８の塊であって、中には半導体チップ等が封止されている。一括封入ブロック１に切断線１ｃ，１ｄを格子状に図示しており、この切断線に沿って個々の半導体装置に個片化することになる。
図２は、本発明の第１実施形態にかかる半導体装置の製造方法の工程断面図である。一括封入ブロック１はダイパッド６とリード構成部７を有するリードフレーム５と、ダイパッド６のダイパッド上面６ｃ上に載置した半導体チップ１０と、半導体チップ１０上の電極とリード構成部７とを電気的に接続するボンディングワイヤ１１とを封止樹脂８で被覆したものである。一括封入ブロック１の樹脂底面１ａから、ダイパッド６の厚肉部のダイパッド底面６ｂとリード構成部７の厚肉部のリード底面７ｂとが露出する構成である。また、ダイパッド６の上面の周囲には薄肉部が設けられてダイパッド庇部６ａを成し、リード構成部７の上面の周囲には薄肉部が設けられてリード庇部７ａを成している。
一括封入ブロックを形成するには、まず、ダイパッド６とダイパッド６の周囲に配置された複数のリード構成部７とを有するリードフレーム５を準備する。次いで、ダイパッド６に半導体チップ１０を載置し、半導体チップ１０とリード７とをボンディングワイヤ１１を介して電気的に接続した後に、ダイパッド６と半導体チップ１０とリード構成部７とボンディングワイヤ１１を樹脂封止する。以上の工程を経て一括封入ブロックが得られる。
図３は、図２に続く、本発明の第１実施形態にかかる半導体装置の製造方法の工程断面図であり、樹脂底面１ａに保護フィルム２を貼り付けた状態を示している。保護フィルム２はエッチング耐性のある有機材料などにより構成されており、ダイシングテープのように予めシート状に形成し一括封入ブロック１の底面に貼り付けるのでも良いし、一括封入ブロック１の底面にエッチング耐性のある有機材料を塗布した後に硬化させたものでも良い。
次に、図４に示すように、樹脂上面１ｂ側から切断線１ｄに沿って幅広の第１ダイシングブレード１２を用いて一括封入ブロック１の一部を切削する。切断線１ｄはリード構成部７の中心を通り、リード構成部７を左右に等量に分割する線である。第１ダイシングブレード１２は樹脂上面１ｄから切削を開始し、リード構成部７の途中の深さ、例えば、リード構成部７の薄肉部の厚さに相当する深さまで切削した後、第１ダイシングブレード１２を一括封入ブロック１から抜く。ここで用いるダイシングブレードの厚さは厚いほうが良く、１００μｍ厚以上が望ましい。なお、この切削は、図１に示す横列の各々の切断線１ｃ、並びに、縦列の各々の切断線１ｄに沿ってそれぞれ行う。
図４の紙面から奥行き方向に並んだ複数のリード構成部７の断面図を図５に示す。第１切削下面１２ｂは第１ダイシングブレードによって切削された領域の下面を示している。第１ダイシングブレードが封止樹脂８およびリード構成部７の両方を切削する際、延伸性のあるリード構成部７表面の金属（ここでは、銅Ｃｕ）が回転するダイシングブレードによって引きずるように切削され、封止樹脂上に金属バリ３を形成することがある。金属バリ３が長く、隣接するリード構成部７に跨るように形成されると特性不良の原因となるため、金属バリ３を除去する必要がある。
図６は、図４に続く、本発明の第１実施形態にかかる半導体装置の製造方法の工程断面図であり、エッチング工程を示している。切削によって生じた金属バリ３の除去のために等方性エッチングを用いるが、本実施形態ではウェットエッチングを用いた。エッチング液は硫酸／過酸化水素溶液や塩化第２鉄水溶液であり、封止樹脂８をエッチングすることなく銅を選択的にエッチングできる。一括封入ブロック１をエッチング液に浸漬させると、切削によって形成された第１切削領域１２ａにエッチング液が入り込み、第１切削領域１２ａの底面および側面に露出するリード構成部７を等方的にエッチングし始める。そして、リード構成部７の深さ方向の一部を残す状態でエッチングを終了する。このようにリード構成部７にハーフエッチング処理をするのは、後に形成するリードの長さのばらつきを防止するためである。このエッチングによって第１切削領域１２ａとリード構成部７の表面であるリード凹面７ｄとの間にはエッチング領域１４が形成される。リード凹面７ｄは順テーパー形状の傾斜面およびそれに連なる平面とからなる。平面はリード水平面７ｆおよびリード垂直面７ｉとからなり、それぞれ第１切削領域１２ａの底面および側面の形状を反映したものである。そして、順テーパー形状のリード傾斜面７ｈは凹んだ曲面をなす形状である。エッチングされずに残ったリード構成部７の厚さは全厚の１／３〜１／１０程度であることが望ましい。なお、本実施形態ではエッチングの際にダイパッド底面６ｂやリード底面７ｂは保護フィルム２で覆われているためそれらの箇所が窪むことなく平坦性を保つことができる。
図７は、図６の紙面から奥行き方向に並んだ複数のリード構成部７の断面図である。図５で図示されていた金属バリ３は薄いものであるからリード構成部７のエッチングと同時に除去される。図中のリード構成部７の上部はエッチングされて形成されたリード凹面７ｄであり、リード構成部７の下部は切断されずに繋がっている。
図８は、図６に続く、本発明の第１実施形態にかかる半導体装置の製造方法の工程断面図であり、第２ダイシングブレードを用いて一括封入ブロック１を完全切断して、個々の半導体装置４に個片化する工程を示している。ここで用いる第２ダイシングブレード１３は第１ダイシングブレード１２に比べ幅狭のブレード（ブレード厚３０μｍ〜８０μｍ）であり、一括封入ブロック１の樹脂上面１ｂ側から侵入させ、第１切削領域１２ａの中央部付近から切削を始め、封止樹脂８およびリード構成部７の残部を左右に等分するように切削する。このとき第２ダイシングブレード１３の先端はリード底面７ｂに貼り付けられた保護フィルム２の途中まで達することになる。なお、この切削は、図１に示す横列の各々の切断線１ｃ、並びに、縦列の各々の切断線１ｄに沿ってそれぞれ行う。この完全切断によって第２金属バリ（図示せず）が発生する場合は第２金属バリ除去のための軽い第２エッチング処理を行えば良いが、完全切断するリード構成部７の下部が薄く、第２金属バリの発生が少ないのであれば、第２のエッチング処理を不要としても良い。ここで使用するエッチング液は硫酸／過酸化水素溶液や塩化第２鉄水溶液であり、封止樹脂８をエッチングすることなく銅を選択的にエッチングする。
その後、保護フィルム２を除去して電解メッキを施すと、リード凹面７ｄおよびリード底面７ｂの表面にＮｉ／Ｐｄ／Ａｕ積層膜のメッキ膜が形成される。メッキ膜を設けることでリードの実装性は向上するが、メッキを行わなくても本発明の効果は得られる。なお、保護フィルム２の除去は一括封入ブロック１から剥がす方法でも保護フィルム２を溶解液で溶かすという方法でも良い。
上記工程を経て、本発明の半導体装置が得られる。
図９は、本発明の第１実施形態にかかる半導体装置の断面図である。半導体装置４は上部に薄肉部からなるダイパッド庇部６ａを有するダイパッド６上に半導体チップ１０を載置し、ダイパッド６の周囲にダイパッドと離間してリード９を設け、リード９と半導体チップ１０とをボンディングワイヤ１１で電気的に接続し、半導体チップ１０とボンディングワイヤ１１とダイパッド６とリード９を被覆する封止樹脂８とからなり、ダイパッドから遠い側のリード９の外側には凹部７ｅを設け、凹部７ｅと面するリード凹面７ｄがリード垂直面７ｉと順テーパー形状のリード傾斜面７ｈとその一方に連続するリード水平面７ｆとからなる構成である。また、リード水平面７ｆはリード底面７ｂと平行に形成され、そして、リード９の最外端に位置するリード切断面７ｇはリード水平面７ｆとリード底面７ｂにかけて形成されている。また、封止樹脂８の側面は階段状になっている。封止樹脂８の側面は上部の第１樹脂側面８ａとリード切断面７ｇと同一面をなす下部の第２樹脂側面８ｂとからなり、第１樹脂側面８ａよりもリード９の一部である先端が突出する構造となっている。
図１０は、本発明の第１実施形態にかかる半導体装置のリード部の斜視図である。封止樹脂８は第１樹脂側面８ａと第２樹脂側面８ｂにより階段状になっている。リード９の外側に設けられたリード凹部７ｅは両側を封止樹脂８で囲まれており、凹部７ｅは封止樹脂８の下にアンダーカット状に形成されている。
図１１は、本発明の第１実施形態にかかる半導体装置の上面図である。封止樹脂８の間にリード９を確認することができるため、半導体装置４を基板実装した場合、外観検査において半田濡れ性を容易に確認することができる。
上記説明では、メッキ工程を保護フィルム除去後としているが、図６のエッチング工程後にメッキ工程を行っても良い。しかしながら、メッキが被着する箇所はリード凹面７ｄのみとなり、リード底面７ｂには被着しない。リード底面７ｂへのメッキ被着は保護フィルム２貼り付け工程前、もしくは保護フィルム２除去工程後に追加で行えば良い。
以上のような第１の実施形態によれば、第１のダイシングブレード７による切断で切断面に生じた金属バリ３をエッチングにより除去することができる。よって、複数のリード間のショートの発生を抑制することができる。また、個片化後の半導体装置４を実装基板上に実装する際に、半導体装置４あるいは実装基板における何れかの導体間のショートの発生も抑制できる。また、エッチングで形成されたリードは順テーパーの形状であるため、実装基板への実装時のリード凹面７ｄ上へ半田が這い上がりやすく、良好な接続強度を得ることができる。さらに、半田の接続状態を半導体装置の上面から観察することが可能となり品質確認ができる。また、這い上がった半田はリード側面の封止樹脂によって囲われているので隣接するリード間で短絡し難い。また、封止樹脂８やリード９の寸法は第１ダイシングブレードや第２ダイシングブレードでの切断によって決まるため寸法精度の高い半導体装置４が得られる。
〔第２実施形態〕
図１２は、本発明の第２実施形態にかかる半導体装置の製造方法の工程断面図である。第１実施形態の図６と対比すると、第１切削領域１２ａの先端に、細く深い第３切削領域１２ｃを設け、第３切削領域１２ｃに対応するエッチング領域１４がリード底面７ｂに達する点で第１実施形態と異なる。第１切削領域１２ａと第３切削領域１２ｃを形成するためには、まず幅広の第１ダイシングブレード（ブレード厚１００μｍ以上）でリード構成部７の薄肉部の底面付近まで切削して第１切削領域１２ａを形成し、次いで、第２ダイシングブレードよりも幅狭の第３ダイシングブレード（ブレード厚２０μｍ〜３０μｍ）で第１切削領域１２ａの中心部を掘り下げることで第３切削領域１２ｃを形成する。これらの切削工程は、幅広の第１ダイシングブレード（ブレード厚１００μｍ以上）の先端に極薄の第３ダイシングブレード（ブレード厚２０μｍ〜３０μｍ）を設けたダイシングブレードを用いることで同時に１つの工程で行うこともできる。
このような製造方法とすることでリードの外端に形成されるリード切断面（図９の符号７ｇを参照）が極めて小さくなるため半田の這い上がりが良好で基板実装時の半田濡れ性が一層良好となる。また、第２ダイシングブレードによる完全切断の際のリード構成部７の下部の切断が極小であるため、このときに生じる第２金属バリに対する第２エッチング処理が不要になる。
上記説明した工程以外は第１実施形態に準ずる。そして、得られる半導体装置の構造も上記相違点を加味したものとなる。
以上のような第２の実施形態によれば、第１のダイシングブレード７による切断で切断面に生じた金属バリ３をエッチングにより除去することができる。よって、複数のリード間のショートの発生を抑制することができる。また、個片化後の半導体装置４を実装基板上に実装する際に、半導体装置４あるいは実装基板における何れかの導体間のショートの発生を抑制できる。また、エッチングで形成されたリードを順テーパーの形状であるため、実装基板への実装時のリード凹面７ｄ上へ半田の這い上がりやすく、良好な接続強度を得ることができる。本実施形態ではリード９の先端の切断面が極小であるため、より一層半田が這い上がりしやすく、良好な接続ができる。さらに、半田の接続状態を半導体装置の上面から観察することが可能となり品質確認ができる。また、這い上がった半田はリード側面の封止樹脂によって囲われているので隣接するリード間で短絡し難い。また、封止樹脂８の寸法やリード９の寸法は第１ダイシングブレードや第２ダイシングブレードによる切断によって決まるため寸法精度の高い半導体装置４が得られる。
１ 一括封入ブロック
１ａ 樹脂底面
１ｂ 樹脂上面
１ｃ 切断線
１ｄ 切断線
２ 保護フィルム
３ 金属バリ
４ 半導体装置
５ リードフレーム
６ ダイパッド
６ａ ダイパッド庇部
６ｂ ダイパッド底面
６ｃ ダイパッド上面
７ リード構成部
７ａ リード庇部
７ｂ リード底面
７ｃ リード上面
７ｄ リード凹面
７ｅ リード凹部
７ｆ リード水平面
７ｇ リード切断面
７ｈ リード傾斜面
７ｉ リード垂直面
８ 封止樹脂
８ａ 第１樹脂側面
８ｂ 第２樹脂側面
９ リード
１０ 半導体チップ
１１ ボンディングワイヤ
１２ 第１ダイシングブレード
１２ａ 第１切削領域
１２ｂ 第１切削下面
１２ｃ 第３切削領域
１３ 第２ダイシングブレード
１４ エッチング領域

Claims (6)

  1. 半導体チップを載置するダイパッドと、
    前記ダイパッドの周囲に配置された複数のリードと、
    前記リードの下面および前記リードの前記ダイパッドから遠い側のリードの外側を露出する封止樹脂と、を備え、
    前記リードの外側の上部には凹部が設けられ、
    前記凹部と面する前記リード凹面は少なくとも順テーパー形状の傾斜面からなり、
    前記リードの外側の一部が前記封止樹脂の側面よりも突出することを特徴とする半導体装置。
  2. 前記リード凹面は順テーパーの傾斜面に加え、水平面を有することを特徴とする請求項１に記載の半導体装置。
  3. ダイパッドと前記ダイパッドの周囲に配置された複数のリードとを有するリードフレームを準備する工程と、
    前記ダイパッド上に半導体チップを載置し、前記半導体チップと前記リードを電気的に接続する工程と、
    少なくとも前記ダイパッドと前記半導体チップと前記リードとを樹脂封止して一括封入ブロックを形成する工程と、
    前記一括封入ブロックの底面に保護フィルムを貼り付ける工程と、
    前記一括封入ブロックの底面と反対側の上面から前記リードの一部まで、第１の幅のダイシングブレードで切削して第１切削領域を形成する第１切削工程と、
    前記第１の切削工程で露出した前記リードを等方的にエッチングする第１エッチング工程と、
    前記第１切削領域の底面から前記一括封入ブロックの底面まで、前記第１の幅よりも狭い第２の幅のダイシングブレードで切削する第２切削工程と、
    前記保護フィルムを除去する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  4. 前記第２切削工程の後に、前記第１エッチング工程よりもエッチング量の少ない第２エッチング処理を行うことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第１切削工程と前記第１エッチング工程の間に、前記第２の幅よりも狭いダイシングブレードで切削する第３切削工程を設け、
    前記第１エッチング工程において、前記リードの底面に達するエッチングを行うことを特徴とする請求項３に記載の半導体装置の製造方法。
  6. 前記保護フィルムを除去する工程の後に、前記リードの表面にメッキをすることを特徴とする請求項３乃至請求項５のいずれか１項に記載の半導体装置の製造方法。
JP2018042271A 2018-03-08 2018-03-08 半導体装置およびその製造方法 Active JP7144157B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018042271A JP7144157B2 (ja) 2018-03-08 2018-03-08 半導体装置およびその製造方法
TW108100818A TW201946231A (zh) 2018-03-08 2019-01-09 半導體裝置及其製造方法
US16/250,464 US11251110B2 (en) 2018-03-08 2019-01-17 Semiconductor device and method of manufacturing the semiconductor device
CN201910052478.1A CN110246826A (zh) 2018-03-08 2019-01-21 半导体装置以及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018042271A JP7144157B2 (ja) 2018-03-08 2018-03-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019160882A true JP2019160882A (ja) 2019-09-19
JP7144157B2 JP7144157B2 (ja) 2022-09-29

Family

ID=67842766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018042271A Active JP7144157B2 (ja) 2018-03-08 2018-03-08 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US11251110B2 (ja)
JP (1) JP7144157B2 (ja)
CN (1) CN110246826A (ja)
TW (1) TW201946231A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948869B2 (en) 2021-03-18 2024-04-02 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199312B1 (en) * 2017-09-09 2019-02-05 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure
IT202100005759A1 (it) * 2021-03-11 2022-09-11 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US20220302013A1 (en) * 2021-03-19 2022-09-22 Advanced Semiconductor Engineering Korea, Inc. Semiconductor device packages and methods of manufacturing the same
US20220359352A1 (en) * 2021-05-10 2022-11-10 Texas Instruments Incorporated Electronic package with concave lead end faces

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158235A (ja) * 2001-11-20 2003-05-30 Mitsui High Tec Inc 半導体装置の製造方法
JP2003332269A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置の製造方法
JP2011216615A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置の製造方法
JP2014067750A (ja) * 2012-09-24 2014-04-17 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法
US20150262919A1 (en) * 2014-03-14 2015-09-17 Texas Instruments Incorporated Structure and method of packaged semiconductor devices with qfn leadframes having stress-absorbing protrusions

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429246B2 (ja) * 2000-03-21 2003-07-22 株式会社三井ハイテック リードフレームパターン及びこれを用いた半導体装置の製造方法
JP3500362B2 (ja) * 2001-02-14 2004-02-23 松下電器産業株式会社 樹脂封止型半導体装置及びその製造方法
JP3691790B2 (ja) * 2001-12-27 2005-09-07 株式会社三井ハイテック 半導体装置の製造方法及び該方法によって製造された半導体装置
JP4095827B2 (ja) * 2002-05-10 2008-06-04 株式会社ルネサステクノロジ 半導体装置
US6777788B1 (en) * 2002-09-10 2004-08-17 National Semiconductor Corporation Method and structure for applying thick solder layer onto die attach pad
JP2004228166A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP5232394B2 (ja) 2007-02-28 2013-07-10 ローム株式会社 半導体装置の製造方法
JP5126687B2 (ja) 2009-02-16 2013-01-23 大日本印刷株式会社 樹脂封止型半導体装置、リードフレーム、リードフレームの製造方法、および樹脂封止型半導体装置の製造方法
US10008472B2 (en) * 2015-06-29 2018-06-26 Stmicroelectronics, Inc. Method for making semiconductor device with sidewall recess and related devices
JP6524533B2 (ja) 2016-02-25 2019-06-05 大口マテリアル株式会社 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158235A (ja) * 2001-11-20 2003-05-30 Mitsui High Tec Inc 半導体装置の製造方法
JP2003332269A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置の製造方法
JP2011216615A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置の製造方法
JP2014067750A (ja) * 2012-09-24 2014-04-17 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法
US20150262919A1 (en) * 2014-03-14 2015-09-17 Texas Instruments Incorporated Structure and method of packaged semiconductor devices with qfn leadframes having stress-absorbing protrusions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948869B2 (en) 2021-03-18 2024-04-02 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP7144157B2 (ja) 2022-09-29
TW201946231A (zh) 2019-12-01
CN110246826A (zh) 2019-09-17
US20190279921A1 (en) 2019-09-12
US11251110B2 (en) 2022-02-15

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
TWI587457B (zh) 樹脂密封型半導體裝置及其製造方法
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP7144157B2 (ja) 半導体装置およびその製造方法
KR102082941B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
TWI756078B (zh) 半導體封裝件及半導體封裝件之製造方法
EP3440697B1 (en) Flat no-leads package with improved contact leads
JP5232394B2 (ja) 半導体装置の製造方法
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
TWI634634B (zh) 半導體裝置及其製造方法
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
JP7311226B2 (ja) リードフレーム
US20170372988A1 (en) Wafer level chip scale semiconductor package
JP2009200175A (ja) 半導体装置及びその製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
JP2019102697A (ja) 半導体装置およびその製造方法
JP6333894B2 (ja) 配線基板、配線基板の製造方法、電子部品、および電子部品の製造方法
KR101375185B1 (ko) 리드 프레임의 제조 방법 및 이를 이용한 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220915

R150 Certificate of patent or registration of utility model

Ref document number: 7144157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350