JP2007518339A - 無線周波数認識及び通信素子 - Google Patents

Abstract

【課題】省電力動作のために、種々の動作電圧供給とクロック周波数とを持つ低電力で、受動的なＲＦＩＤ装置を提供すること。
【解決手段】装置リーダとの通信が可能である無線認識及び通信装置は、装置リーダとＲＦ信号の送受信を行い、受信されたＲＦ信号から電力とデータとを抽出するＲＦフロントエンド（１０４、２０４、２０８）と、ＲＦフロントエンドとデータの送受信を行うコントローラ（１１８）と、コントローラとデータの送受信を行うメモリ（１１０）であって、コントローラによって読み書きされることが可能であり、読み出し動作及び書き込み動作中にそれぞれ異なる電圧供給レベルである第１及び第２の電圧供給を用いて動作可能であるメモリとを具備する。
【選択図】図１

Description

本発明は一般に通信装置に関し、特に無線（ＲＦ）認識及び通信装置に関する。

タグ、トランスポンダ、又はカードとして知られている非接触、あるいは無線認識及び通信（ＲＦＩＤ）装置は、物体を認識する数多くのアプリケーションで広く用いられている。これらアプリケーションは、監視制御、アクセス制御、在庫管理、リアルタイムによる株式追跡、車両遠隔測定等を含んでいる。

ＦＲＩＤ装置は、アプリケーション効果のために、小型化することが望ましい。というのも、この装置は一般に、対象物の認識のために、対象物に付加されるか、又は貼り付けられるからである。装置リーダが、自己と装置との間の非接触、あるいは無線ベースの通信からなる取り調べを介して、装置を認識する。最適な小型化を達成するために、受動的な装置の方が、内部電源を備えている能動的な装置よりも好ましい。

受動的な装置は、一度限りあるいは即時の使用のために、装置リーダによって送信された無線信号から電力を生成する。このように生成された電力は限定され、次の利用のために蓄えることができないので、この種の受動的な装置の設計は、低電力内部動作を達成することに向けられていることがクリティカルである。

低電力動作を達成するために、受動的な装置は、一般に、装置内の種々の回路ブロックに電力を供給するための種々の電圧供給レベルを備えた種々の動作電圧供給を備えていることが要求される。そのような受動的な装置はまた、一般には、種々の回路ブロックの動作のための種々のクロック周波数を備えることが要求される。一般的要求は、読み出し／書き込みメモリと、装置リーダとの通信能力とを兼ね備えていることを含む。

多くの従来の提案は、ＲＦＩＤ装置に向けられているが、ＲＦＩＤ装置における種々の動作電圧供給と低電力動作に要求されるクロック周波数とを兼備することの必要性に対処していない。

Naguleswaranに付与された米国特許6,104,290号（特許文献１）では、１つのトランスポンダにおいて２つの発振器を使用する非接触型の認識及び通信システムが提案されている。このトランスポンダは、装置リーダに送信する送信動作中には高速度で動作し、その他の動作中には低速度で動作する。これによって、省電力動作が実行されるとのことである。しかしながら、この提案は２つの発振器を必要とするので、装置が大型化し、装置の価格が高価となる欠点がある。

Yangらに付与された米国特許6,211,786号（特許文献２）では、ＲＦＩＤタグ用の電源不要回路が、低周波数アプリケーション用として提案されている。Vegaらに付与された米国特許6,147,605号（特許文献３）では、静電気型ＲＦＩＤ装置用の回路が提案されている。何れの提案でも、それぞれのＲＦＩＤ装置における省電力のために、複数の電圧供給と、複数のクロック周波数動作に向けられたものではない。
米国特許第6,104,290号明細書 米国特許第6,211,786号明細書 米国特許第6,147,605号明細書

従って、省電力動作のために、種々の動作電圧供給とクロック周波数とを持つ低電力で、受動的なＲＦＩＤ装置に対するニーズが存在する。

本発明の一態様によれば、装置リーダと通信可能な無線認識及び通信装置が開示されている。この装置は、装置リーダとＲＦ信号を送受信し、この装置リーダによって生成されたＲＦ信号から電力とデータとを抽出するＲＦフロントエンドと、このＲＦフロントエンドとデータを送受信するコントローラと、コントローラとデータを送受信するメモリとを備えている。このメモリは、コントローラによって読み書き可能であり、読み取り及び書き込み動作中には、異なる電圧供給レベルの第１及び第２の電圧供給を用いてそれぞれ動作することができる。

本発明の他の目的と効果は後述の説明に発表され、部分的には説明から自明であり、あるいは本発明の実施により習得される。

本発明の目的と効果は以下に具体的に示される手段と組み合わせにより実現及び達成される。

明細書に組み込まれ、明細書の一部となっている添付した図面は本発明の実施例を示し、上述した一般的な説明及び実施例の詳細な説明とともに本発明の原理を説明する。

本発明の実施例に従った低電力で受動的なＲＦＩＤ装置１００は、図１から図５を参照して以下に記載されている。ＲＦＩＤ装置１００は一般に、ＲＦＩＤシステムを構成するためにＲＦＩＤ装置リーダと協働して使用される多くのＲＦＩＤ装置のうちの一つを例示する。そのようなＲＦＩＤシステムは一般的に、先ず、取り調べによって、近接したＲＦＩＤ装置を認証し、認証に基づいてアプリケーションを実行する。この取り調べは、ＲＦＩＤリーダが、取り調べ信号を放送し、その応答として、認証情報と他のデータを生成している取り調べ中のＲＦＩＤ装置からの信号を受信することからなる処理である。

このＲＦＩＤ装置１００の全体設計は、ＲＦＩＤ装置１００の回路ブロックを示すブロック図である図１に従って後述されている。各回路ブロックは、受動的で、低電力の動作のために、内部に、他のブロックと向かい合って配置されており、最適に小型化されたＲＦＩＤ装置の実現を容易にするようにされている。このＲＦＩＤ装置はその後、チップ、タグ、又はカードなど、当該技術分野における熟練者に知られたものとして実施される。本実施例では、３００ＭＨｚ〜３ＧＨｚのＲＦ周波数が使用される。

ＲＦＩＤ装置１００では、アンテナ１０２は、ＲＦＩＤ装置リーダによって生成され放送された取り調べ信号、すなわちダウンリンク信号を受信する。これら信号は、このダウンリンク信号内のキャリア、例えば２．４５ＧＨｚキャリア、から必要な動作電力を生成する電力生成ブロック１０４，１０６，１０８に分配される。この電力生成ブロック１０４，１０６，１０８は、整流器１０４と、調整器１０６と、キャパシタバンク１０８とを含む。

ＲＦＩＤ装置１００のような受動的な装置では、このようなブロックは、それらのホストデバイスの動作性に対して危険である。なぜなら、生成された動作電力は、ＲＦＩＤ装置１００内の他の全ての回路ブロックに供給されるからである。電圧値はＲＦＩＤ装置１００と装置リーダとの距離に比例するので、もしも距離が非常に短い場合は、非常に高い電圧が発生し、ＲＦＩＤ装置１００のいくつかのブロックが破壊される。整流器１０４は整流電圧を提供し、調整器１０６はこの整流電圧を安全動作限界値以下に維持する。これによって、生成された動作電圧Ｖｄｄは、一般に低く（〜１Ｖ）保たれ、ＲＦＩＤ装置１００内の電力消費を最小にする。キャパシタバンク１０８は、動作電圧Ｖｄｄをタップすることによって、生成された電力を一時的に、すなわち短期間保持する。この動作電圧Ｖｄｄは、より高い動作電圧供給で動作するメモリ１１０を除く全ての回路ブロックへの電源の供給のために使用される。

ＤＣ−ＤＣコンバータ１１２は、電力生成ブロック１０４、１０６、１０８の出力に接続されており、動作電圧Ｖｄｄを受け取り、これから、記憶動作を行うためにメモリ１１０に供給するためのより高い動作電圧を生成する。このＤＣ−ＤＣコンバータ１１２は、読み出し動作と書き込み動作とのそれぞれのために、プログラミングによって動作電圧Ｖｄｄの２倍、又は３倍の電圧レベルにされた高電圧Ｖｄｄ−ｈを出力する。同様の理由のために、ロジック変換器１１４もまた、ＤＣ−ＤＣコンバータ１１２に接続されており、ＲＦＩＤ装置１００内の他のデジタル回路ブロックとメモリ１１０との間のロジックレベルをブリッジするインタフェースとして使用されている。このロジック変換器１１４は、読み出し動作中には、メモリ１１０から受信したデータのロジックレベルを、Ｖｄｄ-ｈ（＝２×Ｖｄｄ）から、Ｖｄｄへと変換し、書き込み動作中には、メモリ１１０に送信されるデータのロジックレベルを、Ｖｄｄから、Ｖｄｄ-ｈ（＝３×Ｖｄｄ）へと変換する。これによって、他の回路ブロックも、最大動作電圧の代わりに、最低の有効動作電圧供給、すなわちＶｄｄで動作することが可能となり、ＲＦＩＤ装置１００の全体の電力消費が最低化される。

モデム１１６は、アンテナ１０２に接続されており、到来するＲＦキャリアを含むダウンリンク信号を、ｄａｔａ２ｂｂと示しているダウンリンクデータを用いて復調し、同一のＲＦキャリアを、ｄａｔａ２ｒｆと示しているアップリンクデータを用いてアップリンク信号に変調する。好適には、使用されている通信プロトコルは、ダウンリンク通信及びアップリンク通信のために、ＯＯＫ／ＡＳＫ変調され、マンチェスタコードを用いて符号化される。一方、アップリンク通信は、到来するＲＦキャリアを、ｄａｔａ２ｒｆを用いて、後方散乱技法で変調することによって達成される。この技法は、インピーダンスを変えることによって、到来するキャリアを反射させることを含む。

デジタルブロック１１８は、ＲＦＩＤ装置１００の電力管理を実行し、ＲＦＩＤ装置１００の瞬間的な電力消費を最小にするためにロジック切換を制御する。デジタルブロック１１８内の電力管理ロジックモジュール（図示せず）は、動作の各段階のために必要なブロックの電力アップのみに対して責任を持つ。デジタルブロック１１８はまた反衝突ロジック、コマンドの制御及び変換、マンチェスタ符号化／復号化、及びメモリ制御ロジックの実行と処理とのうちの少なくとも何れかを行う。

デジタルブロック１１８は、ＤＣ−ＤＣコンバータ１１２に接続されており、制御信号ｎＲ_Ｗを介して、ＤＣ−ＤＣコンバータ１１２のオンオフ切換と、高電圧Ｖｄｄ-ｈの電圧レベルを制御することによって、電力管理を行う。このデジタルブロック１１８はモデム１１６にも接続されており、ダウンリンクデータｄａｔａ２ｂｂとアップリンクデータｄａｔａ２ｒｆとのそれぞれを処理し、制御信号Ｃｏｎｔ＿ｍｏｄを介してのモデム１１６のオンオフ切換と、メモリ１１０からの読み出し及びメモリ１１０への書き込みを行うロジック変換器１１４との制御を行う。このデジタルブロック１１８は更に、クロック生成器１２２に接続されており、制御信号Ｃｏｎｔ＿ｃｌｋを介して、異なる周波数を持った種々のクロックの生成を制御する。

ＲＦＩＤ装置１００内の他の回路ブロックは、広範な電圧供給条件の下で、デジタルブロック１１８とクロック生成器１２２のためにリセットパルスを生成するパワーオンリセット回路１２０と、デジタルブロック１１８とクロック生成器１２２のためにバイアス電流ｉｎ_ｎＡを生成する低電力電流リファレンス１２４とを含んでいる。ＲＦＩＤ装置１００はまた、好適には、プログラム可能な低電力発振器であり、デジタルブロック１１８、ロジック変換器１１４を介したメモリ１１０、ＤＣ−ＤＣコンバータ１１２のためにＭＨｚクロックｆ１，ｆ２，ｆ３をそれぞれ生成するクロック生成器１２２を含んでいる。ＲＦＩＤ装置リーダとの通信中、及びＲＦＩＤ装置１００が読み出し動作中にメモリ１１０にアクセスする期間中、同一のクロック周波数がデジタルブロック１１８とＤＣ−ＤＣコンバータ１１２に供給され（すなわち、ｆ３＝ｆ１）、メモリ１１０はクロックを必要としない（すなわち、ｆ２＝０）。メモリ書き込み動作中、同一のクロック周波数がデジタルブロック１１８とメモリ１１０とに供給される（すなわち、ｆ２＝ｆ１）。一方、ｆ１／４のクロック周波数が、ＤＣ−ＤＣコンバータ１１２に供給される（すなわち、ｆ３＝ｆ１／４）。このスキームによって、クロック生成器１２２には、ｆ１を生成するため唯一の発振器しか要求されない。一方、その他のクロック周波数は、ｆ１に依存している。その結果、メモリ１１０で実行される読み出し動作や書き込み動作のように異なる状況では、種々の回路ブロックに対して、それぞれ異なるクロック周波数が供給される。

プログラム可能なＤＣ−ＤＣコンバータ１１２とロジック変換器１１４とを備えることによって、ＲＦＩＤ装置１００は、異なる動作電圧供給の下で動作する種々の回路ブロック間の適切なロジックレベルを保証しながら、電力消費を最低にすることができる。プログラム可能なクロック生成器１２２を備えることによって、ＲＦＩＤ装置１００は、様々な回路ブロックの異なるクロック要求を満足しながら電力消費を最低にするとともに、構成要素の数を低減することができる。

図２に示すように、ＲＦＩＤ装置１００のＲＦフロントエンドは、３つの主要な構成要素、すなわち整流器１０４、復調器２０４、及び変調器２０８から成っている。復調器２０４と変調器２０８はモデム１１６を形成しており、整流器１０４は、ダウンリンク信号を整流することによって、ＲＦＩＤ装置１００をパワーアップする仮想電源として作用する整流素子２０２として実装される。復調器２０４は、デジタルブロック１１８のようなベースバンド回路ブロックによる処理のために、ＯＯＫ変調されたダウンリンク信号のエンベロープを検出する。変調器２０８は、後方散乱方法を用いることによって、アップリンクＣＷ波を変調する。

従来の電圧ダブラは、ダイオードＤ１，Ｄ２からなる整流素子２０２の整流器鉄心として用いられる。ここで、Ｄ１のカソードは、Ｄ２のアノードに接続されており、これによって、電圧ダブラが、整流素子２０２の整流器鉄心として適用される。

ダウンリンク信号は、コンデンサＣｘを介して、Ｄ１とＤ２との間の相互接続点において、整流素子２０２に提供される。そして、バイパスコンデンサＣ１は、整流器鉄心の出力に接続されており、出力における電圧を平滑化し、動作電圧Ｖｄｄを与える。

復調器２０４は、ダイオードＤ３のアノードをＤ１とＤ２との相互接続点に接続することによって構成され、これによって、検出のためにダウンリンク信号をタップすることが可能となる。互いに並列して接続された抵抗Ｒ２と、Ｄ３のカソードに接続されているコンデンサＣ２とを適切に選択することによって、復調器２０４のＲＣ時定数は、復調器２０４が、ＯＯＫベースのダウンリンク信号のエンベロープを追跡する以外に、到来するＲＦキャリアを取り除くことができるように選択される。Ｒ２は、Ｄ３、Ｒ２、及びＣ２の相互接続点において電流をドレンするために、電流源（図示せず）によって置き換えられる。この電流源は、アイドル時間において、電流の流れを節約するためにスイッチオフされる。

本実施例によれば、全てのダイオードは、ダイオードとして構成されたＭＯＳデバイスを用いて実現される。

検出されたベースバンド信号は更に内蔵ヒステリシスを備えた低周波数コンパレータ２０６によってバイナリレベルに変換される。コンパレータ２０６の入力端子は、抵抗デバイダで生成することができるリファレンス電圧ｒｅｆ（例えば、Ｖｄｄ／２）に接続されている。そして、コンパレータ２０６のもう一つの入力端子は、Ｄ３のカソードに接続されている。データ信号ｄａｔａ２ｂｂとして提供されるバイナリコード化された信号が、コンパレータ２０６の出力端子において得られる。

変調器２０８は、好適には、抵抗Ｒ１とスイッチＳｗからなる。このスイッチＳｗを通ってアップリンク信号としてＲＦＩＤ装置リーダへと送信されるｄａｔａ２ｒｆが分配される。またこのスイッチＳｗは、Ｒ１と直列に接続されており、Ｒ１の自由端が、Ｄ３のカソードに接続されている。Ｒ１における追加のＤＣ負荷のスイッチオン／オフによって、後方散乱が達成される。

オフチップでプリント配線ダイポールアンテナが設計されアンテナ１０２として使用されることによって、ＲＦフロントエンドの合成入力インピーダンスにマッチさせることができる。

図３の（ａ）、（ｂ）、図４Ａ、及び図４Ｂにしたがって、デジタルブロック１１８に実装された好適なマンチェスタ復号スキームが以下に説明される。

現在、数々の従来型マンチェスタ復号スキームが存在する。これら従来スキームの中には、入力データとクロックとを同期させるために、クロック回復回路を使用するものもある。以下単に復号スキームとして参照されるマンチェスタ復号スキームに従って、データは、クロック回復回路又は信号端検出手段無しで復号される。

この復号スキームは、二段階の処理、すなわちパルス幅同期のための第１段階と、データ復号のための第２段階とから成っている。図３の（ａ）及び（ｂ）は、符号化されたデータの一例を示すタイミング図であり、図４Ａ及び図４Ｂは、それぞれ第１段階及び第２段階の実施を例示しているフローチャートである。

第１段階において、符号化データの同期ビットが、低パルス幅及び高パルス幅のためのリファレンスを与えるために検出される。第２段階では、そのようなリファレンスは、符号化されたデータにおけるデータビットを復号し、以下データ［０…（DataSize-1）］と称されている復号データを得るために使用される。このデータサイズ値は、復号データにおけるデータビットの数を反映している。例えば、初めの４ビットは同期ビットとして使用されている。

図４Ａに示す第１段階は、ｄａｔａ２ｂｂ内のデータストリームのシーケンスが処理されるステップ４０２から開始する。そして、ステップ４０４において、ｄａｔａ２ｂｂ内の符号化データが、１から０へと変位したことが検出されると、０に初期化されたカウンタＣｎｔｒが、次のステップ４０６においてインクリメントされる。その後、ステップ４０８において、カウンタ値Ｃｎｔｒが整数値２と比較され、一致しない場合には、ステップ４１０において、このカウンタ値Ｃｎｔｒが整数値４と再び比較される。ステップ４１０において一致した場合には、第１段階が終了し、第２段階が開始する。そして、一致しない場合にはこの処理は、ステップ４０４に戻る。

例えば、ステップ４１０において整数値４が用いられるのは、同期ビットの数が４に設定されているからである。また、ステップ４０８において整数値２が用いられているのは、万が一、第２の同期ビットが、リファレンスを与えるために測定される場合には、低パルス幅と高パルス幅とが意図されているからである。

ステップ４０８において一致する場合には、この処理はステップ４１２に移る。ステップ４１２では、図３の（ａ）に示すように、第２の同期ビットの低パルス幅Ａが、ＲＦＩＤ装置１００のシステム又は内部クロックに関して測定される。次のステップ４１４では、この測定されたパルス幅が、最大値からなるMax Widthで予め定義された拡張時間に亘って低い値を維持しているかが確認される。これが真である場合には、この測定値は、破損しているものと見なされ、ステップ４１６において廃棄される。この処理の後、ステップ４０２に戻り、ｄａｔａ２ｂｂ内のデータストリームの次のシーケンスが処理される。

もしもステップ４１４で偽である、すなわち測定されたパルス幅が拡張時間に亘って低い値を維持していない場合は、処理は、ステップ４１８に進み、ｄａｔａ２ｂｂ内の符号化データが０から１に変位したことが検出されると、次のステップ４２０において、図３の（ｂ）に示すように、第２の同期ビットの高パルス幅Ｂが、ＲＦＩＤ装置１００のクロックに関して測定される。この測定は、次に、ステップ４２２で確認され、測定されたパルス幅が、Max Widthで予め定義された拡張時間に亘って高い値を維持している場合には、ステップ４２４において廃棄される。その後、処理は、ｄａｔａ２ｂｂ内のデータストリームの次のシーケンスの処理のためにステップ４０２に戻る。さもなければ、この処理は、ステップ４０４に戻る。

図４Ｂに示す第２段階は、ステップ４５２で開始し、第２段階のための初期化がステップ４５４で行われる。ここでは、復号されたデータ［０…（DataSize-1）］が値０に設定され、可変サンプリングモードがHigh Sampleに設定される。データサイズは、復号データにおけるビットの数を表している。サンプリングモードがHigh Sampleに設定されている場合、この処理は、符号化データビットの高パルス幅を測定し、サンプリングモードがLow Sampleに設定されている場合、この処理は、符号化データビットの低パルス幅を測定する。

ステップ４５６では、カウンタ値Ｃｎｔｒがデータサイズと比較され、カウンタ値Ｃｎｔｒの方が低い場合には、処理は、次のステップ４５８に進む。さもなければ、処理は終了する。

ステップ４５８では、Sampling Modeが、High Sampleに設定されているかが確認される。そして、一致する場合には、ステップ４６０の処理で、現在の符号化データビットの高パルス幅を含み、現在の符号化データビットの低から高への変位で始まり、次の高から低への変位で終了する現在の高パルス幅Ｃを測定する。この測定値はステップ４６２において（Ｂ＋（Ａ／２））と比較され、Ｃが（Ｂ＋（Ａ／２））よりも大きい場合には、図３の（ａ）及び図３の（ｂ）に示すように、ステップ４６４において現在の符号化データビットに“１”が割り当てられる。次に、ステップ４６６において、Sampling ModeがLow Sampleに設定され、引き続いてステップ４６８において、カウンタがインクリメントされる。この測定値は次にステップ４７０において、Max Widthにおけるそれぞれの最大値に対して調べられる。そして、測定値の方が大きい場合には、測定値はステップ４７２で廃棄される。その後、処理は、ｄａｔａ２ｂｂ内のデータストリームの次のシーケンスの処理のためにステップ４０２に戻る。最大値の方が大きい場合には、この処理は、ステップ４５６に戻る。

ステップ４６２において、Ｃが（Ｂ＋（Ａ／２））よりも大きくない場合には、ステップ４７２において現在の符号化データビットに“０”が割り当てられ、次のステップ４７４において、Sampling ModeがHigh Sampleに設定される。この処理は、カウンタインクリメントステップ４６８を経て続けられる。

ステップ４５８において一致しない場合には、ステップ４７６において、現在の符号化データビットの低パルス幅を含み、現在の符号化データビットの高から低への変位で始まり、次の低から高への変位で終了する現在の低パルス幅Ｄが測定される。この測定値は、ステップ４７８において（Ａ＋（Ａ／２））と比較される。そして、Ｄが（Ａ＋（Ａ／２））よりも大きい場合には、図３の（ａ）及び図３の（ｂ）に示すように、ステップ４８０において、現在の符号化データビットに“０”が割り当てられる。次に、ステップ４８２において、Sampling ModeがHigh Sampleに設定され、引き続いてステップ４６８において、カウンタがインクリメントされる。この測定値は次にステップ４７０において、Max Widthにおけるそれぞれの最大値に対して調べられる。そして、測定値の方が大きい場合には、測定値はステップ４７２で廃棄される。その後、処理は、ｄａｔａ２ｂｂ内のデータストリームの次のシーケンスの処理のためにステップ４０２に戻る。最大値の方が大きい場合には、処理は、ステップ４５６に戻る。

ステップ４７８において、Ｄが（Ａ＋（Ａ／２））よりも大きくない場合には、ステップ４８４において現在の符号化データビットに“１”が割り当てられ、次のステップ４８６において、Sampling ModeがLow Sampleに設定される。この処理は、カウンタインクリメントステップ４６８を経て続けられる。

復号スキームにおいて、第２段階の処理は、順方向推論技術を使って復号を実行する。この復号は、現在の符号化データビットの変位において開始する低パルスあるいは高パルスの測定、従って現在の符号化データビットのビット間隔の少なくとも後半部の測定を含み、第１段階で測定された低パルス幅及び高パルス幅の両方のリファレンスを使って次の符号化データビット値を決定する
ＲＦＩＤ装置１００内の過渡的な電流サージを阻止するための方法を提供するＤＣ−ＤＣコンバータ１１２の更なる詳細説明を図５を用いて行う。ＲＦＩＤ装置１００のような受動的装置が低電力動作を行うのが危険なように、仮に全体の平均的な消費電流が低い場合であっても、ＲＦＩＤ装置１００内の回路ブロックがダイナミック電流を多く消費するのであれば、それは受け入れがたいことである。これは、回路ブロックが電源オンの間に通電され、膨大なサージ電流が、これら回路ブロック内の内部ノードをチャージするために使用される場合に通常発生する。

通常、電力を節約するために、実際の動作中に回路ブロックのオン／オフを含む電力管理概念では、これは、大電圧供給源の低下によって装置の誤動作をもたらす要因になりうる。

ＤＣ−ＤＣコンバータ１１２は、電流クランプ回路５０２とチャージポンプ回路５０４とからなる。電流クランプ回路５０２は、整流電圧（Ｖｄｄ）を受け取るための整流器１０４の出力と、チャージポンプ回路５０４との間に配置される。電流クランプ回路５０２は、電流ポンプ回路５０４の動作の間、電流の流れを制御するのに役立つ。

図５に示すように、電流クランプ回路５０２は、出力端子同士が相互接続され、一方が高オン抵抗（Ｒｏｎ）５０６であり、他方が低Ｒｏｎ５０８である２つのＰＭＯＳスイッチを使用する。これらのスイッチは、ロジックモジュール５１０によって制御され、それに従ってスイッチがオフ／オンされる。メモリ１１０がアクセスされない時には、両方のスイッチ共にオフされる。

ロジックモジュール５１０がスイッチングを行うことにより、電流クランプ５０２が動作を開始した時に、高ＲｏｎＰＭＯＳ５０６のみがオンされる。これは、整流器１０４から流れることができる電流の量を制限する。ロジックモジュール５１０には３２のクロックサイクルのためのカウントを開始する内部カウンタ（図示せず）が存在する。その後、低ＲｏｎＰＭＯＳ５０６が、通常動作（ＥＯＣ＝１）のためにオンされる。

ＲＦＩＤ装置１００の利点は多数ある。ＲＦフロントエンドに関連した利点は次の通りである。

（ｉ）ＲＦフロントエンドは、低コストな標準ＣＭＯＳプロセスを用いて実現されている。これは、ベースバンド回路用の主流技術と互換性があり、これによって、単一のシリコンチップ内に完全に集積された解決策を得ることができる。従来の提案では、ＲＦフロントエンドは、高性能な外部ショットキーダイオードから構成され、ベースバンド回路がＣＭＯＳプロセスで実装されている。ショットキーダイオードが最高のＲＦ性能を提供する一方、これらのデバイスは標準のＣＭＯＳプロセスでは利用できない。ハイブリッドのアプローチは、ＲＦＩＤ技術に固有の付加価値特性を相殺し、ＲＦＩＤの量産スケールでの展開を阻止するバルキー構造によって高コストとなる。

（ii）外部構成要素と関連する組立経費とを取り除くことによるコストと形状因子との低減。

（iii）以下の理由による信頼性の高い性能。1)ＩＣ技術が個別素子よりも優れたデバイスマッチングを提供する。2)危険なＲＦ部品の組立ミスアライメントを回避する。

（iv）オンチップアンテナを集積し、総合的なＲＦＩＤソリューションを形成することができる可能性。

電流クランプ回路５０２に関連する利点は次の通りである。

（ｉ）電流クランプは、再起動の間、高いサージ電流を心配することなく、モジュールに適用される適切な電力管理を可能とする。

（ii）追加回路が小さく、主に２つのスイッチと、幾つかのフリップフロップで良い（デジタルは、現在の技術では小さい）。

（iii）電力の追加消費が無いので、通常動作中、ロジックブロックによって消費される電流は無い（純粋にデジタルである）。

（iv）追加回路は、使用されていない時にチャージポンプからのクリーンサプライカットオフとして機能する。

前述した方法では、省電力動作を実現するために種々の動作電圧供給とクロック周波数とを備えた低電力で受動的なＲＦＩＤ装置が開示されている。本発明の幾つかの実施例のみが開示されたが、当該技術分野における熟練者にとっては、上記開示を参照することによって、本発明の範囲及び思想から逸脱することなく多くの変更及び／又は変形がなされることもまた明らかである。例えば、マンチェスタ復号スキームは、到来するデータの全てのデューティサイクルの範囲に対して適用可能である。また、電流クランプ回路では、デジタルカウンタ値は、実装に応じて可変である。強力なトランジスタ、すなわち低ＲｏｎＰＭＯＳをオンするための遅延を達成さえすれば、デジタルロジックは、多くの他の方法で実装することが可能である。

本発明の実施例に従ったＲＦＩＤ装置のブロック図である。 図１のＲＦＩＤ装置におけるＲＦフロントエンドブロックの概要図である。 図１に示すＲＦＩＤ装置のディジタルブロックに適用された順方向推論スキームを使用した二段階復号処理で復号された符号データを示すタイミング図である。 図３の復号処理を適用したフローチャートである。 図３の復号処理を適用したフローチャートである。 図１のＲＦＩＤ装置におけるＤＣ−ＤＣコンバータの回路図である。

符号の説明

１００…ＲＦＩＤ装置、１０２…アンテナ、１０４…整流器、１０６…調整器、１０８…キャパシタバンク、１１０…メモリ、１１２…ＤＣ−ＤＣコンバータ、１１４…ロジック変換器、１１６…モデム、１１８…ディジタルブロック、１２０…パワーオンリセット回路、１２２…クロック生成器、１２４…電流リファレンス。

Claims (20)

1. 装置リーダとの通信が可能である無線認識及び通信装置において、
   前記装置リーダとＲＦ信号の送受信を行い、受信されたＲＦ信号から電力とデータとを抽出するＲＦフロントエンドと、
   前記ＲＦフロントエンドとデータの送受信を行うコントローラと、
   前記コントローラとデータの送受信を行うメモリであって、前記コントローラによって読み書きされることが可能であり、読み出し動作及び書き込み動作中には、それぞれ異なる電圧供給レベルである第１及び第２の電圧供給を用いて動作可能であるメモリと、
   を具備する無線認識及び通信装置。
2. 前記ＲＦフロントエンドは、前記ＲＦ信号から抽出した電力を、前記第１及び第２の電圧供給を提供する供給コンバータに送る請求項１に記載の無線認識及び通信装置。
3. 前記供給コンバータは、前記第１及び第２の電圧を供給するチャージポンプを具備する請求項２に記載の無線認識及び通信装置。
4. 前記供給コンバータは、前記ＲＦフロントエンドから前記チャージポンプへの電流の流れを制限する電流クランプを具備する請求項３に記載の無線認識及び通信装置。
5. 前記電流クランプは、前記メモリが読み出し及び書き込み動作をしていない場合には、前記ＲＦフロントエンドから前記チャージポンプへの電流の流れを遮断するように制御可能である請求項４に記載の無線認識及び通信装置。
6. 前記チャージポンプは、前記第１及び第２の電圧供給の制御が可能な請求項３に記載の無線認識及び通信装置。
7. 前記第２の電圧供給の電圧供給レベルは、前記第１の電圧供給の電圧供給レベルよりも高い請求項１に記載の無線認識及び通信装置。
8. 前記コントローラによって読み書き可能なデータを、前記メモリと受送信するロジックレベルを持つデータに変換するロジック変換器を更に具備する請求項１に記載の無線認識及び通信装置。
9. 前記ロジック変換器は、前記第１及び第２の電圧供給を用いて動作可能である請求項８に記載の無線認識及び通信装置。
10. 前記ＲＦフロントエンドは、
    前記受信ＲＦ信号から電力を抽出する整流器と、
    前記受信ＲＦ信号のエンベロープを検出する復調器と、
    前記受信ＲＦ信号に応答して、前記コントローラによって生成されたベースバンド信号を、前記装置リーダに送信するために変調する変調器と、
    を具備する請求項１に記載の無線認識及び通信装置。
11. 前記整流器は、ＭＯＳデバイスを使って実現される請求項１０に記載の無線認識及び通信装置。
12. 前記コントローラは、前記ＲＦフロントエンドから受信したデータを処理する請求項１に記載の無線認識及び通信装置。
13. 前記コントローラは、前記ＲＦフロントエンドから受信したデータについて二段階処理を実行する請求項１２に記載の無線認識及び通信装置。
14. 前記コントローラは、前記ＲＦフロントエンドから受信したデータについて、同期段階及び復号段階を実行する請求項１３に記載の無線認識及び通信装置。
15. 前記コントローラは、順方向推論技術を用いて前記復号処理を実行する請求項１４に記載の無線認識及び通信装置。
16. 前記コントローラは、リファレンス低パルス幅とリファレンス高パルス幅とを識別するために、カウントを用いてパルス幅を計測することによって前記同期処理を実行する請求項１５に記載の無線認識及び通信装置。
17. 前記コントローラは、現在のカウントにおける低パルス幅と高パルス幅とのうちの何れかを認識するために、パルス幅を計測することによって前記復号処理を実行する請求項１６に記載の無線認識及び通信装置。
18. 前記コントローラは、次のカウントにおける“１”と“０”とを識別するために、低パルス幅と高パルス幅のうちの認識された一方を、前記リファレンス低パルス幅及び前記リファレンス高パルス幅と比較することによって前記復号処理を実行する請求項１７に記載の無線認識及び通信装置。
19. 複数のクロック周波数を供給するようにプログラムすることが可能なクロック生成器をさらに具備する請求項１に記載の無線認識及び通信装置。
20. 前記メモリは、前記コントローラによる読み書きが可能であって、読み出し動作中及び書き込み動作中に前記クロック生成器によって供給される複数のクロック周波数のうちのそれぞれ異なる第１及び第２のクロック周波数を用いて動作可能である請求項１９に記載の無線認識及び通信装置。

Images