JP5361176B2 - 半導体装置 - Google Patents

Description

本発明は、昇圧回路及び昇圧回路を用いた半導体装置に関する。

近年、データを無線で送受信する無線チップの開発が盛んに進められている。データを送受信する無線チップは、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＲＦタグ、ＲＦチップ、無線タグ、無線プロセッサ、無線メモリ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）タグ、ＩＣラベル、電子タグ、電子チップ等と呼ばれ、現在実用化されているものは、シリコン基板を用いたものが主流である。

上記データを無線で送受信する無線チップ（以下、ＲＦＩＤタグと称する）においては、無線により得た電力により内部の回路を動作させる構成が一般的になっている。当該構成においては、アンテナからの電力を、電源回路や定電圧回路等を介して用いることにより、各回路を動作させている。つまり、電源がアンテナ回路からの一系統に限られているといえる。

一方、ＲＦＩＤタグが高機能化するにつれて、動作に高電圧を要する回路を搭載することが求められるようになる。例えば、フローティングゲート型の不揮発性メモリをＲＦＩＤタグに搭載する場合、電源回路や定電圧回路から供給される電力の高電圧化が必須である。これは、データの書き込み時に高電圧を必要とする不揮発性メモリの原理に起因するものであり、上記メモリを用いる限り、高電圧化を回避することは難しい。当該高電圧の要求を満たすために、ＲＦＩＤタグに昇圧回路を設ける構成が考えられている（特許文献１参照）。
特開２００６−１０９４２９号公報

図１４は４段の昇圧を行う昇圧回路の一例である。図１４（Ａ）において、第１のダイオード１４０２の入力端子の電位は電源電位Ｖｄｄであり、第１のダイオード１４０２の出力端子には第２のダイオード１４０４の入力端子及び第１の容量素子１４１２の一方の端子が接続されている。同様に、第２のダイオード１４０４の出力端子には第３のダイオード１４０６の入力端子及び第２の容量素子１４１４の一方の端子が接続されている。以下、同様であるため詳細な説明は省略するが、第ｎのダイオードの出力端子には第ｎの容量素子の一方の端子が接続されているということもできる（ｎ：自然数）。また、第ｎ−１のダイオードの出力端子には第ｎのダイオードの入力端子が接続されている。なお、第５のダイオード１４１０の出力端子は第５の容量素子の一方の端子と接続されており、これが昇圧回路の出力端子Ｖｏｕｔとなっている。

さらに、第１の容量素子１４１２の他方の端子及び第３の容量素子１４１６の他方の端子は、バッファ回路１４２２の出力端子及びインバータ回路１４２４の入力端子に接続されている。また、第２の容量素子１４１４の他方の端子及び第４の容量素子１４１８の他方の端子は、インバータ回路１４２４の出力端子に接続されている。すなわち、第２ｋ−１の容量素子はバッファ回路１４２２の出力端子及びインバータ回路１４２４の入力端子に接続され、第２ｋの容量素子はインバータ回路１４２４の出力端子に接続されると考えることができる（ｋ：自然数）。ただし、第５の容量素子１４２０の他方の端子の電位としては接地電位ＧＮＤが入力される。また、バッファ回路１４２２の入力端子にはクロックパルスＣＬＫが入力される。なお、本明細書においては、トランジスタを用いたＣＭＯＳインバータ回路を特にインバータ回路と称するが、ＮＯＴ回路としての機能を有する回路であれば昇圧回路は機能するため、特にこれを用いることに限られるものではない。

図１４（Ｂ）は図１４（Ａ）におけるバッファ回路１４２２を詳細に見た場合の一例であり、図１４（Ｃ）は図１４（Ａ）におけるインバータ回路１４２４を詳細に見た場合の一例である。

バッファ回路１４２２は２段のインバータ回路が直列に接続した構成となっている。具体的には、ｐ型トランジスタ１４３２、１４４２、及びｎ型トランジスタ１４３４、１４４４により構成されている。ここで、クロックパルスＣＬＫは、ｐ型トランジスタ１４３２のゲート電極及びｎ型トランジスタ１４３４のゲート電極に入力される。また、ｐ型トランジスタ１４３２のソース電極及びドレイン電極の一方には電源電位Ｖｄｄが入力され、ｎ型トランジスタ１４３４のソース電極及びドレイン電極の一方には接地電位ＧＮＤが入力される。そして、ｐ型トランジスタ１４３２のソース電極及びドレイン電極の他方は、ｎ型トランジスタ１４３４のソース電極及びドレイン電極の他方と接続され、次段のインバータ回路を構成するｐ型トランジスタ１４４２のゲート電極及びｎ型トランジスタ１４４４のゲート電極に入力される。

ｐ型トランジスタ１４４２及びｎ型トランジスタ１４４４の接続関係については、ｐ型トランジスタ１４３２及びｎ型トランジスタ１４３４の関係と概ね同様である。ｐ型トランジスタ１４４２のソース電極及びドレイン電極の一方には電源電位Ｖｄｄが入力され、ｎ型トランジスタ１４４４のソース電極及びドレイン電極の一方には接地電位ＧＮＤが入力される。そして、ｐ型トランジスタ１４４２のソース電極及びドレイン電極の他方は、ｎ型トランジスタ１４４４のソース電極及びドレイン電極の他方と接続され、出力端子となる。そして、該出力端子からｏｕｔ１が出力される。

インバータ回路１４２４は、ｐ型トランジスタ１４５２及びｎ型トランジスタ１４５４により構成されている。ここで、バッファ回路１４２２の出力端子は、ｐ型トランジスタ１４５２のゲート電極及びｎ型トランジスタ１４５４のゲート電極に接続される。そして、バッファ回路１４２２の出力ｏｕｔ１が、インバータ回路１４２４に入力される。また、ｐ型トランジスタ１４５２のソース電極及びドレイン電極の一方には電源電位Ｖｄｄが入力され、ｎ型トランジスタ１４５４のソース電極及びドレイン電極の一方には接地電位ＧＮＤが入力される。そして、ｐ型トランジスタ１４５２のソース電極及びドレイン電極の他方は、ｎ型トランジスタ１４５４のソース電極及びドレイン電極の他方と接続され、インバータ回路の出力端子となる。そして、該出力端子からｏｕｔ２が出力される。

クロックパルスＣＬＫがＨｉｇｈである場合、バッファ回路１４２２のｐ型トランジスタ１４３２がＯＦＦとなりｎ型トランジスタ１４３４がＯＮとなるため、ｐ型トランジスタ１４４２及びｎ型トランジスタ１４４４のゲート電極には接地電位ＧＮＤ、つまりＬｏｗが入力される。これにより、バッファ回路１４２２のｐ型トランジスタ１４４２がＯＮし、ｎ型トランジスタ１４４４がＯＦＦするため、バッファ回路の出力ｏｕｔ１は電源電位Ｖｄｄ、つまりＨｉｇｈとなる。このとき、インバータ回路１４２４の入力端子がＨｉｇｈであるから、ｐ型トランジスタ１４５２がＯＦＦとなりｎ型トランジスタ１４５４がＯＮとなるため、インバータ回路の出力ｏｕｔ２はＬｏｗとなる。反対に、クロックパルスＣＬＫがＬｏｗである場合には、バッファ回路の出力ｏｕｔ１はＬｏｗであり、インバータ回路の出力ｏｕｔ２はＨｉｇｈである。

クロックパルスＣＬＫがＨｉｇｈである場合、バッファ回路１４２２の出力ｏｕｔ１はＨｉｇｈであるから、第１の容量素子１４１２及び第３の容量素子１４１６が充電され、ノードＮ１及びノードＮ３の電位が所定の値まで引き上げられる。これに伴い、第２のダイオード１４０４及び第４のダイオード１４０８を通じて電荷が流れ、ノードＮ２及びノードＮ４の電位が所定の値まで引き上げられる。次にクロックパルスＣＬＫがＬｏｗになると、バッファ回路１４２２の出力ｏｕｔ１はＬｏｗとなり、インバータ回路１４２４の出力ｏｕｔ２がＨｉｇｈとなるから、ノードＮ２及びノードＮ４の電位がさらに引き上げられる。したがって、ノードＮ３及びノードＮ５の電位が所定の電位まで引き上げられる。このように、それぞれのノードにおける電位がＶ_Ｎ５＞Ｖ_Ｎ４＞Ｖ_Ｎ３＞Ｖ_Ｎ２＞Ｖ_Ｎ１＞Ｖｄｄとなることにより、昇圧が行われる。

図１５に昇圧回路を用いたＲＦＩＤタグの構成の一例を示す。アンテナ１５０２が電源回路１５０４の入力端子に接続され、電源回路１５０４の出力端子は定電圧回路１５０６の入力端子に接続されている。また、定電圧回路１５０６の出力端子は昇圧回路１５０８、ロジック回路１５１０、アナログ回路１５１２に接続され、昇圧回路１５０８の出力端子はメモリ回路１５１４に接続されている。なお、図１５に示す構成は電力の流れを明確にするための模式図であり、図１５に示した接続関係以外にも複数の接続関係が存在している。

ここで、昇圧回路１５０８における容量素子は、その容量が大きいため、これを充電するためには大きな電力を必要とする。また、昇圧に用いるクロックパルスはＭＨｚ域付近のものであるため、高速な充電を行う必要がある。つまり、昇圧回路に用いられるバッファ回路やインバータ回路の電源としては、高速且つ大容量の容量素子の充電に耐えうるものでなくてはならない。ところが、無線により得ることができる電力は決して大きなものではなく、昇圧回路の動作により定電圧回路１５０６の出力は大きく低下してしまう。すなわち、ロジック回路１５１０やアナログ回路１５１２の動作が不安定になってしまう。具体的には、パルスの立ち上がりが遅くなることに起因するタイミング違反、リセット信号の生成不良、メモリの読み出し不良等の問題が発生してしまう。

また、図１４に示した従来の昇圧回路においては４段の昇圧を行っているが、昇圧能力を高めるためにはさらに多段の昇圧を行うか、もしくは、個々の容量素子の容量値を大きくする必要がある。つまり、より一層の電力供給能力が必要になる。

上記問題点に鑑み、本発明は、使用時における電源電位の安定化を図ることが可能な昇圧回路を提供することを課題とする。

また、回路動作の安定性を向上した半導体装置を提供することを課題とする。

本発明は、昇圧回路における昇圧の基準電位となる電位を供給する電源とは別に、昇圧回路の容量素子を充電するための電源を設ける。より詳細には、バッファ回路又はインバータ回路に電力を供給するための電源を別途設ける。これにより、昇圧の基準電位を供給する電源への負荷を低減させることができる。

さらに、本発明は、昇圧回路の容量素子を充電するための電力として、アンテナから供給される電力ではなく、二次電池から供給される電力を用いる。より詳細には、バッファ回路又はインバータ回路に電力を供給するための電源として、二次電池を用いる。これにより、アンテナから供給される電力の安定化を図ることができる。すなわち、ロジック回路やアナログ回路の動作を安定化することができる。なお、本発明における二次電池としては、電磁波を受信することにより無線（非接触）にて充電が可能な二次電池を主たる対象としているが、これに限られるものではない。つまり、本発明において、有線（接触）により直接的に電力の供給を受けて充電を行う二次電池を用いることも可能である。もちろん、電力の供給を安定して行うという本発明の目的上、電源は二次電池に限られず、一次電池を用いても良い。

本発明に係る昇圧回路の構成の一は、第１の電源の電位を高める昇圧回路であって、昇圧回路の容量素子に入力される電位を、第２の電源から供給することを特徴とする。

本発明に係る昇圧回路の構成の他の一は、第１の電源の電位を高める昇圧回路であって、第２の電源の電位又は第３の電源の電位のいずれかを昇圧回路の容量素子に選択的に供給する手段を有することを特徴とする。

本発明に係る昇圧回路の構成の他の一は、入力から出力への整流作用を示す第１のダイオード及び第２のダイオードと、容量素子と、を少なくとも有し、第１のダイオードの出力側は第２のダイオードの入力側及び容量素子の一方の端子と接続され、第１のダイオードの入力は第１の電位であり、容量素子の他方の端子の電位は第２の電位又は第３の電位であり、第１の電位は第１の電源から供給され、第２の電位は第２の電源から供給されることを特徴とする。

本発明に係る昇圧回路の構成の他の一は、直列に接続されたｎ個（ｎ：整数、２≦ｎ）のダイオードと、ｎ−１個の容量素子と、を有し、第１のダイオードの入力端子には第１の電位を供給する手段が接続され、第ｍ（ｍ：自然数、２≦ｍ≦ｎ）のダイオードの入力端子には第ｍ−１の容量素子の一方の端子が接続され、ｎ−１個の容量素子の他方の端子には第２の電位又は第３の電位を選択的に供給する手段が接続され、第１の電位は第１の電源から供給され、第２の電位は第２の電源から供給されることを特徴とする。

本発明に係る昇圧回路の構成の他の一は、直列に接続されたｎ個（ｎ：整数、２≦ｎ）のダイオードと、ｎ個の容量素子と、を有し、第１のダイオードの入力端子には第１の電位を供給する手段が接続され、第ｍ（ｍ：自然数、１≦ｍ≦ｎ）のダイオードの出力端子には第ｍの容量素子の一方の端子が接続され、第１乃至第ｎ−１の容量素子の他方の端子には第２の電位又は第３の電位を選択的に供給する手段が接続され、第ｎの容量素子の他方の端子には第３の電位を供給する手段が接続され、第１の電位は第１の電源から供給され、第２の電位は第２の電源から供給されることを特徴とする。

本発明に係る昇圧回路の構成の他の一は、直列に接続されたｎ個（ｎ：整数、３≦ｎ）のダイオードと、ｎ−１個の容量素子と、を有し、第１のダイオードの入力端子には第１の電位を供給する手段が接続され、第ｍ（ｍ：自然数、２≦ｍ≦ｎ）のダイオードの入力端子には第ｍ−１の容量素子の一方の端子が接続され、ｎ−１個の容量素子の他方の端子には第２の電位又は第３の電位を選択的に供給する電位供給手段が接続され、電位供給手段は、第２ｋ（ｋ：自然数、２ｋ≦ｎ−１）の容量素子の他方の端子に第２の電位を供給するときには、第２ｋ−１（ｋ：自然数、２ｋ−１≦ｎ−１）の容量素子の他方の端子に第３の電位を供給し、第２ｋの容量素子の他方の端子に第３の電位を供給するときには、第２ｋ−１の容量素子の他方の端子に第２の電位を供給する手段であることを特徴とする。

本発明に係る昇圧回路の構成の他の一は、直列に接続されたｎ個（ｎ：整数、３≦ｎ）のダイオードと、ｎ個の容量素子と、を有し、第１のダイオードの入力端子には第１の電位を供給する手段が接続され、第ｍ（ｍ：自然数、１≦ｍ≦ｎ）のダイオードの出力端子には第ｍの容量素子の一方の端子が接続され、第１乃至第ｎ−１の容量素子の他方の端子には第２の電位又は第３の電位を選択的に供給する電位供給手段が接続され、第ｎの容量素子の他方の端子には第３の電位を供給する手段が接続され、電位供給手段は、第２ｋ（ｋ：自然数、２ｋ≦ｎ−１）の容量素子の他方の端子に第２の電位を供給するときには、第２ｋ−１（ｋ：自然数、２ｋ−１≦ｎ−１）の容量素子の他方の端子に第３の電位を供給し、第２ｋの容量素子の他方の端子に第３の電位を供給するときには、第２ｋ−１の容量素子の他方の端子に第２の電位を供給する手段であることを特徴とする昇圧回路。

上記構成において、第３の電位は接地電位とすることができる。また、選択的に供給する手段（電位供給手段）は、第２の電位又は第３の電位を交互に供給できることが好ましい。

また、上記構成において、選択的に供給する手段（電位供給手段）として、バッファ回路又はインバータ回路を有していても良い。また、第２の電源として一次電池又は二次電池を用いても良い。また、第１の電源として一次電池又は二次電池を用いても良い。二次電池を用いる場合には無線により電力の供給を受けて充電される二次電池を用いることが好ましい。

本発明に係る半導体装置の構成の一は、アンテナからの第１の電位を高める昇圧回路を有する半導体装置であって、昇圧回路の容量素子に入力される電位を、二次電池からの第２の電位とすることを特徴とする。

本発明に係る半導体装置の構成の他の一は、アンテナからの第１の電位を高める昇圧回路を有する半導体装置であって、二次電池からの第２の電位、又は第３の電位のいずれかを昇圧回路の容量素子に選択的に供給する手段を有することを特徴とする。

本発明に係る半導体装置の構成の他の一は、直列に接続されたｎ（ｎ：整数、２≦ｎ）個のダイオードと、ｎ−１個の容量素子と、を有し、第１のダイオードの入力端子にはアンテナからの第１の電位が供給され、第ｍ（ｍ：自然数、２≦ｍ≦ｎ）のダイオードの入力端子には第ｍ−１の容量素子の一方の端子が接続され、ｎ−１個の容量素子の他方の端子には二次電池からの第２の電位、又は第３の電位を選択的に供給する手段が接続されることを特徴とする。

本発明に係る半導体装置の構成の他の一は、直列に接続されたｎ（ｎ：整数、２≦ｎ）個のダイオードと、ｎ個の容量素子と、を有し、第１のダイオードの入力端子にはアンテナからの第１の電位が供給され、第ｍ（ｍ：自然数、１≦ｍ≦ｎ）のダイオードの出力端子には第ｍの容量素子の一方の端子が接続され、第１乃至第ｎ−１個の容量素子の他方の端子には二次電池からの第２の電位、又は第３の電位を選択的に供給する手段が接続され、第ｎの容量素子の他方の端子には第３の電位を供給する手段が接続されることを特徴とする。

本発明に係る半導体装置の構成の他の一は、直列に接続されたｎ個（ｎ：整数、３≦ｎ）のダイオードと、ｎ−１個の容量素子と、を有し、第１のダイオードの入力端子にはアンテナからの第１の電位が供給され、第ｍ（ｍ：自然数、２≦ｍ≦ｎ）のダイオードの入力端子には第ｍ−１の容量素子の一方の端子が接続され、ｎ−１個の容量素子の他方の端子には二次電池からの第２の電位、又は第３の電位を選択的に供給する電位供給手段が接続され、電位供給手段は、第２ｋ（ｋ：自然数、２ｋ≦ｎ−１）の容量素子の他方の端子に第２の電位を供給するときには、第２ｋ−１（ｋ：自然数、２ｋ−１≦ｎ−１）の容量素子の他方の端子に第３の電位を供給し、第２ｋの容量素子の他方の端子に第３の電位を供給するときには、第２ｋ−１の容量素子の他方の端子に第２の電位を供給する手段であることを特徴とする。

本発明に係る半導体装置の構成の他の一は、直列に接続されたｎ個（ｎ：整数、３≦ｎ）のダイオードと、ｎ個の容量素子と、を有し、第１のダイオードの入力端子にはアンテナからの第１の電位が供給され、第ｍ（ｍ：自然数、１≦ｍ≦ｎ）のダイオードの出力端子には第ｍの容量素子の一方の端子が接続され、第１乃至第ｎ−１の容量素子の他方の端子には二次電池からの第２の電位、又は第３の電位を選択的に供給する電位供給手段が接続され、第ｎの容量素子の他方の端子には第３の電位を供給する手段が接続され、電位供給手段は、第２ｋ（ｋ：自然数、２ｋ≦ｎ−１）の容量素子の他方の端子に第２の電位を供給するときには、第２ｋ−１（ｋ：自然数、２ｋ−１≦ｎ−１）の容量素子の他方の端子に第３の電位を供給し、第２ｋの容量素子の他方の端子に第３の電位を供給するときには、第２ｋ−１の容量素子の他方の端子に前記第２の電位を供給する手段であることを特徴とする。

上記構成において、第３の電位は接地電位とすることができる。また、選択的に供給する手段（電位供給手段）は、第２の電位又は第３の電位を交互に供給できることが好ましい。

また、上記構成において、選択的に供給する手段（電位供給手段）は、バッファ回路又はインバータ回路を有していても良い。また、上記構成において、二次電池は、無線により電力の供給を受けて充電される二次電池であることが好ましい。また、上記構成において、アンテナからの電位、の代わりに、無線により電力の供給を受けて充電される二次電池からの電位、を用いる構成としても良い。

本発明の昇圧回路を用いることにより、他の回路に供給する電力の安定化を図ることができる。これにより、他の回路の動作不良を低減することができる。

また、本発明の昇圧回路を用いて半導体装置を作製することにより、アンテナから供給される電力の安定化を図ることができる。これにより、他の回路の動作不良を低減することができる。また、半導体装置外部への応答出力が低下することを防止できる。すなわち、通信距離を向上することができる。また、アンテナから供給される電力を用いる場合と比較して大きな電力を用いることができるため、昇圧回路の昇圧能力を向上することができる。

さらに、第２の電源は電源電位が低下しないか、又は電源電位の低下がごく僅かであるため、昇圧回路を構成する容量素子の充電を高速に行うことができ、昇圧時間を短縮することができる。また、昇圧回路への電力供給を別系統とすることにより、他の回路に要求される電力の条件を緩和することができるため、他の回路の規模を拡大することができる。第２の電源として一次電池や二次電池を用いる場合には、電源に起因するノイズを低減することもできる。

さらに、第２の電源として、無線によって充電可能な二次電池を用いることにより、煩雑な充電作業が不要になる。また、一次電池を用いる場合と比較して、経時的な劣化は極わずかであり、電池の交換作業も不要である。

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。

本発明における半導体装置は、使用する周波数モードを選ばず、例えば長波帯（１３５ｋＨｚ等）、短波帯（６．７８ＭＨｚ、１３．５６ＭＨｚ、２７．１２５ＭＨｚ、４０．６８ＭＨｚ等）、超短波帯（４３３．９２ＭＨｚ、８６９．０ＭＨｚ、９１５．０ＭＨｚ等）、マイクロ波帯（２．４５ＧＨｚ、５．８ＧＨｚ、２４．１２５ＧＨｚ等）等、いかなる周波数モードを使用する半導体装置においても適用することができる。通信距離や指向性等の要求に応じて、適宜周波数モードを選択すれば良い。

なお、本明細書において、単に「接続」という場合には、電気的に接続される状態を指すものとする。例えば「端子と配線とが接続される」とは、端子と配線が電気的に接続されている状態を指すものとし、端子と配線の間に何らかの素子を有する構成を排除するものではない。また、本明細書において、トランジスタを用いたＣＭＯＳインバータ回路を特にインバータ回路と称しているが、ＮＯＴ回路としての機能を有する他の回路に置き換えることも可能であり、ＣＭＯＳインバータ回路に特に限られるものではない。

また、本明細書において「入力端子」又は「出力端子」の用語は、「外部からの信号を受け入れるための構造」又は「回路からの信号を外部に出すための構造」を意味するものであって、現実に「端子」が存在することを要求するものではない。つまり、「回路Ａの出力端子が回路Ｂの入力端子と接続されている」という場合には、単に、回路Ａの出力信号が回路Ｂの入力信号となることを意味するにすぎない。

（実施の形態１）
本実施の形態では、本発明の昇圧回路の基本的な構成を図１及び２を用いて以下に説明する。

図１に４段の昇圧を行う本発明の昇圧回路の一例を示す。図１（Ａ）において、第１のダイオード１０２の入力端子の電位は電源電位Ｖｄｄであり、第１のダイオード１０２の出力端子には第２のダイオード１０４の入力端子及び第１の容量素子１１２の一方の端子が接続されている。同様に、第２のダイオード１０４の出力端子には第３のダイオード１０６の入力端子及び第２の容量素子１１４の一方の端子が接続されている。また、同様に、第３のダイオード１０６の出力端子には第４のダイオード１０８の入力端子及び第３の容量素子１１６の一方の端子が接続されている。以下、同様であるため詳細な説明は省略するが、第ｎのダイオードの出力端子には第ｎの容量素子の一方の端子が接続されているということもできる（ｎ：自然数）。また、第ｎ−１のダイオードの出力端子には第ｎのダイオードの入力端子が接続されている。なお、第５のダイオード１１０の出力端子は第５の容量素子の一方の端子と接続されており、これが昇圧回路の出力端子Ｖｏｕｔとなっている。

さらに、第１の容量素子１１２の他方の端子及び第３の容量素子１１６の他方の端子は、バッファ回路１２２の出力端子及びインバータ回路１２４の入力端子に接続されている。また、第２の容量素子１１４の他方の端子及び第４の容量素子１１８の他方の端子は、インバータ回路１２４の出力端子に接続されている。すなわち、第２ｋ−１の容量素子はバッファ回路１２２の出力端子及びインバータ回路１２４の入力端子に接続され、第２ｋの容量素子はインバータ回路１２４の出力端子に接続されると考えることができる（ｋ：自然数）。ただし、第５の容量素子１２０の他方の端子の電位としては接地電位ＧＮＤが入力される。バッファ回路１２２の入力端子にはクロックパルスＣＬＫが入力される。

図１（Ｂ）は図１（Ａ）におけるバッファ回路１２２を詳細に見た場合の一例であり、図１（Ｃ）は図１（Ａ）におけるインバータ回路１２４を詳細に見た場合の一例である。

バッファ回路１２２は２段のインバータ回路が直列に接続した構成となっている。具体的には、ｐ型トランジスタ１３２、１４２、及びｎ型トランジスタ１３４、１４４により構成されている。ここで、クロックパルスＣＬＫは、ｐ型トランジスタ１３２のゲート電極及びｎ型トランジスタ１３４のゲート電極に入力される。また、ｐ型トランジスタ１３２のソース電極及びドレイン電極の一方には電源電位Ｖｄｄとは異なる電源電位Ｖ´が入力され、ｎ型トランジスタ１３４のソース電極及びドレイン電極の一方には接地電位ＧＮＤが入力される。そして、ｐ型トランジスタ１３２のソース電極及びドレイン電極の他方は、ｎ型トランジスタ１３４のソース電極及びドレイン電極の他方と接続され、次段のインバータ回路を構成するｐ型トランジスタ１４２のゲート電極及びｎ型トランジスタ１４４のゲート電極に入力される。

ｐ型トランジスタ１４２及びｎ型トランジスタ１４４の接続関係については、ｐ型トランジスタ１３２及びｎ型トランジスタ１３４の関係と概ね同様である。ｐ型トランジスタ１４２のソース電極及びドレイン電極の一方には電源電位Ｖｄｄとは異なる電源電位Ｖ´が入力され、ｎ型トランジスタ１４４のソース電極及びドレイン電極の一方には接地電位ＧＮＤが入力される。そして、ｐ型トランジスタ１４２のソース電極及びドレイン電極の他方は、ｎ型トランジスタ１４４のソース電極及びドレイン電極の他方と接続され、出力端子となる。そして、該出力端子からｏｕｔ１が出力される。

インバータ回路１２４は、ｐ型トランジスタ１５２及びｎ型トランジスタ１５４により構成されている。ここで、バッファ回路１２２の出力端子は、ｐ型トランジスタ１５２のゲート電極及びｎ型トランジスタ１５４のゲート電極に接続される。そして、バッファ回路１２２の出力ｏｕｔ１が、インバータ回路１２４に入力される。また、ｐ型トランジスタ１５２のソース電極及びドレイン電極の一方には電源電位Ｖｄｄとは異なる電源電位Ｖ´が入力され、ｎ型トランジスタ１５４のソース電極及びドレイン電極の一方には接地電位ＧＮＤが入力される。そして、ｐ型トランジスタ１５２のソース電極及びドレイン電極の他方は、ｎ型トランジスタ１５４のソース電極及びドレイン電極の他方と接続され、インバータ回路の出力端子なる。そして、該出力端子からｏｕｔ２が出力される。

ここで重要なのは、バッファ回路１２２及びインバータ回路１２４に入力される電源電位Ｖ´が電源電位Ｖｄｄを出力する電源とは異なる電源から出力されるという点である。これにより、昇圧回路を構成する容量素子の充電を、電源電位Ｖｄｄを出力する電源とは異なる電源の出力により行うことができるため、電源電位Ｖｄｄの安定化を図ることができる。つまり、電源電位Ｖｄｄを用いる他の回路を、安定に動作させることができるようになる。なお、上記記載は、電源電位Ｖ´が電源電位Ｖｄｄと等しい構成を除く旨を意図するものではない。

以下に、本実施の形態の昇圧回路の動作について説明する。クロックパルスＣＬＫがＨｉｇｈである場合、バッファ回路１２２のｐ型トランジスタ１３２がＯＦＦとなりｎ型トランジスタ１３４がＯＮとなるため、ｐ型トランジスタ１４２及びｎ型トランジスタ１４４のゲート電極には接地電位ＧＮＤ、つまりＬｏｗが入力される。これにより、バッファ回路１２２のｐ型トランジスタ１４２がＯＮし、ｎ型トランジスタ１４４がＯＦＦするため、バッファ回路の出力ｏｕｔ１は電源電位Ｖ´、つまりＨｉｇｈとなる。このとき、インバータ回路１２４の入力端子がＨｉｇｈであるから、ｐ型トランジスタ１５２がＯＦＦとなりｎ型トランジスタ１５４がＯＮとなるため、インバータ回路の出力ｏｕｔ２はＬｏｗとなる。反対に、クロックパルスＣＬＫがＬｏｗである場合には、バッファ回路の出力ｏｕｔ１はＬｏｗであり、インバータ回路の出力ｏｕｔ２はＨｉｇｈである。

クロックパルスＣＬＫがＨｉｇｈである場合、バッファ回路１２２の出力ｏｕｔ１はＨｉｇｈであるから、第１の容量素子１１２及び第３の容量素子１１６が電源電位Ｖ´により充電され、ノードＮ１及びノードＮ３の電位が所定の値まで引き上げられる。これに伴い、第２のダイオード１０４及び第４のダイオード１０８を通じて電荷が流れ、ノードＮ２及びノードＮ４の電位が所定の値まで引き上げられる。次にクロックパルスＣＬＫがＬｏｗになると、バッファ回路１２２の出力ｏｕｔ１はＬｏｗとなり、インバータ回路１２４の出力ｏｕｔ２がＨｉｇｈとなるから、第２の容量素子１１４及び第４の容量素子１１８が電源電位Ｖ´により充電され、ノードＮ２及びノードＮ４の電位がさらに引き上げられる。したがって、ノードＮ３及びノードＮ５の電位がさらに引き上げられた値となる。このように、それぞれのノードにおける電位がＶ_Ｎ５＞Ｖ_Ｎ４＞Ｖ_Ｎ３＞Ｖ_Ｎ２＞Ｖ_Ｎ１＞Ｖｄｄとなることにより、昇圧が行われる。

なお、図１に示した昇圧回路はバッファ回路１２２とインバータ回路１２４を用いる構成としたが、これには限られない。例えば、図２に示す構成とすることもできる。図２の構成は、図１に示す構成のバッファ回路１２２をインバータ回路２０２で置き換えたものである。インバータ回路は入力を反転して出力する回路であるから、当該構成を用いても隣接する容量素子に入力されるパルスを反転することが可能であり、昇圧回路として機能させることができる。なお、図２におけるその他の構成は図１に示す構成と同様であるため、図１と同じ符号を用いて表している。

また、図１及び図２に示した昇圧回路は、ダイオードや容量素子を用いる構成であるが、その構成は特に限定されない。例えば、ダイオードとして、トランジスタのソース電極またはドレイン電極の一方をゲート電極と接続した素子を用いても良い。容量素子として、トランジスタのソース電極及びドレイン電極を接続して同電位とした構成の素子を用いても良い。また、図１及び図２に示した昇圧回路は４段の昇圧を行うものであるが、これに限られるのもではない。要求される昇圧の程度に合わせて、適宜、段数を変更することが好ましい。

本実施の形態に示す昇圧回路は、容量素子の充電に電源電位Ｖｄｄを用いない構成をとる。これにより、昇圧回路の動作に起因する電源電位Ｖｄｄの変動を抑えることができる。したがって、他の回路に供給する電力の安定化を図ることができ、他の回路の動作不良を低減することができる。

なお、本実施の形態に示した昇圧回路はあくまでも一例に過ぎず、その構成は、本実施の形態に限定されるものではない。

（実施の形態２）
本実施の形態では、実施の形態１に示した昇圧回路の変形例について図３を用いて以下に説明する。

図３は、４段の昇圧を行う本発明の昇圧回路の別の一例である。図３において、第１のダイオード３０２の入力端子の電位は電源電位Ｖｄｄであり、第１のダイオード３０２の出力端子には第２のダイオード３０４の入力端子及び第１の容量素子３１２の一方の端子が接続されている。同様に、第２のダイオード３０４の出力端子には第３のダイオード３０６の入力端子及び第２の容量素子３１４の一方の端子が接続されている。以下、同様であるため詳細な説明は省略するが、第ｎのダイオードの出力端子には第ｎの容量素子の一方の端子が接続されているということもできる（ｎ：自然数）。また、第ｎ−１のダイオードの出力端子には第ｎのダイオードの入力端子が接続されている。なお、第５のダイオード３１０の出力端子は第５の容量素子の一方の端子と接続されており、これが昇圧回路の出力端子Ｖｏｕｔとなっている。

また、第１の容量素子３１２の他方の端子及び第３の容量素子３１６の他方の端子は、第１のスイッチ素子３２２に接続されている。また、第２の容量素子３１４の他方の端子及び第４の容量素子３１８の他方の端子は、第２のスイッチ素子３２４に接続されている。すなわち、第２ｋ−１の容量素子は第１のスイッチ素子３２２に接続され、第２ｋの容量素子は第２のスイッチ素子３２４に接続されると考えることができる（ｋ：自然数）。ただし、第５の容量素子３２０の他方の端子の電位としては接地電位ＧＮＤが入力される。

本実施の形態の昇圧回路は、バッファ回路及びインバータ回路をより一般的なスイッチ素子に置き換えた点で実施の形態１に示した昇圧回路と異なる。ここで、第１のスイッチ素子３２２及び第２のスイッチ素子３２４は共に、電源電位Ｖ´又は接地電位ＧＮＤを選択するための素子である。

以下に、本実施の形態の昇圧回路の動作について説明する。まず、第１のスイッチ素子３２２及び第２のスイッチ素子３２４の一方が電源電位Ｖ´を選択するように、他方が接地電位ＧＮＤを選択するようにする。例えば、第１のスイッチ素子３２２が電源電位Ｖ´を選択し、第２のスイッチ素子３２４が接地電位ＧＮＤを選択した場合を考える。このとき、第１の容量素子３１２及び第３の容量素子３１６が電源電位Ｖ´により充電され、ノードＮ１及びノードＮ３の電位が所定の値まで引き上げられる。これに伴い、第２のダイオード３０４及び第４のダイオード３０８を通じて電荷が流れ、ノードＮ２及びノードＮ４の電位が所定の値まで引き上げられる。

次に、第１のスイッチ素子及び第２のスイッチ素子を切り替えて、第１のスイッチ素子３２２及び第２のスイッチ素子３２４の一方が接地電位ＧＮＤを選択するように、他方が電源電位Ｖ´を選択するようにする。つまり、第１のスイッチ素子３２２が接地電位ＧＮＤを選択し、第２のスイッチ素子３２４が電源電位Ｖ´を選択する。このとき、第２の容量素子１１４及び第４の容量素子１１８が電源電位Ｖ´により充電され、ノードＮ２及びノードＮ４の電位がさらに引き上げられる。したがって、ノードＮ３及びノードＮ５の電位がさらに引き上げられた値となる。このように、それぞれのノードにおける電位がＶ_Ｎ５＞Ｖ_Ｎ４＞Ｖ_Ｎ３＞Ｖ_Ｎ２＞Ｖ_Ｎ１＞Ｖｄｄとなることにより、昇圧が行われる。

ただし、スイッチ素子の切り替えは、それぞれの容量素子が完全に放電する前に行わなくてはならない。完全に放電した場合には、ノードの電位を引き上げる効果が得られなくなってしまうためである。

本実施の形態に示す昇圧回路は、容量素子の充電に電源電位Ｖｄｄを用いない構成をとる。これにより、昇圧回路の動作に起因する電源電位Ｖｄｄの変動を抑えることができる。このため、他の回路に供給する電力の安定化を図ることができ、他の回路の動作不良を低減することができる。本発明の効果は、昇圧回路の容量素子を充電するための電位を別系統とすることにより得られるものである。従って、昇圧回路の構成としては特に限定されず、本実施の形態のように、バッファ回路やインバータ回路を用いない構成としても良い。スイッチ素子の構成についても、適宜変更することができる。また、図３に示した昇圧回路は４段の昇圧を行うものであるが、これに限られるものではない。要求される昇圧の程度に合わせて、適宜、段数を変更することが好ましい。

なお、本実施の形態に示した昇圧回路はあくまでも一例に過ぎず、その構成は、本実施の形態に限定されるものではない。

（実施の形態３）
本実施の形態では、本発明の昇圧回路を用いた半導体装置について図４及び５を用いて以下に説明する。

図４（Ａ）は、本発明の昇圧回路を用いた半導体装置の構成の一例である。アンテナ４０２が電源回路４０４の入力端子及び充電回路４１６の入力端子に接続されている。電源回路４０４の出力端子は定電圧回路４０６の入力端子に接続され、また、定電圧回路４０６の出力端子は昇圧回路４０８の入力端子、ロジック回路４１０、アナログ回路４１２に接続されている。充電回路４１６の出力端子は二次電池４１８に接続され、二次電池４１８は昇圧回路４０８に接続され、昇圧回路４０８の出力端子はメモリ回路４１４に接続されている。ここで、昇圧回路４０８は、定電圧回路４０６の出力端子からの電圧を、二次電池から供給される電力によって昇圧する構成を有する。

なお、図４に示す構成は電力の流れを明確にするための模式図であり、図４に示した接続関係以外にも複数の接続関係が存在している。例えば、メモリ回路と、ロジック回路またはアナログ回路の間には、データのやり取りを行うための配線が接続されている。また、昇圧回路４０８にはアンテナからの信号に基づいて生成されたクロックパルスが供給される。

ここで、充電回路を用いて二次電池を充電する構成について詳細に説明する。

図４（Ｂ）に示すように、本実施の形態において説明する充電回路４１６は、整流回路４２２、電圧制御回路４２４、スイッチ素子Ａ４２６、および、充電制御回路４２８を有する。アンテナ４０２が整流回路４２２の入力端子に接続され、整流回路４２２の出力端子は電圧制御回路４２４の入力端子に接続される。また、電圧制御回路４２４の出力端子は、スイッチ素子Ａ４２６を介して二次電池４１８に接続される。充電制御回路４２８は、二次電池４１８と接続してその充電状況をモニタし、それに応じてスイッチ素子Ａ４２６のＯＮ／ＯＦＦを制御する。

スイッチ素子Ａ４２６としてダイオードを用いることにより、充電制御回路４２８を省略する構成とすることができる。また、電圧制御回路４２４は、電圧および電流の制御回路であってもよい。

次に、半導体装置と通信を行い、二次電池を充電することが可能なリーダライタの例を図４（Ｃ）に示す。リーダライタは、制御系４３２、および、アンテナ４３４を有する。

リーダライタから半導体装置の二次電池を充電する最も簡単な例としては、図５（Ａ）に示すように、振幅が等しい電磁波５００を用いて通信する場合である。この時の充電方法を図５（Ｂ）のフローチャートで示す。

初めに、ステップＳ５０２として、充電器のアンテナから振幅の等しい電磁波の送信を開始する。ステップＳ５０４としてＲＦＩＤタグが電磁波を受信すると、ステップＳ５０６として、スイッチＡ（ＳＷＡ）がＯＮとなり、二次電池への充電が開始される。このとき、ステップＳ５０８として充電制御回路は二次電池への充電状況を監視する。二次電池の電圧が一定値以上になると（ＹＥＳ）、ステップＳ５１０として、ＲＦＩＤタグは充電が終了したことを伝える信号を送信する。ステップＳ５１２として、その信号を受信したリーダライタは、ステップＳ５１４として、電磁波の送信を停止する。なお、二次電池の電圧が一定値に達していない場合（ＮＯ）には、ステップＳ５０６に戻り、そのまま充電を行う。

なお、本実施の形態に示す構成においては、ロジック回路等が動作するタイミングにおいて、二次電池の充電を行わないようにすることが好ましい。二次電池の充電を行うことにより、ロジック回路等に供給される電力が不安定になる可能性が高いためである。

本発明の昇圧回路を用いて半導体装置を作製することにより、アンテナから供給される電力の安定化を図ることができる。特に、データの書込み時に高電圧を要する不揮発性メモリを用いる場合には、その効果は著しく、他の回路の動作不良を大幅に低減することができる。また、半導体装置外部への応答出力が低下することを防止できる。すなわち、通信距離を向上することができる。また、アンテナから供給される電力を用いる場合と比較して大きな電力を用いることができるため、昇圧回路の昇圧能力を向上することができる。

さらに、二次電池の電源電位の低下は極わずかであり、昇圧回路を構成する容量素子の充電を高速に行うことができるため、昇圧時間を短縮することができる。また、昇圧回路への電力供給を別系統とすることにより、他の回路に要求される電力の条件を緩和することができるため、他の回路の規模を拡大することが可能となる。また、電源に起因するノイズを低減することもできる。また、無線によって充電可能な二次電池を用いることにより、煩雑な充電作業が不要になる。また、一次電池を用いる場合と比較して、経時的な劣化は極わずかであり、電池の交換作業も不要である。

本実施の形態において充電回路４１６をアンテナ４０２に接続する構成を示したが、当該構成はあくまでも一例に過ぎず、本発明は本実施の形態に限定されるものではない。例えば、充電回路が、電源回路や定電圧回路を介してアンテナに接続される構成であってもよい。この場合には、充電回路の構成も適宜変更することが好ましい。また、昇圧回路に入力される二次電池の出力をコントロールする手段を有していても良い。当該手段を有することにより、回路構成を変更することなく、昇圧回路の出力電圧をコントロールすることができる。また、昇圧回路の電力供給先はメモリ回路に限られず、その他の回路としても良い。

また、本実施の形態にて示した半導体装置は、ロジック回路、アナログ回路等への電力供給を電源回路及び定電圧回路を介して行う構成としたが、これに限られるものではない。たとえば、電源回路４０４及び定電圧回路４０６に代えて充電回路及び二次電池を用いる構成としても良い。このような構成とすることによって、ロジック回路やアナログ回路を二次電池から供給される電力にて動作させることができるため、二次電池を用いない場合と比較して動作の安定性を向上できる。なお、上記充電回路及び二次電池への置換は、実施の形態１及び実施の形態２に示した昇圧回路の電位Ｖｄｄを二次電池の電位Ｖ´´に置き換えることに等しい。もちろん、結果として、Ｖ´´＝Ｖｄｄ、又は、Ｖ´´＝Ｖ´となることを妨げるものではない。

また、昇圧回路に供給される電力の全てを、二次電池４１８から供給する構成とすることもできる。これは、実施の形態１及び実施の形態２に示した昇圧回路の電位Ｖｄｄを電位Ｖ´に置き換えることに等しい。当該構成とすることによって、充電回路及び二次電池を複数設ける必要がないため、回路構成を簡略化することができる。本実施の形態は、実施の形態１または２と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、本発明の昇圧回路を用いた半導体装置についての別の例を、図６を用いて以下に説明する。

図６は、本発明の昇圧回路を用いた半導体装置の構成の別の一例である。アンテナ６０２が電源回路６０４の入力端子に接続されている。電源回路６０４の出力端子は定電圧回路６０６の入力端子に接続され、また、定電圧回路６０６の出力端子は昇圧回路６１８の入力端子、ロジック回路６０８、アナログ回路６１０に接続されている。さらに、アンテナ６０２とは異なるアンテナ６１２が充電回路６１４の入力端子に接続されている。充電回路６１４の出力端子は二次電池６１６に接続され、二次電池６１６は昇圧回路６１８に接続され、昇圧回路６１８の出力端子はメモリ回路６２０に接続されている。ここで、昇圧回路６１８は、定電圧回路６０６の出力端子からの電圧を、二次電池６１６から供給される電力によって昇圧する構成を有する。

なお、図６に示す構成は電力の流れを明確にするための模式図であり、図６に示した接続関係以外にも複数の接続関係が存在している。例えば、メモリ回路と、ロジック回路またはアナログ回路の間には、データのやり取りを行うための配線が接続されている。また、昇圧回路６１８にはアンテナからの信号に基づいて生成されたクロックパルスが供給される。

本実施の形態の半導体装置が実施の形態３に示す半導体装置と異なる点は、昇圧に用いる電力を発生するアンテナ６１２が、ロジック回路等に電力を供給するアンテナ６０２とは別に存在している点である。

次に、本実施の形態において、充電回路を用いて二次電池を充電するための構成について説明する。

図６（Ｂ）に示すように、本実施の形態にて説明する充電回路６１４は、整流回路６２２、電圧制御回路６２４、スイッチ素子Ａ６２６、および、充電制御回路６２８を有する。アンテナ６１２が整流回路６２２の入力端子に接続され、整流回路６２２の出力端子は電圧制御回路６２４の入力端子に接続される。また、電圧制御回路６２４の出力端子は、スイッチ素子Ａ６２６を介して二次電池６１６に接続される。充電制御回路６２８は、二次電池６１６と接続してその充電状況をモニタし、それに応じてスイッチ素子Ａ６２６のＯＮ／ＯＦＦを制御する。

スイッチ素子Ａ６２６としてダイオードを用いることにより、充電制御回路６２８を省略する構成とすることができる。また、電圧制御回路６２４は、電圧および電流の制御回路であってもよい。

リーダライタから半導体装置の二次電池を充電する例としては、実施の形態３にて説明した方法などを適宜用いることができるため、ここでは省略する。

本発明の昇圧回路を用いて半導体装置を作製することにより、アンテナから供給される電力の安定化を図ることができる。これにより、他の回路の動作不良を低減することができる。また、半導体装置外部への応答出力が低下することを防止できる。すなわち、通信距離を向上することができる。また、アンテナから供給される電力を用いる場合と比較して大きな電力を用いることができるため、昇圧回路の昇圧能力を向上することができる。なお、本実施の形態に示すように、昇圧用の電源を供給するためのアンテナを別系統とすることにより、ロジック回路等の動作に関わり無く、常に二次電池の充電を行うことができる。したがって、充電の効率を高めることが出来る。

さらに、二次電池の電源電位の低下は極わずかであり、昇圧回路を構成する容量素子の充電を高速に行うことができるため、昇圧時間を短縮することができる。また、昇圧回路への電力供給を別系統とすることにより、他の回路に要求される電力の条件を緩和することができるため、他の回路の規模を拡大することが可能となる。また、電源に起因するノイズを低減することもできる。また、無線によって充電可能な二次電池を用いることにより、煩雑な充電作業が不要になる。また、一次電池を用いる場合と比較して、経時的な劣化は極わずかであり、電池の交換作業も不要である。

本実施の形態において示した構成はあくまでも一例に過ぎず、本発明は本実施の形態に限定されるものではない。本実施の形態は、実施の形態１乃至３と適宜組み合わせることができる。

（実施の形態５）
本実施の形態では、本発明の昇圧回路を用いた半導体装置についての別の例を、図７を用いて以下に説明する。

図７（Ａ）は、本発明の昇圧回路を用いた半導体装置の構成の別の一例である。図７（Ａ）において、アンテナ７０２が電源回路７０４の入力端子、充電回路Ａ７１２の入力端子、及び充電回路Ｂ７１６の入力端子に接続されている。電源回路７０４の出力端子は定電圧回路７０６の入力端子に接続され、また、定電圧回路７０６の出力端子は昇圧回路７２０の入力端子、ロジック回路７０８、アナログ回路７１０に接続されている。さらに、充電回路Ａ７１２の出力端子は二次電池Ａ７１４に接続され、充電回路Ｂ７１６の出力端子は二次電池Ｂ７１８に接続されている。二次電池Ａ７１４及び二次電池Ｂ７１８は昇圧回路７２０に接続され、昇圧回路７２０の出力端子はメモリ回路７２２に接続されている。ここで、昇圧回路７２０は、定電圧回路７０６の出力端子からの電圧を、二次電池Ａ７１４及び二次電池Ｂ７１８から供給される電力によって昇圧する構成を有する。

なお、図７（Ａ）に示す構成は電力の流れを明確にするための模式図であり、図７（Ａ）に示した接続関係以外にも複数の接続関係が存在している。例えば、メモリ回路と、ロジック回路またはアナログ回路の間には、データのやり取りを行うための配線が接続されている。また、昇圧回路７２０にはアンテナからの信号に基づいて生成されたクロックパルスが供給される。

図７（Ａ）に示す半導体装置が実施の形態３に示す半導体装置と異なる点は、昇圧に用いる電力を発生するアンテナ７０２が、二つの充電回路に接続され、当該二つの充電回路がそれぞれ対応する二次電池を充電する点である。当該構成を用いて、例えば、二つの二次電池の電力が、昇圧回路のバッファ回路とインバータ回路にそれぞれ供給される構成とすることができる。

図７（Ｂ）は、本発明の昇圧回路を用いた半導体装置の構成のさらに別の例である。アンテナ７５２が電源回路７５４の入力端子に接続されている。電源回路７５４の出力端子は定電圧回路７５６の入力端子に接続され、また、定電圧回路７５６の出力端子は昇圧回路７７２の入力端子、ロジック回路７５８、アナログ回路７６０に接続されている。さらに、アンテナ７５２とは異なるアンテナ７６２が、充電回路Ａ７６４の入力端子及び充電回路Ｂ７６８の入力端子に接続されている。充電回路Ａ７６４の出力端子は二次電池Ａ７６６に接続され、充電回路Ｂ７６８の出力端子は二次電池Ｂ７７０に接続され、二次電池Ａ７６６及び二次電池Ｂ７７０は昇圧回路７７２に接続され、昇圧回路７７２の出力端子はメモリ回路７７４に接続されている。ここで、昇圧回路７７２は、定電圧回路７５６の出力端子からの電圧を、二次電池Ａ７６６及び二次電池Ｂ７７０から供給される電力によって昇圧する構成を有する。

なお、図７（Ｂ）に示す構成は電力の流れを明確にするための模式図であり、図７（Ｂ）に示した接続関係以外にも複数の接続関係が存在している。例えば、メモリ回路と、ロジック回路またはアナログ回路の間には、データのやり取りを行うための配線が接続されている。また、昇圧回路７７２にはアンテナからの信号に基づいて生成されたクロックパルスが供給される。

図７（Ｂ）に示す半導体装置が実施の形態３に示す半導体装置と異なる点は、昇圧に用いる電力を発生するアンテナ７６２が、ロジック回路等に電力を供給するアンテナ７５２とは別に存在している点、及び、昇圧に用いる電力を発生するアンテナ７６２が、二つの充電回路に接続され、当該二つの充電回路がそれぞれ二つの二次電池を充電する点である。当該構成を用いて、例えば、二つの二次電池の電力が、昇圧回路のバッファ回路とインバータ回路にそれぞれ供給される構成とすることができる。

充電回路の具体的な構成については、実施の形態３又は４にて示した構成などを適宜用いることができるため、ここでは省略する。また、リーダライタから半導体装置の二次電池を充電する例としては、実施の形態３にて説明した方法などを適宜用いることができる。

本実施の形態にて示した構成を用いて半導体装置を作製する場合、アンテナから供給される電力の安定化を図ることができる。これにより、他の回路の動作不良を低減することができる。また、半導体装置外部への応答出力が低下することを防止できる。すなわち、通信距離を向上することができる。また、アンテナから供給される電力を用いる場合と比較して大きな電力を用いることができるため、昇圧回路の昇圧能力を向上することができる。さらに、個々の二次電池への負荷を低減することができるため、電力の安定化等の観点から好ましい。また、二次電池の電源電位の低下は極わずかであり、昇圧回路を構成する容量素子の充電を高速に行うことができるため、昇圧時間を短縮することができる。

図７（Ｂ）の構成を用いて半導体装置を作製した場合、昇圧用の電源を供給するためのアンテナを別系統とすることができる。これにより、ロジック回路等の動作に関わり無く、常に二次電池の充電を行うことができる。したがって、充電の効率を高めることが出来る。また、昇圧回路への電力供給を別系統とすることにより、他の回路に要求される電力の条件を緩和することができるため、他の回路の規模を拡大することが可能となる。また、電源に起因するノイズを低減することもできる。また、無線によって充電可能な二次電池を用いることにより、煩雑な充電作業が不要になる。また、一次電池を用いる場合と比較して、経時的な劣化は極わずかであり、電池の交換作業も不要である。

本実施の形態において示した構成はあくまでも一例に過ぎず、本発明は本実施の形態に限定されるものではない。例えば、図７（Ａ）において、充電回路Ａ及び充電回路Ｂは、電源回路や定電圧回路を介してアンテナに接続されていてもよい。この場合には、充電回路Ａ及び充電回路Ｂの構成も適宜変更することが好ましい。また、充電回路Ａと充電回路Ｂの機能をまとめて一つの充電回路としても良い。本実施の形態は、実施の形態１乃至４と適宜組み合わせることができる。

（実施の形態６）
本実施の形態では、上記実施の形態にて示した半導体装置の作製方法の一例について、図８乃至１２を参照して説明する。

まず、基板８０１の一表面に絶縁膜８０２を介して剥離層８０３を形成し、続けて下地膜として機能する絶縁膜８０４と半導体膜８０５（例えば、非晶質珪素を含む膜）を積層して形成する（図８（Ａ）参照）。なお、絶縁膜８０２、剥離層８０３、絶縁膜８０４および半導体膜８０５は、連続して形成することができる。

なお、基板８０１は、ガラス基板、石英基板、セラミック基板、金属基板（例えば、ステンレス基板など）、Ｓｉ基板等から選択されるものである。他にも、プラスチック基板である、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。なお、本工程では、剥離層８０３は、絶縁膜８０２を介して基板８０１の全面に設けているが、フォトリソグラフィ法を用いてマスクを形成し、エッチングを行うことにより、選択的に形成してもよい。

また、絶縁膜８０２、絶縁膜８０４は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯ_ｘＮ_ｙ：ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮ_ｘＯ_ｙ：ｘ＞ｙ＞０）等の絶縁材料を用いて形成することができる。例えば、絶縁膜８０２、８０４をそれぞれ２層構造として、第１層目の絶縁膜として窒化酸化シリコン膜を、第２層目の絶縁膜として酸化窒化シリコン膜を形成することができる。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。もちろん、単層構造であっても良いし、３層以上の積層構造とすることも可能である。絶縁膜８０２は、基板８０１から、剥離層８０３又はその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能し、絶縁膜８０４は基板８０１、剥離層８０３から、その上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜８０２、８０４を形成することによって、基板８０１からのＮａなどのアルカリ金属やアルカリ土類金属が、素子に侵入して悪影響を及ぼすことを防ぐことができ、また、剥離層８０３からの不純物元素が、素子に侵入して悪影響を及ぼすことを防ぐことができる。なお、基板８０１として石英基板のように不純物元素の影響を無視できる基板を用いる場合には絶縁膜８０２、８０４を省略してもよい。

また、剥離層８０３には、金属膜や、金属膜と金属酸化膜の積層構造等を用いることができる。上記金属膜の材料としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または当該元素を主成分とする合金材料若しくは化合物材料が挙げられる。当該材料を用いて単層構造又は積層構造の金属膜を形成することができる。なお、金属膜の形成方法として、スパッタ法や、プラズマＣＶＤ法等の各種ＣＶＤ法等を用いることができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下又はＮ_２Ｏ雰囲気下におけるプラズマ処理や、酸素雰囲気下又はＮ_２Ｏ雰囲気下における加熱処理等を行うことによって、金属膜表面に当該金属膜の酸化膜又は酸化窒化膜を形成した構造を用いることができる。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタングステン膜を設けた場合、酸素雰囲気下においてタングステン膜にプラズマ処理を行うことで、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。この場合、タングステンの酸化物は、ＷＯｘで表され、Ｘは２乃至３であり、Ｘが２の場合（ＷＯ_２）、Ｘが２．５の場合（Ｗ_２Ｏ_５）、Ｘが２．７５の場合（Ｗ_４Ｏ_１１）、Ｘが３の場合（ＷＯ_３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、その構成を決定すれば良い。

半導体膜８０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５ｎｍ以上２００ｎｍ以下（好ましくは３０ｎｍ以上１５０ｎｍ以下）の厚さで形成する。半導体膜８０５の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウムを用いると良い。

次に、半導体膜８０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照射に、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法や、結晶化を助長する金属元素を用いる熱結晶化法等を組み合わせた方法を用いて、半導体膜８０５の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶化した半導体膜８０５ａ〜８０５ｆを形成し、当該半導体膜８０５ａ〜８０５ｆを覆うようにゲート絶縁膜８０６を形成する（図８（Ｂ）参照）。

ここで、結晶化に用いるレーザービームとしては、連続発振（ＣＷ：ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）型のレーザービームやパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。例えば、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４などに、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種が添加された材料を媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーなどから発振されるものを用いることができる。このようなレーザービームの基本波、及び基本波の第２高調波、第３高調波、第４高調波を照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ_４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。上記Ｎｄ：ＹＶＯ_４レーザーは、連続発振で射出することも、パルス発振で射出することも可能である。

なお、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４などに、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種が添加された材料を媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射されることになる。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。なお、当該走査方向にチャネル長方向（キャリアが流れる方向）を合わせてトランジスタを形成することにより、電界効果移動度が高い薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を得ることができる。

また、ゲート絶縁膜８０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯ_ｘＮ_ｙ：ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮ_ｘＯ_ｙ：ｘ＞ｙ＞０）等の絶縁材料を用いて形成することができる。例えば、ゲート絶縁膜８０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。もちろん、単層構造であっても良いし、３層以上の積層構造とすることも可能である。

他の方法として、半導体膜８０５ａ〜８０５ｆに対して高密度プラズマ処理を行い、表面を酸化又は窒化することでゲート絶縁膜８０６を形成しても良い。これにより、１ｎｍ以上２０ｎｍ以下、代表的には５ｎｍ以上１０ｎｍ以下の絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度をきわめて低く抑えることができる。高密度プラズマ処理は、半導体膜を直接酸化（若しくは窒化）するため、形成される絶縁膜の、膜厚のばらつきをきわめて小さくすることができる。

次に、ゲート絶縁膜８０６上に、第１の導電膜と第２の導電膜とを積層して形成する（図示せず）。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０ｎｍ以上１００ｎｍ以下の厚さで形成する。第２の導電膜は、１００ｎｍ以上４００ｎｍ以下の厚さで形成する。第１の導電膜及び第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例としては、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜、等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造以外にも、単層構造、または、３層以上の積層構造としても良い。例えば、３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。

次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、第１の導電膜と第２の導電膜をエッチングすることにより、半導体膜８０５ａ〜８０５ｆの上方にゲート電極８０７を形成する。

次に、図８（Ｃ）に示すように、ゲート電極８０７をマスクとして半導体膜８０５ａ〜８０５ｆに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加し、その後、フォトリソグラフィ法を用いてレジストからなるマスクを選択的に形成して、ｐ型を付与する不純物元素を高濃度に添加する。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０^１５／ｃｍ^３以上１×１０^１９／ｃｍ^３以下の濃度で含まれるように半導体膜８０５ａ〜８０５ｆに選択的に導入し、ｎ型を示す不純物領域８０８を形成する。また、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、１×１０^１９／ｃｍ^３以上〜１×１０^２０／ｃｍ^３以下の濃度で含まれるように選択的に半導体膜８０５ｃ、８０５ｅに導入し、ｐ型を示す不純物領域８０９を形成する。

続いて、ゲート絶縁膜８０６とゲート電極８０７を覆うように、絶縁膜を形成する。当該絶縁膜としては、プラズマＣＶＤ法やスパッタリング法等により、無機材料を含む膜や有機材料を含む膜を、単層構造又は積層構造で形成することができる。次に、垂直方向を主体とした異方性エッチングにより絶縁膜を選択的にエッチングして、ゲート電極８０７の側面に接する絶縁膜８１０（サイドウォールともよばれる）を形成する。絶縁膜８１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。

続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極８０７および絶縁膜８１０をマスクとして用いて、半導体膜８０５ａ、８０５ｂ、８０５ｄ、８０５ｆにｎ型を付与する不純物元素を高濃度に添加し、ｎ型を示す不純物領域８１１を形成する。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０^１９／ｃｍ^３以上１×１０^２０／ｃｍ^３以下の濃度で含まれるように半導体膜８０５ａ、８０５ｂ、８０５ｄ、８０５ｆに選択的に導入し、不純物領域８０８より高濃度のｎ型不純物が含まれる不純物領域８１１を形成する。

以上の工程により、図８（Ｄ）に示すように、ｎチャネル型薄膜トランジスタ８００ａ、８００ｂ、８００ｄ、８００ｆとｐチャネル型薄膜トランジスタ８００ｃ、８００ｅが形成される。

なお、ｎチャネル型薄膜トランジスタ８００ａにおいては、ゲート電極８０７と重なる半導体膜８０５ａの領域にチャネル形成領域が形成され、ゲート電極８０７及び絶縁膜８１０と重ならない領域にソース領域又はドレイン領域を形成する不純物領域８１１が形成され、絶縁膜８１０と重なる領域であってチャネル形成領域と不純物領域８１１の間に低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トランジスタ８００ｂ、８００ｄ、８００ｆにも同様に、チャネル形成領域、低濃度不純物領域及び不純物領域８１１が形成されている。

また、ｐチャネル型薄膜トランジスタ８００ｃにおいては、ゲート電極８０７と重なる半導体膜８０５ｃの領域にチャネル形成領域が形成され、ゲート電極８０７と重ならない領域にソース領域又はドレイン領域を形成する不純物領域８０９が形成されている。また、ｐチャネル型薄膜トランジスタ８００ｅにも同様に、チャネル形成領域及び不純物領域８０９が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ８００ｃ、８００ｅには、ＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を設けてもよいし、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成としてもよい。

次に、図９（Ａ）に示すように、半導体膜８０５ａ〜８０５ｆ、ゲート電極８０７等を覆うように、絶縁膜を単層構造又は積層構造で形成し、当該絶縁膜上に薄膜トランジスタ８００ａ〜８００ｆの不純物領域８０９、８１１と電気的に接続する導電膜８１３を形成する。上記絶縁膜は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等の方法を用いて形成することができる。また、絶縁膜の材料として、珪素酸化物や珪素窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料等を用いることができる。ここでは、当該絶縁膜を２層構造とし、１層目の絶縁膜８１２ａを窒化酸化珪素膜で形成し、２層目の絶縁膜８１２ｂを酸化窒化珪素膜で形成する。なお、導電膜８１３は、半導体膜８０５ａ〜８０５ｆのソース電極又はドレイン電極を構成する。

導電膜８１３は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料を用いて、単層構造又は積層構造で形成することができる。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方を含む合金材料に相当する。

次に、図９（Ｂ）に示すように、導電膜８１３を覆うように絶縁膜８１４を形成し、当該絶縁膜８１４上に、半導体膜８０５ａ、８０５ｆのソース電極又はドレイン電極を形成する導電膜８１３と電気的に接続する導電膜８１５ａ、８１５ｂを形成する。また、半導体膜８０５ｂ、８０５ｅのソース電極又はドレイン電極を形成する導電膜８１３と電気的に接続する導電膜８１６ａ、８１６ｂを形成する。なお、導電膜８１５ａ、８１５ｂと導電膜８１６ａ、８１６ｂは同一の材料で同時に形成してもよい。導電膜８１５ａ、８１５ｂと導電膜８１６ａ、８１６ｂは、導電膜８１３と同様の材料を用いて形成することができる。続いて、導電膜８１６ａ、８１６ｂに、アンテナとして機能する導電膜８１７ａ、８１７ｂを形成する。

なお、絶縁膜８１４は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯ_ｘ）、窒化珪素（ＳｉＮ_ｘ）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ：ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮ_ｘＯ_ｙ：ｘ＞ｙ＞０）等の酸素または窒素を有する絶縁膜や、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、またはシロキサン樹脂等を用いて、単層構造又は積層構造で形成することができる。

また、導電膜８１７ａ、８１７ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料を用いて、単層構造又は積層構造で形成することができる。

例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜８１７ａ、８１７ｂを形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷する。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一又は複数からなる金属粒子や、ハロゲン化銀の微粒子、または分散性ナノ粒子といったものを用いること可能である。また、導電性ペーストに含まれる有機樹脂としては、金属粒子のバインダー、溶媒、分散剤、被覆材として機能する有機樹脂等から選ばれた一または複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等を用いる。上述のように導電性のペーストを印刷した後に、焼成を行うことが好ましい。

なお、導電膜８１５ａ、８１５ｂは、二次電池と電気的に接続するための配線として機能する。また、アンテナとして機能する導電膜８１７ａ、８１７ｂを形成する際に、導電膜８１５ａ、８１５ｂに電気的に接続する導電膜を別途形成し、当該導電膜を二次電池と接続するための配線として用いてもよい。

次に、図９（Ｃ）に示すように、導電膜８１７ａ、８１７ｂを覆うように絶縁膜８１８を形成した後、薄膜トランジスタ８００ａ〜８００ｆ、導電膜８１７ａ、８１７ｂ等を含む層（以下、「素子形成層８１９」と記す）を基板８０１から剥離する。ここでは、レーザー光（例えばＵＶ光）を照射することによって、薄膜トランジスタ８００ａ〜８００ｆを避けた領域に開口部を形成した後、物理的な力を用いて基板８０１から素子形成層８１９を剥離する。なお、基板８０１から素子形成層８１９を剥離する前に、形成した開口部にエッチング剤を導入して、剥離層８０３を選択的に除去してもよい。エッチング剤としては、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ_３）を使用する。なお、剥離層８０３は、全て除去せずに一部分を残存させてもよい。このようにすることで、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。なお、絶縁膜８１８は、絶縁膜８１４と同様にして形成することができる。

次に、図１０（Ａ）に示すように、レーザー光の照射により素子形成層８１９に開口部を形成した後に、当該素子形成層８１９の一方の面（絶縁膜８１８が露出した面）に第１のシート材８２０を貼り合わせた後、基板８０１から素子形成層８１９を剥離する。そして、図１０（Ｂ）に示すように、素子形成層８１９の他方の面（剥離により露出した面）に、第２のシート材８２１を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第１のシート材８２０と第２のシート材８２１を貼り合わせる。第１のシート材８２０、第２のシート材８２１として、例えば、ホットメルトフィルム等を用いることができる。

また、第１のシート材８２０、第２のシート材８２１として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムを用いることによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。

なお、二次電池は、導電膜８１５ａ、８１５ｂに接続されるが、二次電池との接続を、基板８０１から素子形成層８１９を剥離する前（図９（Ｂ）又は図９（Ｃ）の段階）に行ってもよいし、基板８０１から素子形成層８１９を剥離した後（図１０（Ａ）の段階）に行ってもよいし、素子形成層８１９を第１のシート材及び第２のシート材で封止した後（図１０（Ｂ）の段階）に行ってもよい。

素子形成層８１９と二次電池との接続の一例を、図１１及び１２を用いて説明する。

図９（Ｂ）に示す段階において、アンテナとして機能する導電膜８１７ａ、８１７ｂと同時に、導電膜８１５ａ、８１５ｂにそれぞれ電気的に接続する導電膜８３１ａ、８３１ｂを形成する。続けて、導電膜８１７ａ、８１７ｂ、導電膜８３１ａ、８３１ｂを覆うように絶縁膜８１８を形成し、導電膜８３１ａ、８３１ｂの表面が露出するように開口部８３２ａ、８３２ｂを形成する。そして、レーザー光の照射により素子形成層８１９に開口部を形成した後に、当該素子形成層８１９の一方の面（絶縁膜８１８の露出した面）に第１のシート材８２０を貼り合わせ、基板８０１から素子形成層８１９を剥離する（図１１（Ａ）参照）。

次に、素子形成層８１９の他方の面（剥離により露出した面）に、第２のシート材８２１を貼り合わせた後、素子形成層８１９を第１のシート材８２０から剥離する（図１１（Ｂ）参照）。このため、ここでは、第１のシート材８２０として粘着力が弱いものを用いることが好ましい。続けて、開口部８３２ａ、８３２ｂを介して導電膜８３１ａ、８３１ｂとそれぞれ電気的に接続する導電膜８３４ａ、８３４ｂを選択的に形成する。

導電膜８３４ａ、８３４ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により単層構造又は積層構造で形成する。導電性材料としては、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料を用いることができる。

なお、ここでは、基板８０１から素子形成層８１９を剥離した後に導電膜８３４ａ、８３４ｂを形成する例を示しているが、導電膜８３４ａ、８３４ｂを形成した後に基板８０１から素子形成層８１９の剥離を行ってもよい。

次に、図１２（Ａ）に示すように、素子形成層８１９を素子ごとに分断する。分断は、レーザー照射装置、ダイシング装置、スクライブ装置等を用いて行うことができる。

次に、図１２（Ｂ）に示すように、分断された素子を二次電池と電気的に接続する。ここでは、素子形成層８１９に設けられた導電膜８３４ａ、８３４ｂと、接続端子として機能する導電膜８３６ａ、８３６ｂとをそれぞれ接続する。なお、導電膜８３６ａ、８３６ｂが設けられた基板８３５上には二次電池が設けられている。導電膜８３４ａと導電膜８３６ａとの接続や、導電膜８３４ｂと導電膜８３６ｂとの接続は、異方導電性フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や異方導電性ペースト（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）等の接着性を有する材料を用いて行うことができる。ここでは、接着性を有する樹脂８３７に含まれる導電性粒子８３８を用いて接続する例を示している。この他、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。

なお、本実施の形態は、実施の形態１乃至５と適宜組み合わせることができる。

（実施の形態７）
本発明によりＲＦＩＤタグとして機能する半導体装置を形成することができる。ＲＦＩＤタグの用途は多岐にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１３（Ａ）参照）、包装用容器類（包装紙やボトル等、図１３（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１３（Ｂ）参照）、乗物類（自転車等、図１３（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図１３（Ｅ）、（Ｆ）参照）等の物品に設けて使用することができる。なお、図１３において、ＲＦＩＤタグは１３００で示すものである。

なお、電子機器とは、例えば、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。また、上記半導体装置を、動物類、人体等に用いることができる。

ＲＦＩＤタグは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなる包装用容器等であれば当該有機樹脂に埋め込むとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に無線チップを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。

本発明により作製することが可能なＲＦＩＤタグは、昇圧回路の容量素子を充電するための電力として、アンテナから供給される電力ではなく、二次電池から供給される電力を用いる。これにより、アンテナから供給される電力の安定化を図ることができる。すなわち、ＲＦＩＤタグの動作を安定化することができる。

本発明により形成することが可能なＲＦＩＤタグを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられるＲＦＩＤタグに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を容易に行うことができる。

なお、本実施の形態は、実施の形態１乃至６と適宜組み合わせることができる。

本発明の昇圧回路の構成を示す図。 本発明の昇圧回路の構成を示す図。 本発明の昇圧回路の構成を示す図。 本発明の半導体装置の構成を示す図。 本発明の二次電池の充電方法を示す図。 本発明の半導体装置の構成を示す図。 本発明の半導体装置の構成を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の使用例を示す図。 従来の昇圧回路の構成を示す図。 従来の半導体装置の構成を示す図。

符号の説明

１０２ ダイオード
１０４ ダイオード
１０６ ダイオード
１０８ ダイオード
１１０ ダイオード
１１２ 容量素子
１１４ 容量素子
１１６ 容量素子
１１８ 容量素子
１２０ 容量素子
１２２ バッファ回路
１２４ インバータ回路
１３２ ｐ型トランジスタ
１３４ ｎ型トランジスタ
１４２ ｐ型トランジスタ
１４４ ｎ型トランジスタ
１５２ ｐ型トランジスタ
１５４ ｎ型トランジスタ

Claims (1)

1. 昇圧回路と、アンテナと、二次電池と、を有し、
   前記昇圧回路は、ｎ個（ｎ：自然数、３≦ｎ）のダイオードと、ｎ−１個の容量素子と、を有し、
   前記ｎ個のダイオードのうちの第１のダイオードの入力端子には、前記アンテナからの第１の電位を供給する手段が電気的に接続され、
   前記ｎ個のダイオードのうちの第ｍ（ｍ：自然数、２≦ｍ≦ｎ）のダイオードの入力端子には、前記ｎ−１個の容量素子のうちの第ｍ−１の容量素子の一方の端子が電気的に接続され、且つ前記ｎ個のダイオードのうちの第ｍ−１のダイオードの出力端子が電気的に接続され、
   前記ｎ−１個の容量素子の他方の端子には、第３の電位と、前記二次電池からの第２の電位とを選択的に供給する電位供給手段が電気的に接続され、
   前記電位供給手段は、前記ｎ−１個の容量素子のうちの第２ｋ（ｋ：自然数、２ｋ≦ｎ−１）の容量素子の他方の端子に前記第２の電位を供給するときには、前記ｎ−１個の容量素子のうちの第２ｋ−１（ｋ：自然数、２ｋ−１≦ｎ−１）の容量素子の他方の端子に前記第３の電位を供給し、前記第２ｋの容量素子の他方の端子に前記第３の電位を供給するときには、前記第２ｋ−１の容量素子の他方の端子に前記第２の電位を供給する手段であることを特徴とする半導体装置。
   

Images