[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI481195B - 振盪器電路及包含該振盪器電路的半導體裝置 - Google Patents

振盪器電路及包含該振盪器電路的半導體裝置 Download PDF

Info

Publication number
TWI481195B
TWI481195B TW096137846A TW96137846A TWI481195B TW I481195 B TWI481195 B TW I481195B TW 096137846 A TW096137846 A TW 096137846A TW 96137846 A TW96137846 A TW 96137846A TW I481195 B TWI481195 B TW I481195B
Authority
TW
Taiwan
Prior art keywords
terminal
electrically connected
circuit
transistor
gate electrode
Prior art date
Application number
TW096137846A
Other languages
English (en)
Other versions
TW200828809A (en
Inventor
松崎隆德
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW200828809A publication Critical patent/TW200828809A/zh
Application granted granted Critical
Publication of TWI481195B publication Critical patent/TWI481195B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors
    • H03K2005/00039—Dc control of switching transistors having four transistors serially
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/0013—Avoiding variations of delay due to power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

振盪器電路及包含該振盪器電路的半導體裝置 技術領域
本發明關於一種振盪器電路及具有該振盪器電路的半導體裝置。
 背景技術
近年來，已經開發了各種電路被整合在同一個絕緣表面上的半導體裝置，且已知各種振盪器電路作為電路所需要的時鐘電路。
振盪器電路是使用CMOS而開發出來的，作為典型例子，可以舉出利用CMOS反相器的振盪器電路(例如，參照專利文件1：日本特開2003－283307號公報)。
然而，現有的振盪器電路存在如下問題：當供給到振盪器電路的電源電壓變化時，流入到反相器的電流值變化，所以振盪頻率發生變化。因此，將來自振盪器電路的輸出用作時鐘信號的情況下，振盪頻率的變化導致時鐘信號的改變，從而引起電路的錯誤動作。
要注意，近年來，在作為通過無線通訊進行資料交換的半導體裝置引人注目的RFID(射頻識別)標籤等上，當利用來自外部的電波或電磁波等的無線信號來獲得電源電壓情況等下，電源電壓根據與信號發送部分的距離，容易變化，並且該電源電壓的變化引起振盪頻率的變化。
振盪頻率不耐電源電壓的波紋和因無線信號的噪音，因而維持恆定水平是很困難的。
鑒於上述問題，本發明目的在於提供一種振盪器電路及具有該振盪器電路的半導體裝置，該振盪器電路抑制對電源電壓的變化導致的振盪頻率的變化，且輸出頻率更穩定的信號。
本發明的振盪器電路之一模式包括：不管電源電壓端子之間的電位差如何，提供恆定電流的定電流電路；根據電源電壓端子之間的電位差，改變振盪頻率的電壓控制振盪器電路；n通道型電晶體；p通道型電晶體；以及電容器。要注意，電源電壓端子由第一端子和第二端子構成，並且由這些端子供給電源電壓。
在電源電壓端子之間的電位差恆定的情況下，具有上述結構的電壓控制振盪器電路，可以根據輸入端子的電壓改變振盪頻率。要注意，當輸入端子的電壓變大時，振盪頻率升高，而當輸入端子的電壓變小時，振盪頻率降低。在輸入電壓端子的電壓恆定的情況下，振盪頻率根據電源電壓端子之間的電位差變化。在此情況下，當電源電壓端子之間的電位差變大時，振盪頻率降低，當電源電壓端子之間的電位差變小時，振盪頻率升高。
定電流電路與p通道型電晶體的閘電極在第二節點相連接，並且，p通道型電晶體的源電極連接到第一端子。要注意，可以將與定電流電路的電流值相對應的電流提供到p通道型電晶體。
p通道型電晶體的汲電極與n通道型電晶體的汲電極相連接。要注意，n通道型電晶體的源電極連接到第二端子。由於流過p通道型電晶體的電流，在n通道型電晶體的閘電極中發生電壓。
電壓控制振盪器電路與n通道型電晶體的閘電極在第一節點相連接，並且，電壓控制振盪器電路的振盪頻率取決於在n通道型電晶體的閘電極中發生的電壓。第一節點也通過電容器連接到第二端子。第一節點相當於電壓控制振盪器電路的輸入端子。
當電源電壓端子之間的電位差變化時，流過定電流電路的電流恆定。然而，即使閘源極之間的電壓恆定，連接在定電流電路的p通道型電晶體的電流根據漏源之間的電壓而改變。當p通道型電晶體的電流改變時，n通道型電晶體的閘端子電壓改變。
在電源電壓端子之間的電位差變化，並電壓控制振盪器電路的輸入端子恆定的情況下，電壓控制振盪器電路的振盪頻率根據電源電壓端子之間的電位差而改變。然而，在本發明中，由於n通道型電晶體的閘端子電壓改變，因此可以抑制因電源電壓端子之間的電位差導致的振盪頻率的變化。
要注意，在電源電壓端子之間的電位差突然變化時，連接在第一節點的電容器可以抑制第一節點的電壓變化。
本發明的振盪器電路之另一模式包括：電氣連接在第一端子和第二端子之間的定電流電路；根據電源電壓端子之間的電位差，改變振盪頻率的電壓控制振盪器電路；n通道型電晶體；通過定電流電路，使閘－源極的電壓維持恆定的p通道型電晶體；以及電容器，其中，p通道型電晶體的源電極和汲電極中的一方電氣連接到第一端子，並且，p通道型電晶體的源電極和汲電極中的另一方電氣連接到n通道型電晶體的源電極和汲電極中的一方以及閘電極，並且，n通道型電晶體的源電極和汲電極中的另一方電氣連接到第二端子，並且，n通道型電晶體的閘電極通過電容器電氣連接到第二端子。要注意，n通道型電晶體的閘電極相當於電壓控制振盪器電路的輸入電壓端子，第一端子和第二端子相當於電壓控制振盪器電路的電源電壓端子。定電流電路不必提供有電阻器。
本發明的振盪器電路之另一模式包括：電氣連接在第一端子和第二端子之間的定電流電路；根據電源電壓端子之間的電位差，改變振盪頻率的電壓控制振盪器電路；p通道型電晶體；通過定電流電路，使閘－源極的電壓維持恆定的n通道型電晶體；以及電容器，其中，n通道型電晶體的源電極和汲電極中的一方電氣連接到第二端子，並且，n通道型電晶體的源電極和汲電極中的另一方電氣連接到p通道型電晶體的源電極和汲電極中的一方以及閘電極，並且，p通道型電晶體的源電極和汲電極中的另一方電氣連接到第一端子，並且，p通道型電晶體的閘電極通過電容器電氣連接到第一端子。要注意，p通道型電晶體的閘電極相當於電壓控制振盪器電路的輸入電壓端子，第一端子和第二端子相當於電壓控制振盪器電路的電源電壓端子。定電流電路不必提供有電阻器。
本發明的半導體裝置之一包括：信號處理電路、以及發送/接收用於發送存儲在信號處理電路的資料的信號的天線電路，其中，信號處理電路包括：具有上述結構的振盪器電路、以及利用天線電路接收的信號生成電源電壓的整流電路，並且，電源電壓供給到振盪器電路的第一端子及第二端子。
本發明的半導體裝置之一包括：信號處理電路、以及發送/接收用於發送存儲在信號處理電路的資料的信號的天線電路，其中，信號處理電路包括：具有上述結構的振盪器電路、利用天線電路接收的信號生成電源電壓的整流電路、以及電源電路，並且，電源電壓通過電源電路，供給到振盪器電路的第一端子及第二端子。要注意，電源電路也可以為調節電路。
而且，具有上述結構的半導體裝置，也可以包括存儲電源電壓的電池。
在本發明中，對電晶體的種類沒有特別的限制。可以適用：使用以非晶矽和多晶矽為代表的非單晶半導體膜的薄膜電晶體(TFT)、使用半導體基板或SOI基板形成的電晶體、結合型電晶體、雙極電晶體、使用ZnO或a－InGaZnO等化合物半導體的電晶體、使用有機半導體或碳納米管的電晶體等。對配置有電晶體的基板的種類也沒有特別的限制，例如可以使用單晶基板、SOI基板、玻璃基板、塑膠基板等。
要注意，本發明中的“連接”和“電氣連接”是同義的。因此，在本發明提出的結構中，不僅具有規定的連接關係，例如在文章或圖中所描述的連接關係，而且可以在它們之間設置能夠實現電氣連接的其他元件(例如，開關、電晶體、電容器、電感器、電阻器或二極體等)。當然，也可以配置成在中間沒夾有其他元件，“電氣連接”包括直接連接的情況。
使用本發明，能夠實現一種振盪器電路，該振盪器電路輸出對由電源變化等所造成的雜訊混入很強且具有在寬範圍的電壓區域中變化量小的穩定頻率的信號。通過採用本發明的振盪器電路，可以產生穩定的時鐘信號，從而可以提供可靠性高且能夠無線地發送/接收資訊的半導體裝置。
下面，參照附圖說明本發明的實施例模式。但是，本發明可以通過多種不同的方式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍內可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下的實施例模式所記載的內容中。要注意，在以下說明的本發明的結構中，表示相同物件的附圖標記在不同的附圖中共同使用。
實施例模式1
圖1示出了本發明的振盪器電路的結構。在圖1中，端子208是輸入電壓端子，端子209是輸入電壓的參考電壓端子。在本說明書中，輸入電壓端子和輸入電壓的參考電壓端子也分別被稱作第一端子和第二端子，它們被總稱為電源電壓端子。將n通道型電晶體(以下稱作“NMOS”)206的閘電極連接到節點N1，將NMOS206的源電極連接到端子209。p通道型電晶體(以下稱作“PMOS”)205的汲電極與NMOS206的汲電極相連接，它們的連接部分也連接到節點N1。將PMOS205的源電極連接到端子208，將PMOS205的閘電極連接到節點N2。要注意，節點N1通過電容器224連接到端子209。根據節點N2的電壓在PMOS205中流過電流，並且由於NMOS206與PMOS205相連接，也在NMOS206中流過電流。當在NMOS206中流過電流時，在節點N1中發生對應於該電流的電壓。要注意，即使節點N2的電壓或端子208的電壓突然變化而PMOS205的電流變化，電容器224也可以抑制由NMOS206產生的電壓變化。
將定電流電路10連接到節點N2。
定電流電路10包括：構成電流鏡電路的PMOS201、202、NMOS203、204、以及電阻器207。PMOS201、202的閘電極和PMOS202的汲電極連接到節點N2，PMOS201、202的源電極連接到端子208。PMOS201的汲電極連接到NMOS204的閘電極和NMOS203的汲電極。NMOS204的汲電極連接到節點N2。NMOS204的源電極連接到NMOS203的閘電極，而且通過電阻器207連接到端子209。NMOS203的源電極連接到端子209。
定電流電路10可以將流過電阻器207的恆定電流提供給NMOS203、204及PMOS201、202。可以根據電阻器207的電阻值改變流過電阻器207的恆定電流。這樣，在N2中發生與流過電阻器207的恆定電流相對應的電壓。
另一方面，將電壓控制振盪器電路11連接到節點N1。
電壓控制振盪器電路11包括：PMOS210、212、213、216、217、220、221、以及NMOS211、214、215、218、219、222、223。NMOS211、215、219、223的閘電極連接到節點N1。將NMOS211、215、219、223的源電極連接到端子209，將PMOS210、212、216、220的源電極連接到端子208。將NMOS211的汲電極連接到PMOS210的閘電極和汲電極、以及PMOS212、216、220的閘電極。將PMOS212的汲電極連接到PMOS213的源電極，將PMOS216的汲電極連接到PMOS217的源電極，將PMOS220的汲電極連接到PMOS221的源電極。將NMOS215的汲電極連接到NMOS214的源電極，將NMOS219的汲電極連接到NMOS218的源電極，將NMOS223的汲電極連接到NMOS222的源電極。將PMOS213的汲電極連接到NMOS214的汲電極、PMOS217的閘電極和NMOS218的閘電極。將PMOS217的汲電極連接到NMOS218的汲電極、將PMOS221的閘電極和NMOS222的閘電極。將PMOS221的汲電極連接到NMOS222的汲電極、PMOS213的閘電極、NMOS214的閘電極和輸出端子230。
流過NMOS211、215、219、223的電流，取決於發生在節點N1的電壓。在PMOS210中，也流過與NMOS211相同的電流。因此，在PMOS210的閘電極中，發生與流過PMOS210的電流相對應的電壓。流過PMOS212、216、220的電流，取決於該PMOS210的閘電極中發生的電壓。
PMOS213和NMOS214具有反相器的結構，其中PMOS213、NMOS214的閘電極成為輸入端子，汲電極成為輸出端子。PMOS217和NMOS218、PMOS221和 NMOS222也同樣地具有反相器的結構。構成各個反相器的輸入端子與構成其他反相器的輸出端子相連接，它們構成了將輸出信號用作輸出信號的反饋電路。這被稱為環形振盪器，可以從輸出端子230輸出具有頻率的信號。由於在構成各個反相器的PMOS和NMOS中流過與節點N1的電壓相對應的電流，因此，振盪頻率根據流過其的電流而變化。也就是說，可以根據節點N1的電壓改變振盪頻率。
接著，將說明上述振盪器電路的動作。當在端子208和端子209之間施加電壓時，由於在節點N2中發生的電壓，電流從定電流電路10向PMOS205流過。而且，在NMOS206中也流過與PMOS205相同的電流，從而在N1中發生對應於電流的電壓。這樣，與產生電壓的節點N1相連接的電壓控制振盪器電路11輸出信號，該信號具有與在節點N1中發生的電壓相對應的頻率。
要注意，即使增加端子208與端子209之間的電壓，由於在定電流電路10中流過恆定電流，因此PMOS2O5的閘－源極的電壓也不改變。即使PMOS205的閘－源極的電壓維持恆定，流過PMOS205的電流根據PMOS205的漏源之間的電壓而變化。這樣，當PMOS205的電流變化時，流過NMOS206的電流變化，因此在節點N1中發生的電壓變化。
當端子208與端子209之間的電壓維持恆定時，電壓控制振盪器電路11輸出信號，該信號具有與節點N1的電壓相對應的頻率。在節點N1的電壓從V1變化到比V1更大的V2的情況下(V1<V2)，當對應於V1的頻率為F1，對應於V2的頻率為F2時，F2大於F1(F1<F2)。另一方面，當節點N1的電壓維持恆定時，電壓控制振盪器電路11輸出信號，該信號具有與端子208和端子209之間的電壓相對應的頻率。在端子208與端子209之間的電壓從V3變化到比V3更大的V4的情況下(V3<V4)，當使對應於V3的頻率為F3，而使對應於V4的頻率為F4時，F4小於F3(F3>F4)。
例如，即使端子208與端子209之間的電壓增高，節點N1的電壓也同時增高，從而可以使電壓控制振盪器電路11的振盪頻率保持維持恆定。另一方面，當端子208與端子209之間的電壓下降時，節點N1的電壓也同時下降，從而可以使電壓控制振盪器電路11的振盪頻率保持維持恆定。
如上所述，即使端子208與端子209之間的電壓變化，本發明的振盪器電路也可以抑制振盪頻率的變化，並且可以輸出具有更穩定的頻率的信號。
定電流電路10不侷限於上述方式，只要具有提供恆定電流的結構、並且使PMOS205的閘－源極的電壓維持恆定，即可。
電壓控制振盪器電路11不侷限於上述方式，只要根據節點N1的電壓產生具有頻率的信號，即可。
實施例模式2
在本實施例模式中，將使用圖2示出與實施例模式1不同的本發明的振盪器電路的一個結構。在圖2中，端子1708是輸入電壓端子，端子1709是輸入電壓的參考電壓端子。將PMOS1705的閘電極連接到節點N11，將PMOS1705的源電極連接到端子1708。PMOS1705的汲電極與NMOS1706的汲電極相連接，它們的連接部分也連接到節點N11。將NMOS1706的源電極連接到端子1709，將NMOS1706的閘電極連接到節點N12。要注意，節點N11通過電容器1724連接到端子1708。根據節點N12的電壓在NMOS1706中流過電流，並且由於PMOS1705與NMOS1706相連接，也在PMOS1705中流過電流。當在PMOS1705中流過電流時，在節點N11中發生對應於該電流的電壓。要注意，即使節點N12的電壓或端子1708的電壓突然變化而NMOS1706的電流變化，電容器1724也可以抑制由PMOS1705產生的電壓變化。
將定電流電路110連接到節點N12。
定電流電路110包括：構成電流鏡電路的PMOS1701、1702、NMOS1703、1704、以及電阻器1707。將NMOS1703、1704的閘電極和NMOS1704的汲電極連接到節點N12，NMOS1703、1704的源電極連接到端子1709。將NMOS1703的汲電極連接到PMOS1702的閘電極和PMOS1701的汲電極。將PMOS1702的汲電極連接到節點N12。將PMOS1702的源電極連接到PMOS1701的閘電極，而且通過電阻器1707連接到端子1708。將PMOS1701的源電極連接到端子1708。
定電流電路110可以將流過電阻器1707的恆定電流，提供給PMOS1701、1702及NMOS1703、1704。可以根據電阻器1707的電阻值，改變流過電阻器1707的恆定電流。這樣，在N12中發生與流過電阻器1707的恆定電流相對應的電壓。
另一方面，將電壓控制振盪器電路111連接到節點N11。
電壓控制振盪器電路111包括：PMOS1710、1712、1713、1716、1717、1720、1721、以及NMOS1711、1714、1715、1718、1719、1722、1723。PMOS1710、1712、1716、1720的閘電極連接到節點N11。將PMOS1710、1712、1716、1720的源電極連接到端子1708，將NMOS1711、1715、1719、1723的源電極連接到端子1709。將PMOS1710的汲電極連接到NMOS1711的閘電極和汲電極、以及NMOS1715、1719、1723的閘電極。將PMOS1712的汲電極連接到PMOS1713的源電極，將PMOS1716的汲電極連接到PMOS1717的源電極，將PMOS1720的汲電極連接到PMOS1721的源電極。將NMOS1715的汲電極連接到NMOS1714的源電極，NMOS1719的汲電極連接到NMOS1718的源電極，將NMOS1723的汲電極連接到NMOS1722的源電極。將PMOS1713的汲電極連接到NMOS1714的汲電極、PMOS1717的閘電極和NMOS1718的閘電極。將PMOS1717的汲電極連接到NMOS1718的汲電極、PMOS1721的閘電極和NMOS1722的閘電極。將PMOS1721的汲電極連接到NMOS1722的汲電極、PMOS1713的閘電極、NMOS1714的閘電極、以及輸出端子1730。
流過PMOS1710、1712、1716、1720的電流，取決於發生在節點N11中的電壓。在PMOS210中也流過與PMOS1710相同的電流。因此，在NMOS1711的閘電極中發生與流過NMOS1711的電流相對應的電壓。流過NMOS1715、1719、1723的電流，取決於該NMOS1711的閘電極中發生的電壓。
PMOS1713和NMOS1714具有反相器的結構，其中PMOS1713、NMOS1714的閘電極成為輸入端子，汲電極成為輸出端子。PMOS1717和NMOS1718、PMOS1721和NMOS1722也同樣地具有反相器的結構。構成各個反相器的輸入端子與構成其他反相器的輸出端子相連接，它們構成了將輸出信號用作輸出信號的反饋電路。這被稱為環形振盪器，可以從輸出端子1730輸出具有頻率的信號。由於在構成各個反相器的PMOS和NMOS中流過與節點N11的電壓相對應的電流，因此，振盪頻率根據流過其的電流而變化。也就是說，可以根據節點N11的電壓，使具有頻率的信號變化。
接著，將說明上述振盪器電路的動作。當在端子1708和端子1709之間施加電壓時，由於在節點N12中發生的電壓，電流從定電流電路110向NMOS1706流過。而且，在PMOS1705中也流過與NMOS1706相同的電流，從而在N11中發生對應於電流的電壓。這樣，與產生電壓的節點N11相連接的電壓控制振盪器電路111輸出信號，該信號具有與在節點N11中發生的電壓相對應的頻率。
要注意，即使增加端子1708與端子1709之間的電壓，由於在定電流電路110中流過恆定電流，因此NMOS1706的閘－源極的電壓也不改變。即使NMOS1706的閘－源極的電壓維持恆定，流過NMOS1706的電流根據NMOS1706的漏源之間的電壓而變化。這樣，當NMOS1706的電流變化時，流過PMOS1705的電流變化，因此在節點N11中發生的電壓變化。
當端子1708與端子1709之間的電壓維持恆定時，電壓控制振盪器電路111輸出信號，該信號具有與端子1708和節點N11之間的電壓相對應的頻率。在端子1708和節點N11之間的電壓從V5變化到比V5更大的V6的情況下(V5<V6)，當使對應於V5的頻率為F5，而使對應於V6的頻率為F6時，F6大於F5(F5<F6)。另一方面，當端子1708和節點N11之間的電壓維持恆定時，電壓控制振盪器電路111輸出信號，該信號具有與端子1708和端子1709之間的電壓相對應的頻率。在端子1708與端子1709之間的電壓從V7變化到比V7更大的V8的情況下(V7<V8)，當使對應於V7的頻率為F7，而使對應於V8的頻率為F8時，F8小於F7(F7>F8)。
例如，即使端子1708與端子1709之間的電壓增高，端子1708與節點N11之間的電壓也同時增高，從而可以使電壓控制振盪器電路111的振盪頻率保持維持恆定。另一方面，當端子1708與端子1709之間的電壓下降時，節點N11的電壓也同時下降，從而可以使電壓控制振盪器電路111的振盪頻率保持維持恆定。
如上所述，即使端子1708與端子1709之間的電壓變化，本發明的振盪器電路也可以抑制振盪頻率的變化，並且可以輸出具有更穩定的頻率的信號。
定電流電路110不侷限於上述方式，只要具有提供恆定電流的結構，且使NMOS1706的閘－源極的電壓維持恆定，即可。
電壓控制振盪器電路111不侷限於上述方式，只要根據端子1708與節點N1之間的電壓產生具有頻率的信號，即可。
實施例模式3
在本實施例模式中，將參照附圖來說明一種半導體裝置，其中包括上述實施例模式所示的振盪器電路，且能夠無線地發送/接收資訊。
近年來，組合超小型IC晶片和無線通訊用天線的RFID標籤等的半導體裝置引人注目。RFID標籤可以通過使用無線通訊裝置(也稱為讀取寫入器)進行通訊信號的授受來進行資料的寫入和讀出。RFID標籤(以下簡稱為RFID)還被稱為IC(積體電路)標籤、IC晶片、RF標籤、無線標籤、電子標籤。
作為RFID等能夠無線地發送/接收資訊的半導體裝置的應用領域，例如可以舉出在流通業中的產品管理。目前，使用條碼等的產品管理還占主流，然而，由於條碼是通過光學方式讀取的，因此在存在遮罩時無法讀取資料。然而，對於RFID而言，由於其通過無線方式讀取資料，因此即使存在遮罩時也能夠讀取資料。因此，可以期待產品管理的高效率、低成本。除了上述以外，已提出了如在票券、航空客票、自動結帳等上的廣泛應用。
用圖3所示的方框圖來說明採用本發明作為上述RFID的半導體裝置的一個結構。
圖3的RFID300，由天線電路301和信號處理電路302構成。信號處理電路302，由整流電路303、電源電路304、解調電路305、振盪器電路306、邏輯電路307、記憶體控制電路308、記憶體電路309、邏輯電路310、放大器311、以及調變電路312構成。
在RFID300中，由天線電路301接收的通訊信號被輸入到信號處理電路302的解調電路305。被接收的信號，即在第一天線電路301和讀取寫入器之間被發送/接收的信號的頻率為125kHz、13.56MHz、915MHz、2.45GHz等，都分別按照ISO標準等設定。當然，在天線電路301和讀取寫入器之間被發送/接收的信號的頻率並不侷限於此，例如，可以使用300GHz至3THz的亞毫米波、30GHz至300GHz的毫米波、3GHz至30GHz的微波、300MHz至3GHz的極超短波、30MHz至300MHz的超短波、3MHz至30MHz的短波、300KHz至3MHz的中波、30KHz至300KHz的長波、以及3KHz至30KHz的超長波中的任何頻率。再者，在天線電路301和讀取寫入器之間被發送/接收的信號是調變載波而成的信號。載波的調變方式可以為類比調變或數位調變，並且也可以為振幅調變、相位調變、頻率調變、以及頻譜擴散中的任一種。優選採用振幅調變或頻率調變。
在本實施例模式中，描述用作通訊信號的載波為915MHz的情況。在RFID中，為了處理信號需要作為基準的時鐘信號，在此通過使用實施例模式1或實施例模式2所示的振盪器電路306來生成時鐘信號。從振盪器電路306輸出的振盪信號作為時鐘信號供給到邏輯電路307。調變了的載波被解調電路305解調。解調了的信號也傳送到邏輯電路307並接受分析。被邏輯電路307分析了的信號傳送到記憶體控制電路308，該記憶體控制電路308根據上述信號控制記憶體電路309，將存儲在記憶體電路309中的資料取出並傳送到邏輯電路310。傳送到邏輯電路310的信號被邏輯電路310編碼後被放大器311放大，並且調變電路312根據該信號對載波進行調變。根據該調變了的載波，讀取寫入器識別來自RFID的信號。另一方面，加到整流電路303的載波被整流後輸入到電源電路304。將這樣所獲得的電源電壓從電源電路304供給到解調電路305、振盪器電路306、邏輯電路307、記憶體控制電路308、記憶體電路309、邏輯電路310、放大器311、調變電路312等。要注意，儘管不必提供電源電路304，但是這裏的電源電路具有使輸入電壓升壓、降壓或正負反轉的功能。這樣，RFID300進行工作。
要注意，對在天線電路301中的天線的形狀沒有特別的限制。例如，如圖4A所示，也可以採用在基板上的信號處理電路352的周圍，配置一面的天線351的結構。要注意，如圖4B所示，也可以採用在基板上的信號處理電路352的周圍，配置細天線351以使其圍繞信號處理電路352的結構。要注意，如圖4C所示，也可以採用對基板上的信號處理電路352具有接收高頻電磁波的天線351的形狀。要注意，如圖4D所示，也可以採用對基板上的信號處理電路352具有180度無方向性(能夠從所有方向均勻地接收)的天線351的形狀。要注意，如圖4E所示，可以採用對基板上的信號處理電路352具有拉伸成棒狀的天線351的形狀。要注意，對在信號處理電路和天線電路中的與天線的連接沒有特別的限制。例如，可以採用如下方法：利用引線鍵合連接或凸塊連接來連接天線351和信號處理電路352；或者被晶片化了的信號處理電路352的一表面設為電極並貼在天線351上。要注意，也可以使用ACF(anisotropic conductive film：各向異性導電薄膜)來貼合信號處理電路352和天線351。要注意，天線所需要的長度根據用於接收的頻率而不同。例如，在頻率為2.45GHz的情況下，當設置半波長偶極天線時，天線的長度大約為60mm(1/2波長)，當設置單極天線時，天線的長度大約為30mm(1/4波長)，即可。
既可以採用與信號處理電路352相同的基板上層疊形成天線351的結構，又可以採用使用外部天線的結構。當然，也可以採用在信號處理電路352的上方或下方設置有天線351的結構。
當圖3的天線電路301採用圖4B的形狀時，天線電路301可以如圖5A所示地由天線401和共振電容器402構成。在此情況下，將天線401和共振電容器402統稱為天線電路403。
整流電路303只要為將由天線電路301接收的載波感應出的交流信號轉換為直流信號的電路，即可。例如，如圖5B所示，整流電路407由二極體404、二極體405和平滑電容器406構成，即可。
RFID可獲得的電源電壓值，根據與讀取寫入器的距離等容易變化，但通過採用本發明的振盪器電路，即使在電源電壓值變化的情況下，也可以抑制因電源電壓值引起的時鐘信號的變化，從而可以產生穩定的時鐘。因此，可以獲得可靠性高且能夠無線地發送/接收資訊的半導體裝置。
本發明的RFID除了圖3所示的結構之外，還可以如圖6所示那樣具有電池361。在從整流電路303輸出的電源電壓不足以使信號處理電路302工作的情況下，也可以將電源電壓從電池361供給到構成信號處理電路302的各個電路，例如，解調電路305、振盪器電路306、邏輯電路307、記憶體控制電路308、記憶體電路309、邏輯電路310、放大器311、調變電路312等。要注意，由於其他的類比電路產生的雜訊或數位電路產生的脈衝雜訊的影響，即使在從電池361向振盪器電路306供給電源電壓的情況下，也不一定能夠將恆定的電源電壓供給到振盪器電路306。因此，也在圖6所示的RFID360中使用本發明的振盪器電路是很有效的，並且可以提高RFID的可靠性。例如，當從整流電路303輸出的電源電壓比使信號處理電路302工作所需要的電源電壓足夠大的情況下，可以從整流電路303輸出的電源電壓之中的剩餘電壓充電電池361中，來獲得儲存能量。要注意，也可以除了天線電路301和整流電路303，另外提供天線電路和整流電路，來從任意發生的電波等獲得儲存在電池361中的能量。
這裏，電池是指通過充電可以恢復連續使用時間的電池。作為電池，優選使用形成為片狀的電池，例如，通過使用凝膠狀電解質的鋰聚合物電池、鋰離子電池、鋰二次電池等，可以實現小型化。當然，只要是可充電的電池，就可以使用任何電池，既可使用鎳氫電池、鎳鎘電池，又可使用大容量的電容器等。
也可以使用調節器電路來將穩定的電源電壓供給到電源電路304。在此情況下，與上述情況相同，由於其他的類比電路產生的雜訊或數位電路產生的脈衝雜訊的影響，不一定能夠將恆定的電源電壓供給到振盪器電路306。因此，使用本發明的振盪器電路是很有效的，並且可以進一步提高RFID的可靠性。當然，也可以在圖6的RFID所具有的電源電路中應用調節器電路。
要注意，本實施例模式可以與本說明書中的其他實施例模式的記載適當地進行組合。
實施例模式4
在本實施例模式中，將參照部分剖視圖來說明上述實施例模式所示的RFID等半導體裝置的製造方法的一個例子。
首先，如圖7A所示，在基板501的一個表面上夾著絕緣膜502形成剝離層503，接著，層疊形成用作基底膜的絕緣膜504和半導體膜(例如，包含非晶矽的膜)505。要注意，絕緣膜502、剝離層503、絕緣膜504、以及半導體膜505可以連續形成。
基板501是選自玻璃基板、石英基板、金屬基板(例如，不銹鋼基板等)、陶瓷基板以及Si基板等的半導體基板中的基板。要注意，作為塑膠基板，也可以選擇聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)、以及丙烯等的基板。要注意，在本工序中，剝離層503夾著絕緣膜502地設置在基板501的整個面上，但是，根據需要，也可以在基板501的整個面上設置剝離層後，通過光刻法選擇性地設置。
作為絕緣膜502、絕緣膜504，通過CVD法或濺射法等，使用如下絕緣材料來形成：氧化矽、氮化矽、氧氮化矽、氮氧化矽等。例如，當將絕緣膜502、絕緣膜504成為兩層結構時，優選作為第一層絕緣膜形成氮氧化矽膜並且作為第二層絕緣膜形成氧氮化矽膜。要注意，也可以作為第一層絕緣膜形成氮化矽膜並且作為第二層絕緣膜形成氧化矽膜。絕緣膜502用作防止雜質元素從基板501混入到剝離層503或形成在其上的元件的阻擋層，而且絕緣膜504用作防止雜質元素從基板501、剝離層503混入到形成在其上的元件的阻擋層。這樣，通過形成作為阻擋層發揮功能的絕緣膜502、504，可以防止來自基板501的Na等鹼金屬和鹼土金屬、來自剝離層503中的雜質元素給形成在其上的元件造成不良影響。要注意，在使用石英作為基板501的情況下，也可以省略絕緣膜502、504。
作為剝離層503，可以使用金屬膜或金屬膜和金屬氧化膜的疊層結構等。作為金屬膜，可以使用由選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、以及銥(Ir)中的元素或以上述元素為主要成分的合金材料或化合物材料構成的膜的單層結構或疊層結構而形成。可以通過濺射法或各種CVD法如等離子體CVD法等而形成上述材料。作為金屬膜和金屬氧化膜的疊層結構，可以在形成上述金屬膜之後，進行在氧氣氣氛中或在N2 O氣氛中的等離子體處理、在氧氣氣氛中或在N2 O氣氛中的加熱處理，以在金屬膜的表面上設置該金屬膜的氧化物或氧氮化物。例如，在使用濺射法或CVD法等形成鎢膜作為金屬膜的情況下，通過對鎢膜進行等離子體處理，可以在鎢膜的表面上形成由鎢氧化物而成的金屬氧化膜。要注意，在此情況下，用WOX 表示鎢的氧化物。其中X是2至3，存在如下情況：X是2(WO2 )、X是2.5(W2 O5 )、X是2.75(W4 O11 )、以及X是3(WO3 )等。當形成鎢的氧化物時，對如上舉出的X的值沒有特別的限制，優選根據蝕刻速率等確定要形成的氧化物。要注意，例如，也可以在形成金屬膜(例如，鎢)之後，通過濺射法在該金屬膜上設置氧化矽(SiO2 )等的絕緣膜的同時，在金屬膜上形成金屬氧化物(例如，在鎢上形成鎢氧化物)。要注意，作為等離子體處理，例如也可以進行高密度等離子體處理。要注意，除了金屬氧化膜以外，也可以使用金屬氮化物或金屬氧氮化物。在此情況下，在氮氣氣氛中或在氮氣和氧氣氣氛中對金屬膜進行等離子體處理或加熱處理即可。
通過濺射法、LPCVD法、等離子體CVD法等，以25nm至200 nm(優選為30nm至150 nm)的厚度形成半導體膜505。
接下來，如圖7B所示，對半導體膜505照射雷射光束來進行晶化。要注意，也可以通過將雷射光束的照射、利用RTA(快速熱退火)或退火爐的熱結晶法、使用促進晶化的金屬元素的熱結晶法組合的方法等進行半導體膜505的晶化。之後，將獲得的半導體膜蝕刻為所希望的形狀來形成晶化了的半導體膜505a至505f，並且覆蓋該半導體膜505a至505f地形成閘極絕緣膜506。
作為閘極絕緣膜506，通過CVD法或濺射法等，使用如下絕緣材料來形成：氧化矽、氮化矽、氧氮化矽、氮氧化矽等。例如，當將閘極絕緣膜506作為兩層結構時，優選作為第一層絕緣膜形成氧氮化矽膜並且作為第二層絕緣膜形成氮氧化矽膜。要注意，也可以作為第一層絕緣膜形成氧化矽膜並且作為第二層絕緣膜形成氮化矽膜。
以下，簡單地說明半導體膜505a至505f的製造工序的一個例子。首先，通過等離子體CVD法形成50nm至60 nm厚的非晶半導體膜。接著，將包含作為促進晶化的金屬元素的鎳的溶液保持在非晶半導體膜上，接著，對非晶半導體膜進行脫氫處理(在500℃下，一個小時)和熱結晶處理(在550℃下，四個小時)，來形成結晶半導體膜。然後，通過照射雷射光束且使用光刻法，來形成結晶的半導體膜505a至505f。要注意，也可以只通過照射雷射光束而不進行使用促進晶化的金屬元素的熱結晶，來使非晶半導體膜晶化。
作為用來晶化的鐳射振盪器，可以使用連續振盪雷射器(CW雷射器)或脈衝振盪雷射器(脈衝雷射器)。作為此處可採用的雷射光束，可以採用從如下雷射器中的一種或多種振盪的雷射光束，即氣體雷射器如Ar雷射器、Kr雷射器、受激準分子雷射器等；將在單晶的YAG、YVO4 、鎂橄欖石(Mg2 SiO4 )、YAlO3 、GdVO4 、或者多晶(陶瓷)的YAG、Y2 O3 、YVO4 、YAlO3 、GdVO4 中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一種或多種作為摻雜物而獲得的材料用作介質的雷射器；玻璃雷射器；紅寶石雷射器；變石雷射器；Ti：藍寶石雷射器；銅蒸氣雷射器；以及金蒸氣雷射器。通過照射這種雷射光束的基波以及這些基波的二次諧波到四次諧波的雷射光束，可以獲得大粒徑的晶體。例如，可以使用Nd：YVO4 雷射器(基波為1064nm)的二次諧波(532nm)或三次諧波(355nm)。此時，需要大約0.01MW/cm2 至100MW/cm2 (優選為0.1MW/cm2 至10MW/cm2 )的鐳射功率密度。而且，以大約10cm/sec至2000cm/sec的掃描速度照射。要注意，將在單晶的YAG、YVO4 、鎂橄欖石(Mg2 SiO4 )、YAlO3 、GdVO4 、或者多晶(陶瓷)的YAG、Y2 O3 、YVO4 、YAlO3 、GdVO4 中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一種或多種作為摻雜物而獲得的材料用作介質的雷射器、Ar離子雷射器、或者Ti：藍寶石雷射器可以進行連續振盪，也可以通過Q開關動作或模式同步等以10MHz以上的振盪頻率進行脈衝振盪。當使用10MHz以上的振盪頻率來使雷射光束振盪時，在半導體膜由雷射光束熔化之後並在凝固之前，對半導體膜照射下一個脈衝。因此，由於不同於使用振盪頻率低的脈衝鐳射的情況，可以在半導體膜中連續地移動固液介面，所以可以獲得沿掃描方向連續生長的晶粒。
也可以通過對半導體膜505a至505f進行高密度等離子體處理來使其表面氧化或氮化，以形成閘極絕緣膜506。例如，通過引入了稀有氣體如He、Ar、Kr、Xe等與氧氣、氧化氮(NO2 )、氨氣、氮氣或氫氣等的混合氣體的等離子體處理，形成閘極絕緣膜506。在此情況下，通過引入微波激發等離子體，可以產生低電子溫度且高密度的等離子體。可以通過使用由該高密度等離子體產生的氧自由基(有可能含有OH自由基)或氮自由基(有可能含有NH自由基)，使半導體膜的表面氧化或氮化。
通過上述使用了高密度等離子體的處理，厚度為1nm至20nm，典型地為5nm至10nm的絕緣膜形成在半導體膜上。由於在此情況下的反應為固相反應，因此可以使該絕緣膜和半導體膜之間的介面能級密度極低。由於上述高密度等離子體處理直接使半導體膜(晶體矽或多晶矽)氧化(或氮化)，因此在理想上可以使被形成的絕緣膜的厚度的不均勻性極小。再者，由於即使在晶體矽的晶粒介面也不會進行強烈的氧化，因此成為非常優選的狀態。換句話說，通過在此所示的高密度等離子體處理使半導體膜的表面固相氧化，可以形成具有良好的均勻性且介面能級密度較低的絕緣膜而不會在晶粒介面中引起異常的氧化反應。
作為閘極絕緣膜506，既可僅使用通過高密度等離子體處理形成的絕緣膜，要注意，又可通過利用了等離子體或熱反應的CVD法將氧化矽、氧氮化矽或氮化矽等的絕緣膜堆積以層疊在上述絕緣膜上。在任何情況下，在閘極絕緣膜的一部分或全部具有通過高密度等離子體來形成的絕緣膜的電晶體，可以減少特性差異。
要注意，一邊對半導體膜照射連續振盪雷射光束或者以10MHz以上的頻率振盪的雷射光束、一邊在一個方向上掃描而使該半導體膜晶化而獲得的半導體膜505a至505f，具有其晶體沿該雷射光束的掃描方向成長的特徵。通過使該掃描方向與通道長度方向(形成通道形成區域時載流子流動的方向)一致地配置電晶體，並且組合上述閘極絕緣膜，可以獲得特性差異小且電場效應遷移率高的薄膜電晶體(TFT：Thin Film Transistor)。
接著，在閘極絕緣膜506上層疊形成第一導電膜和第二導電膜。在此，通過CVD法或濺射法等以20nm至100nm的厚度來形成第一導電膜。第二導電膜以100nm至400nm的厚度而形成。作為第一導電膜和第二導電膜，採用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)和鈮(Nb)等中的元素或以這些元素為主要成分的合金材料或化合物材料而形成。或者，採用摻雜了磷等雜質元素的以多晶矽為代表的半導體材料而形成第一導電膜和第二導電膜。作為第一導電膜和第二導電膜的組合實例，可以舉出氮化鉭膜和鎢膜、氮化鎢膜和鎢膜、或者氮化鉬膜和鉬膜等。由於鎢和氮化鉭具有高耐熱性，因此在形成第一導電膜和第二導電膜之後，可以進行用於熱啟動的加熱處理。要注意，在不是兩層結構而是三層結構的情況下，優選採用鉬膜、鋁膜和鉬膜的疊層結構。
接著，利用光刻法形成由抗蝕劑構成的掩模，並且進行蝕刻處理，以形成閘電極和閘極線，從而在半導體膜505a至505f的上方形成閘電極507。在此，示出了採用507a和507b的疊層結構形成閘電極507的例子。
接著，如圖7C所示，使用閘電極507作為掩模，通過離子摻雜法或離子注入法對半導體膜505a至505f以低濃度添加賦予n型的雜質元素。然後，通過光刻法選擇性地形成由抗蝕劑構成的掩模，以高濃度添加賦予p型的雜質元素。作為顯示n型的雜質元素，可以使用磷(P)、砷(As)等。作為顯示p型的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。在此，使用磷(P)作為賦予n型的雜質元素，以1×1015 /cm3 至1×1019 /cm3 的濃度選擇性地引入到半導體膜505a至505f，以形成顯示n型的雜質區域508。要注意，使用硼(B)作為賦予p型的雜質元素，以1×1019 /cm3 至1×1020 /cm3 的濃度選擇性地引入到半導體膜505c、505e，以形成顯示p型的雜質區域509。
接著，覆蓋閘極絕緣膜506和閘電極507地形成絕緣膜。通過等離子體CVD法或濺射法等以單層或疊層方式形成含有無機材料如矽、矽的氧化物或矽的氮化物的膜、或者含有有機材料如有機樹脂等的膜，來形成絕緣膜。接著，通過以垂直方向為主體的各向異性蝕刻法選擇性地蝕刻絕緣膜，從而形成與閘電極507的側面接觸的絕緣膜510(也稱為側壁)。絕緣膜510用作當形成LDD(輕摻雜漏)區域時的摻雜用掩模。
接著，使用通過光刻法形成的、由抗蝕劑構成的掩模和閘電極507及絕緣膜510作為掩模，對半導體膜505a、505b、505d、505f以高濃度添加賦予n型的雜質元素，以形成顯示n型的雜質區域511。在此，使用磷(P)作為賦予n型的雜質元素，以1×1019 /cm3 至1×1020 /cm3 的濃度選擇性地引入到半導體膜505a、505b、505d、505f，以形成顯示比雜質區域508更高濃度的n型的雜質區域511。
通過以上工序，如圖7D所示，形成n通道型薄膜電晶體500a、500b、500d、500f和p通道型薄膜電晶體500c、500e。這些薄膜電晶體500a至500f是構成本發明的RFID等半導體裝置的薄膜電晶體。當然，這樣形成的薄膜電晶體也可以用作構成本發明的振盪器電路的薄膜電晶體。
在n通道型薄膜電晶體500a中，通道形成區域被形成在與閘電極507重疊的半導體膜505a的區域中，形成源極區或汲極區的雜質區域511被形成在不與閘電極507及絕緣膜510重疊的區域中，而且，低濃度雜質區域(LDD區域)被形成在與絕緣膜510重疊的區域且通道形成區域和雜質區域511之間。n通道型薄膜電晶體500b、500d、500f也同樣形成有通道形成區域、低濃度雜質區域、以及雜質區域511。
在p通道型薄膜電晶體500c中，通道形成區域被形成在與閘電極507重疊的半導體膜505c的區域中，形成源極區或汲極區的雜質區域509被形成在不與閘電極507重疊的區域中。要注意，p通道型薄膜電晶體500e也同樣形成有通道形成區域以及雜質區域509。要注意，這裏雖然在p通道型薄膜電晶體500c、500e沒有設置LDD區域，但是既可採用在p通道型薄膜電晶體設置LDD區域的結構，又可採用在n通道型薄膜電晶體不設置LDD區域的結構。
接下來，如圖8A所示，以單層或疊層方式形成絕緣膜以覆蓋半導體膜505a至505f、閘電極507等，並且在該絕緣膜上形成導電膜513，以使該導電膜513與形成薄膜電晶體500a至500f的源極區或汲極區的雜質區域509、511電氣連接。絕緣膜通過CVD法、濺射法、SOG法、液滴噴出法、絲網印刷法等使用無機材料如矽的氧化物或矽的氮化物等、有機材料如聚酰亞胺、聚酰胺、苯並環丁烯樹脂、丙烯、環氧等、或者矽氧烷材料等，以單層或疊層方式形成。在此，以雙層方式設置該絕緣膜，分別使用氮氧化矽膜和氧氮化矽膜作為第一層絕緣膜512a和第二層絕緣膜512b。要注意，導電膜513形成薄膜電晶體500a至500f的源電極或汲電極。
在形成絕緣膜512a、512b之前，或者在形成絕緣膜512a、512b中的一個或多個薄膜之後，優選進行用於恢復半導體膜的結晶性、使添加在半導體膜中的雜質元素活性化、或者使半導體膜氫化的加熱處理。作為加熱處理，優選適用熱退火法、鐳射退火法、或者RTA法等。
通過CVD法或濺射法等，使用選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鋁(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、矽(Si)中的元素、或者以這些元素為主要成分的合金材料或化合物材料以單層或疊層的方式形成導電膜513。以鋁為主要成分的合金材料例如相當於以鋁為主要成分且含有鎳的材料、或者以鋁為主要成分且含有碳和矽中的一方或雙方與鎳的合金材料。作為導電膜513，例如優選使用由阻擋膜、鋁矽(Al－Si)膜和阻擋膜組成的疊層結構、或者由阻擋膜、鋁矽(Al－Si)膜、氮化鈦膜和阻擋膜組成的疊層結構。要注意，阻擋膜相當於由鈦、鈦的氮化物、鉬或鉬的氮化物組成的薄膜。因為鋁及鋁矽具有低電阻值並且其價格也低廉，所以作為用於形成導電膜513的材料最合適。要注意，當設置上層和下層的阻擋層時，可以防止鋁或鋁矽的小丘的產生。要注意，當形成由高還原性的元素即鈦構成的阻擋膜時，即使產生結晶半導體膜上的較薄的自然氧化膜，也可以還原該自然氧化膜來獲得與半導體膜之間的良好接觸。
接著，覆蓋導電膜513地形成絕緣膜514，並且在該絕緣膜514上形成與形成薄膜電晶體的源電極或汲電極的導電膜513電氣連接的導電膜515。在圖8中示出了與形成薄膜電晶體500a的源電極或汲電極的導電膜513電氣連接的導電膜515。可以使用在形成上述導電膜513時所示的任何材料來形成導電膜515。
接著，如圖8B所示，與導電膜515電氣連接地形成用作天線的導電膜516。
通過CVD法或濺射法等使用由如下材料構成的單層結構或疊層結構來形成絕緣膜514：具有氧或氮的絕緣膜如氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜等；包含碳的膜如DLC(類金剛石碳)膜等；有機材料如環氧、聚酰亞胺、聚酰胺、聚乙烯苯酚、苯並環丁烯、丙烯等；或者矽氧烷材料如矽氧烷樹脂等。要注意，矽氧烷材料相當於包含Si－O－Si鍵的材料。矽氧烷的骨架結構由矽(Si)和氧(O)的鍵構成。作為取代基，使用至少包含氫的有機基(例如烷基、芳烴)。作為取代基，也可以使用氟基。要注意，作為取代基，還可以使用至少包含氫的有機基和氟基。
通過CVD法、濺射法、印刷法如絲網印刷或凹版印刷等、液滴噴出法、分配器法、鍍敷法等，使用導電材料來形成導電膜516。導電材料由選自鋁(Al)、鈦(Ti)、銀(Ag)、銅(Cu)、金(Au)、鉑(Pt)、鎳(Ni)、鈀(Pd)、鉭(Ta)或鉬(Mo)中的元素、以上述元素為主要成分的合金材料或者化合物材料的單層結構或疊層結構來形成。
例如，在通過絲網印刷法形成用作天線的導電膜516的情況下，可以通過選擇性地印刷導電膏來設置該導電膜，該導電膏將粒徑為幾nm至幾十μm的導電物粒子溶解或分散於有機樹脂中。作為導電物粒子，可以使用銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)和鈦(Ti)等中的一種或多種的金屬粒子、鹵化銀的微粒或者具有分散性的納米粒子。要注意，作為包含在導電膏中的有機樹脂，可以使用選自用作金屬粒子的粘合劑、溶劑、分散劑、以及塗敷劑的有機樹脂的一種或多種。典型地，可以舉出環氧樹脂、矽酮樹脂等的有機樹脂。要注意，當形成導電膜時，優選在擠出導電膏之後進行焙燒。例如，在使用以銀為主要成分的微粒(例如粒徑為1nm以上至100nm以下)作為導電膏材料的情況下，可以通過在150℃至300℃的溫度下焙燒導電膏材料且使其硬化而獲得導電膜。也可以使用以焊料或無鉛焊料為主要成分的微粒，在此情況下，優選使用粒徑為20μm以下的微粒。焊料或無鉛焊料具有成本低的優點。
接著，如圖8C所示，在覆蓋導電膜516地形成絕緣膜517之後，將包括薄膜電晶體500a至500f、導電膜516等的層(下面，記為“元件形成層518”)，從基板501剝離。這裏，可以通過在照射雷射光束(例如UV光)以在避開薄膜電晶體500a至500f的區域中形成開口部之後，利用物理力量將元件形成層518從基板501剝離。要注意，也可以在將元件形成層518從基板501剝離之前，將蝕刻劑引入到形成了的開口部中來選擇性地除去剝離層503。作為蝕刻劑，使用含氟化鹵素或鹵間化合物的氣體或液體。例如，使用三氟化氯(ClF3 )作為含氟化鹵素的氣體。於是，元件形成層518處於從基板501被剝離的狀態。要注意，剝離層503可以被部分地留下，而不被完全除去。通過以上方式，可以減少蝕刻劑的消耗且縮短為除去剝離層花費的處理時間。在除去剝離層503之後也可以在基板501上保持著元件形成層518。要注意，可以通過再次利用元件形成層518被剝離了的基板501，以縮減成本。
可以使用CVD法或濺射法等並使用由如下材料構成的單層或疊層結構來設置絕緣膜517：具有氧或氮的絕緣膜如氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜等；包含碳的膜如DLC(類金剛石碳)膜等；有機材料如環氧、聚酰亞胺、聚酰胺、聚乙烯苯酚、苯並環丁烯、丙烯等；或者矽氧烷材料如矽氧烷樹脂等。
在本實施例模式中，如圖9A所示，在通過激光束的照射來將開口部形成在元件形成層518中之後，將第一薄板材料519貼合到該元件形成層518的一方表面(絕緣膜517露出了的表面)上。然後，從基板501剝離元件形成層518。
接著，如圖9B所示，在將第二薄板材料520貼合到元件形成層518的另一方表面(因剝離而露出了的表面)上之後，通過進行加熱處理、加壓處理的一方或雙方來貼合第二薄板材料520。可以使用熱熔薄膜等作為第一薄板材料519、第二薄板材料520。
要注意，作為第一薄板材料519、第二薄板材料520，也可以使用施加了用於防止產生靜電等的抗靜電處理的薄膜(以下記為抗靜電薄膜)。作為抗靜電薄膜，可以舉出將抗靜電材料分散在樹脂中的薄膜、以及貼有抗靜電材料的薄膜等。設置有抗靜電材料的薄膜既可以是一個面設置有抗靜電材料的薄膜，又可以是兩個面都設置有抗靜電材料的薄膜。再者，作為在其一個面上設置有抗靜電材料的薄膜，既可以使設置有抗靜電材料的面成為薄膜的內側地將該薄膜與層貼在一起，又可以使設置有抗靜電材料的面成為薄膜的外側地將該薄膜與層貼在一起。要注意，抗靜電材料設置在薄膜的整個面或部分面上，即可。作為這裏的抗靜電材料，可以使用金屬、銦和錫的氧化物(ITO)、以及介面活性劑例如兩性介面活性劑、陽離子介面活性劑、非離子型介面活性劑等。作為抗靜電材料，還可以使用包含在其側鏈上具有羧基和季銨堿的交聯共聚物高分子的樹脂材料等。可以通過將這些材料貼附到薄膜上、將這些材料混合在薄膜中、將這些材料塗敷在薄膜上而獲得抗靜電薄膜。通過使用抗靜電薄膜來封止，當作為產品來使用時，可以抑制外部靜電等給半導體元件帶來的負面影響。
通過上述工序，可以製造本發明的半導體裝置。要注意，儘管在本實施例模式中，說明了在與薄膜電晶體同一基板上形成天線的示例，但是本發明不侷限於該結構。也可以通過使用包含導電粒子的樹脂將形成有具有薄膜電晶體的層的第一基板與形成有用作天線的導電層的第二基板互相貼合，以使薄膜電晶體和天線電氣連接。
以上示出了在基板上形成薄膜電晶體等的元件後，進行剝離的工序，但也可以不進行剝離而將其直接成為產品。通過在玻璃基板上形成薄膜電晶體等的元件之後，從與提供有元件的表面相反一側對該玻璃基板進行研磨，可以實現半導體裝置的薄膜化和小型化。
本實施例模式可以與本說明書中的其他實施例模式的記載適當地進行組合。
實施例模式5
在本實施例模式中，將說明與上述實施例模式不同的本發明的振盪器電路或半導體裝置所具有的電晶體的製造方法。本發明的振盪器電路或半導體裝置所具有的電晶體可以由上述實施例模式所說明的絕緣基板上的薄膜電晶體而構成，還可以由使用單晶基板的MOS電晶體而構成。
在本實施例模式中，將參照圖10至圖12所示的部分剖視圖來說明本發明的振盪器電路或半導體裝置所具有的電晶體的製造方法的一個實例。
首先，如圖10A所示，在半導體基板900上形成分離元件的區域902、903(下面，也記為區域902、903)。設置在半導體基板900的區域902、903分別被絕緣膜901(也稱為場氧化膜)分開。要注意，這裏示出一種例子，即，使用具有n型的導電型的單晶Si基板作為半導體基板900，並且將p井904設置在半導體基板900的區域903中。
要注意，基板900只要是半導體基板，就沒有特別的限制。例如，可以使用如下基板：具有n型或p型的導電型的單晶Si基板；化合物半導體基板(GaAs基板、InP基板、GaN基板、SiC基板、藍寶石基板、ZnSe基板等)；通過採用貼合法或SIMOX(注入氧隔離)法來形成的SOI(絕緣矽)基板等。
元件分離區域902、903可以適當地採用選擇氧化法(LOCOS(矽局部氧化)法)或深溝分離法等。
要注意，可以通過將具有p型的導電型的雜質元素選擇性地引入到半導體基板900，將p井形成在半導體基板900的區域903中。作為顯示p型的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。
要注意，由於在本實施例模式中，使用具有n型的導電型的半導體基板作為半導體基板900，因此對區域902中不進行雜質元素的引入。但是也可以通過引入顯示n型的雜質元素來將n井形成在區域902中。可以使用磷(P)或砷(As)等作為顯示n型雜質元素。另一方面，在使用具有p型的導電型的半導體基板的情況下，可以採用如下結構，即將顯示n型的雜質元素引入到區域902中來形成n井，並且對區域903不進行雜質元素的引入。
接著，覆蓋區域902、903地分別形成絕緣膜905、906(參照圖10B)。
例如，通過進行熱處理來使設置在半導體基板900上的區域902、903的表面氧化，可以使用氧化矽膜形成絕緣膜905、906。要注意，在採用熱氧化法形成氧化矽膜之後，也可以通過進行氮化處理來使氧化矽膜的表面氮化，採用氧化矽膜和包含氧和氮的膜(氧氮化矽膜)的疊層結構來形成絕緣膜905、906。
也可以採用等離子體處理來形成絕緣膜905、906。例如，可以通過對設置在半導體基板900上的區域902、903的表面進行採用高密度等離子體處理的氧化處理或氮化處理，形成氧化矽膜或氮化矽膜作為絕緣膜905、906。要注意，也可以在通過高密度等離子體處理對區域902、903的表面進行氧化處理之後，通過再次的高密度等離子體處理進行氮化處理。在這種情況下，接觸區域902、903的表面地形成氧化矽膜，並且在該氧化矽膜上形成氧氮化矽膜。從而，絕緣膜905、906為層疊有氧化矽膜和氧氮化矽膜的膜。要注意，可以在通過熱氧化法將氧化矽膜形成在區域902、903的表面上之後，通過高密度等離子體處理進行氧化處理或氮化處理。
要注意，絕緣膜905、906在後面完成的電晶體中起到閘極絕緣膜的作用。
接下來，覆蓋形成在區域902、903的上方的絕緣膜905、906地形成導電膜(參照圖10C)。這裏，示出按順序層疊形成導電膜907和908作為導電膜的例子。當然，導電膜可以採用單層或三層以上的疊層結構來形成。
可以採用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等中的元素或者以上述元素為主要成分的合金材料或化合物材料來形成導電膜907、908。要注意，也可以使用使上述元素氮化的金屬氮化膜來形成。還可以使用以摻雜了磷等的雜質元素的多晶矽為代表的半導體材料來形成。
這裏，使用氮化鉭形成導電膜907且在其上使用鎢形成導電膜908，來設置疊層結構的導電膜。可以使用選自氮化鎢、氮化鉬或氮化鈦的單層或疊層膜作為導電膜907，而可以使用選自鉭、鉬、鈦的單層或疊層膜作為導電膜908。
接著，通過對層疊而設置了的導電膜907、908選擇性地進行蝕刻來除去，將導電膜907、908留在區域902、903上方的一部分，從而如圖11A所示，分別形成閘電極909、910。
接著，選擇性地形成抗蝕劑掩模911以覆蓋區域902，並且通過使用該抗蝕劑掩模911、閘電極910作為掩模來將雜質元素引入到區域903中，形成雜質區域(參照圖11B)。作為雜質元素，使用賦予n型的雜質元素或賦予p型的雜質元素。可以使用磷(P)、砷(As)等作為顯示n型的雜質元素。可以使用硼(B)、鋁(Al)、鎵(Ga)等作為顯示p型的雜質元素。這裏使用磷(P)作為雜質元素。
如圖11B所示，通過引入雜質元素，在區域903中形成構成源極區或汲極區的雜質區域912和通道形成區域913。
接著，選擇性地形成抗蝕劑掩模914以覆蓋區域903，並且通過使用該抗蝕劑掩模914、閘電極909作為掩模來將雜質元素引入到區域902中，形成雜質區域(參照圖11C)。作為雜質元素，使用賦予n型的雜質元素或賦予p型的雜質元素。可以使用磷(P)、砷(As)等作為顯示n型的雜質元素。可以使用硼(B)、鋁(Al)、鎵(Ga)等作為顯示p型的雜質元素。這裏，引入具有與在圖11B中引入到區域903中的雜質元素不同的導電型的雜質元素(例如，硼(B))。其結果，在區域902中形成構成源極區或汲極區的雜質區域915和通道形成區域916。
接著，覆蓋絕緣膜905、906、閘電極909、910地形成第二絕緣膜917，並且在該第二絕緣膜917上形成與形成在區域902、903中的雜質區域912、915電氣連接的佈線918(參照圖12)。
可以使用CVD法或濺射法等，並使用由如下材料構成的單層或疊層結構，來設置第二絕緣膜917：具有氧或氮的絕緣膜如氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜等；包含碳的膜如DLC(類金剛石碳)膜等；有機材料如環氧、聚酰亞胺、聚酰胺、聚乙烯苯酚、苯並環丁烯、丙烯等；或者矽氧烷材料如矽氧烷樹脂等。要注意，矽氧烷材料相當於包含Si－O－Si鍵的材料。矽氧烷的骨架結構由矽(Si)和氧(O)的鍵而構成。作為取代基，使用至少包含氫的有機基(例如烷基、芳烴)。作為取代基，也可以使用氟基。要注意，作為取代基，也可以使用至少包含氫的有機基和氟基。
通過CVD法或濺射法等，使用選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、矽(Si)中的元素、或者以上述元素為主要成分的合金材料或化合物材料的單層或疊層，來形成佈線918。以鋁作為主要成分的合金材料相當於，例如以鋁作為主要成分且還含有鎳的材料，或者以鋁作為主要成分且還含有碳和矽的一方或雙方以及鎳的合金材料。作為佈線918，例如優選使用由阻擋膜、鋁矽(Al－Si)膜和阻擋膜組成的疊層結構，或者由阻擋膜、鋁矽(Al－Si)膜、氮化鈦膜和阻擋膜組成的疊層結構。要注意，阻擋膜相當於由鈦、鈦的氮化物、鉬或者鉬的氮化物組成的薄膜。因為鋁和鋁矽具有低電阻值並且其價格也低廉，所以作為用於形成佈線918的材料最合適。要注意，當設置上層和下層的阻擋層時，可以防止鋁或鋁矽的小丘的產生。當形成由高還原性的元素的鈦構成的阻擋膜時，即使在結晶半導體膜上形成有薄的自然氧化膜，也可以使該自然氧化膜還原，並獲得與結晶半導體膜的良好接觸。
如上所述，可以通過使用單晶基板製造MOS電晶體。要注意，電晶體的結構不侷限於上述結構。例如，也可以採用反交錯結構、鰭式FET結構等。當採用鰭式FET結構時，可以抑制電晶體尺寸的微細化所引起的短通道效應。
要注意，本實施例模式可以與本說明書中的其他實施例模式的記載適當地進行組合。
實施例模式6
在本實施例模式中，將說明與上述實施例模式不同的本發明的振盪器電路或半導體裝置所具有的電晶體的製造方法。本發明的振盪器電路或半導體裝置中的電晶體也可以由採用與上述實施例模式所說明的使用單晶基板的MOS電晶體不同的製造方法來提供的MOS電晶體而構成。
在本實施例模式中，將參照圖13至圖16所示的部分剖視圖來說明本發明的振盪器電路或半導體裝置所具有的電晶體的製造方法的一個實例。
首先，如圖13A所示，在基板1200上形成絕緣膜。這裏，使用具有n型的導電型的單晶Si作為基板1200，並且在該基板1200上形成絕緣膜1201和絕緣膜1202。例如，通過對基板1200進行熱處理來形成氧化矽作為絕緣膜1201，並且在該絕緣膜1201上利用CVD法來形成氮化矽膜。
要注意，基板1200只要是半導體基板，就沒有特別的限制。例如，可以使用如下基板：具有n型或p型的導電型的單晶Si基板；化合物半導體基板(GaAs基板、InP基板、GaN基板、SiC基板、藍寶石基板、ZnSe基板等)；通過採用貼合法或SIMOX(注入氧隔離)法來形成的SOI(絕緣矽)基板等。
要注意，可以在形成絕緣膜1201之後採用高密度等離子體處理來使該絕緣膜1201氮化，以提供絕緣膜1202。要注意，設置在基板1200上的絕緣膜可以採用單層或三層以上的疊層結構。
接著，如圖13B所示，在絕緣膜1202上選擇性地形成抗蝕劑掩模1203的圖案後，通過使用該抗蝕劑掩模1203作為掩模來選擇性地進行蝕刻，在基板1200中選擇性地形成凹部1204。可以通過利用等離子體的幹蝕刻對基板1200、絕緣膜1201、1202進行蝕刻。
接著，如圖13C所示，在除去抗蝕劑掩模1203的圖案之後，填充在基板1200中形成了的凹部1204地形成絕緣膜1205。
採用CVD法或濺射法等並使用氧化矽、氮化矽、氧氮化矽、氮氧化矽等的絕緣材料來形成絕緣膜1205。這裏，通過常壓CVD法或減壓CVD法，使用TEOS(正矽酸乙酯)氣體來形成氧化矽膜作為絕緣膜1205。
接著，如圖14A所示，通過磨削處理、抛光處理或CMP(化學機械抛光)處理，使基板1200的表面露出。這裏，通過使基板1200的表面露出，形成在基板1200的凹部1204中的絕緣膜1206之間提供區域1207、1208。要注意，絕緣膜1206是通過採用磨削處理、抛光處理或CMP處理除去形成在基板1200的表面上的絕緣膜1205而獲得的絕緣膜。接下來，通過選擇性地引入具有p型的導電型的雜質元素，在區域1208中形成p井1209。
可以使用硼(B)、鋁(Al)、鎵(Ga)等作為顯示p型的雜質元素。這裏，作為雜質元素，將硼(B)引入到區域1208中。
要注意，在本實施例模式中，由於使用具有n型的導電型的半導體基板作為基板1200，所以對區域1207不進行雜質元素的引入。但是，可以通過引入顯示n型的雜質元素來將n井形成在區域1207中。作為顯示n型的雜質元素，可以使用磷(P)、砷(As)等。
另一方面，在使用具有p型的導電型的半導體基板的情況下，也可以採用如下結構：對區域1207引入顯示n型的雜質元素來形成n井，而不將雜質元素引入到區域1208中。
接著，如圖14B所示，在基板1200的區域1207、1208的表面上分別形成絕緣膜1210、1211。
例如，通過進行熱處理來使設置在基板1200中的區域1207、1208的表面氧化，可以使用氧化矽膜形成絕緣膜1210、1211。要注意，在採用熱氧化法形成氧化矽膜之後，也可以通過採用氮化處理使氧化矽膜的表面氮化，以氧化矽膜和具有氧及氮的膜(氧氮化矽膜)的疊層結構來形成絕緣膜1210、1211。
如上述那樣，也可以採用等離子體處理形成絕緣膜1210、1211。例如，可以通過採用高密度等離子體處理對使設置在基板1200中的區域1207、1208的表面進行氧化處理或氮化處理，使用氧化矽(SiOx )膜或氮化矽(SiNx )膜來形成絕緣膜1210、1211。要注意，也可以在採用高密度等離子體處理對區域1207、1208的表面進行氧化處理之後，通過再次的高密度等離子體處理來進行氮化處理。在此情況下，接觸區域1207、1208的表面地形成氧化矽膜，並且該氧化矽膜上形成氧氮化矽膜，從而絕緣膜1210、1211成為層疊了氧化矽膜和氧氮化矽膜的膜。要注意，也可以在通過熱氧化法在區域1207、1208的表面上形成氧化矽膜之後，通過高密度等離子體處理進行氧化處理或氮化處理。
要注意，形成在基板1200的區域1207、1208中的絕緣膜1210、1211起到後面完成的電晶體中的閘絕緣膜的作用。
接著，如圖14C所示，覆蓋形成在設置在基板1200的區域1207、1208中的上方的絕緣膜1210、1211地形成導電膜。這裏，示出按順序層疊形成導電膜1212和導電膜1213作為導電膜的例子。當然，也可以採用單層或三層以上的疊層結構來形成導電膜。
可以採用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等中的元素、或者以上述元素為主要成分的合金材料或化合物材料來形成導電膜1212、1213。要注意，也可以採用使上述元素氮化了的金屬氮化膜來形成。還可以採用以摻雜了磷等的雜質元素的多晶矽為典型的半導體材料來形成。
這裏，使用氮化鉭形成導電膜1212且其上使用鎢形成導電膜1213來提供疊層結構的導電膜。可以使用選自氮化鉭、氮化鎢、氮化鉬或氮化鈦的單層或疊層膜作為導電膜1212，而可以使用選自鎢、鉭、鉬、鈦的單層或疊層膜作為導電膜1213。
接著，如圖15A所示，通過對層疊而提供了的導電膜1212、1213選擇性地進行蝕刻來除去，將導電膜1212、1213留在基板1200的區域1207、1208上方的一部分，並且形成分別起到閘電極的作用的導電膜1214、1215。要注意，這裏使在基板1200上的不重疊於導電膜1214、1215的區域1207、1208的表面露出。
具體而言，在基板1200的區域1207中，選擇性地除去形成在導電膜1214下方的絕緣膜1210的不重疊於該導電膜1214的部分，以形成為導電膜1214和絕緣膜1210的端部大致一致。要注意，在區域1208中，選擇性地除去形成在導電膜1215下方的絕緣膜1211的不重疊於該導電膜1215的部分，以形成為導電膜1215和絕緣膜1211的端部大致一致。
在此情況下，既可以在形成導電膜1214、1215的同時除去不重疊的部分的絕緣膜等，又可以在形成導電膜1214、1215之後，將留下了的抗蝕劑掩模或該導電膜1214、1215用作掩模，來除去不重疊的部分的絕緣膜等。
接著，如圖15B所示，將雜質元素選擇性地引入到基板1200的區域1207、1208中。這裏，將導電膜1215用作掩模對區域1208中選擇性地引入低濃度的賦予n型的雜質元素，來形成雜質區域1217。另一方面，將導電膜1214用作掩模對區域1207中選擇性地引入低濃度的賦予p型的雜質元素，來形成雜質區域1216。作為賦予n型的雜質元素，可以使用磷(P)、砷(As)等。作為賦予p型的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。
接著，形成與導電膜1214、1215的側面接觸的側壁1218。具體而言，通過等離子體CVD法或濺射法等，使用包含無機材料如矽、矽的氧化物、或矽的氮化物等，或者包含有機材料如有機樹脂等的膜的單層或疊層來形成側壁1218。而且，通過以垂直方向為主體的各向異性蝕刻來對該絕緣膜選擇性地進行蝕刻，從而可以與導電膜1214、1215的側面接觸地形成該絕緣膜。該側壁1218被用作在形成LDD(輕摻雜漏)區域時的摻雜用掩模。要注意，這裏側壁1218形成為與形成在導電膜1214、1215的下方的絕緣膜和浮動閘電極的側面也接觸。
接著，如圖15C所示，通過使用該側壁1218、導電膜1214、1215作為掩模來將雜質元素引入到基板1200的區域1207、1208中，形成用作源極區或汲極區的雜質區域。這裏，使用側壁1218和導電膜1215作為掩模來將高濃度的賦予n型的雜質元素引入到基板1200的區域1208中。而且，使用側壁1218和導電膜1214作為掩模來將高濃度的賦予p型的雜質元素引入到區域1207中。
其結果，在基板1200的區域1207中，形成構成源極區或汲極區的雜質區域1220、構成LDD區域的低濃度雜質區域1221、以及通道形成區域1222。要注意，在基板1200的區域1208中，形成構成源極區或汲極區的雜質區域1223、構成LDD區域的低濃度雜質區域1224、以及通道形成區域1225。
要注意，在本實施例模式中，在使不重疊於導電膜1214、1215的基板1200的區域1207、1208露出了的狀態下進行雜質元素的引入。因此，可以分別形成在基板1200的區域1207、1208中的通道形成區域1222、1225，與導電膜1214、1215以自對準的方式形成。
接著，覆蓋設置在基板1200的區域1207、1208上的絕緣膜及導電膜等地形成第二絕緣膜1226，並且該第二絕緣膜1226中形成開口部1227(參照圖16A)。
可以使用CVD法或濺射法等，並使用由如下材料構成的單層或疊層結構，來提供第二絕緣膜1226：具有氧或氮的絕緣膜如氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜等；包含碳的膜如DLC(類金剛石碳)膜等；有機材料如環氧、聚酰亞胺、聚酰胺、聚乙烯苯酚、苯並環丁烯、丙烯等；或者矽氧烷材料如矽氧烷樹脂等。要注意，矽氧烷材料相當於包含Si－O－Si鍵的材料。矽氧烷的骨架結構由矽(Si)和氧(O)的鍵而構成。作為取代基，使用至少包含氫的有機基(例如烷基、芳烴)。作為取代基，也可以使用氟基。要注意，作為取代基，也可以使用至少包含氫的有機基和氟基。
接著，使用CVD法來在開口部1227中形成導電膜1228，並且在第二絕緣膜1226上選擇性地形成與導電膜1228電氣連接的導電膜1229a至1229d(參照圖16B)。
通過CVD法或濺射法等，使用選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、矽(Si)中的元素、以上述元素為主要成分的合金材料或化合物材料的單層或疊層來形成導電膜1228、1229a至1229d。以鋁作為主要成分的合金材料相當於，例如以鋁作為主要成分且還含有鎳的材料，或者以鋁作為主要成分且還含有碳和矽的一方或雙方以及鎳的合金材料。作為導電膜1228、1229a至1229d，優選使用例如由阻擋膜、鋁矽(Al－Si)膜和阻擋膜組成的疊層結構，或者由阻擋膜、鋁矽(Al－Si)膜、氮化鈦膜和阻擋膜組成的疊層結構。要注意，阻擋膜相當於由鈦、鈦的氮化物、鉬或者鉬的氮化物組成的薄膜。因為鋁和鋁矽具有低電阻值並且其價格也低廉，所以作為用於形成導電膜1228的材料最合適。要注意，當設置上層和下層的阻擋層時，可以防止鋁或鋁矽的小丘的產生。要注意，當形成由高還原性的元素的鈦構成的阻擋膜時，即使在結晶半導體膜上形成有薄的自然氧化膜，也可以使該自然氧化膜還原，並獲得與結晶半導體膜的良好接觸。這裏，導電膜1228可以通過採用CVD法，使鎢(W)選擇性地生長來形成。
通過上述工序可以獲得一種振盪器電路或半導體裝置，其中具備形成在基板1200的區域1207中的p型電晶體和形成在區域1208中的n型電晶體。
要注意，電晶體的結構不侷限於上述結構。例如，還可以採用反交錯結構、鰭式FET結構等。通過採用鰭式FET結構，可以抑制電晶體尺寸的微細化所引起的短通道效應。
要注意，本實施例模式可以與本說明書中的其他實施例模式的記載適當地進行組合。
實施例模式7
在本實施例模式中，將說明本發明的RFID等半導體裝置的用途。例如，本發明的半導體裝置可以用作所謂的ID標記、ID標籤、ID卡，其安裝到紙幣、硬幣、有價證券類、無記名債券類、證書類(駕照或居住證等)、包裝用容器類(包裝紙或瓶子等)、記錄媒體(DVD軟體或錄影帶等)、交通工具類(自行車等)、個人物品(書包或眼鏡等)、食品類、植物類、動物類、人體、衣類、生活用品類、電子設備等的商品、貨運標籤等的物品中。電子設備指的是液晶顯示裝置、EL顯示裝置、電視裝置(也簡稱為電視機或電視接收機等)、以及便攜電話等。RFID可獲得的電源電壓值由於與讀取寫入器的距離等容易變化，但通過採用本發明的振盪器電路，即使在電源電壓值變化的情況下，也可以抑制因電源電壓值所引起的時鐘信號的變化，從而可以產生穩定的時鐘。因此，可以獲得可靠性高且能夠無線地發送/接收資訊的半導體裝置。
在本實施例模式中，參照圖17說明本發明的應用例子以及帶有其的商品的一個例子。
圖17A是包括根據本發明的RFID的半導體裝置的完成品的一例狀態。在標記板1601(剝離紙)上形成有內置了RFID1602的多個ID標記1603。ID標記1603放置在盒1604內。要注意，在ID標記1603上寫著與商品或服務有關的資訊(產品名稱、品牌、商標、商標所有者、銷售者、以及製造商等)，而內置的RFID帶有該產品(或者產品種類)固有的ID號碼，從而可以容易知道非法行為如偽造、商標權、專利權等的知識產權侵犯、不公平競爭等。要注意，在RFID內可以輸入有不能寫在產品的容器或標記上的許多資訊，例如產品的產地、銷售地、質量、原材料、功效、用途、數量、形狀、價格、生產方法、使用方法、生產時期、使用時間、保質期限、處理說明、以及與產品有關的知識產權等，並且交易人和消費者可以通過簡單的讀取器來訪問這些資訊。要注意，雖然生產者可以很容易重寫或刪除資訊，但是交易人或消費者不能重寫或刪除資訊。
圖17B示出了內置了具備RFID1612的標記形狀的ID標籤1611。通過將ID標籤1611安裝到產品中，產品管理變得很容易。例如，在產品被盜竊的情況下，通過追蹤產品的路徑，可以迅速查清犯罪者。以此方式，通過提供ID標籤，可以使所謂跟蹤能力優良的產品流通。
圖17C是包括了具備根據本發明的RFID1622的ID卡1621的完成品的一例狀態。上述ID卡1621包括所有種類卡如現金卡、信用卡、預付卡、電子電車票、電子貨幣、電話卡、以及會員卡等。
圖17D示出了無記名債券1631的完成品的狀態。無記名債券1631嵌入有RFID1632，並且其周圍由樹脂成形以保護RFID。在此，該樹脂中填充有填料。無記名債券1631可以與本發明的ID標記、ID標籤、以及ID卡同樣製造。要注意，上述無記名債券包括郵票、車票、票券、入場券、商品券、書券、文具券、啤酒券、米券、各種贈券、以及各種服務券等，但是不言而喻，並不侷限於這些。要注意，通過將本發明的RFID1632設置在紙幣、硬幣、有價證券類、無記名債券類、證書類等，可以提供認證功能，並且通過應用該認證功能可以防止偽造。
圖17E表示貼有包括根據本發明的RFID1642的ID標記的書籍1643。本發明的RFID1642被貼合在表面上，或者被埋在內部而固定於物品。如圖17E所示，如果是書，就被埋在紙中，而如果是由有機樹脂構成的包裝，就被埋在該有機樹脂中，來固定於各物品。因為本發明的RFID1642實現小型、薄型、輕量，所以固定於物品之後也不損壞其物品本身的設計性。
雖然這裏未圖示，但是通過將本發明的RFID提供於包裝用容器類、記錄媒體、個人物品、食品類、衣類、生活用品類、電子設備等，可以實現產品檢查系統等的系統效率化。通過將RFID設置到交通工具，可以防止對其的偽造或偷竊。通過將RFID嵌入到例如動物等的活體中，可以容易地識別各個活體。例如，通過將無線標籤嵌入到例如家畜等的活體中，可以容易識別出生年、性別、或種類等。
如上所述，本發明的RFID，可以提供到任何物品(包括活體)中來使用。
要注意，本實施例模式可以與本說明書中的其他實施例模式的記載適當地進行組合。
本申請基於2006年10月31日向日本專利局提交的日本專利申請號2006－295314，在此引入其全部內容作為參考。
10．．．定電流電路
11．．．電壓控制振盪器電路
110．．．定電流電路
111．．．電壓控制振盪器電路
201．．．PMOS
202．．．PMOS
203．．．PMOS
204．．．PMOS
205．．．PMOS
206．．．NMOS
207．．．電阻器
208．．．端子
209．．．端子
210．．．PMOS
211．．．NMOS
212．．．PMOS
213．．．PMOS
214．．．NMOS
215．．．NMOS
216．．．PMOS
217．．．PMOS
218．．．NMOS
219．．．NMOS
220．．．PMOS
221．．．PMOS
222．．．NMOS
223．．．NMOS
230．．．輸出端子
300．．．RFID
301．．．天線電路
302．．．信號處理電路
303．．．整流電路
304．．．電源電路
305．．．解調電路
306．．．振盪器電路
307．．．邏輯電路
308．．．記憶體控制電路
309．．．記憶體電路
310．．．邏輯電路
311．．．放大器
312．．．調變電路
351．．．天線
352．．．信號處理電路
360．．．RFID
361．．．電池
401．．．天線
402．．．共振電容器
403．．．天線電路
404．．．二極體
405．．．二極體
406．．．平滑電容器
407．．．整流電路
500a．．．n通道型薄膜電晶體
500b．．．n通道型薄膜電晶體
500c．．．p通道型薄膜電晶體
500d．．．n通道型薄膜電晶體
500e．．．p通道型薄膜電晶體
500f．．．n通道型薄膜電晶體
501．．．基板
502．．．絕緣膜
503．．．剝離層
504．．．絕緣膜
505．．．半導體膜
505a．．．半導體膜
505b．．．半導體膜
505c．．．半導體膜
505d．．．半導體膜
505e．．．半導體膜
505f．．．半導體膜
506．．．閘極絕緣膜
507．．．閘電極
507a．．．第一導電膜
507b．．．第二導電膜
508．．．n型的雜質區域
509．．．p型的雜質區域
510．．．絕緣膜
511．．．n型的雜質區域
512a．．．第一層絕緣膜
512b．．．第二層絕緣膜
513．．．導電膜
514．．．絕緣膜
515．．．導電膜
516．．．導電膜
517．．．絕緣膜
518．．．層
519．．．第一薄板材料
520．．．第二薄板材料
900．．．半導體基板
901．．．絕緣膜/場氧化膜
902．．．區域
903．．．區域
904．．．p井
905．．．絕緣膜
906．．．絕緣膜
907．．．導電膜
908．．．導電膜
909．．．閘電極
910．．．閘電極
911．．．抗蝕劑掩模
912．．．雜質區域
913．．．通道形成區域
914．．．抗蝕劑掩模
915．．．雜質區域
916．．．通道形成區域
917．．．第二絕緣膜
918．．．佈線
1200．．．基板
1201．．．絕緣膜
1202．．．絕緣膜
1203．．．抗蝕劑掩模
1204．．．凹部
1205．．．絕緣膜
1206．．．絕緣膜
1207．．．區域
1208．．．區域
1209．．．p井
1210．．．絕緣膜
1211．．．絕緣膜
1212．．．導電膜
1213．．．導電膜
1214．．．導電膜
1215．．．導電膜
1216．．．雜質區域
1217．．．雜質區域
1218．．．側壁
1220．．．雜質區域
1221．．．低濃度雜質區域
1222．．．通道形成區域
1223．．．雜質區域
1224．．．低濃度雜質區域
1225．．．通道形成區域
1226．．．第二絕緣膜
1227．．．開口部
1228．．．導電膜
1229a．．．導電膜
1229b．．．導電膜
1229c．．．導電膜
1229d．．．導電膜
1601．．．標記板
1602．．．剝離紙
1603．．．ID標記
1604．．．盒
1611．．．ID標籤
1612．．．RFID
1701．．．PMOS
1702．．．PMOS
1703．．．NMOS
1704．．．NMOS
1705．．．PMOS
1706．．．NMOS
1707．．．電阻器
1708．．．端子
1709．．．端子
1710．．．PMOS
1711．．．NMOS
1712．．．PMOS
1713．．．PMOS
1714．．．NMOS
1715．．．NMOS
1716．．．PMOS
1717．．．PMOS
1718．．．NMOS
1719．．．NMOS
1720．．．PMOS
1721．．．PMOS
1722．．．NMOS
1723．．．NMOS
1730．．．輸出端子
圖1是說明本發明的振盪器電路的圖；圖2是說明本發明的振盪器電路的圖；圖3是說明本發明的半導體裝置的結構的圖；圖4A至4E是說明本發明的半導體裝置的結構的圖；圖5A和5B是說明本發明的半導體裝置的結構的圖；圖6是說明本發明的半導體裝置的結構的圖；圖7A至7D是本發明的半導體裝置的部分剖視圖；圖8A至8C是本發明的半導體裝置的部分剖視圖；圖9A和9B是本發明的半導體裝置的部分剖視圖；圖10A至10C是本發明的振盪器電路或半導體裝置所具有的電晶體的部分剖視圖；圖11A至11C是本發明的振盪器電路或半導體裝置所具有的電晶體的部分剖視圖；圖12是本發明的振盪器電路或半導體裝置所具有的電晶體的部分剖視圖；圖13A至13C是本發明的振盪器電路或半導體裝置所具有的電晶體的部分剖視圖；圖14A至14C是本發明的振盪器電路或半導體裝置所具有的電晶體的部分剖視圖；圖15A至15C是本發明的振盪器電路或半導體裝置所具有的電晶體的部分剖視圖；圖16A和16B是本發明的振盪器電路或半導體裝置所具有的電晶體的部分剖視圖；圖17A至17E是說明根據本發明的物品的一個例子的圖。
10．．．定電流電路
11．．．電壓控制振盪器電路
201．．．PMOS
202．．．PMOS
203．．．PMOS
204．．．PMOS
205．．．PMOS
206．．．NMOS
207．．．電阻器
208．．．端子
209．．．端子
210．．．PMOS
211．．．NMOS
212．．．PMOS
213．．．PMOS
214．．．NMOS
215．．．NMOS
216．．．PMOS
217．．．PMOS
218．．．NMOS
219．．．NMOS
220．．．PMOS
221．．．PMOS
222．．．NMOS
223．．．NMOS
224．．．電容器
230．．．輸出端子
N1、N2．．．節點

Claims (15)

  1. 一種半導體裝置，包括：電壓控制振盪器電路，具有第一電壓端子、第二電壓端子和被組構來輸出時鐘信號的輸出端子；天線電路，係組構來發送和接收信號；整流電路，係組構而自該信號在該第一電壓端子和該第二電壓端子之間產生電源電壓；控制電路，係電氣連接在該第一電壓端子和該第二電壓端子之間，且被組構成使該第一電壓端子和該控制電路的控制端子之間的電位差維持恆定；第一電晶體，具有：第一閘極電極，與該電壓控制振盪器電路的輸入端子電氣連接；第一源極區，與該第二電壓端子電氣連接；以及第一汲極區，與該第一閘極電極電氣連接；第二電晶體，具有：第二閘極電極，與該控制電路的控制端子電氣連接；第二源極區，與該第一電壓端子電氣連接；以及第二汲極區，與該第一汲極區電氣連接；以及電容器，具有：第一端子，直接連接到該第一閘極電極；以及第二端子，電氣連接到該第一源極區。
  2. 如申請專利範圍第1項之半導體裝置，其中， 該第一電晶體和該第二電晶體是形成於具有絕緣表面的基板上的薄膜電晶體。
  3. 如申請專利範圍第1項之半導體裝置，更包括：邏輯電路，係組構來接收該時鐘信號和資料信號；記憶體控制電路，係組構成接收來自該邏輯電路的資料信號；以及記憶體電路，係組構成受該記憶體控制電路控制。
  4. 一種半導體裝置，包括：電壓控制振盪器電路，具有輸入電壓端子、參考電壓端子和被組構來輸出時鐘信號的輸出端子；天線電路，係組構來發送和接收信號；整流電路，係組構而自該信號在該輸入電壓端子和該參考電壓端子之間產生電源電壓；控制電路，係電氣連接在該輸入電壓端子和該參考電壓端子之間，且被組構成使該輸入電壓端子和該控制電路的控制端子之間的電位差維持恆定；n通道電晶體，具有：第一閘極電極，係與該電壓控制振盪器電路的輸入端子電氣連接；第一源極區，係與該參考電壓端子電氣連接；以及第一汲極區，係與該第一閘極電極電氣連接；p通道電晶體，具有：第二閘極電極，係與該控制電路的控制端子電氣 連接；第二源極區，係與該輸入電壓端子電氣連接；以及第二汲極區，係與該第一汲極區電氣連接；以及電容器，具有：第一端子，直接連接到該第一閘極電極；以及第二端子，電氣連接到該第一源極區。
  5. 如申請專利範圍第4項之半導體裝置，其中，該n通道電晶體和該p通道電晶體是形成於具有絕緣表面的基板上的薄膜電晶體。
  6. 如申請專利範圍第4項之半導體裝置，更包括：邏輯電路，係組構來接收該時鐘信號和資料信號；記憶體控制電路，係組構成接收來自該邏輯電路的資料信號；以及記憶體電路，係組構成受該記憶體控制電路控制。
  7. 一種半導體裝置，包括：電壓控制振盪器電路，具有輸入電壓端子、參考電壓端子和被組構來輸出時鐘信號的輸出端子；天線電路，係組構來發送和接收信號；整流電路，係組構成自該信號在該輸入電壓端子和該參考電壓端子之間產生電源電壓；控制電路，係電氣連接在該輸入電壓端子和該參考電壓端子之間，且被組構成使該參考電壓端子和該控制電路的控制端子之間的電位差維持恆定； p通道電晶體，具有：第一閘極電極，係與該電壓控制振盪器電路的輸入端子電氣連接；第一源極區，係與該輸入電壓端子電氣連接；以及第一汲極區，係與該第一閘極電極電氣連接；n通道電晶體，具有：第二閘極電極，係與該控制電路的控制端子電氣連接；第二源極區，係與該參考電壓端子電氣連接；以及第二汲極區，係與該第一汲極區電氣連接；以及電容器，具有：第一端子，直接連接到該第一閘極電極；以及第二端子，電氣連接到該第一源極區。
  8. 如申請專利範圍第7項之半導體裝置，其中，該n通道電晶體和該p通道電晶體是形成於具有絕緣表面的基板上的薄膜電晶體。
  9. 如申請專利範圍第7項之半導體裝置，更包括：邏輯電路，係組構件來接收該時鐘信號和資料信號；記憶體控制電路，係組構成接收來自該邏輯電路的資料信號；以及記憶體電路，係組構成受該記憶體控制電路控制。
  10. 一種半導體裝置，包括： 電壓控制振盪器電路，具有輸入電壓端子、參考電壓端子和被組構來輸出時鐘信號的輸出端子；天線電路，係組構來發送和接收信號；整流電路，係組構成自該信號在該輸入電壓端子和該參考電壓端子之間產生電源電壓；控制電路，包括：p通道第一控制電晶體，具有：第一閘極電極，係與該控制電路的控制端子電氣連接；第一源極區，係與該輸入電壓端子電氣連接；以及第一汲極區，係與該控制電路的控制端子電氣連接；p通道第二控制電晶體，具有：第二閘極電極，係與該控制電路的控制端子電氣連接；第二源極區，係與該輸入電壓端子電氣連接；以及第二汲極區；n通道第三控制電晶體，具有：第三閘極電極，係與該第二汲極區電氣連接；第三源極區；以及第三汲極區，係與該控制電路的控制端子電 氣連接；n通道第四控制電晶體，具有：第四閘極電極，係與該第三源極區電氣連接；第四源極區，係與該參考電壓端子電氣連接；以及第四汲極區，係與該第三閘極電極電氣連接；以及電阻器，係電氣連接在該第四閘極電極和該參考電壓端子之間；n通道第五電晶體，具有：第五閘極電極，係與該電壓控制振盪器電路的輸入端子電氣連接；第五源極區，係與該參考電壓端子電氣連接；以及第五汲極區，係與該第五閘極電極電氣連接；p通道第六電晶體，具有：第六閘極電極，係與該控制電路的控制端子電氣連接；第六源極區，係與該輸入電壓端子電氣連接；以及第六汲極區，係與該第五汲極區電氣連接；以及 電容器，具有：第一端子，直接連接到該第五閘極電極；以及第二端子，電氣連接到該第五源極區。
  11. 如申請專利範圍第10項之半導體裝置，其中，該p通道第一控制電晶體、該p通道第二控制電晶體、該n通道第三控制電晶體、該n通道第四控制電晶體、該n通道第五電晶體和該p通道第六電晶體是形成在具有絕緣表面的基板上的薄膜電晶體。
  12. 如申請專利範圍第10項之半導體裝置，更包括：邏輯電路，係組構來接收該時鐘信號和資料信號；記憶體控制電路，係組構成接收來自該邏輯電路的資料信號；以及記憶體電路，係組構成受該記憶體控制電路控制。
  13. 一種半導體裝置，包括：電壓控制振盪器電路，具有輸入電壓端子、參考電壓端子和被組構來輸出時鐘信號的輸出端子；天線電路，係組構來發送和接收信號；整流電路，係組構成自該信號在該輸入電壓端子和該參考電壓端子之間產生電源電壓；控制電路，包括：n通道第一控制電晶體，具有：第一閘極電極，係與該控制電路的控制端子電氣連接；第一源極區，係與該參考電壓端子電氣連 接；以及第一汲極區，係與該控制電路的控制端子電氣連接；n通道第二控制電晶體，具有：第二閘極電極，係與該控制電路的控制端子電氣連接；第二源極區，係與該參考電壓端子電氣連接；以及第二汲極區；p通道第三控制電晶體，具有：第三閘極電極，係與該第二汲極區電氣連接；第三源極區；以及第三汲極區，係與該控制電路的控制端子電氣連接；p通道第四控制電晶體，具有：第四閘極電極，係與該第三源極區電氣連接；第四源極區，係與該輸入電壓端子電氣連接；以及第四汲極區，係與該第三閘極電極電氣連接；以及電阻器，係電氣連接在該第四閘極電極和該輸入電壓端子之間； p通道第五電晶體，具有：第五閘極電極，係與該電壓控制振盪器電路的輸入端子電氣連接；第五源極區，係與該輸入電壓端子電氣連接；以及第五汲極區，係與該第五閘極電極電氣連接；n通道第六電晶體，具有：第六閘極電極，係與該控制電路的控制端子電氣連接；第六源極區，係與該參考電壓端子電氣連接；以及第六汲極區，係與該第五汲極區電氣連接；以及電容器，具有：第一端子，直接連接到該第五閘極電極；以及第二端子，電氣連接到該第五源極區。
  14. 如申請專利範圍第13項之半導體裝置，其中，該n通道第一控制電晶體、該n通道第二控制電晶體、該p通道第三控制電晶體、該p通道第四控制電晶體、該p通道第五電晶體和該n通道第六電晶體是形成於具有絕緣表面的基板上的薄膜電晶體。
  15. 如申請專利範圍第13項之半導體裝置，更包括：邏輯電路，係組構來接收該時鐘信號和資料信號； 記憶體控制電路，係組構成接收來自該邏輯電路的資料信號；以及記憶體電路，係組構成受該記憶體控制電路控制。
TW096137846A 2006-10-31 2007-10-09 振盪器電路及包含該振盪器電路的半導體裝置 TWI481195B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006295314 2006-10-31

Publications (2)

Publication Number Publication Date
TW200828809A TW200828809A (en) 2008-07-01
TWI481195B true TWI481195B (zh) 2015-04-11

Family

ID=38748000

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096137846A TWI481195B (zh) 2006-10-31 2007-10-09 振盪器電路及包含該振盪器電路的半導體裝置

Country Status (5)

Country Link
US (1) US7663447B2 (zh)
EP (1) EP1919079B1 (zh)
KR (1) KR101389119B1 (zh)
CN (1) CN101174823B (zh)
TW (1) TWI481195B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082449A1 (en) 2009-01-16 2010-07-22 Semiconductor Energy Laboratory Co., Ltd. Regulator circuit and rfid tag including the same
WO2010111601A2 (en) * 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
US20110042759A1 (en) 2009-08-21 2011-02-24 International Business Machines Corporation Switching device having a molybdenum oxynitride metal gate
KR101693914B1 (ko) 2009-11-20 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20110127953A1 (en) * 2009-11-30 2011-06-02 Broadcom Corporation Wireless power system
US8928466B2 (en) * 2010-08-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103069717B (zh) 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
US9391476B2 (en) 2010-09-09 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Power feeding device, wireless power feeding system using the same and wireless power feeding method
JP2012186784A (ja) * 2010-12-24 2012-09-27 Renesas Electronics Corp 水晶発振装置および半導体装置
US8912854B2 (en) 2013-01-04 2014-12-16 International Business Machines Corporation Structure for an inductor-capacitor voltage-controlled oscillator
US9692396B2 (en) * 2015-05-13 2017-06-27 Qualcomm Incorporated Ring oscillator architecture with controlled sensitivity to supply voltage
US10930205B2 (en) 2016-05-19 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Display system and moving object
JP7075752B2 (ja) 2016-12-23 2022-05-26 株式会社半導体エネルギー研究所 データ変換回路、および表示装置
US10833658B2 (en) * 2017-12-29 2020-11-10 The United States Of America, As Represented By The Secretary Of The Navy Apparatuses and methods using current-starved ring oscillator biased by floating gate transistors with a variety of applications including as a power-free radiation detector or silicon age determination or odometer system
FR3085566A1 (fr) * 2018-08-31 2020-03-06 Stmicroelectronics (Rousset) Sas Ajustement en frequence d'un dispositif de communication sans contact
WO2021094844A1 (ja) 2019-11-11 2021-05-20 株式会社半導体エネルギー研究所 情報処理装置、および情報処理装置の動作方法
US11632079B2 (en) * 2020-09-08 2023-04-18 Changxin Memory Technologies, Inc. Oscillating circuit

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440277A (en) * 1994-09-02 1995-08-08 International Business Machines Corporation VCO bias circuit with low supply and temperature sensitivity
TW540066B (en) * 2001-01-23 2003-07-01 Mitsubishi Electric Corp Semiconductor integrated circuit device
TW573398B (en) * 2002-06-28 2004-01-21 Winbond Electronics Corp Stable current source circuit with compensation circuit
TW200418261A (en) * 2003-03-07 2004-09-16 Ememory Technology Inc Ring oscillator having a stable output signal without influence of MOS devices
TW200503421A (en) * 2003-06-11 2005-01-16 Rohm Co Ltd Ring oscillator circuit
TW200522502A (en) * 2002-07-16 2005-07-01 Koninkl Philips Electronics Nv Frequency-stabilized ring oscillator
TW200530934A (en) * 2004-01-30 2005-09-16 Toppan Printing Co Ltd Radio frequency identification and communication device
TW200537491A (en) * 2004-05-07 2005-11-16 Taiwan Semiconductor Mfg A refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory
TW200601719A (en) * 2004-06-17 2006-01-01 Fujitsu Ltd Reader device, its transmission method, and tag
US7218170B1 (en) * 2003-05-23 2007-05-15 Broadcom Corporation Multi-pole current mirror filter

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5133064A (en) * 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
US5359727A (en) * 1987-04-27 1994-10-25 Hitachi, Ltd. Clock generator using PLL and information processing system using the clock generator
US4968952A (en) * 1989-06-02 1990-11-06 Motorola, Inc. Voltage control oscillator with automatic current control
JP3265045B2 (ja) * 1993-04-21 2002-03-11 株式会社東芝 電圧制御発振器
JPH08330912A (ja) * 1995-06-05 1996-12-13 Mitsubishi Electric Corp リングオシレータ
JP2914287B2 (ja) * 1996-03-08 1999-06-28 日本電気株式会社 Ｐｌｌ回路
US6011443A (en) * 1998-07-16 2000-01-04 Seiko Epson Corporation CMOS voltage controlled oscillator
JP2001024485A (ja) 1999-07-08 2001-01-26 Mitsubishi Electric Corp Ｐｌｌ回路
JP2001251186A (ja) 2000-03-03 2001-09-14 Nec Microsystems Ltd Ｐｌｌ回路
US6396357B1 (en) * 2000-05-01 2002-05-28 Agere Systems Guardian Corp. Low voltage differential voltage-controlled ring oscillator
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
US6414522B1 (en) * 2000-09-14 2002-07-02 Silicon Storage Technology, Inc. Bias generating circuit for use with an oscillating circuit in an integrated circuit charge pump
JP4204210B2 (ja) 2001-08-29 2009-01-07 株式会社リコー Ｐｌｌ回路
JP2003152507A (ja) 2001-11-15 2003-05-23 Mitsubishi Electric Corp 電圧制御型発振回路
JP2003283307A (ja) 2002-03-26 2003-10-03 Oki Electric Ind Co Ltd Ｃｒ発振回路
JP3842227B2 (ja) * 2003-02-25 2006-11-08 Ｎｅｃエレクトロニクス株式会社 Ｐｌｌ周波数シンセサイザ及びその発振周波数選択方法
JP2004311858A (ja) * 2003-04-10 2004-11-04 Nec Electronics Corp 半導体集積回路装置
US6809603B1 (en) * 2003-04-29 2004-10-26 Ememory Technology Inc. Ring oscillator having a stable output signal without influence of MOS devices
JP2005130092A (ja) 2003-10-22 2005-05-19 Yamaha Corp 電圧制御発振器
JP4464294B2 (ja) 2005-03-02 2010-05-19 Ｏｋｉセミコンダクタ株式会社 電圧制御型発振器
EP1920537B1 (en) 2005-08-11 2015-06-24 Semiconductor Energy Laboratory Co., Ltd. Voltage controlled oscillator and phase-locked loop

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440277A (en) * 1994-09-02 1995-08-08 International Business Machines Corporation VCO bias circuit with low supply and temperature sensitivity
TW540066B (en) * 2001-01-23 2003-07-01 Mitsubishi Electric Corp Semiconductor integrated circuit device
TW573398B (en) * 2002-06-28 2004-01-21 Winbond Electronics Corp Stable current source circuit with compensation circuit
TW200522502A (en) * 2002-07-16 2005-07-01 Koninkl Philips Electronics Nv Frequency-stabilized ring oscillator
TW200418261A (en) * 2003-03-07 2004-09-16 Ememory Technology Inc Ring oscillator having a stable output signal without influence of MOS devices
US7218170B1 (en) * 2003-05-23 2007-05-15 Broadcom Corporation Multi-pole current mirror filter
TW200503421A (en) * 2003-06-11 2005-01-16 Rohm Co Ltd Ring oscillator circuit
TW200530934A (en) * 2004-01-30 2005-09-16 Toppan Printing Co Ltd Radio frequency identification and communication device
TW200537491A (en) * 2004-05-07 2005-11-16 Taiwan Semiconductor Mfg A refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory
TW200601719A (en) * 2004-06-17 2006-01-01 Fujitsu Ltd Reader device, its transmission method, and tag

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Abidi, A.A., "Phase Noise and Jitter in CMOS Ring Oscillators," Solid-State Circuits, IEEE Journal of , vol.41, no.8, pp.1803,1816, Aug. 2006. *
Arabi, K.; Kaminska, B., "Built-in temperature sensors for on-line thermal monitoring of microelectronic structures," Computer Design: VLSI in Computers and Processors, 1997. ICCD '97. Proceedings., 1997 IEEE International Conference on , vol., no., pp.462,467, 12-15 Oct 1997. *
Szekely, V.; Marta, C.; Kohari, Z.; Rencz, M., "CMOS sensors for on-line thermal monitoring of VLSI circuits," Very Large Scale Integration (VLSI) Systems, IEEE Transactions on , vol.5, no.3, pp.270,276, Sept. 1997. *

Also Published As

Publication number Publication date
KR101389119B1 (ko) 2014-04-25
EP1919079B1 (en) 2012-02-22
US7663447B2 (en) 2010-02-16
US20080258822A1 (en) 2008-10-23
TW200828809A (en) 2008-07-01
EP1919079A1 (en) 2008-05-07
CN101174823A (zh) 2008-05-07
CN101174823B (zh) 2012-07-04
KR20080039297A (ko) 2008-05-07

Similar Documents

Publication Publication Date Title
TWI481195B (zh) 振盪器電路及包含該振盪器電路的半導體裝置
US10256669B2 (en) Semiconductor device and power receiving device
US8232880B2 (en) Semiconductor device
US8810375B2 (en) Semiconductor device and IC label, IC tag, and IC card having the same
JP5890552B2 (ja) 半導体装置の作製方法
US7830113B2 (en) Semiconductor device, communication system, and method of charging the semiconductor device
US7832647B2 (en) Semiconductor device
JP5386074B2 (ja) 受電装置
US7986216B2 (en) Semiconductor device
JP5324161B2 (ja) 半導体装置
JP5346459B2 (ja) 発振回路およびそれを備えた半導体装置
JP5334381B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees