[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3929761B2 - 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびicカード - Google Patents

半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびicカード Download PDF

Info

Publication number
JP3929761B2
JP3929761B2 JP2001361618A JP2001361618A JP3929761B2 JP 3929761 B2 JP3929761 B2 JP 3929761B2 JP 2001361618 A JP2001361618 A JP 2001361618A JP 2001361618 A JP2001361618 A JP 2001361618A JP 3929761 B2 JP3929761 B2 JP 3929761B2
Authority
JP
Japan
Prior art keywords
period
semiconductor device
clock frequency
clock
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001361618A
Other languages
English (en)
Other versions
JP2003162700A (ja
Inventor
晴彦 重政
純一 岡本
佳寛 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001361618A priority Critical patent/JP3929761B2/ja
Publication of JP2003162700A publication Critical patent/JP2003162700A/ja
Application granted granted Critical
Publication of JP3929761B2 publication Critical patent/JP3929761B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Near-Field Transmission Systems (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば電磁波などを介して非接触で外部の電力供給源から電力を取得するICカードなどに用いられる半導体装置に関するものである。
【0002】
【従来の技術】
近年、プラスチック製のカードに、不揮発性メモリやCPU(CentralProcessing Unit)などからなるICチップなどを埋め込んだICカードが普及しつつある。このようなICカードは、現在広く利用されている磁気カードと比較して、より大量のデータを扱うことが可能であること、およびセキュリティに優れていることなどの利点を有しており、次世代のカードとして注目を集めている。また、ICカードは、現在の磁気カードで行われているような様々なアプリケーションを実現するだけでなく、技術的な制限から磁気カードの機能として利用することができなかったアプリケーションにも広く応用することができることから、急速に普及しつつある。
【0003】
ICカードは、接触型と非接触型とに分類される。接触型ICカードは、その表面に金属製の端子を設け、この端子を、ICカードに対して情報の読み書きを行うリーダライタ装置に設けられた端子とを接続することによって、電力の供給およびデータの送受信を行うものである。非接触型ICカードは、その内部にアンテナコイルを設け、電磁誘導技術を用いてリーダライタ装置が発生する磁場の中にアンテナコイルを進入させることによって、電波(例えば、数MHz〜数10MHz程度のキャリア周波数)を介して電力の供給およびデータの送受信を行うものである。非接触型ICカードでは、アンテナコイルによって受信された電力は、ダイオードブリッジによって整流された後に各機能ブロックに供給されることになる。
【0004】
また、非接触型ICカードは、その通信距離に応じて、さらに近接型、近傍型などに分類される。これらは、現在ISO/IEC14443およびISO/IEC10536においてそれぞれ標準化が進められている。
【0005】
非接触型ICカードは、外部装置との接続端子を持たないので、接続端子の接点部の破損などが生じる心配がなく、また、リーダライタ装置に対して近づけるだけで電力の供給およびデータの送受信を行うことが可能となっている。よって、非接触型ICカードは、メンテナンスコストの低減、取り扱いの容易性、処理の高速性などの利点を有することになる。したがって、このような非接触型ICカードを、例えば鉄道やバスなどの乗車券に適用し、非接触型ICカードを改札ゲートにかざしてデータ処理を行ったり(かざし処理)、改札ゲートに瞬間的に接触させてデータ処理を行ったり(タッチ&ゴー処理)する利用方法が考えられている。
【0006】
しかしながら、非接触型ICカードは、電波という媒体を介して電力供給を行うものであることにより、常時安定した電力を受けることができるとは限らないという性質を有している。また、アンテナから得られる電源電圧は、電力を供給するリーダライタ装置などの外部装置との距離に左右されることになる。したがって、非接触型ICカードを設計する上で、非接触通信の品質を確保することや、通信距離を確保することは困難となっている。
【0007】
このような問題に対して、例えば特開平11−296627号公報には、電流を検出することによって、通信距離を改善する方法が開示されている。この従来技術以前では、非接触ICカードには消費電流を制御する回路が設けられていなかったので、非接触ICカードにおける消費電流は常時一定となっていた。これにより、例えば非接触ICカードとリーダライタ装置との通信距離が変更されて、送受信アンテナに誘起される電流量が減少すると、非接触ICカードの全構成要素が動作付加となるような事態が生じていた。このような課題に対して、上記従来技術では、送受信アンテナによって受信された変調波が誘起する電流量を検出し、その電流値に応じてCPUに供給する動作クロックの周期を制御する手法がとられている。
【0008】
図6に、この従来技術において示されている構成例を示す。この構成例では、リーダライタ装置41との間で電力の供給および通信を行う非接触ICカードが示されている。この非接触ICカードは、送受信アンテナ42、電流検出回路43、変調回路44、復調回路45、整流電圧制御回路46、UART(Universal Asynchronous Receiver Transmitter)47、クロック発振回路48、CPU49、コ・プロセッサ50、および不揮発性メモリ51を備えた構成となっている。ここで、コ・プロセッサ50は、データの暗号化処理に用いられる演算部を示している。
【0009】
上記の構成において、送受信アンテナ42において変調波が受信されると、整流電圧制御回路46によって受信された変調波が整流され、非接触ICカードの全構成要素に供給するための電力が生成される。復調回路45は、変調波からデータを復調し、これをUART47に出力する。UART47は、CPU49に対してパラレルデータを出力し、CPU49は、このパラレルデータを解析し、コマンドとして理解して動作を行う。
【0010】
このようなシステムにおいて、リーダライタ装置41と非接触ICカードとの通信距離が長くなると、誘起される電力が減少し、非接触ICカードの全構成要素に必要な電力の供給が不可能になる場合がある。そこで、上記の構成では、電流検出回路43によって送受信アンテナ42に流れる電流値を検出し、その電流値に応じて、クロック発振回路48がCPU49の動作クロック周波数を増減している。また、電流検出回路34は、変調波が誘起した電流値を検出し、その電流値に応じて電力供給手段による電力供給対象が制御されるように構成されている。
【0011】
【発明が解決しようとする課題】
上記の特開平11−296627号公報に開示されている構成では、電流に応じて動作クロックを切り替える方式を採用しているが、この方式は、マイコンシステムなどの比較的安定した電源電圧の供給が可能なシステムで一般的に用いられている電力節電方法である。しかしながら、非接触で電力を供給するシステムにおいては、供給される電力は電力源との距離に大きく依存している。すなわち、電力源との距離が離れるに従って給電電流が減少し、これに伴って、動作クロックが低速化されることになる。ここで、動作クロックは、CPUのみならず非接触ICカード内の全ての構成における動作を規定するクロックであるので、電力源との距離が離れると、非接触ICカードの全パフォーマンスが低下してしまうという問題がある。
【0012】
また、プログラムに基づいた処理が行われている最中に、非接触ICカードとリーダライタ装置との通信距離が変化した場合には、プログラムの動作処理中に動作クロックが変更される可能性があることになる。この場合、プログラムの処理が誤動作する可能性があるという問題がある。
【0013】
ここで、非接触ICカードにおける通信距離および供給電力に関係する課題について詳細に説明する。上記したように、近接型の非接触ICカードの通信方式は、ISO14443typeB規格(ASK10%)で規格化されており、いわゆる低深度変調による変調方式が採用されている。ここで、低深度変調とは、通信に使用される信号の変調率が例えば10%程度の低い値となっている変調方式のことである。上記の変調率は、通信に使用される信号の最大幅Amaxおよび最小幅Aminに基づいて、
変調率=(Amax−Amin)/(Amax+Amin)
という式によって定義される。
【0014】
一般的に、低深度変調は、信号の振幅幅が小さく、搬送波自身に大きな振幅を確保する必要がないので、消費電流の点では有利な通信であるといえる。しかしながら、低深度変調においては、信号の振幅幅が小さいことによって、電圧の変動に対して敏感となり、CPU動作などによる僅かな電圧変動が通信品質に影響を与えることになる。このため、整流された電圧は、通常レギュレータなどによって定電圧化し、CPU動作などの電力消費による電圧変動が生じても定電圧が保持されるように設計されている。
【0015】
しかしながら、供給電力に対してCPU動作時の電力消費が顕著になり、これによる電圧低下が定電圧回路による補正可能な範囲を超えてくると、通信に影響を与えるようになる。すなわち、非接触ICカードとリーダライタ装置との距離が離れてくると、過度に供給電圧能力が低下し、この結果、通信品質を低下させる原因となるという問題が生じることになる。
【0016】
本発明は上記の問題点を解決するためになされたもので、その目的は、処理能力を低下させることなく、通信品質を確保することが可能な半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびICカードを提供することにある。
【0017】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係る半導体装置の動作制御方法は、非接触によって外部装置から電力供給するとともに、該外部装置との間で非接触によるデータ通信を行う半導体装置の動作制御方法であって、上記半導体装置が動作している期間において、上記半導体装置における内部動作を制御する制御手段の動作を規定するクロック周波数を、少なくとも、通信処理が行われている第1の期間の方が、通信処理が行われていない第2の期間よりも低い値となるように切り換えることを特徴としている。
【0018】
非接触によって外部装置との間で通信処理を行う際には、半導体装置内での内部電源の電圧レベルがある程度高くなっている方が、通信可能距離を確実に確保することができ、通信品質を向上させることが可能となる。ここで、上記の方法では、まず、通信処理が行われている期間と、通信処理が行われていない期間とを区別し、これらの期間の間で、制御手段の動作を規定するクロック周波数を切り換えるような動作制御が行われている。すなわち、通信処理が行われている期間でクロック周波数を低くすれば、制御手段における消費電流が減少することになり、制御手段の電流消費による内部電源の電圧レベルの低下の程度を抑制することができる。
【0019】
また、通信処理が行われていない期間では、例えば制御手段によって何らかの処理動作が行われていることが考えられるので、クロック周波数を高くすることによって、制御手段による処理能力を向上させることができる。
したがって、上記の方法によれば、半導体装置における処理能力を低下させることなく、通信時における通信品質を高い状態に保つことが可能となる。
【0020】
また、本発明に係る半導体装置の動作制御方法は、上記の方法において、上記第1の期間が、上記半導体装置と上記外部装置との間で相互に通信相手を認識する相互認識通信期間を含んでいる方法としてもよい。
【0021】
上記の方法では、クロック周波数を低くする期間である第1の期間として、半導体装置と外部装置との間で相互に通信相手を認識する相互認識通信期間を設定している。この期間において、通信品質が劣化するなどの不具合が生じると、的確に通信相手を認識することができなくなる。この場合、通信相手の認識に必要以上の時間がかかることによって、非接触通信処理における処理時間が長くなり、操作性の低下を招くことになる。これに対して、上記の方法のように、相互認識通信期間では、制御手段の動作を規定するクロック周波数を低くすることによって、通信品質を確保することによって、上記のような問題が発生することを抑制することが可能となる。
【0022】
また、本発明に係る半導体装置の動作制御方法は、上記の方法において、上記第1の期間が、データの送受信を行うデータ送受信期間を含んでいる方法としてもよい。
【0023】
上記の方法では、クロック周波数を低くする期間である第1の期間として、データの送受信を行う期間を設定している。この期間において、通信品質が劣化するなどの不具合が生じると、的確なデータ通信を行うことができなくなる。この場合、例えばデータの再送処理などが繰り返されることによって、非接触通信処理における処理時間が長くなり、操作性の低下を招くことになる。これに対して、上記の方法のように、データ送受信期間では、制御手段の動作を規定するクロック周波数を低くすることによって、通信品質を確保することによって、上記のような問題が発生することを抑制することが可能となる。
【0024】
また、本発明に係る半導体装置の動作制御方法は、上記の方法において、上記半導体装置におけるパワーオンリセット期間、および/またはウォーミングアップ期間における上記クロック周波数を、上記第2の期間における上記クロック周波数よりも低い値となるように切り換える方法としてもよい。
【0025】
上記の方法では、クロック周波数を低くする期間として、さらにパワーオンリセット期間、および/またはウォーミングアップ期間を設定している。パワーオンリセット期間において動作するパワーオンリセット回路は、クロック周波数の影響を受けることがない回路であるので、クロック周波数を低くしても問題なく動作を行うことが可能である。また、ウォーミングアップ期間では、例えばウォーミングアップカウンタやモード切り換えスイッチなどが動作するのみであり、制御手段は動作する必要はないので、クロック周波数を低くしても、処理能力はほとんど変化しないものとなる。
【0026】
したがって、この期間においてクロック周波数を低速化することによって制御手段における消費電流を低減することが可能となり、これによって制御手段の動作に関わる電力の負荷を減らすことによって電源の立ち上がりを早くすることが可能となる。すなわち、上記のような方法によれば、電源の立ち上がりが早くなることによって、パワーオンリセット期間、および/またはウォーミングアップ期間の短縮を図ることが可能となり、半導体装置における処理時間の短縮が可能となる。
【0027】
また、本発明に係る半導体装置の動作制御方法は、上記の方法において、上記半導体装置が備える不揮発性メモリ部に対して情報の書き込み処理および/または消去処理を行う期間における上記クロック周波数を、上記第2の期間における上記クロック周波数よりも低い値となるように切り換える方法としてもよい。
【0028】
上記の方法では、クロック周波数を低くする期間として、さらに不揮発性メモリ部に対して情報の書き込み処理および/または消去処理を行う期間を設定している。不揮発性メモリ部に対する情報の書き込み処理および消去処理は、電流の消費量が極めて大きいものとなる。よって、これらの処理が開始されると、消費電流の増大によって、内部電源の電圧レベルがある程度低下することになる。一方、不揮発性メモリ部に対するデータの書き込み処理および消去処理が行われている最中では、制御手段によって行われる処理は比較的少ない状態となる。
【0029】
すなわち、上記の方法のように制御すれば、制御手段における消費電流が低減されることによって、内部電源の電圧レベルの低下を抑制することが可能となる。したがって、不揮発性メモリ部における書き込み処理および消去処理を行うことによる電流消費の増大によって、内部電源の電圧レベルが著しく低下し、これによる動作異常の発生を抑制することが可能となる。また、このような制御によるパフォーマンスの低下もほとんど発生しない。
【0030】
また、本発明に係る半導体装置の動作制御方法は、上記の方法において、上記相互認識通信期間が、上記外部装置からの準備要求コマンドを受信する受信期間と、上記外部装置に対してのリクエスト応答コマンドを送信する送信期間とを含んでおり、上記受信期間中において、受信した信号を復調する処理を行う復調回路を動作させる一方、上記送信期間では、上記復調回路の動作を停止させる方法としてもよい。
【0031】
上記の方法では、準備要求コマンドの受信期間では復調回路を動作させる一方、リクエスト応答コマンドの送信期間では復調回路の動作を停止させる制御を行っている。このような制御によれば、復調動作が必要なときにのみ復調回路が動作することになるので、例えば送信期間中において、何らかの要因によって内部電源の電圧レベルが変動し、これによって復調回路に対してノイズが入力された場合でも、復調回路の動作は停止されているので、復調回路から不要な出力が行われることを防止することができる。このような復調回路からの不要な出力は、例えば復調回路からの出力に基づいて動作する制御手段の誤動作を招くことになるので、上記のようにノイズの影響を防止することによって、半導体装置の誤動作を防止することができる。
【0032】
また、本発明に係る半導体装置の動作制御方法は、上記の方法において、上記データ送受信期間が、上記外部装置からデータを受信する受信期間と、上記外部装置に対してデータを送信する送信期間とを含んでおり、上記受信期間中において、受信した信号を復調する処理を行う復調回路を動作させる一方、上記送信期間では、上記復調回路の動作を停止させる方法としてもよい。
【0033】
上記の方法では、データの受信期間では復調回路を動作させる一方、データの送信期間では復調回路の動作を停止させる制御を行っている。このような制御によれば、復調動作が必要なときにのみ復調回路が動作することになるので、上記と同様に、ノイズの影響を防止することによって、半導体装置の誤動作を防止することができる。
【0034】
また、本発明に係る半導体装置動作制御プログラムは、上記の半導体装置の動作制御方法をコンピュータに実行させることを特徴としている。
【0035】
上記プログラムを半導体装置が備えるコンピュータシステムにロードすることによって、上記半導体装置の動作制御方法を実現することが可能となる。
【0036】
また、本発明に係る半導体装置動作制御プログラムを記録した記録媒体は、上記の半導体装置の動作制御方法をコンピュータに実行させるプログラムを記録していることを特徴としている。
【0037】
上記記録媒体に記録されたプログラムを半導体装置が備えるコンピュータシステムにロードすることによって、上記半導体装置の動作制御方法を実現することが可能となる。
【0038】
また、本発明に係る半導体装置は、非接触によって外部装置から電力供給するとともに、該外部装置との間で非接触によるデータ通信を行う半導体装置であって、上記半導体装置における内部動作を制御する制御手段を備え、上記制御手段が、上記の半導体装置の動作制御方法を実行することを特徴としている。
【0039】
上記の構成によれば、上記した半導体装置の動作制御方法を制御手段が実行するので、上記した動作制御方法による作用効果が実現された半導体装置を提供することができる。すなわち、処理能力を低下させることなく、通信時における通信品質を高い状態に保つことが可能な半導体装置を提供することができる。
【0040】
また、本発明に係る半導体装置は、上記の構成において、上記外部装置から受信した信号に基づいて、上記クロック周波数を規定するクロック信号を生成するクロック信号生成手段と、上記クロック信号生成手段によって生成されるクロック信号のクロック周波数を切り換えるクロック切換手段とをさらに備え、上記制御手段が、上記クロック切換手段に対して指示を行うことによって、上記クロック周波数の変更を行う構成としてもよい。
【0041】
上記の構成によれば、クロック信号は、外部装置から受信した信号に基づいてクロック信号生成手段によって生成され、クロック周波数の切換は、クロック切換手段によって行われることになる。このようなクロック信号生成手段およびクロック切換手段自体は、比較的入手が容易であるので、本発明の動作制御方法を容易に実現することが可能となる。
【0042】
また、本発明に係る半導体装置は、上記の構成において、上記外部装置から受信した信号を復調する処理を行う復調回路と、上記復調回路の動作を制御する復調回路制御手段とを備え、上記復調回路制御手段が、上記外部装置から復調処理が必要な信号を受信しているときにのみ上記復調回路が動作するように制御を行う構成としてもよい。
【0043】
上記の構成によれば、復調回路制御手段による制御によって、外部装置から復調処理が必要な信号の受信期間にのみ、復調回路が動作する一方、それ以外の期間では、復調回路の動作が停止する。このような制御によれば、復調動作が必要なときにのみ復調回路が動作することになるので、例えば送信期間中において、何らかの要因によって内部電源の電圧レベルが変動し、これによって復調回路に対してノイズが入力された場合でも、復調回路の動作は停止されているので、復調回路から不要な出力が行われることを防止することができる。このような復調回路からの不要な出力は、例えば復調回路からの出力に基づいて動作する制御手段の誤動作を招くことになるので、上記のようにノイズの影響を防止することによって、半導体装置の誤動作を防止することができる。
【0044】
また、本発明に係るICカードは、上記の半導体装置を備えたことを特徴としている。
【0045】
上記のような半導体装置をICカードに適用することによって、例えば、外部の電力供給源からの距離に応じて電力供給の程度が変化する非接触型ICカードにおいても、処理能力を低下させることなく、通信時における通信品質を高い状態に保つことが可能となる。したがって、使い勝手がよく、応用範囲が広いICカードを実現することができる。
【0046】
また、例えば、上記のような非接触型ICカードに、接触型の端子を設けるなどをすれば、非接触型および接触型を兼用したICカードを実現することも可能である。
【0047】
【発明の実施の形態】
本発明の実施の一形態について図1ないし図5に基づいて説明すれば、以下のとおりである。
【0048】
図3は、本実施形態に係る半導体回路装置の概略構成を示すブロック図である。この半導体回路装置は、非接触ICカードに内蔵されるものである。
【0049】
この半導体回路装置は、電磁波を用いた通信を行うRF(Radio Frequency)部1A、各種論理演算を行う論理回路を複数備えたロジック部1B、不揮発性メモリ部8、電圧制御回路部9などを備えた構成となっている。ロジック部1Bは、データ処理用のCPU(Central Processing Unit)(制御手段)2、暗号を高速処理するためのセキュリティ用プロセッサ3、演算処理における作業領域としてのワークRAM(Random Access Memory)4、起動時に用いられるブートROM(Read Only Memory)5、プロトコル制御回路6、リセット回路7、クロック切換レジスタ(クロック切換手段)10、復調制御回路レジスタであるRECEN(復調回路制御手段)11、および動作クロック生成ブロックであるCG(クロック信号生成手段)12、などを備えた構成となっている。
【0050】
また、RF部1Aは、電磁誘導を起動させるアンテナコイル13、アンテナコイル13の接続端子およびショットキーダイオードなどから構成される整流回路14、変調回路15、復調回路16、クロック抽出回路17、およびパワーオンリセット回路18を備えた構成となっている。
【0051】
まず、上記の構成における動作の概要を説明する。リーダライタ装置から送信されたキャリア波は、給電に最適に構成されたアンテナコイル13によって受信される。アンテナコイル13における電磁誘導によって生じた電力は、整流回路14によって整流される。整流回路14によって全波整流された電源電圧であるVCC電源は、電圧制御回路部9に入力され、この電圧制御回路部9において各ブロックに最適な電圧が生成され、各ブロックに供給される。また、整流回路14からの搬送波形がクロック抽出回路17によって抽出され、クロック信号が生成される。
【0052】
さらに、変調回路15および復調回路16によって、振幅変調により双方向でデータ通信が行われる。受信した信号は、復調回路16によって復調信号に変換されてプロトコル制御回路6に入力され、CPU2によって処理される。またCPU2において送信信号が生成されると、この送信信号がプロトコル制御回路6から変調回路15に入力され、変調回路15において送信に適した信号に変換された後に、アンテナコイル13から送信される。プロトコル制御回路6は、詳細は後述するが、初期応答の処理、および非接触で通信するデータを適切なデータ転送フォーマットへ変換する処理などをハードウェアで実行する回路である。
【0053】
なお、本実施形態において用いられる非接触ICカード、およびこの非接触ICカードに対応したリーダライタ装置は、ISO/IEC14443typeB規格に準拠するものとしている。また、RF部1Aは、リーダライタ装置が送信する13.56MHzのキャリア波を受信し、変調回路15および復調回路16は、ASK(Amplitude Shift Keying)10%振幅変調によってキャリア波に重畳されたデータを変復調するものとしている。
【0054】
また、動作クロック生成ブロックとしてのCG12は、クロック抽出回路17で抽出されたクロックを発振源として動作クロックを生成している。このCG12は、クロック切換レジスタ10において設定されているクロック周波数の分周設定に基づいて動作クロックを生成している。
【0055】
クロック切換レジスタ10は、上記のように、クロック周波数の分周設定の値を格納するレジスタである。このクロック切換レジスタ10に格納される値は、CPU2からの指示によって変更可能となっている。本実施形態では、クロック抽出回路17によって抽出されたクロック周波数に対して、1/1、1/2、1/4、1/8分周の切り換えが可能となるように、クロック切換レジスタ10が設定されている。
【0056】
また、復調制御回路レジスタとしてのRECEN11は、復調回路16の動作を制御する値を格納するレジスタである。例えば、RECEN11のレジスタにおける所定の1ビットに“1”データを書き込むことによって復調回路を動作させ、“0”データを書き込むことによって復調回路の動作を停止させるように制御することが可能となっている。このRECEN11に格納させる値は、CPU2からの指示によって変更可能となっている。
【0057】
また、不揮発性メモリ部8は、例えばEEPROM(electrically erasable/programmable read only memory)などによって構成されるメモリである。なお、この不揮発性メモリ部8としては、EEPROMに限定されるものではなく、不揮発性のメモリであればどのようなメモリを用いてもよい。
【0058】
以上のように、本実施形態における半導体回路装置は、CPU2によって、クロック切換レジスタ10およびRECEN11に格納されている値を適切な値に設定することによって、動作クロックの切り換えと、復調回路16の動作の制御を行うことが可能となっている。
【0059】
次に、本実施形態における半導体回路装置の制御方法について説明する。まず最初に、ISO14443規格に規定されている非接触通信におけるデータ転送フォーマットについて図4(a)および図4(b)を参照しながら説明する。
【0060】
非接触通信におけるデータ転送フォーマットは、図4(a)に示すように、SOF(スタートファイル)、キャラクタデータ、およびEOF(エンドファイル)の3つのデータ転送領域によって構成されたものとなっている。SOFは、10〜11etuの期間からなる論理レベルがLとなるデータ転送領域である。なお、1etuは、1bitデータを転送するのに必要とされる時間を示している。このSOFを受信することによって、非接触ICカードあるいはリーダライタ装置は、データの送信が開始されたことを認識する。EOFは、SOFと同様に、10〜11etuの期間からなる論理レベルがLとなるデータ転送領域である。このEOFを受信することによって、非接触ICカードあるいはリーダライタ装置は、データの送信が終了したことを認識する。
【0061】
キャラクタデータは、例えばコマンドや各種データによって構成されるデータ転送領域である。このキャラクタデータ内には、図4(b)に示すように、スタートビットから始まる8ビットデータ、およびストップビットからなるバイトデータが複数含まれている。
【0062】
次に、半導体回路装置における初期応答動作について図5を参照しながら説明する。図5は、ISO14443typeBに規定されている初期応答動作の処理の流れを示すフローチャートである。この初期応答では、上記したデータ通信フォーマットに則ったデータ通信が行われる。
【0063】
まず、ステップ1(以降、S1のように称する)は、半導体回路装置の電源がOFFとなっている状態を示している。その後、電源が立ち上がると、S2において、半導体回路装置は、REQBコマンドまたはWAITコマンドの受信の待機状態となる。REQBコマンドおよびWAITコマンドは、リーダライタ装置から、非接触ICカードに対して、初期応答時および通常通信時におけるデータ通信の準備を要求するコマンドである。このREQBコマンドおよびWAITコマンドは、アプリケーションID(AFI)属性情報パラメータ(PARM)および巡回冗長検査符号(CRC)などの情報を含んでいる。
【0064】
ここで、電源の立ち上がりからREQBコマンドの送信までに要する時間は、非接触ICカードの電源検出パワーオンリセットにかかる時間や、電源立ち上がりシーケンスにおけるモード判別などに依存している。
【0065】
準備要求コマンドであるREQBコマンドを受信すると、まずS3において、REQBコマンドに含まれるアプリケーションID(AFI)が一致するかの確認が行われる。ここで、AFIが一致しないと判断されると(S3においてNO)、半導体回路装置が対応していないREQBコマンドが受信されたものと判断され、S2に戻って、再びREQBコマンドまたはWAITコマンドの受信の待機状態となる。
【0066】
一方、AFIが一致していると判断されると(S3においてYES)、次にS4において、REQBコマンドに含まれる属性情報(PARM)から、リーダライタ装置に同時に挿入可能なICカードの枚数の上限値Nの判定が行われる。本実施形態では、N=1であるか否かが判定されている。ここで、N=1でないと判断された場合(S4においてNO)、他のICカードによる通信との衝突を防止するために、S5において通信の衝突防止などのその他の処理が行われ、その後S6からの処理が行われる。
【0067】
一方、N=1であると判断された場合(S4においてYES)、S6において、リーダライタ装置に対してATQBコマンドの送信が行われる。ATQBコマンドは、REQBコマンドに対するリクエスト応答信号であり、擬似ID(PUPI)、アプリケーション情報(Application data)、プロトコル情報(Protocol info)CRCなどを含んでいる。
【0068】
ATQBコマンドの送信が行われ、リーダライタ装置がこれを受信すると、S7において、識別子、上位階層情報などを含んだATTRIBコマンドの送信が行われ、以降、半導体回路装置とリーダライタ装置との間で通信が確立される。
【0069】
次に、プロトコル制御回路6における処理について説明する。REQBコマンドの受信からATQBコマンドの送信までにかかる所要時間は、ISO14443typeB規格によって規定されており、256/fs(fs=13.56/16MHzであり、サブキャリア周波数を示している)である。この期間内にATQBコマンドの返信がなければ、初期応答確認が成立しなくなる。したがって、この処理を所定期間内にソフトウェアで処理する場合には、CPU2の高速化が必要となる。
【0070】
ところが、非接触通信では、リーダライタ装置から電磁誘導による給電を行うために、大容量メモリが消費するような大電力の駆動を行うことはできず、小容量で、幾分不安定な電源供給となっている。すなわち、非接触ICカードにおいては、低消費電流化が望まれており、消費電流の大きい高速なCPU2を利用することは困難となっている。このような理由により、非接触通信における電流消費の負担を軽くするために、プロトコル制御回路はハードウェアによって初期応答処理を行う構成となっている。
【0071】
次に、本実施形態における、初期応答から変復調通信を行うまでの動作について、図1に示すタイミングチャートに基づいて説明する。同図に示すように、初期応答から変復調通信を行うまでの期間を(1)〜(8)の8つの期間に分割する。(1)の期間は電源立ち上がり期間、(2)の期間はCPU2のウォーミングアップ(WUP)期間、(3)の期間は不揮発性メモリ部8に格納されているOS(Operating System)のプログラムが読み出されて起動処理を行っている期間、(4)の期間はプロトコル制御回路6の起動期間、(5)の期間はREQBコマンドの受信期間、(6)の期間はATQBコマンドの送信期間、(7)の期間はデータ通信の準備期間、(8)の期間は通常データの通信期間をそれぞれ示している。以下に、上記の各期間における処理の詳細について説明する。
【0072】
(1)の期間では、パワーオンリセット回路18などによって受信している電源電圧が検出され、所定の電圧(VCC電圧)にまで到達するまでの処理が行われる。この(1)の期間によって、初期リセット期間が確保される。
【0073】
(2)の期間では、システムの立ち上げのためのウォーミングアップ処理が行われている。この期間内において、テストモードの選択や非接触モードの選択などが行われる。
【0074】
ここで、(1)の期間および(2)の期間において、CPU2は、クロック切換レジスタ10に格納されているクロック周波数の分周設定を所定の値に設定することによって、クロック周波数を所定の値に設定している。本実施形態では、(1)の期間および(2)の期間では、クロック周波数の分周設定を最低速である1/8に設定している。これは、これらの期間において、クロック周波数を最低速に設定しても、電圧検出動作、ウォーミングアップ動作、モード選択動作に対する影響はなく、パフォーマンスを低下させることもないからである。
【0075】
詳しく説明すると、電圧検出動作を行うパワーオンリセット回路18は、クロック周波数の影響を受けることがない回路であるので、最低クロックでも問題なく動作を行うことが可能である。また、ウォーミングアップ動作およびモード選択動作は、ウォーミングアップカウンタ(図示せず)やモード切り換えスイッチ(図示せず)などが動作するのみであり、CPU2は動作する必要はないので、クロックを最低にしても、処理能力はほとんど変化しないものとなる。
【0076】
なお、このときのCPU2における消費電流は、実測で数mA程度となる。すなわち、この期間では、クロック周波数を低速化することによってCPU2における消費電流が低減することになり、これによってCPU2の動作に関わる電力の負荷を減らすことによって電源の立ち上がりを早くすることが可能となっている。
【0077】
なお、本実施形態では、(1)および(2)の期間では、クロック周波数の分周設定を1/8に設定しているが、これに限定されるものではなく、CPU2の性能や処理内容などに応じて、パフォーマンスを低下させない範囲で最低限の値に設定すればよい。一例としては、これらの期間におけるクロック周波数の分周設定を、1/8〜1/4の間に設定すればよい。
【0078】
(2)の期間では、CPU2は、ブートROM5に記憶されているプログラムを読み出すことによって処理を行っている。しかしながら、(3)の期間以降では、不揮発性メモリ部8に記憶されているOSプログラムの読み出し、およびこのOSに基づく処理が行われることになる。ここで、本実施形態では、(3)の期間に移行した際に、CPU2からの指示によって、クロック切換レジスタ10に格納されているクロック周波数の分周設定が、最高速である1/1に切り換えられる。これは、CPU2の動作クロックを最高にすることによって、OSの読み出しおよび起動処理を高速化し、(3)の期間を短くすることを目的としている。
【0079】
なお、(3)の期間では、クロック周波数を最高にすることによって電圧の降下が生じている。電圧の降下の度合いは、リーダライタ装置の磁場の強度や、リーダライタ装置と非接触ICカードとの距離などのシステム環境に依存するものであるが、具体的には、CPU2における消費電流は数10mA程度となり、定格電圧が5Vである場合、(3)の期間では、内部電源の電圧が約4.6V程度に降下している。しかしながら、この期間では通信処理は行われないので、電圧降下による通信可能距離の低下などの問題が生じていても、動作に支障が生じることはない。また、不揮発性メモリ部8からのOSプログラムの読み出し動作、およびOSの起動動作に関しても、上記のような程度の電圧降下であれば、十分に動作が可能である。
【0080】
なお、本実施形態では、(3)の期間では、クロック周波数の分周設定を1/1に設定しているが、これに限定されるものではなく、CPU2の性能や処理内容などに応じて、OSの読み出しおよび起動処理を高速化することが可能となる範囲での値に設定すればよい。一例としては、この期間におけるクロック周波数の分周設定を、1/2〜1/1の間に設定すればよい。
【0081】
次に、(4)の通信準備期間に移行する。本実施形態では、この通信準備期間として50μsの期間を設けている。この期間は、通信開始のための各種設定動作が完了するには十分な時間となるように設定している。したがって、CPU2を高速に動作させなくても、上記各種設定動作を通信準備期間内で完了することが可能となっている。よって、本実施形態では、(4)の期間に移行した際に、CPU2からの指示によって、クロック切換レジスタ10に格納されているクロック周波数の分周設定が、最低速である1/8に切り換えられる。
【0082】
このように、クロック周波数が最低速に切り換えられることによって、CPU2における消費電流が減少することになり、内部電源の電圧が定格電圧である5Vに復帰する。
【0083】
なお、本実施形態では、(4)の期間では、クロック周波数の分周設定を1/8に設定しているが、これに限定されるものではなく、CPU2の性能や処理内容などに応じて、上記各種設定動作を通信準備期間内で完了することが可能となる範囲で最低限の値に設定すればよい。一例としては、これらの期間におけるクロック周波数の分周設定を、1/8〜1/4の間に設定すればよい。
【0084】
次に、(5)のREQBコマンドの受信および復調を行う期間から、(6)のATQBコマンドの変調および送信を行う期間に移行する。(5)の期間では、REQBコマンドの受信が行われ、このREQBコマンドに含まれるアプリケーション情報の確認や、リーダライタ装置に挿入可能なICカードの枚数の上限値の確認などが行われる。そして、(6)の期間において、ATQBコマンドの送信処理が行われる。これらの処理については前述したとおりである。
【0085】
以上の(5)および(6)の期間での処理は、プロトコル制御回路6によって行われることになる。プロトコル制御回路6は、前記したように、このような初期応答処理をハードウェアによって実行する構成となっている。したがって、この期間では、CPU2が高速に処理を行う必要はない。よって、本実施形態では、(5)および(6)の期間では、クロック周波数の分周設定が、最低速である1/8の状態が維持される。ここで、プロトコル制御回路6は、クロック抽出回路17によって抽出されたクロック信号に基づいて、ボーレートジェネレータ(図示せず)によって生成されたクロック信号に同期して動作しており、CPU2の動作クロックとは独立して動作している。
【0086】
なお、本実施形態では、(5)および(6)の期間では、クロック周波数の分周設定を1/8に設定しているが、これに限定されるものではなく、CPU2の性能や処理内容などに応じて、初期応答処理に不具合が生じない範囲で最低限の値に設定すればよい。一例としては、これらの期間におけるクロック周波数の分周設定を、1/8〜1/4の間に設定すればよい。
【0087】
この(5)の期間では、CPU2による消費電流は数mA程度となっており、例えば(3)の期間のように、クロック周波数を最高速に設定している期間での消費電流である数10mAと比較すると、大幅に消費電流が低減されていることになる。また、(5)の期間における内部電源の電圧レベルは、実測で約5.0V程度となり、定格電圧が維持されることになる。すなわち、電圧の降下がほとんど生じないので、通信可能距離を確実に確保することが可能となり、ある程度通信距離が変動しても問題なく通信を行うことが可能となる。また、逆に言えば、通信距離が遠くなることによって電力供給能力が低下したとしても、CPU2における消費電流が小さいことにより、内部電源の電圧降下を最小限に抑えることが可能となり、電圧が著しく低下することによる動作上の不具合の発生を抑制することが可能となる。
【0088】
ここで、内部電源の電圧の降下に伴う弊害について詳しく説明する。電圧制御回路部9の内部にある定電圧回路による電圧補正値(クランプ電圧)は、整流回路14の出力であるVCC電源の電圧とクランプ用抵抗(図示せず)によって決定される。通信距離が離れてくると、電力供給能力が低下してくるために、CPU2の消費電流が電源電圧に与える影響が大きくなってくる。
【0089】
ここで、クロック周波数を最高速に設定する場合、CPU2での消費電流は数10mAとなり、内部電源の電圧レベルは約4.6V程度となる。すなわち、CPU2での消費電流が大きい状態の場合、電源電圧の降下を助長することになる。この結果、内部電源の電圧レベルが定電圧回路のクランプ電圧をも下回ってしまうと、通信に影響が及ぶことになり、通信品質が劣化することになる。
【0090】
したがって、本実施形態では、上記のように、通信動作を行う際には、クロック周波数を低い値(1/8分周)に設定することによってCPU2による消費電流を低減させることによって、内部電源の電圧レベルの低下を抑制し、通信能力の低下を抑制している。
【0091】
なお、(6)の期間では、非接触ICカード側からリーダライタ装置に向けてATQBコマンドの送信が行われている。この際には、変調回路15によって、例えばBPSK変調によるコマンドの変調処理が行われ、アンテナ13から電波の送信が行われることになる。BPSK変調とは、パルス波の位相の変化によって情報を表現する変調方式である。なお、変調方式としては、他にAM変調などを用いてもよい。このような送信処理は、受信処理に比べて消費電流が若干大きくなり、これに伴って内部電源の電圧レベルが若干降下した状態で変動することになる。
【0092】
しかしながら、この電圧降下に関しては、次の2点により問題は少ないものとなっている。すなわち、この電圧降下の程度は、例えばCPU2の動作クロックを最高速にする場合の電圧降下の程度と比較して僅かなものであり、半導体装置回路内での動作に支障をきたすほどではないものである。また、この電圧降下によって、非接触ICカードから送信する電波の強度が若干低下したとしても、受信側のリーダライタ装置は、安定した電力供給が行われる環境であるので、リーダライタ装置における多少の受信電波強度の低下は、ゲインの変更などによって補償することが可能である。
【0093】
また、(5)の期間が開始されるタイミングで、CPU2は、復調制御回路レジスタとしてのRECEN11の所定のビットを“1”に設定する指示を行う。これにより、ON状態を示すRECEN信号が復調回路16に入力され、復調回路16が復調動作を開始し、受信したREQBコマンドの内容がCPU2に対して送られる。また、(5)の期間が終了するタイミングで、CPU2は、RECEN11の所定のビットを“0”に設定する指示を行う。これにより、OFF状態を示すRECEN信号が復調回路16に入力され、復調回路16が復調動作を停止する。以上のような制御によれば、復調動作が必要なときにのみ復調回路16が動作することになるので、復調回路16が復調動作を停止しているときには、復調回路16からの出力信号を例えば“H”レベルに固定することによって、プロトコル制御回路6に対して不要なノイズが入力されることを防止することができる。
【0094】
このノイズに関して詳しく説明すると、(3)の期間から(4)の期間に移行する際には、クロック周波数が変更されることによって、内部電源の電圧値が瞬間的に変化することになる。この電圧の変動時には、リンギングノイズと呼ばれる不要なノイズが発生することになる。このノイズが発生している際に復調回路が動作していると、受信したコマンドとは関係のない無意味な信号が復調回路から出力されることになり、CPU2が誤動作する要因となる。また、クロック周波数が変更された直後から例えばREQBコマンドの受信処理が開始されると、ノイズの影響によって、受信したコマンドの情報が正確にCPU2に伝達されないことになる。すなわち、上記のように、クロック周波数が変更された直後から所定の期間を、ノイズ発生に対する緩衝期間として設定し、この緩衝期間では、RECEN11からの指示によって復調回路16の動作を停止させる構成とすることによって、ノイズ発生に伴う上記のような問題を解消することが可能となる。さらに、復調回路16が動作する必要がない期間は、全てRECEN11からの指示によって復調回路16の動作を停止させる構成とすることによって、クロック周波数変更時以外に発生するノイズによる悪影響をも抑制することが可能となる。
【0095】
次に、(7)のデータ通信の準備期間に移行する。この期間では、実際のデータ通信を行うための準備として、CPU2が不揮発性メモリ部8からデータ通信を行うためのアプリケーションプログラムを読み出し、起動処理が行われる。この期間では、CPU2は、クロック切換レジスタ10に格納されているクロック周波数の分周設定を1/1に設定し、クロック周波数を最高速に上げている。クロック周波数を最高速に上げることによって、内部電源の電圧レベルは定格電圧から若干低下することになるが、この期間では通信処理は行われないので、この電圧レベルの低下による上記したような問題は生じないことになる。
【0096】
なお、本実施形態では、(7)の期間では、クロック周波数の分周設定を1/1に設定しているが、これに限定されるものではなく、CPU2の性能や処理内容などに応じて、アプリケーションプログラムの読み出しおよび起動処理を高速化することが可能となる範囲での値に設定すればよい。一例としては、この期間におけるクロック周波数の分周設定を、1/2〜1/1の間に設定すればよい。
【0097】
次に、(8)のデータ通信の実行期間に移行する。この期間が開始されると、CPU2は、クロック切換レジスタ10に格納されているクロック周波数の分周設定を1/8に設定し、クロック周波数を最低速にしている。これは、この期間では通信処理が行われるので、クロック周波数を低下させることによってCPU2における消費電流を低減し、上記したような電圧降下の問題を抑制することを目的としている。
【0098】
そして、(8)の期間の最初に、通信開始のための各種設定動作を行うための通信準備期間として50μsの期間を設け、この通信準備期間が経過した後に、実際のデータ通信が行われる。この通信準備期間は、前期した(4)の期間と同様の目的で設けられる期間である。
【0099】
なお、本実施形態では、(8)の期間では、クロック周波数の分周設定を1/8に設定しているが、これに限定されるものではなく、CPU2の性能や処理内容などに応じて、データ通信処理に不具合が生じない範囲で最低限の値に設定すればよい。一例としては、これらの期間におけるクロック周波数の分周設定を、1/8〜1/4の間に設定すればよい。
【0100】
なお、図示はしていないが、(8)の期間においても、(4)〜(6)の期間と同様に、復調動作が必要とされる期間のみ、RECEN信号がONとなるように、CPU2がRECEN11に格納されている値を変更するようにしている。
【0101】
次に、(8)のデータ通信の実行期間における処理の詳細について、図2に示すタイミングチャートに基づいて説明する。同図に示すように、データ通信の実行期間を(11)〜(15)の5つの期間に分割する。(11)の期間はコマンドの受信待ちの期間、(12)の期間はコマンドを受信している期間、(13)の期間は不揮発性メモリ部8に対する書き込み、消去処理を行っている期間、(14)の期間はコマンドを送信している期間、(15)の期間は、コマンドの受信待ち状態に再び戻っている期間をそれぞれ示している。以下に、上記の各期間における処理の詳細について説明する。
【0102】
(11)の期間は、通信準備が完了し、リーダライタ装置からコマンドが送信されてくることを待機している期間となっている。図2に示す例では、このコマンド受信待ち期間では、CPU2は、クロック切換レジスタ10に格納されているクロック周波数の分周設定を1/4に設定している。
【0103】
そして、コマンドの受信が開始されると(12)の期間に移行し、この期間中でコマンドの受信が行われる。このコマンドの受信が行われている期間においても、クロック周波数は変更されずに、分周設定が1/4の状態が維持される。
【0104】
なお、図1に示した例では、データ通信が行われる期間では、クロック周波数の分周設定が1/8に設定されている例を示したが、図2に示す例では、これを1/4に設定していることになる。これは、後述する(13)の期間において、さらにクロック周波数を低くする制御を行うことを目的としているものである。すなわち、(11)の期間におけるクロック周波数は、CPU2の性能や処理内容などに応じて、データ通信処理に不具合が生じない範囲で、最高速のクロック周波数よりも小さく、最低速のクロック周波数よりも大きい値に設定すればよいことになる。
【0105】
コマンドの受信処理が終了すると、(13)の期間におけるメモリ処理が開始される。この期間では、受信したコマンドの内容に応じて、不揮発性メモリ部8にデータを書き込んだり、記憶されているデータを消去したりする処理が行われることになる。
【0106】
不揮発性メモリ部8に対するデータの書き込み処理および消去処理は、電流の消費量が極めて大きいものとなる。よって、これらの処理が開始されると、消費電流の増大によって、内部電源の電圧レベルがある程度低下することになる。一方、不揮発性メモリ部8に対するデータの書き込み処理および消去処理が行われている最中では、CPU2によって行われる処理は比較的少ない状態となる。
【0107】
これらに基づいて、(13)の期間中では、CPU2は、クロック切換レジスタ10に格納されているクロック周波数の分周設定を、最低値である1/8に設定する。これにより、CPU2における消費電流が低減されることによって、内部電源の電圧レベルの低下を最小限に抑制することが可能となる。したがって、不揮発性メモリ部8における書き込み処理および消去処理を行うことによる電流消費の増大によって、内部電源の電圧レベルが著しく低下し、これによる動作異常の発生を抑制することが可能となる。
【0108】
なお、この例では、不揮発性メモリ部8における書き込み処理および消去処理を行う際に、クロック周波数の分周設定を1/8に設定しているが、これに限定されるものではなく、CPU2の性能や処理内容、および不揮発性メモリ部8における消費電流量などに応じて、メモリ処理に不具合が生じない範囲で最低限の値に設定すればよい。一例としては、これらの期間におけるクロック周波数の分周設定を、1/8〜1/4の間に設定すればよい。
【0109】
次に、(14)の期間においてコマンドの送信処理が行われる。この期間では、不揮発性メモリ部8に記憶されているデータの読み出し処理、CPU2によるコマンドの生成処理、および変調回路15による変調処理などが行われる。ここで、不揮発性メモリ部8からの読み出し処理は、上記の書き込み処理および消去処理と比較して、消費する電流量は小さいものとなっている。したがって、この期間でのクロック周波数は、(13)の期間でのクロック周波数よりも高い値、具体的には、クロック周波数の分周設定を1/4に設定している。
【0110】
なお、この(14)の期間で行われるコマンドの送信処理は、受信処理に比べて消費電流が若干大きくなり、これに伴って内部電源の電圧レベルが若干降下した状態で変動することになる。しかしながら、前記したように、この電圧降下による問題は少ないものとなっている。
【0111】
そして、コマンドの送信処理が終了すると、(15)の期間において、前記した(4)の期間と同様の通信準備期間が経過した後に、再びリーダライタ装置からのコマンドの受信待ち状態に移行する。このコマンドの受信待機期間では、クロック周波数は変更されずに、分周設定が1/4の状態が維持される。
【0112】
なお、図2に示す例では、クロック周波数の分周設定を、(11)〜(12)および(14)〜(15)の期間において1/4とし、(13)の期間において1/8としているが、上記したように、これらの値はあくまで一例であり、各期間での電圧の降下の度合いなどに応じて適宜設定すればよい。例えば、条件によっては、全ての期間のクロック周波数の分周設定を同じ値、例えば1/8とすることも考えられる。
【0113】
以上のように、本実施形態における半導体回路装置によれば、通信処理が行われる期間においては、クロック周波数を低速にすることによって消費電流の低減を行い、通信に必要な内部電源の電圧レベルを確保するとともに、通信品質の確保も図っている。また、通信処理が行われていない期間においては、クロック周波数を高速にすることによって、CPU2によるデータ処理やコマンド処理などの処理能力を高い状態にすることが可能となっている。
【0114】
このように、本実施形態に係る半導体回路装置は、非接触通信において、通信距離を拡大することが可能となり、利便性の向上や応用範囲の拡大などの効果を奏することになる。よって、本半導体回路装置は、非接触ICカード、あるいは非接触型と接触型とを兼用するICカードに好適に用いることができる。
【0115】
以上説明した半導体回路装置における動作制御方法は、例えば不揮発性メモリ部8に記憶されるプログラムによって実現されるが、不揮発性メモリ部8に限定されるものではなく、何らかのメモリ手段に記憶されていればよい。また、このプログラムを、外部から通信手段によって不揮発性メモリ部8に記憶させるような形態も考えられる。この場合の外部としては、何らかの記録媒体に記録された上記プログラムを記録した記録媒体でもよいし、いわゆる通信ネットワークを介して接続される外部のコンピュータであってもよい。
【0116】
【発明の効果】
以上のように、本発明に係る半導体装置の動作制御方法は、半導体装置が動作している期間において、上記半導体装置における内部動作を制御する制御手段の動作を規定するクロック周波数を、少なくとも、通信処理が行われている第1の期間の方が、通信処理が行われていない第2の期間よりも低い値となるように切り換えることを構成である。
【0117】
これにより、通信処理が行われている期間でクロック周波数を低くすることによって、制御手段における消費電流が減少することになり、制御手段の電流消費による内部電源の電圧レベルの低下の程度を抑制することができるという効果を奏する。また、通信処理が行われていない期間では、例えば制御手段によって何らかの処理動作が行われていることが考えられるので、クロック周波数を高くすることによって、制御手段による処理能力を向上させることができるという効果を奏する。すなわち、半導体装置における処理能力を低下させることなく、通信時における通信品質を高い状態に保つことが可能となるという効果を奏する。
【0118】
また、本発明に係る半導体装置の動作制御方法は、上記第1の期間が、上記半導体装置と上記外部装置との間で相互に通信相手を認識する相互認識通信期間を含んでいる方法としてもよい。
【0119】
これにより、上記の方法による効果に加えて、相互認識通信期間では、制御手段の動作を規定するクロック周波数を低くすることによって、通信品質を確保することによって、上記のような問題が発生することを抑制することが可能となるという効果を奏する。
【0120】
また、本発明に係る半導体装置の動作制御方法は、上記第1の期間が、データの送受信を行うデータ送受信期間を含んでいる方法としてもよい。
【0121】
これにより、上記の方法による効果に加えて、通信品質を確保することによって、通信品質が劣化するなどの不具合が生じることによって、非接触通信処理における処理時間が長くなり、操作性の低下を招くという問題が発生することを抑制することが可能となるという効果を奏する。
【0122】
また、本発明に係る半導体装置の動作制御方法は、上記半導体装置におけるパワーオンリセット期間、および/またはウォーミングアップ期間における上記クロック周波数を、上記第2の期間における上記クロック周波数よりも低い値となるように切り換える方法としてもよい。
【0123】
これにより、上記の方法による効果に加えて、電源の立ち上がりが早くなることによって、パワーオンリセット期間、および/またはウォーミングアップ期間の短縮を図ることが可能となり、半導体装置における処理時間の短縮が可能となるという効果を奏する。
【0124】
また、本発明に係る半導体装置の動作制御方法は、上記半導体装置が備える不揮発性メモリ部に対して情報の書き込み処理および/または消去処理を行う期間における上記クロック周波数を、上記第2の期間における上記クロック周波数よりも低い値となるように切り換える方法としてもよい。
【0125】
これにより、上記の方法による効果に加えて、不揮発性メモリ部における書き込み処理および消去処理を行うことによる電流消費の増大によって、内部電源の電圧レベルが著しく低下し、これによる動作異常の発生を抑制することが可能となるという効果を奏する。また、このような制御によるパフォーマンスの低下もほとんど発生しない。
【0126】
また、本発明に係る半導体装置の動作制御方法は、上記相互認識通信期間が、上記外部装置からの準備要求コマンドを受信する受信期間と、上記外部装置に対してのリクエスト応答コマンドを送信する送信期間とを含んでおり、上記受信期間中において、受信した信号を復調する処理を行う復調回路を動作させる一方、上記送信期間では、上記復調回路の動作を停止させる方法としてもよい。
【0127】
これにより、上記の方法による効果に加えて、例えば送信期間中において、何らかの要因によって内部電源の電圧レベルが変動し、これによって復調回路に対してノイズが入力された場合でも、復調回路の動作は停止されているので、復調回路から不要な出力が行われることを防止することができるという効果を奏する。
【0128】
また、本発明に係る半導体装置の動作制御方法は、上記データ送受信期間が、上記外部装置からデータを受信する受信期間と、上記外部装置に対してデータを送信する送信期間とを含んでおり、上記受信期間中において、受信した信号を復調する処理を行う復調回路を動作させる一方、上記送信期間では、上記復調回路の動作を停止させる方法としてもよい。
【0129】
これにより、上記の方法による効果に加えて、上記と同様に、ノイズの影響を防止することによって、半導体装置の誤動作を防止することができるという効果を奏する。
【0130】
また、本発明に係る半導体装置動作制御プログラムは、上記の半導体装置の動作制御方法をコンピュータに実行させるものである。
【0131】
これにより、上記プログラムを半導体装置が備えるコンピュータシステムにロードすることによって、上記半導体装置の動作制御方法を実現することが可能となるという効果を奏する。
【0132】
また、本発明に係る半導体装置動作制御プログラムを記録した記録媒体は、上記の半導体装置の動作制御方法をコンピュータに実行させるプログラムを記録している構成である。
【0133】
これにより、上記記録媒体に記録されたプログラムを半導体装置が備えるコンピュータシステムにロードすることによって、上記半導体装置の動作制御方法を実現することが可能となるという効果を奏する。
【0134】
また、本発明に係る半導体装置は、半導体装置における内部動作を制御する制御手段を備え、上記制御手段が、上記の半導体装置の動作制御方法を実行する構成である。
【0135】
これにより、処理能力を低下させることなく、通信時における通信品質を高い状態に保つことが可能な半導体装置を提供することができるという効果を奏する。
【0136】
また、本発明に係る半導体装置は、上記外部装置から受信した信号に基づいて、上記クロック周波数を規定するクロック信号を生成するクロック信号生成手段と、上記クロック信号生成手段によって生成されるクロック信号のクロック周波数を切り換えるクロック切換手段とをさらに備え、上記制御手段が、上記クロック切換手段に対して指示を行うことによって、上記クロック周波数の変更を行う構成としてもよい。
【0137】
これにより、上記の構成による効果に加えて、上記のようなクロック信号生成手段およびクロック切換手段自体は、比較的入手が容易であるので、本発明の動作制御方法を容易に実現することが可能となるという効果を奏する。
【0138】
また、本発明に係る半導体装置は、上記外部装置から受信した信号を復調する処理を行う復調回路と、上記復調回路の動作を制御する復調回路制御手段とを備え、上記復調回路制御手段が、上記外部装置から復調処理が必要な信号を受信しているときにのみ上記復調回路が動作するように制御を行う構成としてもよい。
【0139】
これにより、上記の構成による効果に加えて、復調動作が必要なときにのみ復調回路が動作することになるので、例えば送信期間中において、何らかの要因によって内部電源の電圧レベルが変動し、これによって復調回路に対してノイズが入力された場合でも、復調回路の動作は停止されているので、復調回路から不要な出力が行われることを防止することができるという効果を奏する。
【0140】
また、本発明に係るICカードは、上記の半導体装置を備えた構成である。
【0141】
これにより、使い勝手がよく、応用範囲が広いICカードを実現することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体回路装置における、初期応答から変復調通信を行うまでの動作を示すタイミングチャートである。
【図2】上記半導体回路装置における、データ通信の実行期間における処理を示すタイミングチャートである。
【図3】本実施形態に係る半導体回路装置の概略構成を示すブロック図である。
【図4】同図(a)は、ISO14443規格に規定されている非接触通信におけるデータ転送の概略を示すデータ転送波形図であり、同図(b)は、上記データ転送におけるキャラクタデータの転送で用いられる1byteデータの概略を示すデータ転送波形図である。
【図5】ISO14443typeBに規定されている初期応答動作の処理の流れを示すフローチャートである。
【図6】従来の非接触ICカードおよびリーダライタの構成例を示すブロック図である。
【符号の説明】
1A RF部
1B ロジック部
2 CPU(制御手段)
6 プロトコル制御部
8 不揮発性メモリ部
9 電圧制御回路部
10 クロック切換レジスタ(クロック切換手段)
11 RECEN(復調回路制御手段)
12 CG(クロック信号生成手段)
13 アンテナコイル
14 整流回路
15 変調回路
16 復調回路
17 クロック抽出回路
18 パワーオンリセット回路

Claims (13)

  1. 非接触によって外部装置から電力供給するとともに、該外部装置との間で非接触によるデータ通信を行う半導体装置の動作制御方法であって、
    上記半導体装置が動作している期間において、上記半導体装置における内部動作を制御する制御手段の動作を規定するクロック周波数であって、上記半導体装置が備える不揮発性メモリ部に対して情報の書き込み処理および/または消去処理を行う期間における上記クロック周波数を、コマンドを送受信する期間における上記クロック周波数よりも低い値となるように切り換え
    上記半導体装置におけるパワーオンリセット期間、および/またはウォーミングアップ期間における上記クロック周波数を、上記コマンドを送受信する期間における上記クロック周波数よりも低い値となるように切り換えることを特徴とする半導体装置の動作制御方法。
  2. 記半導体装置と上記外部装置との間で相互に通信相手を認識する相互認識通信期間における上記クロック周波数を、上記コマンドを送受信する期間における上記クロック周波数よりも低い値となるように切り換えることを特徴とする請求項1記載の半導体装置の動作制御方法。
  3. CPUによるOSの読み出しおよび起動処理のときのクロック周波数を、コマンドを送受信する期間における上記クロック周波数よりも高い値となるように切り換えることを特徴とする請求項1または2記載の半導体装置の動作制御方法。
  4. 上記相互認識通信期間が、上記外部装置からの準備要求コマンドを受信する受信期間と、上記外部装置に対してのリクエスト応答コマンドを送信する送信期間とを含んでおり、上記受信期間中において、受信した信号を復調する処理を行う復調回路を動作させる一方、上記送信期間では、上記復調回路の動作を停止させることを特徴とする請求項2記載の半導体装置の動作制御方法。
  5. 上記データ送受信期間が、上記外部装置からデータを受信する受信期間と、上記外部装置に対してデータを送信する送信期間とを含んでおり、上記受信期間中において、受信した信号を復調する処理を行う復調回路を動作させる一方、上記送信期間では、上記復調回路の動作を停止させることを特徴とする請求項1記載の半導体装置の動作制御方法。
  6. 請求項1ないし5のいずれか一項に記載の半導体装置の動作制御方法をコンピュータに実行させる半導体装置動作制御プログラム。
  7. 請求項1ないし5のいずれか一項に記載の半導体装置の動作制御方法をコンピュータに実行させる半導体装置動作制御プログラムを記録した記録媒体。
  8. 非接触によって外部装置から電力供給するとともに、該外部装置との間で非接触によるデータ通信を行う半導体装置であって、
    上記半導体装置における内部動作を制御する制御手段を備え、
    上記制御手段が、請求項1ないし5のいずれか一項に記載の半導体装置の動作制御方法を実行することを特徴とする半導体装置。
  9. 上記外部装置から受信した信号に基づいて、上記クロック周波数を規定するクロック信号を生成するクロック信号生成手段と、上記クロック信号生成手段によって生成されるクロック信号のクロック周波数を切り換えるクロック切換手段とをさらに備え、
    上記制御手段が、上記クロック切換手段に対して指示を行うことによって、上記クロッ ク周波数の変更を行うことを特徴とする請求項8記載の半導体装置。
  10. 上記外部装置から受信した信号を復調する処理を行う復調回路と、上記復調回路の動作を制御する復調回路制御手段とを備え、
    上記復調回路制御手段が、上記外部装置から復調処理が必要な信号を受信しているときにのみ上記復調回路が動作するように制御を行うことを特徴とする請求項8または9記載の半導体装置。
  11. 請求項8ないし10のいずれか一項に記載の半導体装置を備えたことを特徴とするICカード。
  12. 非接触によって外部装置から電力供給するとともに、該外部装置との間で非接触によるデータ通信を行う半導体装置の動作制御方法であって、
    上記半導体装置が動作している期間において、上記半導体装置における内部動作を制御する制御手段の動作を規定するクロック周波数であって、上記半導体装置が備える不揮発性メモリ部に対して情報の書き込み処理および/または消去処理を行う期間における上記クロック周波数を、コマンドを送受信する期間における上記クロック周波数よりも低い値となるように切り換え、
    上記半導体装置と上記外部装置との間で相互に通信相手を認識する相互認識通信期間における上記クロック周波数を、上記コマンドを送受信する期間における上記クロック周波数よりも低い値となるように切り換えることを特徴とする半導体装置の動作制御方法。
  13. 非接触によって外部装置から電力供給するとともに、該外部装置との間で非接触によるデータ通信を行う半導体装置の動作制御方法であって、
    上記半導体装置が動作している期間において、上記半導体装置における内部動作を制御する制御手段の動作を規定するクロック周波数であって、上記半導体装置が備える不揮発性メモリ部に対して情報の書き込み処理および/または消去処理を行う期間における上記クロック周波数を、コマンドを送受信する期間における上記クロック周波数よりも低い値となるように切り換え、
    CPUによるOSの読み出しおよび起動処理のときのクロック周波数を、コマンドを送受信する期間における上記クロック周波数よりも高い値となるように切り換えることを特徴とする半導体装置の動作制御方法。
JP2001361618A 2001-11-27 2001-11-27 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびicカード Expired - Fee Related JP3929761B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001361618A JP3929761B2 (ja) 2001-11-27 2001-11-27 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびicカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001361618A JP3929761B2 (ja) 2001-11-27 2001-11-27 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびicカード

Publications (2)

Publication Number Publication Date
JP2003162700A JP2003162700A (ja) 2003-06-06
JP3929761B2 true JP3929761B2 (ja) 2007-06-13

Family

ID=19172242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001361618A Expired - Fee Related JP3929761B2 (ja) 2001-11-27 2001-11-27 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびicカード

Country Status (1)

Country Link
JP (1) JP3929761B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005078181A (ja) * 2003-08-28 2005-03-24 Denso Wave Inc 非接触icカード
JP4698942B2 (ja) * 2003-11-25 2011-06-08 大日本印刷株式会社 携帯型情報記憶媒体
SG143030A1 (en) * 2004-01-30 2008-06-27 Agency Science Tech & Res Radio frequency identification and communication device
JP4776940B2 (ja) * 2004-02-20 2011-09-21 株式会社半導体エネルギー研究所 集積回路、半導体装置及び無線チップ
US7472296B2 (en) * 2004-02-20 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device and ID chip
JP4517281B2 (ja) * 2004-03-26 2010-08-04 ソニー株式会社 通信装置およびデータ処理方法
KR101219069B1 (ko) 2005-05-30 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그것의 구동 방법
JP4842017B2 (ja) * 2005-05-30 2011-12-21 株式会社半導体エネルギー研究所 半導体装置
JP5159178B2 (ja) * 2006-06-29 2013-03-06 株式会社半導体エネルギー研究所 半導体装置
EP1873692B1 (en) 2006-06-29 2011-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2008105076A1 (ja) * 2007-02-27 2008-09-04 Fujitsu Limited Rfidタグlsiおよびrfidタグ制御方法
JP5784204B2 (ja) * 2014-09-17 2015-09-24 株式会社東芝 携帯可能電子装置、及び携帯可能電子装置の処理システム

Also Published As

Publication number Publication date
JP2003162700A (ja) 2003-06-06

Similar Documents

Publication Publication Date Title
US8643470B2 (en) Semiconductor integrated circuit, IC card mounted with the semiconductor integrated circuit, and operation method for the same
JP3904859B2 (ja) パワーオンリセット回路およびこれを備えたicカード
TWI534712B (zh) 智慧卡性能增強電路及系統
KR100515531B1 (ko) 송신 장치 및 이를 이용한 통신 시스템
US7364083B2 (en) IC card with built-in coprocessor for auxiliary arithmetic, and control method thereof
JP3929761B2 (ja) 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびicカード
JP4558259B2 (ja) コンビネーション型icカード
WO2006070906A1 (en) Card and host apparatus
JP5295033B2 (ja) 携帯通信端末装置
JP2003016394A (ja) Icカードリーダ
JPH1115934A (ja) 無電池方式のrfid
JP4676600B2 (ja) Icカード、リーダライタ、icカードシステム及びicカードの動作条件設定方法
WO2011002030A1 (ja) 携帯可能電子装置、及び携帯可能電子装置の制御方法
JP2007257543A (ja) 複合携帯可能電子装置および複合icカード
JP4682478B2 (ja) 非接触型icカードの通信システム,icカード及びicカードリーダ
JP2008225535A (ja) 非接触icカード
JP2009123144A (ja) Icカードリーダライタ
JP7424536B1 (ja) 電子情報記憶媒体、icチップ、icカード、通信パラメータ送信方法、及びプログラム
JP6092342B2 (ja) 非接触式携帯可能電子装置、及び非接触式携帯可能電子装置の発行方法
JP7435577B2 (ja) 近接型icカード,非接触チップ,および,コマンドの実行管理方法
JP2004252602A (ja) 非接触データキャリア
JP2003044802A (ja) 電源装置、半導体回路装置、およびicカード
JPH045783A (ja) Icカードデータ読出/書込装置及びicカード
JP5983987B2 (ja) Icカード通信方法およびicカード
JP2008276572A (ja) 非接触式icカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070307

R150 Certificate of patent or registration of utility model

Ref document number: 3929761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140316

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees