JP2005223362A - 発光装置 - Google Patents
発光装置 Download PDFInfo
- Publication number
- JP2005223362A JP2005223362A JP2005126387A JP2005126387A JP2005223362A JP 2005223362 A JP2005223362 A JP 2005223362A JP 2005126387 A JP2005126387 A JP 2005126387A JP 2005126387 A JP2005126387 A JP 2005126387A JP 2005223362 A JP2005223362 A JP 2005223362A
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- emitting device
- electrode
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 171
- 239000004065 semiconductor Substances 0.000 claims abstract description 116
- 150000004767 nitrides Chemical class 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims description 82
- 230000008569 process Effects 0.000 claims description 59
- 239000000463 material Substances 0.000 claims description 28
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 26
- 239000007864 aqueous solution Substances 0.000 claims description 23
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 238000001020 plasma etching Methods 0.000 claims description 10
- 230000001052 transient effect Effects 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 230000007547 defect Effects 0.000 claims description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 2
- 238000007788 roughening Methods 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 191
- 230000000052 comparative effect Effects 0.000 description 129
- 238000004519 manufacturing process Methods 0.000 description 42
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 39
- 229910052760 oxygen Inorganic materials 0.000 description 39
- 239000001301 oxygen Substances 0.000 description 39
- 239000013078 crystal Substances 0.000 description 38
- 238000012360 testing method Methods 0.000 description 38
- 229910052594 sapphire Inorganic materials 0.000 description 37
- 239000010980 sapphire Substances 0.000 description 37
- 238000002834 transmittance Methods 0.000 description 29
- 229910002704 AlGaN Inorganic materials 0.000 description 22
- 238000005530 etching Methods 0.000 description 19
- 238000012545 processing Methods 0.000 description 18
- 230000003287 optical effect Effects 0.000 description 17
- 230000020169 heat generation Effects 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 15
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 14
- 230000002829 reductive effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000002955 isolation Methods 0.000 description 13
- 238000000605 extraction Methods 0.000 description 12
- 238000002310 reflectometry Methods 0.000 description 11
- 238000007740 vapor deposition Methods 0.000 description 10
- 125000004429 atom Chemical group 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 238000005253 cladding Methods 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 230000031700 light absorption Effects 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000035699 permeability Effects 0.000 description 5
- 238000005424 photoluminescence Methods 0.000 description 5
- 230000000644 propagated effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 125000004430 oxygen atom Chemical group O* 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000009102 absorption Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- -1 nitride compound Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- LPZOCVVDSHQFST-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-3-ethylpyrazol-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C=1C(=NN(C=1)CC(=O)N1CC2=C(CC1)NN=N2)CC LPZOCVVDSHQFST-UHFFFAOYSA-N 0.000 description 1
- NCGICGYLBXGBGN-UHFFFAOYSA-N 3-morpholin-4-yl-1-oxa-3-azonia-2-azanidacyclopent-3-en-5-imine;hydrochloride Chemical compound Cl.[N-]1OC(=N)C=[N+]1N1CCOCC1 NCGICGYLBXGBGN-UHFFFAOYSA-N 0.000 description 1
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009103 reabsorption Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1701—Structure
- H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】 構造が簡単であるために製造が容易で、大きな発光効率を長時間にわたって安定して得ることができる発光装置を提供する。
【解決手段】 窒化物半導体基板の導電性のAlN基板と、AlN基板の第1の主表面の側に、n型窒化物半導体層のn型AlxGa1-xN層(0≦x≦1)と、AlN基板から見てn型AlxGa1-xN層より遠くに位置するp型AlxGa1-xN層(0≦x≦1)と、n型AlxGa1-xN層およびp型AlxGa1-xN層の間に位置する発光層とを備え、AlN基板の熱伝導率が、100W/(m・K)以上であり、p型AlxGa1-xN層の側をダウン実装し、AlN基板の第1の主表面と反対側の主表面である第2の主表面から光を放出する。
【選択図】 図1
【解決手段】 窒化物半導体基板の導電性のAlN基板と、AlN基板の第1の主表面の側に、n型窒化物半導体層のn型AlxGa1-xN層(0≦x≦1)と、AlN基板から見てn型AlxGa1-xN層より遠くに位置するp型AlxGa1-xN層(0≦x≦1)と、n型AlxGa1-xN層およびp型AlxGa1-xN層の間に位置する発光層とを備え、AlN基板の熱伝導率が、100W/(m・K)以上であり、p型AlxGa1-xN層の側をダウン実装し、AlN基板の第1の主表面と反対側の主表面である第2の主表面から光を放出する。
【選択図】 図1
Description
本発明は、発光装置に関し、より具体的には窒化物半導体から形成される発光装置に関するものである。なお、本発明における発光装置とは、窒化物半導体基板とその上に積層された半導体層とを主体に形成される半導体素子または半導体チップのみを指す場合もあるし、また、半導体チップが実装部品に搭載され樹脂封止されたデバイスのみを指す場合もある。さらに、両方の意味に用いられる場合もある。また、半導体チップを単にチップと呼ぶ場合がある。また、チップのうち基板とその上に形成されたエピタキシャル層とを、単に基板と呼ぶ場合がある。
白色発光ダイオード(LED:Light Emitting Diode)は、今のところ携帯情報端末などの小型電子機器の照明に盛んに用いられているが、今後、大きな空間または大面積の照明に用いられる可能性を秘めている。大空間、大面積の照明に用いられるためには、LEDの光の出力を大きくする必要がある。このためにLEDの電極に大電流を流し、発熱にともなう温度上昇の問題を解決する必要がある。
図59に、現在、提案されているGaN系LEDの構造を示す(特許文献1)。このGaN系LEDでは、サファイア基板101の上にn型GaN層102を設け、そのn型GaN層102とp型GaN層104との間に量子井戸構造103を形成している。発光はこの量子井戸構造103で発生する。p型GaN層104の上にはp電極105がオーミック接触するように形成され、また、n型GaN層102にはn電極106がオーミック接触するように形成されている。
これらp電極105およびn電極106は、はんだボール107,108を介在させて実装部品109に接続されている。実装部品(サブマウント部品)はSi基板から構成され、外部からのサージ電圧から保護するための回路が形成されている。すなわち、Ga、Al、InなどのIII族窒化物半導体についての回路故障の主要な要因が、過渡電圧や静電放電などのサージ電圧であることを重視して、発光装置に大きな順電圧および逆電圧が印加されないように、発光装置保護のための電力分路回路をツェナーダイオードなどで形成している。サージ電圧からの保護についてはこのあと詳しく説明する。
上記のGaN系LEDは、サファイア基板101の裏面側から光を放出するように(a1)p型GaN層104をダウン実装し、かつ(a2)n型GaN層102にn電極層106を形成している点に特徴を有する。このGaN系LEDの構造は、図59に見るとおり、非常に複雑である。このような複雑な構造の原因となる(a2)n型GaN層102にn電極層を形成した理由は、サファイア基板101が絶縁体なのでサファイア基板にn型電極を設けることができないからである。
上述のサファイア基板を用いた発光装置だけでなく、発光装置に用いられるGaAs系、GaP系、GaN系の化合物半導体では、過渡電圧および静電放電からの保護回路を発光装置に併設する提案が、これまで度々なされてきた(特許文献2〜4参照)。とくにGaN系化合物半導体では、逆方向の耐圧が50V程度と低く、また順方向電圧も150V程度の耐圧しかないために、上記保護のための電力分路回路を設けることが重要視されている。すなわち、上記GaN系などのチップをサブマウントのSi基板上に形成し、そのSi基板にツェナーダイオードなどを含む保護回路を形成する。上記のような多くの保護回路の提案は、Ga、Al、InなどのIII族窒化物半導体についての回路故障の主要な要因が、過渡電圧や静電放電などのサージ電圧であることを示す証左であるといえる。
また、上述の保護回路を設けた発光装置とは別に、導電体であるSiC基板上にGaN系発光装置を形成した例も知られている。すなわち、(SiC基板の裏面n電極/SiC基板/n型GaN層/量子井戸積層構造(発光層)/p型GaN層/p電極)の積層構造を用いて、p型GaN層から光を放出する構造のLEDも、広く用いられている。
特開2003−8083号公報
特開2000−286457号公報
特開平11−54801号公報
特開平11−220176号公報
上記の図59に示すサファイア基板を用いたGaN系LEDでは、構造が複雑となり、製造コストが高くなることは避けられない。広い空間の照明の用途に需要を開拓するためには、LEDは安価であることが必須であるので、上記の構造は好ましくない。また、ダウン実装面の側に、p電極105と、n電極106とが配置されるため、電極の面積、とくにp電極の面積が制限を受ける。大電流を流して高出力を得るためには、p電極はとくに大面積とすることが望ましいが、図59に示す構造では制限を受け、この結果、光出力に制限を受けることになる。さらに、電流にともなって発生する熱を逃がす上でも、片側の面に2つの電極層を配置することは好ましくない。
また、n型GaN層102を基板と平行方向に電流が流れる際の抵抗が大きく、発熱や駆動電圧ひいては消費電力の増加の原因ともなる。とくに、成膜工程の短縮化を目的にn型GaN層の厚みを薄くすると、上記の発熱や消費電力増加の問題のほかに、そのn型GaN膜の露出の歩留りが非常に悪くなる。
また、上記のサファイア基板を用いた発光装置を含めて発光装置全般に言えることであるが、放熱面積が制限され、また、熱抵抗(単位面積当たり単位エネルギー投入による温度上昇)も大きいため、1発光装置当たり注入電流を大きくとることができない。とくにサファイア基板を用いた場合には、上述のようにp電極の面積が制限を受けるため、余裕がほとんどない熱設計をするのが通例である。
さらに、上記サファイア基板を用いたGaN系LEDの場合には、放熱面積が制約されるため、少しでも電気抵抗を下げて発熱量を低減するために、p電極とn電極とを櫛型状に入り組ませて接触面積を拡大する構造を採用する事態に追い込まれる。このような櫛型形状の電極は加工が容易ではなく、確実に製造コスト上昇につながる。
上述のように、発光装置において熱的条件の設計は基本的な重要性を持ち、大出力を得ようとする場合、上記のような熱的条件によって制約を受け、それを少しでも緩和するために複雑な電極形状をあえて採用せざるをえない。
さらに、次のような問題がある。サファイア基板上に形成されたGaN系発光装置をダウン実装して、サファイア基板の裏面を光の放出面にする場合、サファイアの屈折率が1.8程度であり、GaNの屈折率が2.4程度であるので、光を発生し伝播させてきたGaN層とサファイア基板との界面で、所定の入射角以上の光は全反射して、外に出ない。すなわち、入射角θ≧sin-1(1.8/2.4)≒42°の範囲の光は、GaN層内に止まり、外に出ない。このため、サファイア基板の主面における発光効率が低下する。しかし、発光効率の問題も重要であるが、それだけに止まらない。上記全反射した光はGaN層を伝播し、GaN層の側部から出射される。上記の全反射する光量はかなりの割合を占め、また、GaN層は薄いため、側部から出射される光のエネルギー密度は高くなる。GaN層の側部に位置してその光に照射される封止樹脂は損傷を受け、発光装置の寿命を短縮するという問題を生じる。
また、p層側から光を取り出す(SiC基板裏面n電極/SiC基板/n型GaN層/量子井戸積層構造(発光層)/p型GaN層/p電極)の構造のGaN系LEDでは、p電極の光吸収率が大きいため大出力の光を効率よく外に放出することができない。p電極の被覆率を減少させ、すなわち開口率を増大させて光の放出量を増やそうとすると、p型GaN層は電気抵抗が高いため電流をp型GaN層全体にゆきわたらせて流すことができない。このため発光を量子井戸構造の全体にわたって活性化することができず、発光出力が低下する。また、電気抵抗が上昇し、発熱や電源容量の問題を生じる。さらに、電流をp型GaN層全体に一様に流すことを目的にp型GaN層の厚みを厚くすると、このp型GaN層による光の吸収が大きく、出力が制約される。
本発明は、構造が簡単であるために製造が容易で、大きな発光効率を長時間にわたって安定して得ることができる発光装置を提供することを目的とする。
本発明の発光装置がその中に包含される発光装置は、窒化物半導体基板と、窒化物半導体基板の第1の主表面の側に、n型窒化物半導体層と、窒化物半導体基板から見てn型窒化物半導体層より遠くに位置するp型窒化物半導体層と、n型窒化物半導体層およびp型窒化物半導体層の間に位置する発光層とを備えた発光装置である。この発光装置では、窒化物半導体基板の比抵抗が0.5Ω・cm以下であり、p型窒化物半導体層の側をダウン実装し、窒化物半導体基板の第1の主表面と反対側の主表面である第2の主表面から光を放出する。
この構成では、電気抵抗の低い窒化物半導体基板の裏面(第2の主表面)にn型電極を設けるので、小さな被覆率すなわち大きな開口率でn電極を設けても電流を窒化物半導体基板全体にゆきわたらせて流すことができる。このため、放出面で光を吸収される率が小さくなり、発光効率を高くすることができる。なお、光の放出は第2の主表面だけでなく側面からなされてもよいことは言うまでもない。以下の発光装置においても同様である。
また、電気抵抗が高いp型窒化物半導体層の側は光放出面にならないので、p型窒化物半導体層の全面にp型電極層を形成することができ、大電流を流し発熱を抑える上でも、また発生した熱を伝導で逃がす上でも好都合の構造をとることが可能となる。すなわち、熱的要件のために受ける制約が非常に緩和される。このため、電気抵抗を低下させるために、p電極とn電極とを入り組ませた櫛型形状などにする必要がない。
さらに、GaN基板が導電性に優れることから、サージ電圧に対する保護回路をとくに設ける必要がなく、また耐圧性も非常に優れたものにできる。
また、複雑な加工工程を行なうことがないので、製造コストを低減することも容易化される。
なお、窒化物半導体「基板」は、独立して持ち運びできる厚みが相応に厚い板状物体をさし、持ち運びにおいて単独ではそれ自身の形状を保ち難い「膜」や「層」とは区別される。このあと説明する、GaN基板およびAlN基板についても同様である。
本発明の発光装置の参考例としてあげる発光装置では、窒化物半導体基板のGaN基板と、GaN基板の第1の主表面の側に、n型窒化物半導体層のn型AlxGa1-xN層(0≦x≦1)と、GaN基板から見てn型AlxGa1-xN層より遠くに位置するp型AlxGa1-xN層(0≦x≦1)と、n型AlxGa1-xN層およびp型AlxGa1-xN層の間に位置する発光層とを備えた発光装置である。この発光装置は、GaN基板の転位密度が、108/cm2以下であり、p型AlxGa1-xN層の側をダウン実装し、GaN基板の第1の主表面と反対側の主表面である第2の主表面から光を放出する。
この構成によれば、上記本発明におけるGaN基板は導電性を有することを前提とし、電気抵抗を低減することは容易なので、上記の発光装置における作用効果に加えて、GaN基板の転位密度が、108/cm2以下であるので結晶性が高いこと、および高い開口率により第2の主表面からの光出力を高めることができる。また、側面からも光を放出する。
また、屈折率の連続性が保たれるので、上述した全反射の問題も生じない。
本発明の発光装置は、窒化物半導体基板の導電性のAlN基板と、AlN基板の第1の主表面の側に、n型窒化物半導体層のn型AlxGa1-xN層(0≦x≦1)と、AlN基板から見て前記n型AlxGa1-xN層より遠くに位置するp型AlxGa1-xN層(0≦x≦1)と、n型AlxGa1-xN層およびp型AlxGa1-xN層の間に位置する発光層とを備えた発光装置である。そして、上記のAlN基板の熱伝導率が、100W/(m・K)以上であり、p型AlxGa1-xN層の側をダウン実装し、AlN基板の第1の主表面と反対側の主表面である第2の主表面から光を放出する。
AlNは非常に熱伝導率が高く、放熱性に優れているため、上記のp型AlxGa1-xN層からリードフレーム等に熱を伝達して、発光装置における温度上昇を抑制することができる。また、上記AlN基板からも熱を放散し、温度上昇の抑制に貢献することができる。なお、上記のAlN基板は導電性を持たせるために不純物を導入した導電性AlN基板を前提とする。
次に図面を用いて、本発明の実施例について説明する。
−(実施例1)−
最初に、サファイア基板と窒化物半導体基板であるGaN基板との比較を行なう。図1は、本発明の実施例1における本発明例AのLEDを示す図である。GaN基板1の第1の主表面の側に後で詳細に説明する発光層などを含む積層構造が形成され、p電極12が設けられている。本実施の形態では、このp電極12が導電性接着剤14によってリードフレームマウント部21aにダウン実装されている点に1つの特徴がある。
最初に、サファイア基板と窒化物半導体基板であるGaN基板との比較を行なう。図1は、本発明の実施例1における本発明例AのLEDを示す図である。GaN基板1の第1の主表面の側に後で詳細に説明する発光層などを含む積層構造が形成され、p電極12が設けられている。本実施の形態では、このp電極12が導電性接着剤14によってリードフレームマウント部21aにダウン実装されている点に1つの特徴がある。
GaN基板1の第2の主表面1aは、発光層で発光した光を放出する面であり、この面にn電極11が設けられている。このn電極11は、第2の主表面全体を覆わないようにする。n電極11に被覆されていない部分の比率を大きくとることが重要である。開口率を大きくすれば、n電極によって遮られる光が減り、光を外に放出する放出効率を高めることができる。
n電極11はワイヤ13によりリードフレームのリード部21bと電気的に接続されている。ワイヤ13および上記の積層構造は、エポキシ系樹脂15により封止されている。上記の構成のうち、GaN基板1からp電極12にいたる間の積層構造を拡大して示したのが図2である。図2では、図1における積層構造が上下逆になっている。
図2を参照して、GaN基板1の上にn型GaNエピタキシャル層2が位置し、その上にn型AlxGa1-xN層3が形成されている。その上にAlxGa1-xN層とAlxInyGa1-x-yN層とからなる量子井戸(MQW:Multi-Quantum Well)4が形成され、その量子井戸4をn型AlxGa1-xN層3とはさむようにp型AlxGa1-xN層5が配置され、その上にp型GaN層6が配置されている。上記において、量子井戸4において発光する。また、図1に示すように、p型GaN層6の上にp電極12が全面を被覆するように形成され、ダウン実装される。次に、本発明例AのLEDの製造方法について説明する。
(a1)c面から0.5°ずらしたGaNのオフ基板を使用した。この基板の比抵抗は0.01Ω・cmであり、転位密度は1E7/cm2であり、厚みは400μmとした。
(a2)MOCVD(Metal Organic Chemical Vapor Deposition)でGaN基板の第1の主面であるGa面上に次の積層構造を形成した。(Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.15Ga0.85N層との2層構造が3層重ねられたMQW(Multi-Quantum Well)/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)
(a3)発光波長は450nmであり、低温4.2KでのPL(Photo Luminescence)強度と室温298KでのPL強度を比較することにより便宜的に算出した内部量子効率は50%であった。
(a4)このウェハを活性化処理して、Mgドープp型層の低抵抗化を行なった。ホール測定によるキャリア濃度は、Mgドープp型Al0.2Ga0.8N層が5E17/cm3、Mgドープp型GaN層が1E18/cm3であった。
(a5)このウェハをさらに、フォトリソグラフィ技術とRIE(Reactive Ion Etching)により、Mgドープp型層側からSiドープn型層までCl系ガスでエッチングする。このエッチングにより、図3に示すように、素子分離溝25を形成し、素子分離を行なった。素子分離溝の幅L3は100μmである。
(a6)GaN基板の第2の主面である裏面のN面には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより400μmおきにチップの中心に直径(D)100μmのn電極をつけた(図3および図4参照)。n電極として、GaN基板に接して下から順に(Ti層20nm/Al層100nm/Ti層20nm/Au層200nm)の積層構造を形成した。これを窒素(N2)雰囲気中で加熱することにより、接触抵抗を1E−5Ω・cm2以下とした。
(a7)p電極としてはp型GaN層に接して厚み4nmのNi層を形成し、その上に厚み4nmのAu層を全面に形成した(図3および図4参照)。これを不活性ガス雰囲気中で加熱処理することにより、接触抵抗を5E−4Ω・cm2とした。
(a8)その後に、図3および図4に示すように、チップ境界50が側面として現れるようにスクライブを行ない、チップ化したものを発光装置とした。チップ化した発光装置は、光の放出面が300μm□(1辺の長さが300μmの四角形)の形状で、発光層が300μm□の形状をとる。すなわち図4において、L1=300μmであり、L2=400μmである。また、素子分離溝の幅L3=100μmであり、n電極の直径D=100μmである。
(a9)図1を参照して、リードフレームのマウント部21aに、上記チップのp型GaN層側が接するように搭載して、発光装置を形成した。マウント部に塗布した導電性接着剤14によって発光装置とマウントとを固定するとともに、導通が得られるようにしている。
(a10)発光装置からの放熱性を良くするために、発光装置のp型GaN層が全面マウント部と接するように搭載した。また接着剤は熱伝導の良いAg系のものを、またリードフレームも熱伝導の良いCuW系のものを選択した。これにより、得られた熱抵抗は8℃/Wであった。
(a11)さらに、n電極とリードフレームのリード部とをワイヤボンドにより導通させた後、エポキシ系樹脂により樹脂封止を行なって発光装置をランプ化した。
(a1)c面から0.5°ずらしたGaNのオフ基板を使用した。この基板の比抵抗は0.01Ω・cmであり、転位密度は1E7/cm2であり、厚みは400μmとした。
(a2)MOCVD(Metal Organic Chemical Vapor Deposition)でGaN基板の第1の主面であるGa面上に次の積層構造を形成した。(Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.15Ga0.85N層との2層構造が3層重ねられたMQW(Multi-Quantum Well)/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)
(a3)発光波長は450nmであり、低温4.2KでのPL(Photo Luminescence)強度と室温298KでのPL強度を比較することにより便宜的に算出した内部量子効率は50%であった。
(a4)このウェハを活性化処理して、Mgドープp型層の低抵抗化を行なった。ホール測定によるキャリア濃度は、Mgドープp型Al0.2Ga0.8N層が5E17/cm3、Mgドープp型GaN層が1E18/cm3であった。
(a5)このウェハをさらに、フォトリソグラフィ技術とRIE(Reactive Ion Etching)により、Mgドープp型層側からSiドープn型層までCl系ガスでエッチングする。このエッチングにより、図3に示すように、素子分離溝25を形成し、素子分離を行なった。素子分離溝の幅L3は100μmである。
(a6)GaN基板の第2の主面である裏面のN面には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより400μmおきにチップの中心に直径(D)100μmのn電極をつけた(図3および図4参照)。n電極として、GaN基板に接して下から順に(Ti層20nm/Al層100nm/Ti層20nm/Au層200nm)の積層構造を形成した。これを窒素(N2)雰囲気中で加熱することにより、接触抵抗を1E−5Ω・cm2以下とした。
(a7)p電極としてはp型GaN層に接して厚み4nmのNi層を形成し、その上に厚み4nmのAu層を全面に形成した(図3および図4参照)。これを不活性ガス雰囲気中で加熱処理することにより、接触抵抗を5E−4Ω・cm2とした。
(a8)その後に、図3および図4に示すように、チップ境界50が側面として現れるようにスクライブを行ない、チップ化したものを発光装置とした。チップ化した発光装置は、光の放出面が300μm□(1辺の長さが300μmの四角形)の形状で、発光層が300μm□の形状をとる。すなわち図4において、L1=300μmであり、L2=400μmである。また、素子分離溝の幅L3=100μmであり、n電極の直径D=100μmである。
(a9)図1を参照して、リードフレームのマウント部21aに、上記チップのp型GaN層側が接するように搭載して、発光装置を形成した。マウント部に塗布した導電性接着剤14によって発光装置とマウントとを固定するとともに、導通が得られるようにしている。
(a10)発光装置からの放熱性を良くするために、発光装置のp型GaN層が全面マウント部と接するように搭載した。また接着剤は熱伝導の良いAg系のものを、またリードフレームも熱伝導の良いCuW系のものを選択した。これにより、得られた熱抵抗は8℃/Wであった。
(a11)さらに、n電極とリードフレームのリード部とをワイヤボンドにより導通させた後、エポキシ系樹脂により樹脂封止を行なって発光装置をランプ化した。
次に比較例Bについて簡単に説明する。図5において、p電極112がリードフレームマウント部に導電性接着剤114によりダウン実装されている。また、n電極が導電性接着剤114により、p電極が接続されているリードフレームマウント部とは分離されたリードフレームマウント部121aに接続されている。この上に発光層を含む積層構造(図6)が設けられ、n型GaN層102の所定範囲に接している。n型GaN層102はサファイア基板101に形成されており、上記積層構造が接している範囲の外の範囲にn電極111が設けられている。n電極111は、ワイヤまたは導電性接着剤によりリードフレームマウント部121a、またはリードフレームリード部121bと電気的に接続されている。
発光層から発光した光はサファイア基板101を通って外部に放出される。サファイア基板を含む上記の積層構造を覆うようにエポキシ系樹脂115が封止される。
(b1)c面から0.2°ずらしたサファイアの絶縁オフ基板を使用した。このサファイア基板の厚みは400μmとした。
(b2)〜(b4)本発明例Aにおける(a2)〜(a4)と同じ処理を施した。
(b5)比較例Bの場合、サファイア基板は絶縁体であるため、n電極はp電極と同じ成長膜側に設ける必要がある。そこでこのウェハをさらにフォトリソグラフィ技術とRIEにより、Mgドープp型層側からSiドープn型層までCl系ガスでエッチングすることにより、n電極を設けるためのn型GaN層を露出させ、また本発明例Aと同様の素子分離を行なった(図7,図8)。素子の形状は300μm□で、その中で露出させたn型GaNの広さは1つの素子当り150μm□である。すなわち露出部の四角形の段の辺の長さL4は150μmである。
(b6)露出したn型GaN層上には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより直径100μmのn電極をつけた。厚み、熱処理、接触抵抗は本発明例Aと同じとした。
(b7)p電極を素子300μm□からn型GaN露出部150μm□を除いた、p型GaN層部に設置した。厚み、熱処理、接触抵抗は本発明例Aと同じにした。
(b8)〜(b9)本発明例Aにおいて対応する処理と同じ処理を行なった。
(b10)本発明例Aと同様に、発光装置からの放熱性を良くするために、発光装置のp型GaN層が全面マウント部と接するように搭載した。図5において、p型GaN層106とp電極112との接触面積は0.0675mm2とした。発光装置の発熱は量子井戸層104とp型GaN層106とで生じるので、この放熱は主としてp電極112の面積で決まる。図5の場合には、n電極111も導電性接着剤114でリードフレームのマウント部121aに接続されているが、放熱面積は、実質的に上記の接触面積0.0675mm2である。本発明例Aのp型GaN層6とp電極12との接触面積は0.09mm2である。接着剤、リードフレームの材質は本発明例Aと同じとした。比較例Bでは、上記の構造を反映して、熱抵抗は10.4℃/Wと本発明例Aの1.3倍と悪くなった。
(b11)本発明例Aにおいて対応する処理と同じ処理を行なった。
(b1)c面から0.2°ずらしたサファイアの絶縁オフ基板を使用した。このサファイア基板の厚みは400μmとした。
(b2)〜(b4)本発明例Aにおける(a2)〜(a4)と同じ処理を施した。
(b5)比較例Bの場合、サファイア基板は絶縁体であるため、n電極はp電極と同じ成長膜側に設ける必要がある。そこでこのウェハをさらにフォトリソグラフィ技術とRIEにより、Mgドープp型層側からSiドープn型層までCl系ガスでエッチングすることにより、n電極を設けるためのn型GaN層を露出させ、また本発明例Aと同様の素子分離を行なった(図7,図8)。素子の形状は300μm□で、その中で露出させたn型GaNの広さは1つの素子当り150μm□である。すなわち露出部の四角形の段の辺の長さL4は150μmである。
(b6)露出したn型GaN層上には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより直径100μmのn電極をつけた。厚み、熱処理、接触抵抗は本発明例Aと同じとした。
(b7)p電極を素子300μm□からn型GaN露出部150μm□を除いた、p型GaN層部に設置した。厚み、熱処理、接触抵抗は本発明例Aと同じにした。
(b8)〜(b9)本発明例Aにおいて対応する処理と同じ処理を行なった。
(b10)本発明例Aと同様に、発光装置からの放熱性を良くするために、発光装置のp型GaN層が全面マウント部と接するように搭載した。図5において、p型GaN層106とp電極112との接触面積は0.0675mm2とした。発光装置の発熱は量子井戸層104とp型GaN層106とで生じるので、この放熱は主としてp電極112の面積で決まる。図5の場合には、n電極111も導電性接着剤114でリードフレームのマウント部121aに接続されているが、放熱面積は、実質的に上記の接触面積0.0675mm2である。本発明例Aのp型GaN層6とp電極12との接触面積は0.09mm2である。接着剤、リードフレームの材質は本発明例Aと同じとした。比較例Bでは、上記の構造を反映して、熱抵抗は10.4℃/Wと本発明例Aの1.3倍と悪くなった。
(b11)本発明例Aにおいて対応する処理と同じ処理を行なった。
(実験およびその結果)
本発明例Aと比較例Bとを、積分球内に搭載した後所定の電流を印加し、集光されディテクタから出力される光出力値の比較を行なった。結果を図9に示す。図9によれば、電流がリークすることなくMQW層に注入され、MQW層での非発光性再結合が比較的少なく、また発熱によるチップの温度上昇が小さいような比較的理想的な状態では、光出力値は印加した電流の増加に比例して増加する。たとえば20mAの注入では本発明例Aが8mWであり、また比較例Bが7.2mWの出力が得られた。
本発明例Aと比較例Bとを、積分球内に搭載した後所定の電流を印加し、集光されディテクタから出力される光出力値の比較を行なった。結果を図9に示す。図9によれば、電流がリークすることなくMQW層に注入され、MQW層での非発光性再結合が比較的少なく、また発熱によるチップの温度上昇が小さいような比較的理想的な状態では、光出力値は印加した電流の増加に比例して増加する。たとえば20mAの注入では本発明例Aが8mWであり、また比較例Bが7.2mWの出力が得られた。
これは、本発明例AではGaN系エピタキシャル膜/GaN基板を主な構成とするのに比して、比較例BではGaN系エピタキシャル膜/サファイア基板を主な構成とする。サファイア基板の屈折率は約1.8であり、GaNの屈折率2.4よりもかなり小さいため、比較例Bでは、GaN系エピタキシャル膜中で形成され伝播してきた光は、GaN系エピタキシャル膜とサファイア基板との界面で、本発明例Aより全反射しやすい。これが原因で、比較例Bの出力が本発明例Aのそれより小さくなる。
しかし、電流を5倍にして100mAを印加した場合、本発明例Aでは5倍の40mWの出力が得られたが、比較例Bでは25.2mWしか得られなかった(図9参照)。このときのMQW発光部での電流密度は、図10に示すように、本発明例Aでは110A/cm2であり、比較例Bでは150A/cm2であった。すなわち本発明例AのMQW発光部での電流密度が、比較例Bのそれより大きくなっている。
これは、本発明例Aでは放熱面積が発生する熱に対して十分広く、またn電極を基板の第2の主表面側に設けることで電流密度が極端に大きくなる部位がない構造となっていることを意味する。これに対し、比較例Bでは放熱面積が本発明例Aよりも小さい上に、n電極を露出させたn型GaN層上に設けたため、n型GaN層中を層に平行な方向に流れる電流の電流密度が極端に大きくなり過ぎたことを意味する。その結果、比較例Bでは、発熱がさらに増加することとなる。
また、本発明例Aは比較例Bと異なりn電極とp電極が対向した位置にあるため電気的ショートのおそれがなく、同じ側にある比較例Bでたとえばショートを防止するためにp電極とn電極との間を電気的に絶縁するための膜を設けるような余計な製造コストの増加を防ぐことも可能である。
さらに、本発明例Aおよび比較例Bの静電耐圧についての試験結果を説明する。試験は、発光装置と、静電気がチャージされたコンデンサとを対向させて両者間に放電を生じさせた。このとき、比較例Bではおよそ100Vの静電圧で破壊された。一方、本発明例Aではおよそ8000Vまで破壊することがなかった。本発明例Aでは、比較例Bの約80倍の静電耐圧を有することが分った。
また、上記の本発明例Aでは、GaN基板の上にGaN系発光装置を形成するため、GaN系発光チップをダウン実装してGaN基板裏面から光を放出するようにしても、屈折率の相違が両者の間にないため、全反射をすることなく、GaN系発光チップからGaN基板へと光が伝播する。このため、サファイア基板を用いてGaN系発光装置を形成した構造に比べて、GaN基板主面における光出力を高めることができる。さらに、GaN層の側部から光が極端に集中して出射されることがないので、封止樹脂が損傷を受けることがなくなり、封止樹脂により寿命が制約を受けることがなくなる。
本発明例では、発光波長450nmでの一例を示したにすぎず、発光波長や層構造を変えた場合でも同じ効果を得ることができる。また基板の特性が同等であれば、GaN基板の代わりに、AlxGa1-xN基板(ただし、xは0より大きく1以下)を用いても同様の効果が得られることは言うまでもない。
−(実施例2)−
本発明の実施例2では、さらに大面積化したときの本発明例Cについて説明する。本発明例Cは、図1に示す本発明例Aの構造と同じであるが、その寸法L1が本発明例Aでは0.3mm(300μm)であったのに比して、本発明例Cでは、図11に示すように、L1は3mmと10倍になっており、したがって面積では100倍になっている。まず、本発明例Cの製造方法はつぎのとおりである。
本発明の実施例2では、さらに大面積化したときの本発明例Cについて説明する。本発明例Cは、図1に示す本発明例Aの構造と同じであるが、その寸法L1が本発明例Aでは0.3mm(300μm)であったのに比して、本発明例Cでは、図11に示すように、L1は3mmと10倍になっており、したがって面積では100倍になっている。まず、本発明例Cの製造方法はつぎのとおりである。
(本発明例C)
(c1)〜(c5)GaN基板に大きいものを用いるが、本発明例Aにおいて対応する処理と同じ処理を行なう。
(c6)GaN基板の裏面である第2の主表面には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより3.1mmおきに、チップの中心に直径100μmのn電極をつけた。n電極としては、上記GaN基板の裏面に接して下から順に(Ti層20nm/Al層100nm/Ti層20nm/Au層200nm)の積層構造を形成した。これを不活性雰囲気中で加熱処理することにより、接触抵抗を1E−5Ω・cm2以下とした。
(c7)本発明例Aにおいて対応する処理と同じ処理を行なった。
(c8)その後に所定の形状になるよう、スクライブを行ない、チップ化したものを発光装置とした。チップ化した発光素子のサイズは3mm□である。
(c9)〜(c11)本発明例Aにおいて対応する処理と同じ処理を施した。次に、本発明例Cのn電極の配置を変形した変形例C1を、以下のように作製した。
(c1)〜(c5)GaN基板に大きいものを用いるが、本発明例Aにおいて対応する処理と同じ処理を行なう。
(c6)GaN基板の裏面である第2の主表面には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより3.1mmおきに、チップの中心に直径100μmのn電極をつけた。n電極としては、上記GaN基板の裏面に接して下から順に(Ti層20nm/Al層100nm/Ti層20nm/Au層200nm)の積層構造を形成した。これを不活性雰囲気中で加熱処理することにより、接触抵抗を1E−5Ω・cm2以下とした。
(c7)本発明例Aにおいて対応する処理と同じ処理を行なった。
(c8)その後に所定の形状になるよう、スクライブを行ない、チップ化したものを発光装置とした。チップ化した発光素子のサイズは3mm□である。
(c9)〜(c11)本発明例Aにおいて対応する処理と同じ処理を施した。次に、本発明例Cのn電極の配置を変形した変形例C1を、以下のように作製した。
(本発明例C1)
図12および図13は、上記本発明例Cの変形例である本発明例C1を示す図である。本発明例C1では、n電極11をGaN基板の四隅、すなわち4つのコーナーに配置した点に特徴がある。また、半導体チップの実装において半導体チップを取り囲むようにリードフレームに反射カップ37を配置している。
図12および図13は、上記本発明例Cの変形例である本発明例C1を示す図である。本発明例C1では、n電極11をGaN基板の四隅、すなわち4つのコーナーに配置した点に特徴がある。また、半導体チップの実装において半導体チップを取り囲むようにリードフレームに反射カップ37を配置している。
上記本発明例C1の製造では、本発明例Aと対応する工程において同じ処理を施した。ただしボンディングワイヤには4本のAu線を用い、それぞれの断面の直径は25μmとした。4つのコーナーに位置する各n電極の形状は45μm□である。
次に比較例Dについて説明する。比較例Dの構造は、図5に示す構造と同じである。ただし、図5の比較例BにおけるL1が300μm(0.3mm)であったのに比して、比較例DのL1は3mmと10倍としている。また、n電極を形成するn型GaN層の部分の寸法L4は、図5の比較例Bと同じ150μmである。比較例Dの製造方法は次のとおりである。
(比較例D)
(d1)c面から0.2°ずらしたサファイアの大サイズの絶縁オフ基板を使用した。サファイア基板の厚みは400μmとした。
(d2)〜(d4)本発明例Aにおいて対応する処理と同じ処理を施した。
(d5)比較例Dの場合、サファイア基板が絶縁体であるため、n電極はp電極と同じ成長膜側に設ける必要がある。そこで、このウェハをさらにフォトリソグラフィ技術とRIEにより、Mgドープのp型層側からSiドープのn型層までCl系ガスでエッチングすることにより、n電極を設けるためのn型GaN層を露出させ、本発明例Aと同様の素子分離を行なった。素子のサイズは、上記したように3mm□と大型サイズとした。n電極を配置するためにで露出させたn型GaN層の部分の広さは1つの素子当り150μm□とした。
(d6)露出させたn型GaN層上には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより直径100μmのn型電極をつけた。厚み、熱処理、接触抵抗は本発明例Aと同じである。
(d7)p電極は、素子領域3.1mm□から素子分離溝とn電極とを配置するためのn型GaN層の露出部150μm□を除いた、p型GaN層に設けた。厚み、熱処理、接触抵抗は本発明例Aと同じとした。
(d8)〜(d11)本発明例Aにおいて対応する処理と同じ処理を行なった。
(d1)c面から0.2°ずらしたサファイアの大サイズの絶縁オフ基板を使用した。サファイア基板の厚みは400μmとした。
(d2)〜(d4)本発明例Aにおいて対応する処理と同じ処理を施した。
(d5)比較例Dの場合、サファイア基板が絶縁体であるため、n電極はp電極と同じ成長膜側に設ける必要がある。そこで、このウェハをさらにフォトリソグラフィ技術とRIEにより、Mgドープのp型層側からSiドープのn型層までCl系ガスでエッチングすることにより、n電極を設けるためのn型GaN層を露出させ、本発明例Aと同様の素子分離を行なった。素子のサイズは、上記したように3mm□と大型サイズとした。n電極を配置するためにで露出させたn型GaN層の部分の広さは1つの素子当り150μm□とした。
(d6)露出させたn型GaN層上には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより直径100μmのn型電極をつけた。厚み、熱処理、接触抵抗は本発明例Aと同じである。
(d7)p電極は、素子領域3.1mm□から素子分離溝とn電極とを配置するためのn型GaN層の露出部150μm□を除いた、p型GaN層に設けた。厚み、熱処理、接触抵抗は本発明例Aと同じとした。
(d8)〜(d11)本発明例Aにおいて対応する処理と同じ処理を行なった。
次に、もう一つの比較例Eについて説明する。比較例Eは、図14に示すようにサファイア基板を用いて、p電極112およびn電極111をともにダウン実装側に設ける点では比較例BおよびDと同じである。しかし、図15の平面図から明らかなように、p電極112を櫛形状にして、n電極111を櫛の歯の間に配置し、p電極112とn電極111との間に絶縁体を配置している点で異なっている。これは、p電極とn電極とを流れる電流を均等化して電流密度が極端に高くなる箇所を生じないようにするためである。この比較例Eの製造方法は次のとおりである。
(比較例E)
比較例Dと同様の作製方法で、n電極111は0.5mmおきに5本、0.1mm幅の櫛形電極を設けた(図14および図15参照)。n電極111とp電極112との間を0.1mm隔離しながら、n型GaN層102の残りの裏面部分にp電極を設けた。さらに各々の電極が電気的ショートしないように、n電極とp電極との間の隙間には表面保護のための絶縁体119を設けた。さらにショートしないようにリードフレームのマウント部121aの各々の電極位置に対応する部分に導電性接着剤114を設け、チップとリードフレームの横および縦方向、さらに回転方向のずれを制御しながらチップをリードフレームに搭載した。
比較例Dと同様の作製方法で、n電極111は0.5mmおきに5本、0.1mm幅の櫛形電極を設けた(図14および図15参照)。n電極111とp電極112との間を0.1mm隔離しながら、n型GaN層102の残りの裏面部分にp電極を設けた。さらに各々の電極が電気的ショートしないように、n電極とp電極との間の隙間には表面保護のための絶縁体119を設けた。さらにショートしないようにリードフレームのマウント部121aの各々の電極位置に対応する部分に導電性接着剤114を設け、チップとリードフレームの横および縦方向、さらに回転方向のずれを制御しながらチップをリードフレームに搭載した。
(実験およびその結果)
本発明例Cと比較例Dとを積分球内に搭載した後所定の電流を印加し、集光されディテクタから出力される光出力値の比較を行なった。20mAの電流印加において、本発明例Cの出力は8mWであり、一方比較例Dでは7.2mWであった。一方、2A(2000mA)の電流を印加したとき、本発明例Cでは100倍の出力の800mWが得られた。しかし、比較例Dでは破損していた。
本発明例Cと比較例Dとを積分球内に搭載した後所定の電流を印加し、集光されディテクタから出力される光出力値の比較を行なった。20mAの電流印加において、本発明例Cの出力は8mWであり、一方比較例Dでは7.2mWであった。一方、2A(2000mA)の電流を印加したとき、本発明例Cでは100倍の出力の800mWが得られた。しかし、比較例Dでは破損していた。
そこで比較例Dを樹脂封止をしない状態で、電流を印加しながらサーモビュアで素子の温度を測定した結果、n電極からMQW発光部へn型GaN層中を層に平行な方向に集中して電流が流れる部位が異常発熱し、破損したことがわかった。
そこで、さらに比較例Dに対してn型電極からMQW発光部へn型GaN層中を層に平行な方向に流れる電流が分散する構造のものを作製した。これが上記の比較例Eである。比較例Eでは、印加電流20mAで7.2mW、2Aで720mWと、本発明例Cの0.9倍の出力を得ることができた。
このように、本発明例Cに近い性能を得ようとすれば、本発明例Cと比べて非常に複雑な構造およびプロセスが必要となるため製造コストは非常に大きなものとなる。
次に、上記の本発明例C、比較例DおよびEについて静電耐圧の試験を行なった。試験は、上記のように、発光装置と、静電気がチャージされたコンデンサとを対向させて両者間に放電を生じさせた。このとき、比較例DおよびEではおよそ100Vの静電圧で破壊された。一方、本発明例Cではおよそ8000Vまで破壊することがなかった。すなわち、本発明例においては80倍程度の非常に高い静電耐圧を得ることができた。
本発明例C1では、開口率は50%を大きく上回りほとんど100%である。また、GaN基板のコーナーに位置することにより、中央に位置する場合に比較して光取り出しの障害になることは飛躍的に低減される。図12に示す場合、平面的に見てn電極は活性層の外に位置するのでn電極が光取り出しに影響を及ぼすことはまったく無くなる。この結果、本発明例C1では本発明例Cよりさらに高い出力を得ることが可能である。
−(実施例3)−
本発明の実施例3では、光放出面における開口率およびGaN基板の電気抵抗の光出力に及ぼす影響を測定した。開口率の調整は、基板面積またはp電極サイズとn電極サイズとを変えることにより行なった。試験体は、図1に示す構造のLEDを用いたが、一部の試験については、図16に示すように、蛍光材26を配置して白色LEDとした試験体についても試験した。試験体は、本発明例Fと、GaN基板の比抵抗が本発明の範囲に入らない比較例GおよびHの3体である。この後で説明する試験体F、G、Hの各々について図1に示す蛍光材を含まずエポキシ系樹脂で封止したものと、図16に示す蛍光材を搭載した白色LEDとを作製した。開口率は、{(p電極面積−n電極面積)/p電極面積}×100(%)とした。
本発明の実施例3では、光放出面における開口率およびGaN基板の電気抵抗の光出力に及ぼす影響を測定した。開口率の調整は、基板面積またはp電極サイズとn電極サイズとを変えることにより行なった。試験体は、図1に示す構造のLEDを用いたが、一部の試験については、図16に示すように、蛍光材26を配置して白色LEDとした試験体についても試験した。試験体は、本発明例Fと、GaN基板の比抵抗が本発明の範囲に入らない比較例GおよびHの3体である。この後で説明する試験体F、G、Hの各々について図1に示す蛍光材を含まずエポキシ系樹脂で封止したものと、図16に示す蛍光材を搭載した白色LEDとを作製した。開口率は、{(p電極面積−n電極面積)/p電極面積}×100(%)とした。
本発明例FのL1=8mm、D=100μmであり、開口率はほぼ100%である。また、比較例GのL1=0.49mm、D=100μmであり、開口率は97%である。また、比較例HのL1=8mm、D=7.51mmであり、開口率は31%である。上記本発明例Fおよび比較例G、Hの製造方法について次に説明する。
(本発明例F)
(f1)〜(f5)本発明例Aにおいて対応する処理と同じ処理を行なった。
(f6)その後に所定の形状になるよう、図17に示すようにスクライブを行ない、チップ化したものを発光装置とした。得た発光装置は8mm□である。
(f7)〜(f11)本発明例Aにおいて対応する処理と同じ処理を行なった。
(f12)上記の(f11)とは別に(f10)においてでリードフレームのマウントに搭載したものの上のn電極側に蛍光材を搭載した後にエポキシ系樹脂により樹脂封止を行なって、白色に発光するランプをも作製した。これには450nmの光出力1ワット当り180lmが得られる蛍光材を使用した。
(f1)〜(f5)本発明例Aにおいて対応する処理と同じ処理を行なった。
(f6)その後に所定の形状になるよう、図17に示すようにスクライブを行ない、チップ化したものを発光装置とした。得た発光装置は8mm□である。
(f7)〜(f11)本発明例Aにおいて対応する処理と同じ処理を行なった。
(f12)上記の(f11)とは別に(f10)においてでリードフレームのマウントに搭載したものの上のn電極側に蛍光材を搭載した後にエポキシ系樹脂により樹脂封止を行なって、白色に発光するランプをも作製した。これには450nmの光出力1ワット当り180lmが得られる蛍光材を使用した。
(比較例G)
(g1)c面から0.5°ずらしたn型GaNのオフ基板を使用した。比抵抗0.6Ω・cmと本発明の範囲0.5Ω・cm以下より高いものを選んだ。このGaN基板の転位密度は1E7/cm2であり、また厚みは400μmとした。
(g2)〜(g5)本発明例Fにおいて対応する処理と同じ処理を行なった。
(g6)その後に、所定の形状になるようスクライブを行ない、チップ化したものを発光装置とした。得た発光装置は0.49mm□である。
(g7)〜(g12)本発明例Fにおいて対応する処理と同じ処理を行なった。
(g1)c面から0.5°ずらしたn型GaNのオフ基板を使用した。比抵抗0.6Ω・cmと本発明の範囲0.5Ω・cm以下より高いものを選んだ。このGaN基板の転位密度は1E7/cm2であり、また厚みは400μmとした。
(g2)〜(g5)本発明例Fにおいて対応する処理と同じ処理を行なった。
(g6)その後に、所定の形状になるようスクライブを行ない、チップ化したものを発光装置とした。得た発光装置は0.49mm□である。
(g7)〜(g12)本発明例Fにおいて対応する処理と同じ処理を行なった。
(比較例H)
(h1)c面から0.5°ずらしたn型GaNのオフ基板を使用した。比抵抗0.6Ω・cmと本発明の範囲0.5Ω・cm以下より高いものを選んだ。このGaN基板の転位密度は1E7/cm2であり、また厚みは400μmとした。
(h2)〜(h5)本発明例Fにおいて対応する処理と同じ処理を行なった。
(h6)その後に所定の形状になるよう、スクライブを行ない、チップ化したものを発光装置とした。得た発光装置は8mm□である。
(h7)〜(h12)本発明例Fにおいて対応する処理と同じ処理を行なった。
(h1)c面から0.5°ずらしたn型GaNのオフ基板を使用した。比抵抗0.6Ω・cmと本発明の範囲0.5Ω・cm以下より高いものを選んだ。このGaN基板の転位密度は1E7/cm2であり、また厚みは400μmとした。
(h2)〜(h5)本発明例Fにおいて対応する処理と同じ処理を行なった。
(h6)その後に所定の形状になるよう、スクライブを行ない、チップ化したものを発光装置とした。得た発光装置は8mm□である。
(h7)〜(h12)本発明例Fにおいて対応する処理と同じ処理を行なった。
(実験およびその結果)
(1)本発明例Fおよび比較例G、Hについて、n電極からMQW層へ電流が比較的均一に広がる範囲の電流分布をシミュレーションで算出した。このシミュレーション結果を、本発明例Fおよび比較例G、Hの素子設計に反映している。図18に、電流の広がりのイメージ図を示す。図19は、MQWの発光層4における中心からの径方向距離をrとして、距離rにおける電流密度比を示す図である。電流密度はn電極中心の値を1とする。(i)本発明例Fの結果:n電極直下は最も電流密度が大きく、n電極から離れるにつれ電流密度は小さくなった。またn電極直下の1/3以上の電流密度が得られる範囲がn電極直下を中心に直径12mmとなった。この結果を基に、発光装置の大きさはそれに内包される8mm□とした。GaN基板の第2の主表面であるN面には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより8.1mm置きにチップの中心に直径100μmのn型電極をつけた。この場合、GaN基板のN面上でn型電極のない部分、つまり開口率は素子当りほぼ100%である。厚み、熱処理、接触抵抗は本発明例Aと同じである。
(ii)比較例Gの結果:n電極直下の1/3以上の電流密度が得られる範囲がn電極直下を中心に直径0.7mmとなった。そこで本発明例Eとn電極の大きさとを合わせて直径100μmとし、チップサイズは直径0.7mmに内包される0.49mm□とした。そこでGaN基板のN面にはフォトリソグラフィ技術と、蒸着と、リフトオフ法とにより0.5mm置きにチップの中心に直径100μmのn型電極をつけた。この場合、開口率は素子当りほぼ97%である。厚み、熱処理、接触抵抗は本発明例A〜Eと同じである。(iii)比較例Hでは、本発明例Eとチップの大きさを合わせて8mm□とした。GaN基板の電気抵抗は比較例Gと同じであり、電流の広がりが直径0.7mmとなるので、8mm□に均一に電流を流そうとすると(n型電極直下の1/3以上)、n電極は直径7.51mm必要である。そこで、GaN基板の第2の主表面(光放出面)には、スクライビングの幅を0.1mmとして、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより8.1mmおきに直径7.51mmのn電極をつけた。この場合、開口率は素子当りほぼ31%となる。
(1)本発明例Fおよび比較例G、Hについて、n電極からMQW層へ電流が比較的均一に広がる範囲の電流分布をシミュレーションで算出した。このシミュレーション結果を、本発明例Fおよび比較例G、Hの素子設計に反映している。図18に、電流の広がりのイメージ図を示す。図19は、MQWの発光層4における中心からの径方向距離をrとして、距離rにおける電流密度比を示す図である。電流密度はn電極中心の値を1とする。(i)本発明例Fの結果:n電極直下は最も電流密度が大きく、n電極から離れるにつれ電流密度は小さくなった。またn電極直下の1/3以上の電流密度が得られる範囲がn電極直下を中心に直径12mmとなった。この結果を基に、発光装置の大きさはそれに内包される8mm□とした。GaN基板の第2の主表面であるN面には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより8.1mm置きにチップの中心に直径100μmのn型電極をつけた。この場合、GaN基板のN面上でn型電極のない部分、つまり開口率は素子当りほぼ100%である。厚み、熱処理、接触抵抗は本発明例Aと同じである。
(ii)比較例Gの結果:n電極直下の1/3以上の電流密度が得られる範囲がn電極直下を中心に直径0.7mmとなった。そこで本発明例Eとn電極の大きさとを合わせて直径100μmとし、チップサイズは直径0.7mmに内包される0.49mm□とした。そこでGaN基板のN面にはフォトリソグラフィ技術と、蒸着と、リフトオフ法とにより0.5mm置きにチップの中心に直径100μmのn型電極をつけた。この場合、開口率は素子当りほぼ97%である。厚み、熱処理、接触抵抗は本発明例A〜Eと同じである。(iii)比較例Hでは、本発明例Eとチップの大きさを合わせて8mm□とした。GaN基板の電気抵抗は比較例Gと同じであり、電流の広がりが直径0.7mmとなるので、8mm□に均一に電流を流そうとすると(n型電極直下の1/3以上)、n電極は直径7.51mm必要である。そこで、GaN基板の第2の主表面(光放出面)には、スクライビングの幅を0.1mmとして、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより8.1mmおきに直径7.51mmのn電極をつけた。この場合、開口率は素子当りほぼ31%となる。
(2)本発明例Fと比較例G、Hとを、蛍光材を搭載しないもの同士を、積分球内に搭載した後、所定の電流を印加し、集光されディテクタから出力される光出力値の比較を行なった。結果を図20および図21に示す。
20mAの電流印加では、本発明例Fと比較例G、Hとは、電極を配置していない部分の面積率と整合するように、それぞれ8mW、7.8mW、2.5mWの出力となった。本発明例Fで最も高光出力が得られ、比較例Gも本発明例Fほどではないが比較的高い光出力が得られた。そこでさらに500倍の10Aを印加した場合、本発明例Fおよび比較例Hとは、各々電極を配置しない部分の面積率に応じて4Wおよび1.3Wの出力が得られた。
比較例Gでは、印加電流0.26Aで発光部の電流密度が110A/cm2のときの0.1Wの出力までは印加電流の増加に比例して出力が増加した。しかし、その後熱発生による温度上昇とともに出力が飽和し、電流10Aの印加により発光装置が壊れていた。
また、上記の3種の試験体の輝度を測定した結果を図22および図23に示す。図22は、蛍光材を配置して白色化したLEDの印加電流と得られた輝度との関係を示す図であり、また図23は同様に電流と輝度との関係を示す図である。本発明例Fと比較例Hは同じ蛍光材を使用しても、各々電極を配置しない部分の面積率に応じて得られる輝度が変わるので、10Aの印加電流で720lm/チップ、234lm/チップとなった。比較例Gは電流印加0.26Aにおける18lm/チップが熱的な限界であり、電流を10A印加すると破損した。図22および図23によれば、高電流で高い輝度が得られたのは本発明例Fだけであった。
なお、本実施例において電流印加を最大10Aとしたのは、それ以上電流を増やすとn電極でのジュール発熱密度が大きくなり過ぎて発熱が大きくなる可能性があるからである。
n電極を大きくするか、または接触抵抗を充分下げれば、最大電流が電流密度110A/cm2に対する70Aまで同じ効果を得ることができる。
(本発明例F-2およびF-3)
そこで、本発明例Fと同じ処理を施し、本発明例F-2ではn電極の直径Dを1mm(面積0.785mm2)とし、GaN基板の中央に配置した。また、本発明例F-3ではn電極を450μm□とし、GaN基板の4つのコーナーに配置した(図24および図25参照)。図24および図25に示すように、4つのコーナーに位置するn電極は、それぞれボンディングワイヤによってリードフレームと電気的に接続されている。ボンディングワイヤにはAu線を用い、その断面の直径は300μmである。この場合の開口率はいずれもほぼ100%である。また、本発明例C1と同様に、カップ状の反射体である反射カップ37を配置した。
そこで、本発明例Fと同じ処理を施し、本発明例F-2ではn電極の直径Dを1mm(面積0.785mm2)とし、GaN基板の中央に配置した。また、本発明例F-3ではn電極を450μm□とし、GaN基板の4つのコーナーに配置した(図24および図25参照)。図24および図25に示すように、4つのコーナーに位置するn電極は、それぞれボンディングワイヤによってリードフレームと電気的に接続されている。ボンディングワイヤにはAu線を用い、その断面の直径は300μmである。この場合の開口率はいずれもほぼ100%である。また、本発明例C1と同様に、カップ状の反射体である反射カップ37を配置した。
本発明例Fと同様に蛍光材を搭載しないものを積分球に装入した後、所定の電流を印加して発光させた。その光を集光するディテクタから出力される光出力値を計測したところ、20mAの電流印加では8mW、印加電流を前記の500倍の10Aとした場合では4W、さらに70Aを印加した場合では28Wの出力を得ることができた。
また、蛍光材を配置して白色光化したLEDの場合、5040lm/チップの輝度を得ることができた。
もちろんサイズが小さく、印加電流の比較的小さい発光装置を多数個並べて同様の出力を得ることが可能であるが、素子配置の位置精度のためや電気的ショートを回避するため素子間に一定距離が必要となり、全体の大きさが極端に大きくなったり、また1個1個の素子に導通を施したりすると、極端にコストが高くなったりして実用的ではない。本発明によればそうした問題を避け従来と全く同じ製造プロセス数を用いて、ほぼ同じコストでまた大きさも必要最小限で高発光出力を得ることができる。
また発光波長や層構造が変わっても、または基板の特性が同等であれば、GaN基板の代わりにAlxGa1-xN基板(ただしxは0より大きく1以下)を用いても同様の効果があることは言うまでもない。
図24および図25に示すように、GaN基板のコーナーに位置するn電極とリードフレームとを半径150μmの4本のAu線で電気的に接続することにより、電極やワイヤが光取り出しの障害になることがなくなるので、さらに光出力を高めることが可能である。
−(実施例4)−
本発明の実施例4では、GaN基板厚みの光出力に及ぼす影響について説明する。図1に示すLEDと同じ構造を有する本発明例I、J、Kの3体の試験体を用いて、GaN基板の光吸収を測定した。試験体の作製方法について説明する。
本発明の実施例4では、GaN基板厚みの光出力に及ぼす影響について説明する。図1に示すLEDと同じ構造を有する本発明例I、J、Kの3体の試験体を用いて、GaN基板の光吸収を測定した。試験体の作製方法について説明する。
(本発明例I)
(i1)c面から0.5°ずらしたn型GaNのオフ基板を使用した。このGaN基板の比抵抗は0.01Ω・cmであり、転位密度は1E7/cm2であった。このGaN基板は、厚み100μmとした。
(i2)MOCVDにより、GaN基板の第1の主表面上に、順に次の層を形成した。すなわち、(GaNバッファ層/Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.05Ga0.95N層との2層構造が3層重ねられたMQW層/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)の積層構造を形成した。
(i3)発光波長は380nmであり、低温4.2KでのPL強度と室温298KでのPL強度を比較することにより便宜的に算出した内部量子効率は50%であった。
(i4)〜(i5)本発明例Aにおいて対応する処理と同じ処理を施した。
(i6)まず点状のn電極からMQW層へ電流が比較的均一に広がる範囲をシミュレーションで算出した。その結果、n電極直下が最も電流密度が大きくn電極から離れるにつれ電流密度が小さくなった。またn電極直下の1/3以上の電流密度が得られる範囲がn電極直下を中心に直径3mmとなったので、発光装置の大きさはそれに内包される1.6mm□とした。GaN基板のN面にはフォトリソグラフィ技術と、蒸着と、リフトオフ法とにより1.7mm置きに直径100μmのn型電極をつけた。この場合、GaN基板のGa面上でn型電極のない部分、つまり開口率は素子当りほぼ100%である。厚み、熱処理、接触抵抗は本発明例Aと同じである。
(i7)本発明例Aにおいて対応する処理と同じ処理を行なった。
(i8)その後に所定の形状になるよう、スクライブを行ない、チップ化したものを発光装置とした。得た発光装置は1.6mm□である。
(i9)〜(i11)本発明例Aにおいて対応する処理と同じ処理を行なった。
(i1)c面から0.5°ずらしたn型GaNのオフ基板を使用した。このGaN基板の比抵抗は0.01Ω・cmであり、転位密度は1E7/cm2であった。このGaN基板は、厚み100μmとした。
(i2)MOCVDにより、GaN基板の第1の主表面上に、順に次の層を形成した。すなわち、(GaNバッファ層/Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.05Ga0.95N層との2層構造が3層重ねられたMQW層/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)の積層構造を形成した。
(i3)発光波長は380nmであり、低温4.2KでのPL強度と室温298KでのPL強度を比較することにより便宜的に算出した内部量子効率は50%であった。
(i4)〜(i5)本発明例Aにおいて対応する処理と同じ処理を施した。
(i6)まず点状のn電極からMQW層へ電流が比較的均一に広がる範囲をシミュレーションで算出した。その結果、n電極直下が最も電流密度が大きくn電極から離れるにつれ電流密度が小さくなった。またn電極直下の1/3以上の電流密度が得られる範囲がn電極直下を中心に直径3mmとなったので、発光装置の大きさはそれに内包される1.6mm□とした。GaN基板のN面にはフォトリソグラフィ技術と、蒸着と、リフトオフ法とにより1.7mm置きに直径100μmのn型電極をつけた。この場合、GaN基板のGa面上でn型電極のない部分、つまり開口率は素子当りほぼ100%である。厚み、熱処理、接触抵抗は本発明例Aと同じである。
(i7)本発明例Aにおいて対応する処理と同じ処理を行なった。
(i8)その後に所定の形状になるよう、スクライブを行ない、チップ化したものを発光装置とした。得た発光装置は1.6mm□である。
(i9)〜(i11)本発明例Aにおいて対応する処理と同じ処理を行なった。
(本発明例J)
(j1)c面から0.5°ずらしたAlxGa1-xNのオフ基板を使用した。比抵抗は0.01Ω・cmであり、転位密度は1E7/cm2であった。n型AlxGa1-xN基板の厚みは100μmとした。Alの原子比率x=0.2、0.5、1と3種類のものを用いた。
(j2)MOCVDにより、AlxGa1-xN基板の第1の主表面上に、次の積層構造を形成した。(クラッド層のSiドープn型クラッドAl0.2Ga0.8N/GaNとIn0.05Ga0.95Nとの2層構造を3層重ねたMQW層/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)を順に形成する。
(j3)〜(j5)本発明例Iにおいて対応する処理と同じ処理を行なった。
(j6)Al1-xGaxN基板の第2の主表面には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより400μmおきに直径100μmのn電極をつけた。n電極は、Al1-xGaxN基板の第2の主表面に接して下から順に(Ti層20nm/Al層/100nm/Ti層20nm/Au層200nm)の積層構造を形成することにより構成した。これを不活性雰囲気中で加熱処理することにより、接触抵抗を1E−4Ω・cm2以下とした。
(j7)〜(j11)本発明例Iにおいて対応する処理と同じ処理を行なった。
(j1)c面から0.5°ずらしたAlxGa1-xNのオフ基板を使用した。比抵抗は0.01Ω・cmであり、転位密度は1E7/cm2であった。n型AlxGa1-xN基板の厚みは100μmとした。Alの原子比率x=0.2、0.5、1と3種類のものを用いた。
(j2)MOCVDにより、AlxGa1-xN基板の第1の主表面上に、次の積層構造を形成した。(クラッド層のSiドープn型クラッドAl0.2Ga0.8N/GaNとIn0.05Ga0.95Nとの2層構造を3層重ねたMQW層/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)を順に形成する。
(j3)〜(j5)本発明例Iにおいて対応する処理と同じ処理を行なった。
(j6)Al1-xGaxN基板の第2の主表面には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより400μmおきに直径100μmのn電極をつけた。n電極は、Al1-xGaxN基板の第2の主表面に接して下から順に(Ti層20nm/Al層/100nm/Ti層20nm/Au層200nm)の積層構造を形成することにより構成した。これを不活性雰囲気中で加熱処理することにより、接触抵抗を1E−4Ω・cm2以下とした。
(j7)〜(j11)本発明例Iにおいて対応する処理と同じ処理を行なった。
(比較例K)
(k1)c面から0.5°ずらしたn型GaNのオフ基板を使用した。このGaN基板の比抵抗は0.01Ω・cmであり、転位密度は1E7/cm2であった。このGaN基板は、厚み1mm(1000μm)とした。
(k2)〜(k5)本発明例Iにおいて対応する処理と同じ処理を施した。
(k6)発光素子(チップ)のサイズは本発明例Gと同じの1.6mm□とした。GaN基板の第2の主表面には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより1.7mmおきに直径100μmのn型電極をつけた。この場合GaN基板の第2の主表面(光放出面)でn電極のない部分の比率、つまり、開口率は素子当りほぼ100%である。厚み、熱処理、接触抵抗は本発明例Iと同じとした。
(k7)〜(k11)発明例Iにおいて対応する処理と同じ処理を行なった。
(k1)c面から0.5°ずらしたn型GaNのオフ基板を使用した。このGaN基板の比抵抗は0.01Ω・cmであり、転位密度は1E7/cm2であった。このGaN基板は、厚み1mm(1000μm)とした。
(k2)〜(k5)本発明例Iにおいて対応する処理と同じ処理を施した。
(k6)発光素子(チップ)のサイズは本発明例Gと同じの1.6mm□とした。GaN基板の第2の主表面には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより1.7mmおきに直径100μmのn型電極をつけた。この場合GaN基板の第2の主表面(光放出面)でn電極のない部分の比率、つまり、開口率は素子当りほぼ100%である。厚み、熱処理、接触抵抗は本発明例Iと同じとした。
(k7)〜(k11)発明例Iにおいて対応する処理と同じ処理を行なった。
(実験およびその結果)
まず、基板厚みの違う本発明例I、Jおよび比較例Kの基板1を用意し、波長380nmの入射光に対する透過率を測定した。図26および図27に光透過率測定試験の概要を示す。本発明例IおよびJの厚みが100μmであるのに比して本発明例Kの厚みが1mm(1000μm)と厚い。試験の結果を図28に整理して示す。
まず、基板厚みの違う本発明例I、Jおよび比較例Kの基板1を用意し、波長380nmの入射光に対する透過率を測定した。図26および図27に光透過率測定試験の概要を示す。本発明例IおよびJの厚みが100μmであるのに比して本発明例Kの厚みが1mm(1000μm)と厚い。試験の結果を図28に整理して示す。
図28によれば、本発明例I、Jおよび比較例Kについて、透過率は各々70%、90%および10%であった。本発明例Jでは、Alの原子数比x=0.2、0.5および1と3種類の基板を作製したが、いずれの透過率も90%であった。
そこで、蛍光材を搭載して白色LEDにした本発明例I、J、および比較例Kとを、積分球内に搭載した後所定の電流を印加し、集光されディテクタから出力される光出力値の比較を行なった。電流20mAを印加したところ、本発明例I、J、および比較例Kとで、4.2mW、5.4mW(上記3種類すべて)および0.6mWの出力が得られた。この差は各々の基板の透過率の差によるものであるが、GaN基板の場合波長400nmより短波長で極端にその光の透過率が小さくなるため、その場合、本発明のように基板をAlxGa1-xNとすることで高い光の取出しを得ることができる。
また、GaN基板を薄くすることでも高い光の取出しを得ることができる。厚みは薄すぎてもn電極からMQWへの電流の広がり範囲が小さくなりすぎ、厚すぎると前述のように取出し効率が悪くなるため、発光波長にもよるが、その厚みは50μm〜500μmが望ましい。また本発明例のようにGaN基板の厚みが100μm程度の薄いものを使用することにより、GaN基板の製造コストを小さくすることができ、より低コストの発光装置を製造することが可能となる。発光波長によらず、基板厚みの低減により低コスト化できることは言うまでもない。
−(実施例5)−
本発明の実施例5では、基板上に形成されるn型GaN層の厚みの製造歩留りについて説明する。用いた試験体は、GaN基板を用いる本発明例Aと同じ構造の本発明例Lと、サファイア基板を用いる比較例Bと同様の構造の比較例M、Nの3体である。
本発明の実施例5では、基板上に形成されるn型GaN層の厚みの製造歩留りについて説明する。用いた試験体は、GaN基板を用いる本発明例Aと同じ構造の本発明例Lと、サファイア基板を用いる比較例Bと同様の構造の比較例M、Nの3体である。
(本発明例L)
(l1)本発明例Aにおいて対応する処理と同じ処理を行なう。
(l2)MOCVDにより、次の積層構造を形成する(図2参照)。(GaN基板/GaNバッファ層/Siドープn型GaN層2/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.1Ga0.9N層の2層構造を3層重ねたMQW層/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)を形成する。図2を参照して、Siドープn型GaN層2の厚みtは100nmとした。
(l3)〜(l13)本発明例Aにおいて対応する処理と同様の処理を行なった。このとき素子分離のエッチング溝25を形成すると、エッチング溝底部25aは図29に示すように完全には平坦にはならず多少の凹凸のある形状となる。本発明例Lの場合は、上記のように中央部がGaN基板やバッファ層に達してもこの部分に電極などを設けることがないので、この部分における深さや底部の平坦度が多少変動しても製造歩留り等に及ぼす影響は小さい。
(l1)本発明例Aにおいて対応する処理と同じ処理を行なう。
(l2)MOCVDにより、次の積層構造を形成する(図2参照)。(GaN基板/GaNバッファ層/Siドープn型GaN層2/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.1Ga0.9N層の2層構造を3層重ねたMQW層/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)を形成する。図2を参照して、Siドープn型GaN層2の厚みtは100nmとした。
(l3)〜(l13)本発明例Aにおいて対応する処理と同様の処理を行なった。このとき素子分離のエッチング溝25を形成すると、エッチング溝底部25aは図29に示すように完全には平坦にはならず多少の凹凸のある形状となる。本発明例Lの場合は、上記のように中央部がGaN基板やバッファ層に達してもこの部分に電極などを設けることがないので、この部分における深さや底部の平坦度が多少変動しても製造歩留り等に及ぼす影響は小さい。
(比較例M)
(m1)比較例Bにおいて対応する処理と同様の処理を行なった。
(m2)MOCVDにより、サファイア基板上に、次の積層構造を形成した(図6参照)。(サファイア基板/GaNバッファ層/Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.1Ga0.9N層との2層構造を3層重ねたMQW層/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)を形成する。図6を参照して、Siドープn型GaN層102の厚みは3μmとした。
(m3)〜(m11)比較例Bにおける対応する処理と同じ処理を行なった。このとき素子分離のエッチング溝125を形成すると、エッチング溝底部125aは、図30に示すように完全には平坦にはならず多少の凹凸のある形状となる。しかし比較例Mの場合は、Siドープn型GaN層102の厚みは3μmと厚いので、上記のように中央部がバッファ層やサファイヤ基板に達することがない。この結果、この部分における深さや底部の平坦度が多少変動しても製造歩留り等に及ぼす影響は小さい。
(m1)比較例Bにおいて対応する処理と同様の処理を行なった。
(m2)MOCVDにより、サファイア基板上に、次の積層構造を形成した(図6参照)。(サファイア基板/GaNバッファ層/Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.1Ga0.9N層との2層構造を3層重ねたMQW層/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)を形成する。図6を参照して、Siドープn型GaN層102の厚みは3μmとした。
(m3)〜(m11)比較例Bにおける対応する処理と同じ処理を行なった。このとき素子分離のエッチング溝125を形成すると、エッチング溝底部125aは、図30に示すように完全には平坦にはならず多少の凹凸のある形状となる。しかし比較例Mの場合は、Siドープn型GaN層102の厚みは3μmと厚いので、上記のように中央部がバッファ層やサファイヤ基板に達することがない。この結果、この部分における深さや底部の平坦度が多少変動しても製造歩留り等に及ぼす影響は小さい。
(比較例N)
(n1)比較例Bにおける対応する処理と同じ処理を行なった。
(n2)MOCVDにより、サファイア基板面上に、次の積層構造を形成した(図6参照)。(GaNバッファ層/Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.1Ga0.9N層との2層構造を3層重ねたMQW層/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層を形成した。図6を参照して、Siドープn型GaN層102の厚みは100nmとした。
(n3)〜(n4)比較例Bにおける対応する処理と同じ処理を行なった。
(n5)比較例Nの場合、サファイア基板の上にサファイアとは格子定数の異なるGaN系多層膜を成長させるため、n型GaN層の厚みが100nmと薄過ぎると良質の多層膜を得ることができず、発光出力は極端に小さくなる。
(n1)比較例Bにおける対応する処理と同じ処理を行なった。
(n2)MOCVDにより、サファイア基板面上に、次の積層構造を形成した(図6参照)。(GaNバッファ層/Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.1Ga0.9N層との2層構造を3層重ねたMQW層/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層を形成した。図6を参照して、Siドープn型GaN層102の厚みは100nmとした。
(n3)〜(n4)比較例Bにおける対応する処理と同じ処理を行なった。
(n5)比較例Nの場合、サファイア基板の上にサファイアとは格子定数の異なるGaN系多層膜を成長させるため、n型GaN層の厚みが100nmと薄過ぎると良質の多層膜を得ることができず、発光出力は極端に小さくなる。
また、比較例Nの場合、サファイア基板が絶縁体であるためn電極はp電極と同じ成長膜側に設ける必要がある。そこでこのウェハをさらに、フォトリソグラフィ技術とRIEにより、Mgドープp型層側からSiドープn型GaN層までCl系ガスでエッチングすることにより、n型電極を設けるためにn型GaN層を露出させようとした。しかし、図31に示すように、本比較例NではSiドープn型GaN層の厚みが100nm(0.1μm)と薄いために、ウェハ内に均一にn型GaN層を露出させることができない。このため、場所によって露出面がn型AlxGa1-xN層だったり、GaNバッファ層だったりした。熱リン酸などを用いてウエットエッチングを試みたが、どのようなエッチャントでも同様の結果だった。
(実験結果)
実施例1と同じ要領で光出力を測定した結果、本発明例Lでは印加電流20mAで8mWの出力を得た。一方、同じ印加電流で、比較例Mでは7.2mWの出力を得た。また、本発明例Lの構造では、n型GaN層の厚みを3μmから100nmと薄くしても同等の出力を得ることができた。またn電極を導電性GaN基板のN面に設けることができるため、Siドープn型GaN層を露出させることは必要ない。
実施例1と同じ要領で光出力を測定した結果、本発明例Lでは印加電流20mAで8mWの出力を得た。一方、同じ印加電流で、比較例Mでは7.2mWの出力を得た。また、本発明例Lの構造では、n型GaN層の厚みを3μmから100nmと薄くしても同等の出力を得ることができた。またn電極を導電性GaN基板のN面に設けることができるため、Siドープn型GaN層を露出させることは必要ない。
基板上に成長する発光素子の膜厚は、対象とする波長や出力にもよるが、通常せいぜい6μm以下であり、その大部分を占めるSiドープn型GaN層の厚みを、本発明例では3μmから100nmと薄くすることができる。この結果、本発明例によれば、膜成長のコストを飛躍的に小さくすることが可能である。
比較例Nの試験体の処理工程(n5)で説明したように、n型GaN層を100nm(0.1μm)と薄くすると、n型GaN層露出の歩留まりが非常に悪く実用的ではない。また、将来の技術進歩により仮に均一な露出が実現したとしても、層の厚みが薄すぎるため、実施例1における比較例Bのように、n型GaN層中を層に平行な方向に流れる電流の電流密度が極端に大きくなり過ぎて発熱が増加し、実用的な光出力は得ることができない(図31参照)。もちろん蛍光材を用いて白色とした場合や発光波長を変えた場合でも同様の効果が得られるのは言うまでもない。
−(実施例6)−
本発明の実施例6では、GaN基板の転位密度の光出力に及ぼす影響について説明する。用いた試験体は、本発明例Aと同じ構造を有し、転位密度が1E6/cm2の本発明例Oおよび転位密度が1E9/cm2の比較例Pの2体である。
本発明の実施例6では、GaN基板の転位密度の光出力に及ぼす影響について説明する。用いた試験体は、本発明例Aと同じ構造を有し、転位密度が1E6/cm2の本発明例Oおよび転位密度が1E9/cm2の比較例Pの2体である。
(本発明例O)
(o1)c面から0.5°ずらしたn型GaNのオフ基板を使用した。このGaN基板の比抵抗は0.01Ω・cmであり、転位密度は1E6/cm2であった。このGaN基板の厚みは400μmとした。
(o2)〜(o11)本発明例Aにおける対応する処理と同じ処理を行なった。
(o1)c面から0.5°ずらしたn型GaNのオフ基板を使用した。このGaN基板の比抵抗は0.01Ω・cmであり、転位密度は1E6/cm2であった。このGaN基板の厚みは400μmとした。
(o2)〜(o11)本発明例Aにおける対応する処理と同じ処理を行なった。
(比較例P)
(p1)c面から0.5°ずらしたn型GaNのオフ基板を使用した。このGaN基板の比抵抗は0.01Ω・cmであり、転位密度は1E9/cm2であった。このGaN基板の厚みは、本発明例Oと同じ400μmとした。
(p2)〜(p11)本発明例Aにおける対応する処理と同じ処理を行なった。
(p1)c面から0.5°ずらしたn型GaNのオフ基板を使用した。このGaN基板の比抵抗は0.01Ω・cmであり、転位密度は1E9/cm2であった。このGaN基板の厚みは、本発明例Oと同じ400μmとした。
(p2)〜(p11)本発明例Aにおける対応する処理と同じ処理を行なった。
(実験結果)
実施例1と同じように、光出力を測定した結果、本発明例Oおよび比較例Pにおいて、印加電流20mAでともに8mWの出力を、また印加電流100mAでは各々40mWおよび30mWの出力を得た。このように本発明例Oは比較例Pと比べたとき、より高い発光出力を得ることができる。
実施例1と同じように、光出力を測定した結果、本発明例Oおよび比較例Pにおいて、印加電流20mAでともに8mWの出力を、また印加電流100mAでは各々40mWおよび30mWの出力を得た。このように本発明例Oは比較例Pと比べたとき、より高い発光出力を得ることができる。
本発明例Oと比較例Pとでは、比抵抗や厚み等は同じなので、発熱や放熱は同じである。上記光出力の差が熱の影響でないことを確認するため、duty比1%、印加時間1μsの100μsサイクルのパルス電流を印加し比較した。この試験結果は、上述の結果と同じであり、印加電流100mAにおいて各々40mWおよび30mWの出力を得た。
したがって、メカニズムは必ずしも明らかではないが、熱の影響ではなく転位密度の差によって、高電流密度での発光出力の差が得られた。また、発光波長や層構造を変えた場合や、蛍光材を設けた白色とした場合でも同様の効果が得られることを発明者の実験により確認している。
−(実施例7)−
本発明の実施例7では、光出力に及ぼす表面および端面の非鏡面化の影響について説明する。用いた試験体は、本発明例Q、Rである。本発明例Qは、表面および端面を非鏡面化した図32に示すLEDであり、本発明例Rは、非鏡面化を行わない図33に示すLEDである。
本発明の実施例7では、光出力に及ぼす表面および端面の非鏡面化の影響について説明する。用いた試験体は、本発明例Q、Rである。本発明例Qは、表面および端面を非鏡面化した図32に示すLEDであり、本発明例Rは、非鏡面化を行わない図33に示すLEDである。
(本発明例Q)
(q1)〜(q7)本発明例Fにおいて対応する処理と同じ処理を行なった。
(q7とq8との間に挿入する処理工程)GaN基板のN面および素子端面を非鏡面とした。非鏡面とする方法はRIEなどのドライエッチやウエットエッチによった。このようなエッチングによる非鏡面化方法のほかに機械的に研磨する方法を用いてもよい。本実施例では、エッチャントとしてKOH水溶液を用いたウエットエッチによる方法を適用した。4mol/lのKOH水溶液を、温度を40℃に保った状態で十分に攪拌したのち、ウェハを30分間スターラーの中に浸漬し、GaN基板のN面および素子端面を非鏡面化した。
(q8)〜(q11)本発明例Fにおいて対応する処理と同じ処理を行なった。
(q1)〜(q7)本発明例Fにおいて対応する処理と同じ処理を行なった。
(q7とq8との間に挿入する処理工程)GaN基板のN面および素子端面を非鏡面とした。非鏡面とする方法はRIEなどのドライエッチやウエットエッチによった。このようなエッチングによる非鏡面化方法のほかに機械的に研磨する方法を用いてもよい。本実施例では、エッチャントとしてKOH水溶液を用いたウエットエッチによる方法を適用した。4mol/lのKOH水溶液を、温度を40℃に保った状態で十分に攪拌したのち、ウェハを30分間スターラーの中に浸漬し、GaN基板のN面および素子端面を非鏡面化した。
(q8)〜(q11)本発明例Fにおいて対応する処理と同じ処理を行なった。
(比較例R)
本発明例Fと同じものである。
本発明例Fと同じものである。
(実験結果)
実施例1と同じように光出力を測定した結果、本発明例Qおよび比較例Rは印加電流10Aで各々4.8Wおよび4Wの出力を得た。また蛍光材を設けて白色とした場合、印加電流10Aにおいて、本発明例Qで1150lmを、また比較例Rで960lmの出力を得た。すなわち、本発明例Qにおいて、より高発光出力を得ることができた。もちろん発光波長を変えた場合でも同様の効果があることは言うまでもない。これは、基板およびn型GaN層の表面および端面が鏡面状態では、図33に示すように、屈折率の高いGaNの表面で全反射が生じ易く、内部から外側に光が抜けにくいからである。これに対して、図32に示すように非鏡面化すると、外部への光放出効率を高めることができる。
実施例1と同じように光出力を測定した結果、本発明例Qおよび比較例Rは印加電流10Aで各々4.8Wおよび4Wの出力を得た。また蛍光材を設けて白色とした場合、印加電流10Aにおいて、本発明例Qで1150lmを、また比較例Rで960lmの出力を得た。すなわち、本発明例Qにおいて、より高発光出力を得ることができた。もちろん発光波長を変えた場合でも同様の効果があることは言うまでもない。これは、基板およびn型GaN層の表面および端面が鏡面状態では、図33に示すように、屈折率の高いGaNの表面で全反射が生じ易く、内部から外側に光が抜けにくいからである。これに対して、図32に示すように非鏡面化すると、外部への光放出効率を高めることができる。
なお、非鏡面化にKOH水溶液を使用する場合、濃度が0.1〜8mol/l、温度が20〜80℃の範囲で行なうと同様の効果が得られることが発明者の実験によりわかっている。
−(実施例8)−
本発明の実施例8では、光出力に及ぼすp型電極における反射率の影響について説明する。用いた試験体は、本発明例S、T、U、V、Wの5体である。
本発明の実施例8では、光出力に及ぼすp型電極における反射率の影響について説明する。用いた試験体は、本発明例S、T、U、V、Wの5体である。
(本発明例S)
(s1)〜(s6)本発明例Fにおいて対応する処理と同じ処理を行なった。
(s7)p電極は、次の方法で作製される。p型GaN層に接して下層から順に4nm厚みのNi層、および4nm厚みのAu層を形成する。次いで、不活性雰囲気中で加熱処理する。この後に、上記のAu層の上に100nm厚みのAg層を形成する。上記方法で作製されたp電極の接触抵抗は5E−4Ω・cm2であった。
(s1)〜(s6)本発明例Fにおいて対応する処理と同じ処理を行なった。
(s7)p電極は、次の方法で作製される。p型GaN層に接して下層から順に4nm厚みのNi層、および4nm厚みのAu層を形成する。次いで、不活性雰囲気中で加熱処理する。この後に、上記のAu層の上に100nm厚みのAg層を形成する。上記方法で作製されたp電極の接触抵抗は5E−4Ω・cm2であった。
また上記p電極のうち、ガラス板の上に接して下層から順に形成した(4nm厚みのNi層/4nm厚みのAu層)に、同じ熱処理を施した後に透過率を測定した。その結果、Ni層側からの450nmの入射光に対する透過率は70%であった。さらに、100nm厚みのAg層をガラス板につけて反射率を測定した。この結果、450nmの入射光に対して反射率88%が得られた。そこで(4nm厚みのNi層/4nm厚みのAu層/100nmのAg層)をNi層を下層にしてガラス板に形成して、同じ熱処理をした後に反射率を測定した。その結果、450nmの入射光に対して44%の反射率が得られた。この反射率は、波長450nmの入射光が、(4nm厚みのNi層/4nm厚みのAu電極層)を70%の透過率で透過した後、Ag層で88%の反射率で反射し、再び(4nm厚みのNi層と4nm厚みのAu電極層)を70%の透過率で透過したとする反射率に一致する。
(s8)〜(s11)本発明例Fにおいて対応する処理と同じ処理を行なった。
(s8)〜(s11)本発明例Fにおいて対応する処理と同じ処理を行なった。
(本発明例T)
(t1)〜(t6)本発明例Fにおいて対応する処理と同じ処理を行なった。
(t7)p電極は次の方法で作製する。p型GaN層の上に下から順に、4nm厚みのNi層、および4nm厚みのAu層を形成する。この後、不活性雰囲気中で熱処理する。次いで、上記のAu層の上に、100nm厚みのAl層および100nm厚みのAu層を形成する。上記の方法で作製されたp電極の接触抵抗は5E−4Ω・cm2であった。
(t1)〜(t6)本発明例Fにおいて対応する処理と同じ処理を行なった。
(t7)p電極は次の方法で作製する。p型GaN層の上に下から順に、4nm厚みのNi層、および4nm厚みのAu層を形成する。この後、不活性雰囲気中で熱処理する。次いで、上記のAu層の上に、100nm厚みのAl層および100nm厚みのAu層を形成する。上記の方法で作製されたp電極の接触抵抗は5E−4Ω・cm2であった。
またこの電極のうち、(厚み4nmのNi層/厚み4nmのAu層)の積層膜をガラス板につけて同じ熱処理をした後に透過率を測定した結果、Ni側からの450nmの入射光に対して70%であった。さらに、100nm厚のAl層をガラス板につけて反射率を測定した結果、450nmの入射光に対して84%であった。また、下から順に(4nm厚のNi層/4nm厚のAu層/100nm厚のAl層)の積層膜をガラス板に形成して、同じ熱処理をした後に反射率を測定した。この結果、450nmの入射光に対して42%の反射率が得られた。この反射率は、波長450nmの入射光が、(4nm厚のNi層/4nm厚のAu電極層)を70%の透過率で透過した後、Al層で42%の反射率で反射し、再び(4nm厚のNi層/4nm厚のAu電極層)を70%の透過率で透過したときに算出される反射率と一致する。
(t8)〜(t11)本発明例Fにおいて対応する処理と同じ処理を行なった。
(t8)〜(t11)本発明例Fにおいて対応する処理と同じ処理を行なった。
(本発明例U)
(u1)〜(u6)本発明例Fにおいて対応する処理と同じ処理を行なった。
(u7)p電極として、p型GaN層に、p型GaN層に対してオーミック性の電極で反射率も高いRhを厚み100nmで全面につけた。接触抵抗は5e−4Ω・cm2である。またこの電極のRhをガラス板につけて透過率を測定した結果、450nmの入射光に対して60%であった。
(u8)〜(u11)本発明例Fにおいて対応する処理と同じ処理を行なった。
(u1)〜(u6)本発明例Fにおいて対応する処理と同じ処理を行なった。
(u7)p電極として、p型GaN層に、p型GaN層に対してオーミック性の電極で反射率も高いRhを厚み100nmで全面につけた。接触抵抗は5e−4Ω・cm2である。またこの電極のRhをガラス板につけて透過率を測定した結果、450nmの入射光に対して60%であった。
(u8)〜(u11)本発明例Fにおいて対応する処理と同じ処理を行なった。
(本発明例V)
(v1)〜(v7)本発明例Sにおいて対応する処理と同じ処理を行なった。
(v7とv8との間に挿入する処理工程)本発明例Qにおいて、q7とq8との間に挿入する処理工程と同じ処理を行なう。
(v8)〜(v11)本発明例Sにおいて対応する処理と同じ処理を行なった。
(v1)〜(v7)本発明例Sにおいて対応する処理と同じ処理を行なった。
(v7とv8との間に挿入する処理工程)本発明例Qにおいて、q7とq8との間に挿入する処理工程と同じ処理を行なう。
(v8)〜(v11)本発明例Sにおいて対応する処理と同じ処理を行なった。
(本発明例W)
本発明例Wは本発明例Fと同じものである。
本発明例Wは本発明例Fと同じものである。
(実験結果)
実施例1と同じように光出力を測定した結果、本発明例S、T、U、VおよびWは、印加電流10Aで、各々4.8W、4.8W、5.2W、5.8Wおよび4Wの出力を得た。本発明例S、Tの実装側での反射の模式図を図34に、本発明例Uの実装側での反射の模式図を図35に、また本発明例Wの実装側での反射の模式図を図36に示す。本発明例S、Tではp電極12と導電性接着剤14との間に高反射層35を配置しているのに対して、本発明例Uではp電極12そのものを高反射率材料とし、本発明例Vではさらに非鏡面化されている。また、本発明例Wでは実装側における反射についてはとくに配慮していない。
実施例1と同じように光出力を測定した結果、本発明例S、T、U、VおよびWは、印加電流10Aで、各々4.8W、4.8W、5.2W、5.8Wおよび4Wの出力を得た。本発明例S、Tの実装側での反射の模式図を図34に、本発明例Uの実装側での反射の模式図を図35に、また本発明例Wの実装側での反射の模式図を図36に示す。本発明例S、Tではp電極12と導電性接着剤14との間に高反射層35を配置しているのに対して、本発明例Uではp電極12そのものを高反射率材料とし、本発明例Vではさらに非鏡面化されている。また、本発明例Wでは実装側における反射についてはとくに配慮していない。
本発明例S、T、U、Vにおいて蛍光材を設けて白色LEDとした場合、印加電流10Aで、各々864lm、864lm、936lmおよび1044lmの出力を得た。これらの結果によれば、p電極を高反射率材料で形成したり、またp電極と導電性接着剤との間に高反射率材を配置することにより、光の有効活用をはかり、光出力を向上させることができる。すなわち、電極層にAgやAlやRhの反射膜をp電極そのもの、またはp電極と導電性接着剤との間に組み込むことにより、発光出力をさらに向上することができた。さらに、本発明例Vのように、GaN基板のN面や端面を非鏡面とすることで、さらなる向上が可能となった。
発光波長を変えた場合、Ag層やAl層での反射率やAuおよびNi層での吸収率が変わるので効果の程度は一概には言えないが、いずれの波長でも効果があることは言うまでもない。またRhの代わりに同等以上の仕事関数を持ち、同等以上の反射率のある元素を用いて同等以上の効果を得ることも可能である。
−(実施例9)−
本発明の実施例9では、GaN基板の酸素濃度と比抵抗および光の透過率との関係を把握した。その関係に基づいてpダウン実装、すなわちGaN基板を光放出面とする発光素子において、所定の光放出面積の場合に最適なGaN基板厚みと酸素濃度との関係を樹立した点に特徴がある。上述のようにpダウン実装では光放出面がGaN基板となるので、つぎに示すように、比抵抗と光透過率とに大きな影響を有する酸素濃度はとくに重要である。
本発明の実施例9では、GaN基板の酸素濃度と比抵抗および光の透過率との関係を把握した。その関係に基づいてpダウン実装、すなわちGaN基板を光放出面とする発光素子において、所定の光放出面積の場合に最適なGaN基板厚みと酸素濃度との関係を樹立した点に特徴がある。上述のようにpダウン実装では光放出面がGaN基板となるので、つぎに示すように、比抵抗と光透過率とに大きな影響を有する酸素濃度はとくに重要である。
図37は、GaN基板の比抵抗に及ぼす酸素濃度の影響を示す図である。図37より、比抵抗0.5Ωcm以下は、酸素濃度1E17個/cm3以上とすることにより実現することができる。また、図38は、GaN基板400μmのときの波長450nmの光の透過率に及ぼす酸素濃度の影響を示す図である。同図より酸素濃度が2E19個/cm3を超えると波長450nmの光の透過率が急激に低下することが分かる。図37と図38とから、酸素濃度の増大は、GaN基板の比抵抗を減少させ、発光面を拡大するのに有効であるが光の透過率を低下させることが分かる。したがって、pダウン実装される発光素子に用いられるGaN基板としては酸素濃度、GaN基板の厚さ、発光の平面サイズをどのように設定するかが非常に重要となる。
図39は本発明例Aに対して厚みおよび酸素濃度を変化させたGaN基板からランプを作製したとき、そのランプの光出力および電流が均一に流れる平面サイズを測定した結果を示す図である。ランプの光出力についていえば、厚みが厚いほど、また酸素濃度が高いほど光出力は低下する傾向にある。また電流が均一に流れる最大の平面サイズについていえば、厚みが厚いほど、また酸素濃度が高いほど大きくなる傾向にある。
図39から、たとえば電流が均一に流れる平面サイズが一辺4mm(一辺5mm)の正方形とする場合、光出力として本発明例Aの大きさで20mA印加時に8mW相当以上を得たいとき、厚み200μmのGaN基板では酸素濃度を6E18個/cm3以上(一辺5mm正方形では8E18個/cm3以上)とすれば、本発明例Aの大きさで20mA印加時に光出力8mW以上を確保した上で、均一な発光を得ることができる。つまり本発明例Aの大きさ一辺300μmの正方形における20mA印加と電流密度を合わせた場合、一辺4mm(一辺5mm)の正方形では3.6A(5.6A)印加に相当し、3.6A(5.6A)印加時に印加電流に比例して光出力1.4W(2.3W)以上確保した上で、均一な発光を得ることができる。
また、厚み400μmのGaN基板では、上記厚み200μmの場合と同じ目標性能としたとき、一辺4mm正方形では3E18個/cm3以上(一辺5mm正方形の場合、酸素濃度4E18個/cm3以上)とすればよい。ただし、厚み400μmでは酸素濃度を2E19個/cm3以下にしないと本発明例Aの大きさで20mA印加時に8mW相当以上の光出力を得ることができない。
さらに、厚み600μmのGaN基板では、一辺4mm正方形の領域を電流が均一に流れる酸素濃度2.5E18個/cm3以上に比して、本発明例Aの大きさで20mA印加時に光出力8mW相当以上となる酸素濃度の限界値は2.5E18個/cm3よりわずかに高いだけである。したがって、上記2つの条件を満たす酸素濃度範囲は狭い範囲しかない。一方、一辺3mm正方形の領域に均一に電流が流れる酸素濃度2E18個/cm3程度以上なので、一辺4mm正方形に比較して酸素濃度の許容範囲はわずかに広くなる。
また、図39によれば、GaN基板の厚みが200μm〜400μmの場合、一辺10mmの正方形に均一に電流を流し、本発明例Aの大きさで20mA印加時に8mW相当以上の出力を得ることを可能にする酸素濃度範囲は実用上十分広いことが分かる。厚み200μmでは酸素濃度2E19個/cm3より低い酸素濃度以上で可能であることが分かる。また厚み400μmでは酸素濃度8E18/cm3以上で可能である。
次に具体的な実施例について説明する。実施例では次の試験体を用いた。
(本発明例S1):1E19個/cm3の酸素濃度によりn型化されている厚み400μmのGaN基板を用いた。このGaN基板の比抵抗は0.007Ωcmであり、波長450nmの光に対する透過率は72%である。上記GaN基板を用いて発光素子に組み上げるに際し、上記以外の部分は本発明例Aと同じ条件とした。すなわち、GaN基板の平面サイズは、光放出面が1辺の長さ0.3mmの正方形となるようにとり(実施例1の(a1)参照)、(a2)MOCVDでGaN基板の第1の主面であるGa面上に次の積層構造を形成した。(Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.15Ga0.85N層との2層構造が3層重ねられたMQW/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)の積層構造を有する。
(比較例T1):厚み400μmであり、酸素濃度5E19個/cm3によりn型化されているGaN基板を用いた。このGaN基板の比抵抗は0.002Ωcmであり、波長450nmの光に対する透過率は35%である。上記以外の条件は本発明例S1と同じである。
(比較例T2):厚み400μmであり、酸素濃度2E16個/cm3によりn型化されているGaN基板を用いた。このGaN基板の比抵抗は1.0Ωcmであり、波長450nmの光に対する透過率は90%である。上記以外の条件は本発明例S1と同じである。
(本発明例S1):1E19個/cm3の酸素濃度によりn型化されている厚み400μmのGaN基板を用いた。このGaN基板の比抵抗は0.007Ωcmであり、波長450nmの光に対する透過率は72%である。上記GaN基板を用いて発光素子に組み上げるに際し、上記以外の部分は本発明例Aと同じ条件とした。すなわち、GaN基板の平面サイズは、光放出面が1辺の長さ0.3mmの正方形となるようにとり(実施例1の(a1)参照)、(a2)MOCVDでGaN基板の第1の主面であるGa面上に次の積層構造を形成した。(Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.15Ga0.85N層との2層構造が3層重ねられたMQW/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)の積層構造を有する。
(比較例T1):厚み400μmであり、酸素濃度5E19個/cm3によりn型化されているGaN基板を用いた。このGaN基板の比抵抗は0.002Ωcmであり、波長450nmの光に対する透過率は35%である。上記以外の条件は本発明例S1と同じである。
(比較例T2):厚み400μmであり、酸素濃度2E16個/cm3によりn型化されているGaN基板を用いた。このGaN基板の比抵抗は1.0Ωcmであり、波長450nmの光に対する透過率は90%である。上記以外の条件は本発明例S1と同じである。
(試験およびその結果):上記試験体のpダウン実装の発光素子を組み上げて20mAの電流を印加したところ、本発明例S1では8mWの光出力を得ることができた。これに比して比較例T1では4mW、また比較例T2では5mWの光出力しか得ることができなかった。比較例T1の4mWという光出力は、そのGaN基板の透過率に応じた出力ということができる。比較例T2について出光面であるGaN基板の第2主面側から発光の状態を観察したところ、面内に発光の強弱が認められた。すなわちn電極の周囲において発光強度が極端に強く、n電極から遠ざかるにつれて急激に発光強度は弱くなる。これは、GaN基板の比抵抗が大きいためにn電極を経由する電流が発光素子の面内に十分に広がらなかったからである。このため、発光は電流が集中するp電極周囲でのみ生じた。この結果、比較例T2の発光素子全体の発光出力は、本発明例S1より劣るものとなった。
−(実施例10)−
本発明の実施例10は、pダウン実装の発光素子におけるGaN基板内の転位束の密度を限定して光出力を高めた点に特徴がある。GaN基板の形成の際に、大部分の領域の結晶性を高めるために、不可避的に発生する転位を集中化して集めて離散的に転位束を分布させることにより、その間の大部分の領域のGaN基板の結晶性を高める。pダウン実装の発光素子ではGaN基板が光放出側に配置されるために、転位束の密度が所定値(転位束密度4E2個/cm2)を超えると発光装置の製造歩留まりに、推定を超えて劇的に影響するという事象を確認することができた。
本発明の実施例10は、pダウン実装の発光素子におけるGaN基板内の転位束の密度を限定して光出力を高めた点に特徴がある。GaN基板の形成の際に、大部分の領域の結晶性を高めるために、不可避的に発生する転位を集中化して集めて離散的に転位束を分布させることにより、その間の大部分の領域のGaN基板の結晶性を高める。pダウン実装の発光素子ではGaN基板が光放出側に配置されるために、転位束の密度が所定値(転位束密度4E2個/cm2)を超えると発光装置の製造歩留まりに、推定を超えて劇的に影響するという事象を確認することができた。
上記GaN基板の転位束は、図40に示すようにp型GaN層などエピタキシャル膜のp型GaN層6にも継承され、エピタキシャル膜上にコア61として現れる。したがって、転位束密度とコア密度とはほぼ一致する。このコア61は、エピタキシャル膜の成膜条件によっては、図41に示すような孔状凹部となる。この孔状凹部の密度が、GaN基板を放出面とするpダウン実装発光装置では、製造歩留まりに劇的に影響する。
用いた試験体は次のとおりである。
(本発明例S2):転位束が、平均して500μm×500μm当たり1個分布しているGaN基板を用いた。これは転位束密度4E2個/cm2に対応する。他の条件は、本発明例S1と同じである。
(比較例T3):比較例には転位束が10μm×10μm当たり1個分布しているGaN基板を用いた。これは転位束密度1E6個/cm2の密度に対応する。他の条件は本発明例S2と同じとした。
(本発明例S2):転位束が、平均して500μm×500μm当たり1個分布しているGaN基板を用いた。これは転位束密度4E2個/cm2に対応する。他の条件は、本発明例S1と同じである。
(比較例T3):比較例には転位束が10μm×10μm当たり1個分布しているGaN基板を用いた。これは転位束密度1E6個/cm2の密度に対応する。他の条件は本発明例S2と同じとした。
(試験およびその結果):上記のGaN基板を実生産ベースでそれぞれ複数の発光素子に組み上げた。各試験体に20mAの電流を印加し、光出力が8mW以上得られる歩留まりを調査した。その結果、本発明例S2では歩留まり95%であったが、比較例T3では歩留まり50%であった。すなわち転位束密度が4E2個/cm2以下であれば、実際に製造可能な歩留まりとすることができるが、上記密度を超えると実際に商業ベースで継続的に製造することが不可能となる。
光出力が8mWに満たないデバイスとしての発光素子を分解してチップを取り出し調査した。取り出したチップを適当な酸溶液で電極を取り除き、p型半導体層側から観察すると、GaN基板の転位束が分布する箇所においてエピタキシャル成長層が形成されていないものが複数例、観察された。転位束が分布する箇所では、直径1μm程度の孔状凹部が観察された。上記孔状凹部は、光出力が8mW以上のものには認められなかった。
また、上記の試験体に対して、実施例1の本発明例Aの作製段階(a7)に対応する段階において、20mAの電流を印加したところ、上記孔状凹部を含む発光素子は駆動電圧がすべて1V未満であった。これは、孔状凹部を電極が埋めてp電極側とn電極側の層同士が電気的に短絡しており、その結果、電流が活性層全体に広がって十分な量供給されないために低い光出力となったと考えられる。
−(実施例11)−
本発明の実施例11は、GaN基板とn型AlGaNクラッド層3との間に、n型AlGaNバッファ層とn型GaNバッファ層とを配置した点に特徴がある。通常、基板には反りがあるが、GaN基板ではとくに反りが大きい。このためGaN基板では、オフ角も図42に示すように、基板面内で大きく変動する。図42は、20mm×20mmのGaN基板のc面からのオフ角分布例を示している。このGaN基板にエピタキシャル膜を形成して発光素子に個片化して光出力を測定すると、コーナに位置してオフ角が0.05°レベルと小さい領域R1、およびオフ角が1.5°レベルと大きい領域R2に形成された発光装置は、20mAの印加電流に対して光出力8mW以上を得ることができない。これは、GaN基板上に形成されたエピタキシャル膜の結晶性がよくないことに起因している。このため、図43に示すように、GaN基板1とAlGaNクラッド層3との間に、両者の中間の格子定数を有するn型AlGaNバッファ層31と、n型GaNバッファ層2とを配置して格子定数の相違を緩和する試みを行った。より具体的には、n型AlGaNバッファ層31を上記位置に配置した点に特徴がある。
本発明の実施例11は、GaN基板とn型AlGaNクラッド層3との間に、n型AlGaNバッファ層とn型GaNバッファ層とを配置した点に特徴がある。通常、基板には反りがあるが、GaN基板ではとくに反りが大きい。このためGaN基板では、オフ角も図42に示すように、基板面内で大きく変動する。図42は、20mm×20mmのGaN基板のc面からのオフ角分布例を示している。このGaN基板にエピタキシャル膜を形成して発光素子に個片化して光出力を測定すると、コーナに位置してオフ角が0.05°レベルと小さい領域R1、およびオフ角が1.5°レベルと大きい領域R2に形成された発光装置は、20mAの印加電流に対して光出力8mW以上を得ることができない。これは、GaN基板上に形成されたエピタキシャル膜の結晶性がよくないことに起因している。このため、図43に示すように、GaN基板1とAlGaNクラッド層3との間に、両者の中間の格子定数を有するn型AlGaNバッファ層31と、n型GaNバッファ層2とを配置して格子定数の相違を緩和する試みを行った。より具体的には、n型AlGaNバッファ層31を上記位置に配置した点に特徴がある。
用いた試験体は次のとおりである。
(本発明例S3):用いたGaN基板は、図42に示すように20mm×20mmの面内で、c面からのオフ角度が0.05°の領域から1.5°の領域へと連続して変化している。このGaN基板の比抵抗は0.01Ω・cmであり、転位密度は1E7/cm2であり、厚みは400μmである。このようにオフ角度分布があるGaN基板を用いて、実施例1の本発明例Aの製造工程(a1)〜(a11)にしたがって、上記20mm×20mmの基板の各位置から発光素子を作製した。このとき図43に示すように、GaN基板1とn型GaNバッファ層2との間に厚み50nmのAl0.15Ga0.85Nバッファ層を配置した。(比較例T4):GaN基板は20mm×20mmの面内で、c面からのオフ角度が0.05°の領域から1.5°の領域へと連続したものを用いた。このGaN基板の比抵抗は0.01Ω・cmであり、転位密度は1E7/cm2であり、厚みは400μmである。実施例1の本発明例Aの製造工程(a1)〜(a11)にしたがって各位置から複数の発光素子を作製した。比較例T4では、GaN基板1に接してn型GaN層を形成し、GaN基板とn型GaN層との間にAl0.15Ga0.85Nバッファ層を配置しなかった。
(本発明例S3):用いたGaN基板は、図42に示すように20mm×20mmの面内で、c面からのオフ角度が0.05°の領域から1.5°の領域へと連続して変化している。このGaN基板の比抵抗は0.01Ω・cmであり、転位密度は1E7/cm2であり、厚みは400μmである。このようにオフ角度分布があるGaN基板を用いて、実施例1の本発明例Aの製造工程(a1)〜(a11)にしたがって、上記20mm×20mmの基板の各位置から発光素子を作製した。このとき図43に示すように、GaN基板1とn型GaNバッファ層2との間に厚み50nmのAl0.15Ga0.85Nバッファ層を配置した。(比較例T4):GaN基板は20mm×20mmの面内で、c面からのオフ角度が0.05°の領域から1.5°の領域へと連続したものを用いた。このGaN基板の比抵抗は0.01Ω・cmであり、転位密度は1E7/cm2であり、厚みは400μmである。実施例1の本発明例Aの製造工程(a1)〜(a11)にしたがって各位置から複数の発光素子を作製した。比較例T4では、GaN基板1に接してn型GaN層を形成し、GaN基板とn型GaN層との間にAl0.15Ga0.85Nバッファ層を配置しなかった。
(試験およびその結果):発光素子に20mAの電流を印加したとき、本発明例S3では20mm×20mmのGaN基板の上記領域R1,R2を含む0.05〜1.5°の領域で、光出力8mW以上を得ることができた(図44参照)。しかし比較例T4では、オフ角度0.1°〜1.0°の領域上に形成された発光素子においてのみ光出力8mW以上を得ることができた。0.05°および1.5°のオフ角レベルでは光出力8mWに未達であった。
これは、本発明例S3では、オフ角度が大きく変動するGaN基板を用いても、上記のようにAl0.15Ga0.85Nバッファ層を配置することにより結晶性に優れたエピタキシャル層を形成できるからである。
−(実施例11−2)−
本発明の実施例11−2は、実施例11と同じくGaN基板とn型AlGaNクラッド層3との間に、n型AlGaNバッファ層とn型GaNバッファ層とを配置することで、実施例10のようなGaN基板の転位束の部分にエピタキシャル膜を形成したときに生じる図41に示した孔状凹部をなくした点に特徴がある。
本発明の実施例11−2は、実施例11と同じくGaN基板とn型AlGaNクラッド層3との間に、n型AlGaNバッファ層とn型GaNバッファ層とを配置することで、実施例10のようなGaN基板の転位束の部分にエピタキシャル膜を形成したときに生じる図41に示した孔状凹部をなくした点に特徴がある。
(本発明例S2-2):比較例T3と同様、転位束が10μm×10μm当たり1個分布している直径2インチのGaN基板を用いた。これは転位束密度1E6個/cm2の密度に対応する。図43に示すように、GaN基板1とn型バッファ層2との間に厚み50nmのAl0.15Ga0.85Nバッファ層を配置した。他の条件は本発明例S2と同じとした。
(試験およびその結果)
エピタキシャル層を生成したのち、微分干渉顕微鏡およびSEM(走査型電子顕微鏡)でエピタキシャル層側のウエハ面内を観察した。その結果、図41に示すような孔状凹部は一つもないことを確認した。上記の直径2インチのGaN基板を外周から縁5mm程度を除き、すべて発光素子に組み上げた。発光素子を50個に1個の割合で抜き取り、20mAの電流を印加し、光出力が8mW以上得られる歩留まりを調査した。結果は、100%の歩留まりであった。上記の歩留まりは、より多くの製造を行なえば、孔状凹部以外の製造要因により100%未満の100%に近い歩留まりが得られると考えられる。しかし、孔状凹部に焦点を絞って行った上記歩留まり試験結果では、100%という特異に良好な歩留まりを得ることができた。
エピタキシャル層を生成したのち、微分干渉顕微鏡およびSEM(走査型電子顕微鏡)でエピタキシャル層側のウエハ面内を観察した。その結果、図41に示すような孔状凹部は一つもないことを確認した。上記の直径2インチのGaN基板を外周から縁5mm程度を除き、すべて発光素子に組み上げた。発光素子を50個に1個の割合で抜き取り、20mAの電流を印加し、光出力が8mW以上得られる歩留まりを調査した。結果は、100%の歩留まりであった。上記の歩留まりは、より多くの製造を行なえば、孔状凹部以外の製造要因により100%未満の100%に近い歩留まりが得られると考えられる。しかし、孔状凹部に焦点を絞って行った上記歩留まり試験結果では、100%という特異に良好な歩留まりを得ることができた。
−(実施例12)−
本発明の実施例12は、MQW4/p型AlGaNクラッド層5/p型GaN層6の外側に電導性を高めたp型AlGaN層を配置して、p電極として反射率の高いAg電極層のみを全面に配置した点に特徴がある。したがって仕事関数等を考慮した他の金属電極を設けていない。この構成によりダウン側底部において高い反射率を有するため、他の金属電極を用いた場合に生じる光の吸収が小さくなり、光放出効率を高めることができる。
本発明の実施例12は、MQW4/p型AlGaNクラッド層5/p型GaN層6の外側に電導性を高めたp型AlGaN層を配置して、p電極として反射率の高いAg電極層のみを全面に配置した点に特徴がある。したがって仕事関数等を考慮した他の金属電極を設けていない。この構成によりダウン側底部において高い反射率を有するため、他の金属電極を用いた場合に生じる光の吸収が小さくなり、光放出効率を高めることができる。
試験体は次のとおりである。
(本発明例S4(図45参照)):本発明例Aと同様にGaN基板の第1の主面であるGa面上に次の積層構造を有する。/MQW4/クラッド層のMgドープp型Al0.2Ga0.8N層5/Mgドープp型GaN層6/厚み5nmのMgドープInGaN層32上記の積層構造ではMgドープp型GaN層6に接して厚み5nmのMgドープInGaN層32を有する点に特徴がある。さらに実施例1の本発明例Aでは処理工程(a7)においてNi/Au電極層を形成していたが、(a7)の処理工程を行わず、代わりに厚みが100nmのAg電極層33を形成した。
(比較例T5):実施例1の本発明例Aの構造において、Ni/Au電極層に接してさらに厚み100nmのAg電極層を配置した。
(本発明例S4(図45参照)):本発明例Aと同様にGaN基板の第1の主面であるGa面上に次の積層構造を有する。/MQW4/クラッド層のMgドープp型Al0.2Ga0.8N層5/Mgドープp型GaN層6/厚み5nmのMgドープInGaN層32上記の積層構造ではMgドープp型GaN層6に接して厚み5nmのMgドープInGaN層32を有する点に特徴がある。さらに実施例1の本発明例Aでは処理工程(a7)においてNi/Au電極層を形成していたが、(a7)の処理工程を行わず、代わりに厚みが100nmのAg電極層33を形成した。
(比較例T5):実施例1の本発明例Aの構造において、Ni/Au電極層に接してさらに厚み100nmのAg電極層を配置した。
(試験およびその結果):本発明例S4では、p型GaN層6に接してp型InGaN層32があるためにアクセプタレベルが低くなる。このためキャリア濃度が増加し、それほど仕事関数が大きくないAg反射膜33をp電極としてp型InGaN層32に接して配置しても、Ag反射膜33とp型InGaN層32との接触抵抗はそれほど大きくならない。本発明例S4の発光素子の駆動電圧と、比較例T5の発光素子の駆動電圧とを比較したが、差は0.05V未満であり、有意な差を認めることはできなかった。
本発明例S4では、20mAの電流を印加したとき11.5mWの光出力を得ることができたのに比して、比較例T5では9.6mWであった。なお、本発明例Aは8mWであった。
上記のように本発明例S4において大きな光出力が得られるのは、発光層からp半導体層側に向かう光が、Ni/Au電極層がないためにNi/Au電極層で吸収されることはなく、反射率88%のAg層に反射されるためである。一方、比較例T5では、p電極層における光の反射率=Ni/Auによる吸収70%×Ag反射率×再吸収70%=44%と低いものになる。この結果、本発明例S4では、外部に取り出すことができた光出力が、比較例T5の1.2倍に達した。
なお、本実施例ではp電極にAg膜を用いたが、そのほか反射率が高くp型InGaN層32との接触抵抗がそれほど高くなければどのような材料を用いてもよく、たとえばAl、Rhを用いることができる。
−(実施例13)−
本発明の実施例13では、p電極をp型GaN層との接触抵抗が小さいNi/Au層を離散的に配置し、その間隙を埋めるようにAg膜を被覆して光出力を向上させた点に特徴がある。図46はp電極に着目した断面図である。エピタキシャル層のダウン側底面に、所定のピッチでNi/Au電極層12aが離散的に配置されている。さらにその間を埋め、エピタキシャル層のダウン側底面およびNi/Au電極層12aを被覆するようにAg層33が配置されている。図47は、p電極の上側部分を透してp電極を見た平面図である。
本発明の実施例13では、p電極をp型GaN層との接触抵抗が小さいNi/Au層を離散的に配置し、その間隙を埋めるようにAg膜を被覆して光出力を向上させた点に特徴がある。図46はp電極に着目した断面図である。エピタキシャル層のダウン側底面に、所定のピッチでNi/Au電極層12aが離散的に配置されている。さらにその間を埋め、エピタキシャル層のダウン側底面およびNi/Au電極層12aを被覆するようにAg層33が配置されている。図47は、p電極の上側部分を透してp電極を見た平面図である。
また、離散的なNi/Au電極層12aの典型的なピッチは3μmである。ピッチ3μmは、通常のp型GaN層やp型AlGaNクラッド層では、その比抵抗から電流が広がる範囲の直径がせいぜい6μmであることに基づいている。すなわちピッチ3μmとすることにより、1つの離散電極から隣りの離散電極に電流が届く。電流を電極層にわたって抜けのないように流すためには、ピッチ3μm以下とするのがよいが、あまりピッチを小さくすると離散配置のNi/Au電極層により光の有効取出量が減ることになる。
たとえば離散的Ni/Au電極の面積率が20%のとき、図46および図47に示すp電極の構造によれば、光の反射率(計算)=反射率88%×面積率80%+反射率40%×面積率20%=78%(計算)が得られる。本試算をベースにして実際に上記構造のp電極を作製し、光出力を測定した。試験体は次のとおりである。
(本発明例S5):実施例1の本発明例Aと同じ製造工程にしたがって作製したが、p電極の作製工程(a7)において、p型GaN層に接して厚み4nmのNi層を形成し、その上に厚み4nmのAu層を全面に形成した。次いで、レジストマスクをもちいてパターニングし、離散的に分布したNi/Au電極を形成した(図46、47参照)。次いで、不活性ガス雰囲気中で加熱処理することにより、接触抵抗を5E-4Ω・cm2とした。このあと、Ni/Au電極の間隙を埋め込み、かつNi/Au電極を覆うように全面にAg層を形成し、反射電極とした。離散的に配置されたNi/Au層のp型GaN層における占有率は20%とし、Agの占有率は80%とした。また、Ni/Au電極層12のピッチは3μmとした(図48参照)。
(比較例T6):実施例1の本発明例Aと同じ製造工程にしたがって積層構造をGaN基板上に形成した。p電極は、その作製工程(a7)にしたがってp型GaN層に接して全面にNi/Au層を配置し、熱処理を行った。次いで、本発明例Aの構成と異なり、さらにNi/Au層に接してAg層を全面に形成した(図49参照)。
(本発明例S5):実施例1の本発明例Aと同じ製造工程にしたがって作製したが、p電極の作製工程(a7)において、p型GaN層に接して厚み4nmのNi層を形成し、その上に厚み4nmのAu層を全面に形成した。次いで、レジストマスクをもちいてパターニングし、離散的に分布したNi/Au電極を形成した(図46、47参照)。次いで、不活性ガス雰囲気中で加熱処理することにより、接触抵抗を5E-4Ω・cm2とした。このあと、Ni/Au電極の間隙を埋め込み、かつNi/Au電極を覆うように全面にAg層を形成し、反射電極とした。離散的に配置されたNi/Au層のp型GaN層における占有率は20%とし、Agの占有率は80%とした。また、Ni/Au電極層12のピッチは3μmとした(図48参照)。
(比較例T6):実施例1の本発明例Aと同じ製造工程にしたがって積層構造をGaN基板上に形成した。p電極は、その作製工程(a7)にしたがってp型GaN層に接して全面にNi/Au層を配置し、熱処理を行った。次いで、本発明例Aの構成と異なり、さらにNi/Au層に接してAg層を全面に形成した(図49参照)。
比較のために本発明例Aと同じ発光素子について、ダウン側に向かった光の反射挙動を図50に示す。
(試験およびその結果):上記のように作製された各発光素子に電流20mAを印加して光出力を測定した。本発明例S5では11.5mWの光出力が得られたが、比較例T6では9.6mWであった。また、活性層からマウント側(ダウン側)に向かった光のうちp電極で反射されて出射面から出射される比率は、本発明例では86%に達する(図48参照)。これに対して比較例T6では67%であった(図49)。一方、本発明例Aにおける上記の比率は40%であった(図50)。
本発明例S5ではダウン側に向かった光は、p電極の80%を占有するAgにより、その80%分が88%の反射率で反射され、またp電極の20%を占めるNi/Au層によりその20%分が40%を超える反射率(単純に反射率40%ではない)で反射される。この結果、本発明例S5では上記の比率は86%となる。比較例T6では、Ni/Au層のダウン側に位置するAg層によってさらに反射され、その反射分があるために本発明例Aよりも大きな比率となる。
なお、比較例T6は、最も広くは本発明例に属することは言うまでもない。本実施例を説明するため便宜上比較例としているだけである。
上記のNi/Au電極層は、Pt電極層またはPd電極層で置き換えてもよい。また、反射電極Ag層は、Pt層またはRh層で置き換えてもよい。
同様にNi/Au電極の面積率が10%のとき20mA印加時の光出力は11.8mW、Ni/Au電極の面積率が40%のとき20mA印加時の光出力は10.6mWと、その面積率に応じて比較例T6よりも大きい光出力が得られる。しかし、Ni/Au電極の面積率が10%未満の2%の場合、光出力は比較例T6と同じ9.6mWしか得られず、Ni/Au電極の周りで極端に強い発光むらがあることが本発明者の実験で確認されている。
−(実施例14)−
本発明の実施例14は、GaN基板からエピタキシャル層に伝播した並行した複数の板状結晶反転領域を除去し、その板状結晶反転領域の間隙領域ごとにp電極を配置した点に特徴がある。GaN基板には、GaN基板の厚み方向に並行に分布してストライプ状にGaN基板の主面に現れ、その結晶反転領域がエピタキシャル層2,3,4,5,6に伝播する。図51、図52に示す板状結晶反転領域は主面上で格子状に配置されている。窒化物半導体基板を作製するとき、転位束(=コア)を集めた領域では周囲の結晶配列に対して反転した結晶配列をとる。このため、板状結晶反転領域と転位束とは、周囲と結晶配列が反転しているという点で同じである。両者の相違は、転位束が転位をひも状または太さのある線状に集め、したがって結晶反転領域がひも状であるのに対して、板状結晶反転領域ではそれが板状である点にある。すなわち、板状結晶反転領域は、転位が、厚みを有する面状領域内に高密度で分布する。
本発明の実施例14は、GaN基板からエピタキシャル層に伝播した並行した複数の板状結晶反転領域を除去し、その板状結晶反転領域の間隙領域ごとにp電極を配置した点に特徴がある。GaN基板には、GaN基板の厚み方向に並行に分布してストライプ状にGaN基板の主面に現れ、その結晶反転領域がエピタキシャル層2,3,4,5,6に伝播する。図51、図52に示す板状結晶反転領域は主面上で格子状に配置されている。窒化物半導体基板を作製するとき、転位束(=コア)を集めた領域では周囲の結晶配列に対して反転した結晶配列をとる。このため、板状結晶反転領域と転位束とは、周囲と結晶配列が反転しているという点で同じである。両者の相違は、転位束が転位をひも状または太さのある線状に集め、したがって結晶反転領域がひも状であるのに対して、板状結晶反転領域ではそれが板状である点にある。すなわち、板状結晶反転領域は、転位が、厚みを有する面状領域内に高密度で分布する。
本実施例では、上記エピタキシャル層中の結晶反転領域を完全除去し、またGaN基板の結晶反転領域を第1主面側の所定深さに至るまで除去し、各エピタキシャル層を隔て、隔てられたエピタキシャル層ごとにp電極を設けた点に特徴がある(図53参照)。板状結晶反転領域は、図51に示すように板状結晶反転領域が主面上で交差する格子状結晶反転領域から形成されていてもよいし、あとで説明するように主面上で一定方向に揃って分布する並行配置でもよい。
(本発明例S6):図51、図52に示すGaN基板では、エピタキシャル層側の第1の主表面は面方位が(0001)面つまりc面である。この第1の主表面と面対称の関係にある結晶反転領域は、(000-1)面つまり-c面であり、c軸が反転して成長している。c面では表面はGa原子が配列されたGa面であり、結晶反転領域ではその表面はN原子が配列されたN面である。本発明例S6では、第1の主表面において100μmおきに幅30μmの結晶反転領域が格子状に配列されたGaN基板を用いた。結晶反転領域は、GaN基板上に形成されたエピタキシャル膜に伝播する。
(本発明例S6):図51、図52に示すGaN基板では、エピタキシャル層側の第1の主表面は面方位が(0001)面つまりc面である。この第1の主表面と面対称の関係にある結晶反転領域は、(000-1)面つまり-c面であり、c軸が反転して成長している。c面では表面はGa原子が配列されたGa面であり、結晶反転領域ではその表面はN原子が配列されたN面である。本発明例S6では、第1の主表面において100μmおきに幅30μmの結晶反転領域が格子状に配列されたGaN基板を用いた。結晶反転領域は、GaN基板上に形成されたエピタキシャル膜に伝播する。
上記GaN基板を用いて、本発明例Aと同じ製造方法で積層構造を形成した(本発明例Aの工程(a1)-(a6)参照)。p電極を形成する工程では(a7)に代えて次の処理を行う。すなわち、p型GaN層に図52のように伝播した結晶反転領域のみを被覆するマスクパターンを用いて、マスク間隙のc面の領域のみにp電極層を形成したのち、マスクパターンを取り除いた。
次いで、上記GaN基板の第2の主面(裏面)全面にマスクを被覆した半導体基板を、8N(規定)80℃のKOH中に保持して、第1の主面側の結晶反転領域をp型GaN層などのエピタキシャル層を経てGaN基板の中にまでエッチングして除去して溝52を設けた。板状結晶反転領域51は転位密度が高い転位密集部なのでKOHによるエッチングが容易である。GaN基板内のエッチング深さは、エピタキシャル層とGaN基板との界面からGaN基板側に150μm入った位置までである。このあとマスクを取り除き、溝52を埋め込むように絶縁膜を堆積した(図53)。
(試験および試験結果):上記の本発明例S6を発光素子に組み上げ、20mAの電流を印加したところ、9.6mWの光出力を得ることができた。これは本発明例Aの光出力8mWの1.2倍である。
上述したように、本発明例S6では板状結晶反転領域が格子状に配列されていたが、板状結晶反転領域は格子状である必要はなく、図54(平面図)および図55(断面図)に示すように、GaN基板の主面に一定方向に沿って並列的にのみ配置された板状結晶反転領域であってもよい。また、点状(実際は面又は小円状)の結晶反転領域が規則的に存在する窒化物半導体基板を使用した場合でも、エッチング孔の大きさや深さに応じて本発明例S6と同様に本発明例Aよりも大きい光出力を得ることができる。
−(実施例15)−
本発明の実施例15では、図56に示すように、半導体チップの上方に、GaN基板1に対面するように蛍光板46を配置して樹脂15によって封止した点に特徴がある。pダウン実装における放射面となるGaN基板に対面させて蛍光板を配置した構成に、斬新さがある。用いた試験体は、図56に示す本発明例S7、S8および比較例T7である。
(本発明例S7):本発明例S7は基本的には実施例3に示した本発明例Fの製造工程にしたがって製造される。図56に示すように、pダウン搭載したチップの上に蛍光板46をGaN基板1裏面に対面するように配置し、エポキシ系樹脂15で封止して白色発光装置とした。
本発明の実施例15では、図56に示すように、半導体チップの上方に、GaN基板1に対面するように蛍光板46を配置して樹脂15によって封止した点に特徴がある。pダウン実装における放射面となるGaN基板に対面させて蛍光板を配置した構成に、斬新さがある。用いた試験体は、図56に示す本発明例S7、S8および比較例T7である。
(本発明例S7):本発明例S7は基本的には実施例3に示した本発明例Fの製造工程にしたがって製造される。図56に示すように、pダウン搭載したチップの上に蛍光板46をGaN基板1裏面に対面するように配置し、エポキシ系樹脂15で封止して白色発光装置とした。
上記の蛍光板46は、次の製造方法で作製した。ハロゲン輸送法によりI(ヨウ素)が拡散された塊状のZnSSe結晶を作製し、この塊状ZnSSe結晶をZn、Cu雰囲気中で加熱することにより、ZnSSe内部にCuを拡散させた。ついでこの塊状ZnSSe結晶を粗い研磨盤を用いて厚さ0.5mmまで研磨したのち、リードフレームに収まる形状に切り出した。上記の方法で作製された蛍光板の表面および裏面の粗さは、Rmax=1μmであった。
(本発明例S8):本発明例S8では、上記蛍光板46のGaN基板に対面する表面46aに凹凸を形成した(図57参照)。凹凸の高さは2μmとし、凹凸の平均的なピッチは5μmとした。他の構造は、本発明例S7と同じとした。
(比較例T7):図58に示すように、pトップ搭載したチップの上方に蛍光板46をチップに対面するように配置し、エポキシ系樹脂15で封止して白色発光装置とした。
(本発明例S8):本発明例S8では、上記蛍光板46のGaN基板に対面する表面46aに凹凸を形成した(図57参照)。凹凸の高さは2μmとし、凹凸の平均的なピッチは5μmとした。他の構造は、本発明例S7と同じとした。
(比較例T7):図58に示すように、pトップ搭載したチップの上方に蛍光板46をチップに対面するように配置し、エポキシ系樹脂15で封止して白色発光装置とした。
(試験および試験結果):上記のGaN基板から組み上げた発光装置に電流10Aを印加したとき、得られた発光の輝度はつぎのとおりであった。本発明例S7では800lm、本発明例S8では880lmといずれも高い輝度を得ることができた。一方、比較例T7の輝度は540lmであった。上記の結果は、pダウン搭載においてGaN基板に対面して蛍光板を配置する方が、pトップ搭載に蛍光板を配置するよりも高い輝度を確保できることを示すものであり、蛍光板のGaN基板に対面する表面を租面化することによりさらに輝度を向上させることが判明した。
次に、上記の実施例と重複するものもあるが本発明の実施例を羅列的に挙げて説明する。
上記のGaN基板は酸素ドープによりn型化されており、酸素濃度が、酸素原子1E17個/cm3〜2E19個/cm3の範囲にあり、GaN基板の厚みが100μm〜600μmであるようにできる。
上述のように酸素濃度1E17個/cm3以上とすることにより、GaN基板の比抵抗を向上することができ、p電極から導入された電流をGaN基板に十分広げることができ、活性層の広さを十分使って発光を生じさせることができる。また酸素濃度2E19個/cm3以下とすることにより、波長450nmの光に対して60%以上の透過率を確保することができ、放射面となるGaN基板における透過率を高め、光出力を確保することができる。上記の酸素濃度範囲は、pダウン搭載した構造においてGaN基板の厚みが100μm〜600μmの場合、とくに有効に作用する。
また、上記の酸素濃度が、酸素原子5E18個/cm3〜2E19個/cm3の範囲にあり、GaN基板の厚みが200μm〜400μmの範囲にあり、第2の主表面の光を放出する矩形状の面の両方の辺が10mm以下の範囲にあるようにできる。
この構成により、発光面の全域にわたって発光させ、かつ十分な光出力を得ることができる。
さらに、上記の酸素濃度を、酸素原子3E18個/cm3〜5E18個/cm3の範囲にして、GaN基板の厚みを400μm〜600μmの範囲にし、第2の主表面の光を放出する矩形状の面の両方の辺を3mm以下の範囲としてもよい。また、上記の酸素濃度を、酸素原子5E18個/cm3〜5E19個/cm3の範囲にして、GaN基板の厚みを100μm〜200μmの範囲にし、第2の主表面の光を放出する矩形状の面の両方の辺を3mm以下の範囲とすることもできる。
上記のようにGaN基板の厚みに応じて酸素濃度とチップサイズとを適切にすることにより、チップサイズに応じて性能上(全面均一発光、発光効率)より適切なGaN基板を設定することができる。また、製造コスト上、最も望ましい条件設定を行なうこともできる。
上記のGaN基板の大部分の領域の結晶性を高めるために、その形成時に不可避的に生成する転位を離散的にひも状に集中化して基板厚み方向に沿って分布させてできた転位束が、GaN基板の第1の主表面に平均4E6個/cm2以下の密度で分布するGaN基板を用いてもよい。
この構成により、所定値以上の光出力を有する発光素子を高い製造歩留まりで製造することができる。
上記の転位束が第1の主表面に平均4E2個/cm2以下の密度で分布し、第2の主表面の光を放出する矩形状の面の両方の辺が200μm〜400μmの範囲にあるようにしてもよい。
上記のような小型の発光素子では、転位束を含む場合、その特性劣化は避けられず、歩留まり低下に直結する。上記のように転位束の密度を低下させることにより、歩留まり低下を、実用上許容できる範囲にとどめることができる。
また、上記のGaN基板とn型AlxGa1-xN層(0≦x≦1)との間において、GaN基板に接してn型AlGaNバッファ層が、またそのn型AlGaNバッファ層に接してn型GaNバッファ層が位置し、そのn型GaNバッファ層に接してn型AlxGa1-xN層(0≦x≦1)が位置する構成としてもよい。
上記のようなヘテロエピタキシャル積層構造の場合、GaN基板と活性層のクラッド層であるn型AlxGa1-xN層(0≦x≦1)との間に、上記のようにn型AlGaNバッファ層とn型GaNバッファ層とを配置してもよい。
上記のようなGaN基板とクラッド層との間に、n型GaNバッファ層だけでなくn型AlGaNバッファ層を加えることにより、結晶性の良好なヘテロエピタキシャル積層構造を形成することができる。
とくに上記の積層構造は、GaN基板において、オフ角が0.10°以下の領域と1.0°以上の領域とを有するような場合に、用いるのがよい。
この構成により、GaN基板が反っており、上記のようにオフ角が変動する場合においても、n型GaN層に加えてn型AlGaNバッファ層を配置することにより、結晶性に優れたヘテロエピタキシャル積層構造を得ることができる。
上記のGaN基板には転位束が分布し、前記n型AlGaNバッファ層およびn型AlGaNバッファ層に接して位置するn型GaNバッファ層の上に位置するエピタキシャル層には転位束が伝播していない構成としてもよい。
この構成により、たとえ転位束密度が高いGaN基板を用いても、製造歩留まりを非常に大きくすることができる。すなわち、上記のようにn型AlGaNバッファ層と、n型GaNバッファ層とを配置することにより、発光層を含むエピタキシャル積層構造中における転位束を実質的になくすことができる。すなわち、前記n型AlGaNバッファ層およびn型AlGaNバッファ層により、転位束をGaN基板またはその直上層付近において終端させることができる。
上記のp型AlxGa1-xN層(0≦x≦1)に接してダウン側に位置するp型GaNバッファ層と、そのp型GaNバッファ層に接して位置するp型InGaNコンタクト層とを備えてもよい。
上記の構成により、p電極層が載せられるその下層に電気伝導度に優れたp型InGaNコンタクト層を配置することができ、p電極層として仕事関数などを最重要視してその材料を選択する必要性が小さくなる。このため、たとえば反射率などを最重要視してp電極の材料を選択することができる。
上記のp型InGaNコンタクト層のMg濃度が、Mg原子1E18〜1E21個/cm3の範囲にあるようにできる。
上記の構成により、電気伝導度を十分確保でき、p電極に導入された電流をエピタキシャル膜の全体にわたって広げることができる。
上記のp型InGaNコンタクト層に接してAg層から構成されるp電極層を有する構成としてもよい。
上記の構成により、搭載部すなわち発光素子底部からの反射率を大きくしてロスされる光を少なくすることにより、光出力を大きくすることができる。
上記のGaN基板は、その厚み方向とそのGaN基板面内とにわたって連続して延びる板状結晶反転領域を有し、そのGaN基板内の板状結晶反転領域と、GaN基板上に形成されたn型およびp型窒化物半導体層に伝播した板状結晶反転領域とが、p型窒化物半導体層側からn型窒化物半導体層を経てGaN基板内にいたる位置まで除去され、その除去されたあとに残ったp型窒化物半導体層に接して、各p型窒化物半導体層ごとにp電極が設けられているようにできる。
この構成によれば光取り出し面を増大できるので光出力を向上させることができる。
上記において、板状結晶反転領域をGaN基板内の位置までKOH水溶液で除去してもよい。
KOH水溶液で板状結晶反転領域を除去するとき、フォトマスクが不要であり、また窒化物半導体基板の第2の主面を非鏡面化する処理と同時処理することができるメリットがある。このため、KOH水溶液を用いることにより上記の構成において製造コストを低下させることができる。
上記のp型窒化物半導体層に接してそのp型窒化物半導体層の表面にわたって離散的に配置される第1のp電極と、その第1のp電極の間隙を充填して、p型窒化物半導体層と第1のp電極とを被覆するAgからなる第2のp電極とを備えてもよい。
この構成により、p電極に導入された電流を面内にわたって十分広げた上で、反射率を高めて光出力を向上させることができる。
上記の離散的に配置される第1のp電極のp型窒化物半導体層の表面における被覆率が、10〜40%の範囲にあるようにしてもよい。
この構成により、電気伝導度を確保した上で導入された電流を面内にわたって広げることができる。上記被覆率が10%未満では電流をエピタキシャル層にわたって抜けなく流すことができない。また、40%を超えると離散的に配置されたp電極層による光の取出し効率に対する悪影響を無視できなくなる。
上記の窒化物半導体基板から離れて窒化物半導体基板の第2の主表面に対面するように蛍光板が配置されてもよい。
pダウン搭載の光放射部を構成する窒化物半導体基板の直上に蛍光板を配置することにより、蛍光板の裏面で反射して戻ってきた光が窒化物半導体表面で再反射され、蛍光板側に向かうようにできる。この結果、光出力を向上させることができる。
上記の蛍光板の窒化物半導体基板の第2の主表面に面する表面が凹凸化処理されるようにできる。
上記の構成により、さらに光の取り出し効率を高めることができる。
上記の窒化物半導体基板は、過渡電圧または静電放電に対して、その電力をグラウンドに逃がす接地部材として機能させてもよい。
電気伝導率の高い窒化物半導体基板は、その窒化物半導体基板とダウン実装されたp型AlxGa1-xN層の側との間に加わる過渡電圧や静電放電に対して発光素子を高電圧から保護するために、それら高電圧をグラウンドに逃がす接地部材として機能させることができる。このため、上記の過渡電圧または静電放電に対処するため、ツェナーダイオードを含む電力分路回路などの保護回路を備えなくてもよくなる。過渡電圧および静電放電は、III族窒化物半導体に対する回路故障の主要な要因であり、上記のように窒素物半導体基板の電気伝導度が高ければ、それを接地部材として用い、製造工程を大幅に短縮し、製造コストも低くすることができる。
上記の発光素子は4V以下の電圧を印加することにより発光するようにできる。電気伝導度が高い、すなわち電気抵抗の小さい窒化物半導体基板を用いることにより、低い電圧印加で発光に十分な電流を発光層に注入し、発光させることができる。このため、より少ない個数の電池の搭載で済むので、発光素子を組み込んだ照明装置の小型化、軽量化、低コスト化に資することができる。また、消費電力の抑制にも有効である。
上記の窒化物半導体基板の厚みを50μm以上としてもよい。
この構成により、点状または小面積のn電極から電子を流す場合、電子はGaN基板またはn型窒化物半導体基板の表面から内部に入るにしたがって広がってゆく。このため、GaN基板またはn型窒化物半導体は厚いほうが望ましい。上記基板の厚みが50μm未満ではn電極の面積を小さくした場合、量子井戸構造の活性層に到達したときに十分に広がらず、活性層において発光しない部分または発光が十分でない部分を生じる。上記の基板の厚みを50μm以上とすることにより、低い電気抵抗によりn電極の面積を小さくしても上記基板内において電流が十分な広がりをみせて、活性層での発光部分を十分拡大することができる。より好ましくは75μm以上とするのがよい。しかし、あまり厚くしすぎると基板による吸収が無視できなくなるので、500μm以下にするのが望ましい。
上記の窒化物半導体基板の第2の主表面に、開口率50%以上で電極が設けられてもよい。
この構成により、第2の主表面からの光の放出効率を高めることができる。回効率は大きいほどn電極で吸収される光量が減るので光出力を増大させることができる。このため、開口率は、より望ましくは75%以上、さらに望ましくは90%以上とするのがよい。
上記の窒化物半導体基板に設けられた電極と、その窒化物半導体基板との接触面積が0.055mm2以上であるようにできる。
この構成により、たとえば8mm□の半導体チップで70A程度まで、電極発熱の影響なく線形の電流−光出力特性を得ることができる。
また、電極とリードフレームとを電気的に接続するボンディングワイヤの断面積が0.002mm2以上であるようにしてもよい。
この構成により、電流2Aまでワイヤ部の発熱の影響なく稼動させることができる。
上記の電極とリードフレームとを電気的に接続するボンディングワイヤの断面積を0.07mm2以上とすることができる。
この構成により、電流70A程度までワイヤ部の発熱の影響なく稼動させることができる。
電極が窒化物半導体基板の2以上のコーナーに分かれて位置し、電極と窒化物半導体基板との接触面積の合計が0.055mm2以上であり、かつリードフレームとコーナーに位置する電極とを電気的に接続するボンディングワイヤの断面積の合計が0.002mm2以上であるようにできる。
この構成により、半導体チップの光取り出しにおいて光の障害となる部分がほとんど配置されないようにすることができる。
上記のコーナーに位置する電極とリードフレームとを電気的に接続するボンディングワイヤの断面積の合計を0.07mm2以上とすることができる。
この構成により、光取り出しの障害となる部分をほとんど無くしながら、光の出力効率を高めることができる。
上記の第2の主表面の光を放出する部分の面積を0.25mm2以上としてもよい。
この構成により、所定の個数の上記発光素子を配列することにより、既存の照明機器に代替しうる範囲が増大する。光を放出する部分の面積が0.25mm2未満では、使用する発光素子の数が多くなりすぎ、既存の照明器具を代替することができない。上記本発明の実施の形態における、光を放出する部分は。窒化物化合物半導体基板で、電流が十分広がる範囲内で大きいほどよい。これは電気抵抗が小さいほど光放出面積を広くとれることを意味し、たとえば窒化物化合物半導体基板の比抵抗が0.01Ω・cmならば、本発明例Fのように、8mm×8mm程度にすることができる。
また、上記の窒化物半導体基板の第2の主表面の光を放出する部分を、1mm×1mm以上のサイズとしてもよい。上記の窒化物半導体基板の第2の主表面の光を放出する部分を、3mm×3mm以上のサイズとすることもできる。さらに、上記の窒化物半導体基板の第2の主表面の光を放出する部分を、5mm×5mm以上のサイズとしてもよい。
上記のように、光放出面を大面積化することにより、照明装置に搭載する発光素子の数を減らすことができ、加工工数の抑制、部品点数の削減、消費電力の抑制、などを実現することができる。なお、念のために付け加えると、1mm×1mm以上のサイズとは、1mm×1mmを含むサイズをいう。
AlN基板に形成される発光素子の場合も含んで、上記の発光素子は、熱抵抗が30℃/W以下となるように構成されてもよい。
発光素子は温度上昇により発光効率が低下し、また、過度に温度上昇が生じる場合には、発光素子が損傷を受ける。このため、発光素子において、温度または熱抵抗は重要な設計要素である。従来、熱抵抗はほぼ60℃/Wとされていた(上記特許文献1)。しかし、上記のように、熱抵抗が30℃/W以下となるように設定することにより、発光素子への投入電力を十分行なっても発光効率の低下をいちじるしく生じたり、また発光素子の損傷を生じることがなくなる。上記のような熱抵抗の半減化は、上記のように比抵抗の小さいGnN基板を用いることによりはじめて実現されたのである。
また、上記の発光素子では、連続発光状態で最も温度が上昇する部分の温度を、150℃以下とすることができる。
この構成により、最も温度が上昇する部分、すなわち発光層の温度を150℃以下にして、十分高い発光効率を確保することができる。さらに従来の発光素子に比較して寿命の大幅延長を得ることが可能になる。
上記のn型窒化物半導体層の厚みは3μm以下とするのがよい。
このn型窒化物半導体層は、窒化物半導体基板の上にエピタキシャル成長させるものであり、むやみに厚くすると成膜処理に長時間を要し、原料費用も増大する。上記のようにn型窒化物半導体層の厚みを3μm以下とすることにより、大きなコスト減を得ることができる。さらに望ましくは2μm以下とするのがよい。
上記の窒化物半導体基板の第2の主表面において、電極が被覆していない部分に非鏡面処理を施してもよい。
この構成により、第2の主表面、すなわち放出面において、発光層で発生した光が全反射により上記基板内に閉じ込められ効率が低下するのを防ぐことができる。積層構造の側面にも非鏡面処理を施してもよいことは言うまでもない。
上記の非鏡面処理が施された表面が、水酸化カリウム(KOH)水溶液、水酸化ナトリウム(NaOH)水溶液、アンモニア(NH3)水溶液またはその他のアルカリ水溶液を用いて非鏡面化された表面であってもよい。
上記の非鏡面化処理によりGaN基板のN面だけを凹凸の大きな表面を能率よく得ることができる。Ga面側はエッチングされない。
また、上記非鏡面処理が施された表面が、硫酸(H2SO4)水溶液、塩酸(HCl)水溶液、リン酸(H2PO4)水溶液、フッ酸(HF)水溶液およびその他の酸水溶液の少なくとも1つを用いて非鏡面化された表面であってもよい。
また、上記の非鏡面処理が施された表面が、RIEを用いて非鏡面化された表面であってもよい。これにより、ドライプロセスにより面積の寸法精度に優れた非鏡面を得ることができる。さらには、ドライエッチングのRIEおよびアルカリ水溶液による湿式エッチングのいずれによっても、フォトリソグラフィ技術と組み合わせることにより、所定の凹凸間隔を得ることができる。
上記のp型窒化物半導体層に設けられる電極を、反射率0.5以上の反射率の材質で形成されるようにできる。
この構成により、実装面側での光の吸収を防ぎ、上記基板の第2の主面に向けて反射する光量を多くすることができる。この反射率はより高いほうが好ましく、0.7以上とするのがよい。
上記の窒化物半導体基板の第2の主表面を覆うように蛍光体を配置してもよい。また、窒化物半導体基板に蛍光を発する不純物および欠陥の少なくとも一方を含ませてもよい。
上記の構成により、ともに白色LEDを形成することができる。
本発明の発光素子は、上記に挙げたいずれかの発光素子を2つ以上含み、それらの発光素子が直列接続されていてもよい。
上記の構成により、高電圧電源を用いて、上述の高効率の発光素子を複数、リードフレーム等に搭載した照明部品を得ることができる。たとえば、自動車用バッテリーは12V程度なので、本発明の発光素子を4段以上直列に接続して発光することができる。
また、本発明の別の発光素子は、上述の発光素子を2つ以上含み、それらの発光素子が並列接続されていてもよい。
上記の構成により、高電流電源を用いて、上述の高効率の発光素子から構成される照明部品を得ることができる。
本発明のさらに別の発光素子と、それらの発光素子を発光させるための電源回路とを含み、電源回路において、発光素子が2つ以上並列に接続された2以上の並列部が直列に接続される構成をとってもよい。
この構成により、個々の発光素子の発光条件を満たしながら照明部品の容量と電源容量との整合をとることが可能になる。なお、上記の電源回路では、照明装置の容量を可変とする場合、並直切換部を備え、その並直切換部により、発光素子に印加される配線が切り換えられてもよい。
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明の発光素子は、導電性の高い窒化物半導体基板を用い、pダウン実装した構造を用いた結果、(1)放熱性に優れ、複雑な電極構造を設ける必要がなく、大出力の発光を可能にし、(2)導電性に優れ、過渡電圧や静電放電から発光素子を保護するための保護回路を設ける必要がなく、大面積発光および静電耐圧に優れ、(3)発光層から基板にかけて屈折率の大から小への大きな不連続性がないため、発光層から放出面にいたる間で全反射が生じ難く、したがって全反射に起因する、効率低下や側面部の樹脂劣化がなく、(4)低電圧で発光するので、大容量の電源を必要とせず、とくに自動車用の照明装置用に適しており、(5)その構造が簡単なために、製造しやすく安価であり、メインテナンス性にも優れている。このため、今後、自動車の照明装置を含めて各種の照明製品に広範に利用されることが期待される。
1 GaN基板、1a 光放出面(第2の主表面)、2 n型GaN層、3 n型AlxGa1-xN層、4 MQW(発光層)、5 p型AlxGa1-xN層、6 p型GaN層、11 n電極、12 p電極、12a 離散配置のNi/Auのp電極、13 ワイヤ、14 導電性接着剤、15 エポキシ系樹脂、21a リードフレームのマウント部、21b リードフレームのリード部、25 素子分離溝、25a 素子分離溝の底部、26 蛍光材、35 高反射膜、50 チップ境界、L1 p電極辺長さ、L2 スクライブ線間隔(チップ辺長さ)、L3 素子分離溝幅、L4 エッチング溝辺長さ、D n電極直径、r 発光層での中央からの距離、t n型GaN層の厚み、31 n型AlGaNバッファ層、32 p型InGaN層、33 Ag電極層、46 蛍光板、46a 蛍光板の凹凸面、51 板状結晶反転領域、52 トレンチ、61 コア(孔状凹部)、R1 オフ角0.05°領域、R2 オフ角1.44°領域。
Claims (32)
- 窒化物半導体基板の導電性のAlN基板と、前記AlN基板の第1の主表面の側に、n型窒化物半導体層のn型AlxGa1-xN層(0≦x≦1)と、前記AlN基板から見て前記n型AlxGa1-xN層より遠くに位置するp型AlxGa1-xN層(0≦x≦1)と、前記n型AlxGa1-xN層およびp型AlxGa1-xN層の間に位置する発光層とを備えた発光装置であって、
前記AlN基板の熱伝導率が、100W/(m・K)以上であり、
前記p型AlxGa1-xN層の側をダウン実装し、前記AlN基板の前記第1の主表面と反対側の主表面である第2の主表面から光を放出する、発光装置。 - 前記p型窒化物半導体層に接してそのp型窒化物半導体層の表面にわたって離散的に配置される第1のp電極と、その第1のp電極の間隙を充填して、前記p型窒化物半導体層と前記第1のp電極とを被覆する、Ag、AlおよびRhのいずれかからなる第2のp電極とを備える、請求項2に記載の発光装置。
- 前記第1のp電極の前記p型窒化物半導体層の表面における被覆率が、10〜40%の範囲にある、請求項2に記載の発光装置。
- 前記発光装置の静電耐圧が3000V以上ある、請求項1〜3のいずれかに記載の発光装置。
- 前記窒化物半導体基板と、前記ダウン実装されるp型AlxGa1-xN層の側との間に加わる過渡電圧または静電放電から前記発光装置を保護するための保護回路をとくに備えない、請求項1〜4のいずれかに記載の発光装置。
- 前記過渡電圧または静電放電に対処するための、ツェナーダイオードを含む電力分路回路を備えない、請求項5に記載の発光装置。
- 前記発光装置は4V以下の電圧を印加することにより発光する、請求項1〜6のいずれかに記載の発光装置。
- 前記窒化物半導体基板の厚みが50μm以上ある、請求項1〜7のいずれかに記載の発光装置。
- 前記窒化物半導体基板の第2の主表面に、開口率50%以上で電極が設けられている、請求項1〜8のいずれかに記載の発光装置。
- 前記窒化物半導体基板に設けられた電極と、その窒化物半導体基板との接触面積が0.055mm2以上である、請求項1〜3、5〜9のいずれかに記載の発光装置。
- 前記電極とリードフレームとを電気的に接続するボンディングワイヤの断面積が0.002mm2以上である、請求項1〜3、5〜10のいずれかに記載の発光装置。
- 前記電極とリードフレームとを電気的に接続するボンディングワイヤの断面積が0.07mm2以上である、請求項11に記載の発光装置。
- 前記電極が前記窒化物半導体基板の2以上のコーナーに分かれて位置し、前記電極と前記窒化物半導体基板との接触面積の合計が0.055mm2以上であり、かつリードフレームと前記コーナーに位置する電極とを電気的に接続するボンディングワイヤの断面積の合計が0.002mm2以上である、請求項1〜3、5〜12のいずれかに記載の発光装置。
- 前記コーナーに位置する電極とリードフレームとを電気的に接続するボンディングワイヤの断面積の合計が0.07mm2以上である、請求項13に記載の発光装置。
- 前記窒化物半導体基板の第2の主表面の光を放出する部分の面積が0.25mm2以上ある、請求項1〜3、5〜14のいずれかに記載の発光装置。
- 前記窒化物半導体基板の第2の主表面の光を放出する部分が、1mm×1mm以上のサイズである、請求項1〜3、5〜15のいずれかに記載の発光装置。
- 前記窒化物半導体基板の第2の主表面の光を放出する部分が、3mm×3mm以上のサイズである、請求項16に記載の発光装置。
- 前記窒化物半導体基板の第2の主表面の光を放出する部分が、5mm×5mm以上のサイズである、請求項16に記載の発光装置。
- 熱抵抗が30℃/W以下となるように構成されている、請求項1〜18のいずれかに記載の発光装置。
- 連続発光状態で最も温度が上昇する部分の温度が、150℃以下である、請求項1〜19のいずれかに記載の発光装置。
- 前記n型窒化物半導体層の厚みが3μm以下である、請求項1〜20のいずれかに記載の発光装置。
- 前記窒化物半導体基板の第2の主表面において、前記電極が被覆していない部分に非鏡面処理が施されている、請求項1〜21のいずれかに記載の発光装置。
- 前記非鏡面処理が施された表面が、水酸化カリウム(KOH)水溶液、水酸化ナトリウム(NaOH)水溶液、アンモニア(NH3)水溶液またはその他のアルカリ水溶液を用いて非鏡面化された表面である、請求項22に記載の発光装置。
- 前記非鏡面処理が施された表面が、硫酸(H2SO4)水溶液、塩酸(HCl)水溶液、リン酸(H2PO4)水溶液、フッ酸(HF)水溶液およびその他の酸水溶液の少なくとも1つを用いて非鏡面化された表面である、請求項22に記載の発光装置。
- 前記非鏡面処理が施された表面が、反応性イオンエッチング(Reactive Ion Etching:RIE)を用いて非鏡面化された表面である、請求項22に記載の発光装置。
- 前記p型窒化物半導体層に設けられる電極は反射率0.5以上の反射率の材質で形成されている、請求項1〜25のいずれかに記載の発光装置。
- 前記窒化物半導体基板の第2の主表面を覆うように蛍光体が配置されている、請求項1〜26のいずれかに記載の発光装置。
- 前記窒化物半導体基板から離れて前記窒化物半導体基板の第2の主表面に対面するように蛍光板が配置されている、請求項1〜27のいずれかに記載の発光装置。
- 前記蛍光板の前記窒化物半導体基板の第2の主表面に面する表面が凹凸化処理されている、請求項1〜28のいずれかに記載の発光装置。
- 前記窒化物半導体基板が蛍光を発する不純物および欠陥の少なくとも一方を含んでいる、請求項1〜29のいずれかに記載の発光装置。
- 前記請求項1〜30のいずれかに記載の発光装置を2つ以上含み、それらの発光装置が直列接続または並列接続された、発光装置。
- 前記請求項1〜31のいずれかに記載の発光装置と、それらの発光装置を発光させるための電源回路とを含み、前記電源回路において、前記発光装置が2つ以上並列に接続された2以上の並列部が直列に接続されている、発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005126387A JP2005223362A (ja) | 2003-08-26 | 2005-04-25 | 発光装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003301706 | 2003-08-26 | ||
JP2003429818 | 2003-12-25 | ||
JP2005126387A JP2005223362A (ja) | 2003-08-26 | 2005-04-25 | 発光装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004206269A Division JP3841092B2 (ja) | 2003-08-26 | 2004-07-13 | 発光装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005223362A true JP2005223362A (ja) | 2005-08-18 |
Family
ID=34220742
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004206269A Expired - Fee Related JP3841092B2 (ja) | 2003-08-26 | 2004-07-13 | 発光装置 |
JP2005126387A Pending JP2005223362A (ja) | 2003-08-26 | 2005-04-25 | 発光装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004206269A Expired - Fee Related JP3841092B2 (ja) | 2003-08-26 | 2004-07-13 | 発光装置 |
Country Status (9)
Country | Link |
---|---|
US (2) | US7202509B2 (ja) |
EP (1) | EP1571716A4 (ja) |
JP (2) | JP3841092B2 (ja) |
KR (1) | KR100919657B1 (ja) |
CN (1) | CN100414724C (ja) |
CA (1) | CA2509785A1 (ja) |
SG (1) | SG145722A1 (ja) |
TW (1) | TW200522392A (ja) |
WO (1) | WO2005020337A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266574A (ja) * | 2006-02-28 | 2007-10-11 | Sanyo Electric Co Ltd | 半導体レーザ素子及び半導体レーザ素子の製造方法 |
JP2010087219A (ja) * | 2008-09-30 | 2010-04-15 | Toyoda Gosei Co Ltd | 発光素子および発光装置 |
US7754514B2 (en) | 2006-08-22 | 2010-07-13 | Toyoda Gosei Co., Ltd. | Method of making a light emitting element |
KR20140028528A (ko) * | 2012-08-29 | 2014-03-10 | 엘지이노텍 주식회사 | 백라이트 유닛 |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3841092B2 (ja) | 2003-08-26 | 2006-11-01 | 住友電気工業株式会社 | 発光装置 |
JP2005191530A (ja) | 2003-12-03 | 2005-07-14 | Sumitomo Electric Ind Ltd | 発光装置 |
CN101061590B (zh) * | 2004-11-18 | 2010-05-12 | 皇家飞利浦电子股份有限公司 | 发光器及其制造方法 |
JP4384019B2 (ja) * | 2004-12-08 | 2009-12-16 | 住友電気工業株式会社 | ヘッドランプ |
JP2006179511A (ja) * | 2004-12-20 | 2006-07-06 | Sumitomo Electric Ind Ltd | 発光装置 |
JP4244953B2 (ja) * | 2005-04-26 | 2009-03-25 | 住友電気工業株式会社 | 発光装置およびその製造方法 |
JP2006324324A (ja) * | 2005-05-17 | 2006-11-30 | Sumitomo Electric Ind Ltd | 発光装置、発光装置の製造方法および窒化物半導体基板 |
JP4297084B2 (ja) * | 2005-06-13 | 2009-07-15 | 住友電気工業株式会社 | 発光装置の製造方法および発光装置 |
US20060289891A1 (en) * | 2005-06-28 | 2006-12-28 | Hutchins Edward L | Electronic and/or optoelectronic devices grown on free-standing GaN substrates with GaN spacer structures |
US7800124B2 (en) * | 2005-06-30 | 2010-09-21 | Panasonic Electric Works Co., Ltd. | Light-emitting device |
JP2007019099A (ja) * | 2005-07-05 | 2007-01-25 | Sumitomo Electric Ind Ltd | 発光装置およびその製造方法 |
JP2007088420A (ja) * | 2005-08-25 | 2007-04-05 | Sharp Corp | 半導体発光素子の製造方法 |
JP2007088389A (ja) * | 2005-09-26 | 2007-04-05 | Yamaguchi Univ | 半導体発光素子の内部量子効率を測定する装置及びその方法 |
US7928462B2 (en) | 2006-02-16 | 2011-04-19 | Lg Electronics Inc. | Light emitting device having vertical structure, package thereof and method for manufacturing the same |
JP4894411B2 (ja) * | 2006-08-23 | 2012-03-14 | 日立電線株式会社 | 半導体発光素子 |
JP2008140893A (ja) * | 2006-11-30 | 2008-06-19 | Sumitomo Electric Ind Ltd | 半導体デバイスおよびその製造方法 |
US8080833B2 (en) * | 2007-01-26 | 2011-12-20 | Crystal Is, Inc. | Thick pseudomorphic nitride epitaxial layers |
JP5133087B2 (ja) * | 2007-02-23 | 2013-01-30 | 株式会社ニューフレアテクノロジー | 半導体装置の製造方法 |
TWI331816B (en) * | 2007-04-03 | 2010-10-11 | Advanced Optoelectronic Tech | Semiconductor light-emitting device |
US8104945B2 (en) * | 2007-12-27 | 2012-01-31 | Samsung Led Co., Ltd. | Backlight unit implementing local dimming for liquid crystal display device |
JP4692602B2 (ja) * | 2008-09-26 | 2011-06-01 | 住友電気工業株式会社 | 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法 |
US20110024775A1 (en) * | 2009-07-31 | 2011-02-03 | Goldeneye, Inc. | Methods for and devices made using multiple stage growths |
JPWO2011016201A1 (ja) * | 2009-08-06 | 2013-01-10 | パナソニック株式会社 | 発光素子および発光装置 |
KR101081166B1 (ko) * | 2009-09-23 | 2011-11-07 | 엘지이노텍 주식회사 | 발광소자, 발광소자의 제조방법 및 발광소자 패키지 |
JP5381581B2 (ja) * | 2009-09-30 | 2014-01-08 | 住友電気工業株式会社 | 窒化ガリウム基板 |
KR101034054B1 (ko) * | 2009-10-22 | 2011-05-12 | 엘지이노텍 주식회사 | 발광소자 패키지 및 그 제조방법 |
TWI412161B (zh) * | 2009-11-06 | 2013-10-11 | Semileds Optoelectronics Co | 發光二極體裝置 |
KR101103892B1 (ko) * | 2009-12-08 | 2012-01-12 | 엘지이노텍 주식회사 | 발광소자 및 발광소자 패키지 |
EP2613611A4 (en) * | 2010-09-01 | 2014-07-30 | Showa Denko Kk | ELECTROLUMINESCENCE ELEMENT, DISPLAY DEVICE AND LIGHTING DEVICE |
EP2704130A4 (en) * | 2011-04-28 | 2014-11-12 | Showa Denko Kk | ORGANIC LUMINESCENT ELEMENT, METHOD FOR PRODUCING ORGANIC LUMINESCENT ELEMENT, DISPLAY DEVICE, AND LIGHTING DEVICE |
CN103535115A (zh) * | 2011-05-19 | 2014-01-22 | 昭和电工株式会社 | 有机发光元件、有机发光元件的制造方法、显示装置和照明装置 |
WO2013021606A1 (ja) * | 2011-08-09 | 2013-02-14 | パナソニック株式会社 | 窒化物半導体層成長用構造、積層構造、窒化物系半導体素子および光源ならびにこれらの製造方法 |
US9818912B2 (en) | 2011-12-12 | 2017-11-14 | Sensor Electronic Technology, Inc. | Ultraviolet reflective contact |
WO2013090310A1 (en) | 2011-12-12 | 2013-06-20 | Sensor Electronic Technology, Inc. | Ultraviolet reflective contact |
JP5398937B1 (ja) * | 2012-02-23 | 2014-01-29 | パナソニック株式会社 | 窒化物半導体発光チップ、窒化物半導体発光装置及び窒化物半導体チップの製造方法 |
US20150102307A1 (en) * | 2012-02-29 | 2015-04-16 | Showa Denko K.K. | Electroluminescent element, method for manufacturing electroluminescent element, display device, and illumination device |
WO2013144801A1 (en) * | 2012-03-30 | 2013-10-03 | Koninklijke Philips N.V. | Sealed semiconductor light emitting device. |
CN103511995B (zh) * | 2012-06-29 | 2016-04-20 | 展晶科技(深圳)有限公司 | 发光二极管灯条 |
KR102335452B1 (ko) * | 2015-06-16 | 2021-12-07 | 서울바이오시스 주식회사 | 발광 소자 |
KR102487989B1 (ko) * | 2015-09-30 | 2023-01-12 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광소자 |
WO2017150280A1 (ja) | 2016-03-01 | 2017-09-08 | スタンレー電気株式会社 | 縦型紫外発光ダイオード |
US11695093B2 (en) * | 2018-11-21 | 2023-07-04 | Analog Devices, Inc. | Superlattice photodetector/light emitting diode |
JP2021012900A (ja) * | 2019-07-03 | 2021-02-04 | パナソニックIpマネジメント株式会社 | Iii族窒化物系半導体レーザ素子 |
Family Cites Families (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5455390A (en) | 1977-10-12 | 1979-05-02 | Nec Corp | Light emitting element |
US5198690A (en) * | 1990-11-26 | 1993-03-30 | Sharp Kabushiki Kaisha | Electroluminescent device of II-IV compound semiconductor |
JPH05251739A (ja) * | 1992-03-06 | 1993-09-28 | Toshiba Corp | 半導体発光デバイス |
JP2836687B2 (ja) | 1993-04-03 | 1998-12-14 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体発光素子 |
TW290743B (ja) | 1995-03-27 | 1996-11-11 | Sumitomo Electric Industries | |
JPH08279627A (ja) | 1995-04-07 | 1996-10-22 | Showa Denko Kk | 発光素子 |
US6783867B2 (en) * | 1996-02-05 | 2004-08-31 | Sumitomo Electric Industries, Ltd. | Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same |
JP3644191B2 (ja) | 1996-06-25 | 2005-04-27 | 住友電気工業株式会社 | 半導体素子 |
JP3087829B2 (ja) | 1996-10-14 | 2000-09-11 | 日亜化学工業株式会社 | 窒化物半導体素子の製造方法 |
JP3772801B2 (ja) | 1996-11-05 | 2006-05-10 | 日亜化学工業株式会社 | 発光ダイオード |
JP3409666B2 (ja) | 1996-12-02 | 2003-05-26 | 日亜化学工業株式会社 | 面状発光装置及びそれを用いたディスプレイ装置 |
JP3787220B2 (ja) | 1997-07-30 | 2006-06-21 | ローム株式会社 | チップ型発光素子 |
JP3551751B2 (ja) | 1997-05-16 | 2004-08-11 | 日亜化学工業株式会社 | 窒化物半導体の成長方法 |
JP2868085B2 (ja) | 1997-05-20 | 1999-03-10 | 日亜化学工業株式会社 | 面状光源 |
JPH1097200A (ja) | 1997-05-20 | 1998-04-14 | Nichia Chem Ind Ltd | 光 源 |
JP3898798B2 (ja) | 1997-05-27 | 2007-03-28 | シャープ株式会社 | 窒化ガリウム系化合物半導体発光素子の製造方法 |
JP3457516B2 (ja) | 1997-08-27 | 2003-10-20 | 株式会社東芝 | 窒化ガリウム系化合物半導体素子 |
JP3618989B2 (ja) | 1997-12-24 | 2005-02-09 | 株式会社東芝 | 半導体レーザ装置 |
US6841800B2 (en) * | 1997-12-26 | 2005-01-11 | Matsushita Electric Industrial Co., Ltd. | Light-emitting device comprising a gallium-nitride-group compound-semiconductor |
JPH11220176A (ja) | 1998-02-03 | 1999-08-10 | Matsushita Electron Corp | 半導体発光装置 |
JP4169821B2 (ja) | 1998-02-18 | 2008-10-22 | シャープ株式会社 | 発光ダイオード |
JP3707279B2 (ja) * | 1998-03-02 | 2005-10-19 | 松下電器産業株式会社 | 半導体発光装置 |
JP3788104B2 (ja) | 1998-05-28 | 2006-06-21 | 住友電気工業株式会社 | 窒化ガリウム単結晶基板及びその製造方法 |
TW428331B (en) | 1998-05-28 | 2001-04-01 | Sumitomo Electric Industries | Gallium nitride single crystal substrate and method of producing the same |
JP3788037B2 (ja) | 1998-06-18 | 2006-06-21 | 住友電気工業株式会社 | GaN単結晶基板 |
TW406442B (en) * | 1998-07-09 | 2000-09-21 | Sumitomo Electric Industries | White colored LED and intermediate colored LED |
JP3966623B2 (ja) | 1998-07-14 | 2007-08-29 | 富士フイルム株式会社 | N−アルキル−α−ジアルキルアミノアセトヒドロキサム酸化合物の製造方法 |
JP3397141B2 (ja) | 1998-07-28 | 2003-04-14 | 住友電気工業株式会社 | 白色led |
TW413956B (en) * | 1998-07-28 | 2000-12-01 | Sumitomo Electric Industries | Fluorescent substrate LED |
JP2000077713A (ja) | 1998-08-27 | 2000-03-14 | Sanyo Electric Co Ltd | 半導体発光素子 |
JP2000223751A (ja) | 1998-11-25 | 2000-08-11 | Nichia Chem Ind Ltd | Ledランプ及びそれを用いた表示装置 |
JP3668031B2 (ja) | 1999-01-29 | 2005-07-06 | 三洋電機株式会社 | 窒化物系半導体発光素子の製造方法 |
JP4296644B2 (ja) | 1999-01-29 | 2009-07-15 | 豊田合成株式会社 | 発光ダイオード |
US6614821B1 (en) * | 1999-08-04 | 2003-09-02 | Ricoh Company, Ltd. | Laser diode and semiconductor light-emitting device producing visible-wavelength radiation |
JP4136272B2 (ja) * | 1999-08-30 | 2008-08-20 | 株式会社リコー | 半導体発光素子 |
JP4005275B2 (ja) | 1999-08-19 | 2007-11-07 | 日亜化学工業株式会社 | 窒化物半導体素子 |
US6885035B2 (en) | 1999-12-22 | 2005-04-26 | Lumileds Lighting U.S., Llc | Multi-chip semiconductor LED assembly |
US6514782B1 (en) * | 1999-12-22 | 2003-02-04 | Lumileds Lighting, U.S., Llc | Method of making a III-nitride light-emitting device with increased light generating capability |
US6447604B1 (en) * | 2000-03-13 | 2002-09-10 | Advanced Technology Materials, Inc. | Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices |
JP2001326425A (ja) | 2000-05-12 | 2001-11-22 | Fuji Photo Film Co Ltd | 半導体素子用基板の製造方法および半導体素子 |
JP2002016311A (ja) | 2000-06-27 | 2002-01-18 | Sharp Corp | 窒化ガリウム系発光素子 |
JP3834188B2 (ja) | 2000-07-10 | 2006-10-18 | 日亜化学工業株式会社 | 半導体発光装置 |
EP1777739A3 (en) | 2000-09-11 | 2008-09-17 | Tokyo Electron Limited | Semiconductor device and fabrication method therefor |
JP4430264B2 (ja) | 2001-03-19 | 2010-03-10 | 日亜化学工業株式会社 | 表面実装型発光装置 |
US6806508B2 (en) * | 2001-04-20 | 2004-10-19 | General Electic Company | Homoepitaxial gallium nitride based photodetector and method of producing |
JP2002319705A (ja) * | 2001-04-23 | 2002-10-31 | Matsushita Electric Works Ltd | Led装置 |
WO2002103812A1 (en) * | 2001-06-13 | 2002-12-27 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor, production method therefor and nitride semiconductor element |
JP4122739B2 (ja) | 2001-07-26 | 2008-07-23 | 松下電工株式会社 | 発光素子及びその製造方法 |
CN1215574C (zh) | 2001-08-08 | 2005-08-17 | 洲磊科技股份有限公司 | 具有分散电流与提高发光面积利用率的发光二极管 |
JP4244542B2 (ja) | 2001-08-28 | 2009-03-25 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体発光素子及びその製造方法 |
JP2003086843A (ja) | 2001-09-14 | 2003-03-20 | Sharp Corp | 半導体発光素子及び半導体発光装置 |
JP3864870B2 (ja) | 2001-09-19 | 2007-01-10 | 住友電気工業株式会社 | 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法 |
JP3801125B2 (ja) | 2001-10-09 | 2006-07-26 | 住友電気工業株式会社 | 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法 |
JP3920613B2 (ja) | 2001-10-02 | 2007-05-30 | 三洋電機株式会社 | 光半導体装置 |
US6744072B2 (en) * | 2001-10-02 | 2004-06-01 | Xerox Corporation | Substrates having increased thermal conductivity for semiconductor structures |
JP4920152B2 (ja) | 2001-10-12 | 2012-04-18 | 住友電気工業株式会社 | 構造基板の製造方法および半導体素子の製造方法 |
IL161420A0 (en) * | 2001-10-26 | 2004-09-27 | Ammono Sp Zoo | Substrate for epitaxy |
JP4383172B2 (ja) * | 2001-10-26 | 2009-12-16 | アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン | 窒化物バルク単結晶層を用いる発光素子構造及びその製造方法 |
JP2003218401A (ja) | 2002-01-18 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 半導体発光装置およびその製造方法 |
US6791120B2 (en) * | 2002-03-26 | 2004-09-14 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor device and method of fabricating the same |
US6984460B2 (en) * | 2002-03-26 | 2006-01-10 | Tdk Corporation | Phosphor thin film, manufacturing method of the same, and electroluminescence panel |
JP2003326425A (ja) | 2002-05-10 | 2003-11-18 | Toyota Motor Corp | ナットランナ |
EP1394857A3 (en) * | 2002-08-28 | 2004-04-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
US7112830B2 (en) * | 2002-11-25 | 2006-09-26 | Apa Enterprises, Inc. | Super lattice modification of overlying transistor |
JP3841092B2 (ja) * | 2003-08-26 | 2006-11-01 | 住友電気工業株式会社 | 発光装置 |
US7009215B2 (en) * | 2003-10-24 | 2006-03-07 | General Electric Company | Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates |
JP2005191530A (ja) * | 2003-12-03 | 2005-07-14 | Sumitomo Electric Ind Ltd | 発光装置 |
JP2006179511A (ja) * | 2004-12-20 | 2006-07-06 | Sumitomo Electric Ind Ltd | 発光装置 |
-
2004
- 2004-07-13 JP JP2004206269A patent/JP3841092B2/ja not_active Expired - Fee Related
- 2004-08-04 EP EP04771196A patent/EP1571716A4/en not_active Withdrawn
- 2004-08-04 CN CNB2004800098998A patent/CN100414724C/zh not_active Expired - Fee Related
- 2004-08-04 CA CA002509785A patent/CA2509785A1/en not_active Abandoned
- 2004-08-04 SG SG200805892-7A patent/SG145722A1/en unknown
- 2004-08-04 WO PCT/JP2004/011158 patent/WO2005020337A1/ja active Application Filing
- 2004-08-11 TW TW093124068A patent/TW200522392A/zh not_active IP Right Cessation
- 2004-08-23 US US10/923,046 patent/US7202509B2/en not_active Expired - Lifetime
-
2005
- 2005-04-25 JP JP2005126387A patent/JP2005223362A/ja active Pending
-
2006
- 2006-01-05 KR KR1020067000253A patent/KR100919657B1/ko not_active IP Right Cessation
-
2007
- 2007-03-27 US US11/727,425 patent/US7687822B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266574A (ja) * | 2006-02-28 | 2007-10-11 | Sanyo Electric Co Ltd | 半導体レーザ素子及び半導体レーザ素子の製造方法 |
US7754514B2 (en) | 2006-08-22 | 2010-07-13 | Toyoda Gosei Co., Ltd. | Method of making a light emitting element |
JP2010087219A (ja) * | 2008-09-30 | 2010-04-15 | Toyoda Gosei Co Ltd | 発光素子および発光装置 |
US8350284B2 (en) | 2008-09-30 | 2013-01-08 | Toyoda Gosei Co., Ltd. | Light emitting element and light emitting device |
KR20140028528A (ko) * | 2012-08-29 | 2014-03-10 | 엘지이노텍 주식회사 | 백라이트 유닛 |
KR102076235B1 (ko) * | 2012-08-29 | 2020-02-12 | 엘지이노텍 주식회사 | 백라이트 유닛 |
Also Published As
Publication number | Publication date |
---|---|
EP1571716A1 (en) | 2005-09-07 |
WO2005020337A8 (ja) | 2005-05-12 |
US20050062060A1 (en) | 2005-03-24 |
US20080210959A1 (en) | 2008-09-04 |
TW200522392A (en) | 2005-07-01 |
EP1571716A4 (en) | 2012-07-25 |
US7687822B2 (en) | 2010-03-30 |
CN1774821A (zh) | 2006-05-17 |
CA2509785A1 (en) | 2005-03-03 |
WO2005020337A1 (ja) | 2005-03-03 |
CN100414724C (zh) | 2008-08-27 |
KR20060059955A (ko) | 2006-06-02 |
JP3841092B2 (ja) | 2006-11-01 |
TWI348226B (ja) | 2011-09-01 |
JP2005210053A (ja) | 2005-08-04 |
US7202509B2 (en) | 2007-04-10 |
SG145722A1 (en) | 2008-09-29 |
KR100919657B1 (ko) | 2009-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3841092B2 (ja) | 発光装置 | |
JP2006179511A (ja) | 発光装置 | |
JP2005191530A (ja) | 発光装置 | |
JP4805831B2 (ja) | 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置 | |
JP4384019B2 (ja) | ヘッドランプ | |
US9324904B2 (en) | Semiconductor light emitting device and light emitting apparatus | |
JP4367348B2 (ja) | ウエハおよび発光装置の製造方法 | |
US20080191632A1 (en) | Light Emitting Device and Method of Manufacturing the Same | |
KR101419105B1 (ko) | 발광 다이오드, 발광 다이오드 램프 및 조명 장치 | |
JP2012195321A (ja) | 半導体発光素子 | |
EP2830094A1 (en) | Light emitting device | |
JP2012195602A (ja) | 半導体発光素子 | |
JP2008227540A (ja) | 発光装置 | |
JP2005260276A (ja) | 発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070918 |