JP2005157372A - プラズマディスプレイパネルの駆動装置及び方法 - Google Patents

Abstract

【課題】安定した放電を行えるプラズマディスプレイパネルの駆動方法を提供する。
【解決手段】リセット期間に含まれるセットダウン期間の前半部に第１勾配の第１降下ランプパルスをスキャン電極に供給する段階と、セットダウン期間の中半部に基底電位をスキャン電極に供給する段階と、セットダウン期間の後半部に第２勾配の第２降下ランプパルスをスキャン電極に供給する段階と、を含む。
【選択図】図６

Description

本発明は、プラズマディスプレイパネルの駆動方法及び駆動装置に関し、特に、安定的なリセット動作を行なうことでアドレス放電及びサステイン放電のマージンを高めるようにしたプラズマディスプレイパネルの駆動方法及び駆動装置に関する

プラズマディスプレイパネル(Ｐlasma Ｄisplay Ｐanel:以下"ＰＤＰ"だという)は、Ｈe+Ｘe、Ｎe+Ｘe、Ｈe+Ｎe+Ｘeなどの不活性混合ガスが放電するとき発生する紫外線が蛍光体を発光させることで画像を表示するようになる。このようなＰＤＰは、薄膜化と大型化が容易だけでなく最近の技術開発によって画質が向上している。

図１を参照すれば、３電極交流面放電型ＰＤＰの放電セルは、上部基板１０上に形成されたスキャン電極３０Ｙ及びサステイン電極３０Ｚと、下部基板１８上に形成されたアドレス電極２０Ｘとを備える。スキャン電極３０Ｙとサステイン電極３０Ｚのそれぞれは透明電極(１２Ｙ、１２Ｚ)と、透明電極(１２Ｙ、１２Ｚ)の線幅より小さな線幅を有して透明電極の一側端に形成される金属バス電極(１３Ｙ、１３Ｚ)を含む。

透明電極(１２Ｙ、１２Ｚ)は、通常、インジウム・ ティン・ オキサイド(Ｉndium-Ｔin-Ｏxide:ＩＴＯ)で上部基板１０上に形成される。金属バス電極(１３Ｙ、１３Ｚ)は、通常、クロム(Ｃr)などの金属で透明電極(１２Ｙ、１２Ｚ)上に形成され、抵抗が高い透明電極(１２Ｙ、１２Ｚ)による電圧降下を減らす役割をする。スキャン電極３０Ｙとサステイン電極３０Ｚとが並んで形成された上部基板１０には上部誘電体層１４と保護膜１６とが積層される。上部誘電体層１４には、プラズマ放電時発生された壁電荷が蓄積される。保護膜１６は、プラズマ放電時発生されたスパッタリングによる上部誘電体層１４の損傷を防止するとともに、２次電子の放出效率を高めるようになる。保護膜１６としは、通常、酸化マグネシウム(ＭgＯ)が利用される。

アドレス電極２０Ｘが形成された下部基板１８上には、下部誘電体層２２と、隔壁２４とが形成され、下部誘電体層２２と隔壁２４との表面には、蛍光体層２６が塗布される。アドレス電極２０Ｘは、スキャン電極３０Ｙ及びサステイン電極３０Ｚと交差される方向に形成される。隔壁２４はアドレス電極２０Ｘと並んで形成され、放電によって生成された紫外線及び可視光が隣接した放電セルに漏洩されることを防止する。蛍光体層２６はプラズマ放電時発生された紫外線によって励起され、赤色、緑色又は青色の何れかの一つの可視光線を発生するようになる。上/下部基板(１０、１８)と隔壁２４との間に設けられた放電空間には不活性混合ガスが注入される。

ＰＤＰは、画像の階調を表示するために一つのフレームを発光回数が異なる多数のサーブフィールドに分けて時分割駆動するようになる。各サーブフィールドは、全画面を初期化させるためのリセット期間と、走査ラインを選択して選択された走査ラインでセルを選択するためのアドレス期間と、放電回数によって階調を表示するサステイン期間とに分けられる。

ここで、リセット期間は、上昇ランプパルスが供給されるセットアップ期間と下降ランプパルスが供給されるセットダウン期間とに分けられる。例えは、２５６階調で画像を表示しようとする場合に、図２のように１/６０秒に該当するフレーム期間１６.６７msは、８つのサーブフィールドＳＦ１〜ＳＦ８に分けられるようになる。８つのサーブフィールドＳＦ１〜ＳＦ８のそれぞれは前述したように、リセット期間と、アドレス期間とサステイン期間とに分けられるようになる。各サーブフィールドのリセット期間とアドレス期間は各サーブフィールド毎に同一な反面、サステイン期間は各サーブフィールドにおいて、２n(n=０、１、２、３、４、５、６、７)の比率で増加される。

図３は、２つのサーブフィールドに供給されるＰＤＰの駆動波形を示す。

図３において、Ｙはスキャン電極 、Ｚはサステイン電極 、そして、Ｘはアドレス電極を示す。

図３を参照すれば、ＰＤＰは全画面を初期化させるためのリセット期間と、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間とに分けられて駆動される。

リセット期間において、セットアップ期間には全てのスキャン電極Ｙに上昇ランプパルスRamp-upが同時に印加される。この上昇ランプパルスRamp-upによって全画面のセルの内には微弱な放電が起きるようになり、セルの内に壁電荷が生成される。セットダウン期間には上昇ランプパルスRamp-upが供給された後、上昇ランプパルスRamp-upのピーク電圧より低い正極性の電圧から落ちる下降ランプパルスRamp-downがスキャン電極Ｙに同時に印加される。下降ランプパルスRamp-downはセルの内に微弱な消去放電を起こすことでセットアップ放電によって生成された壁電荷及び空間電荷の中で不要電荷を消去させるようになり、全画面のセルの内にアドレス放電に必要な壁電荷を均一に残留させるようになる。

アドレス期間には負極性のスキャンパルスscanがスキャン電極Ｙに順次に印加されると同時に、アドレス電極Ｘに正極性のデータパルスdataが印加される。このスキャンパルスscanとデータパルスdataの電圧差とリセット期間に生成された壁電圧とが加わわることによって、データパルスdataが印加されるセルの内にはアドレス放電が発生される。アドレス放電によって選択されたセルの内には壁電荷が生成される。

一方、セットダウン期間とアドレス期間の間に、サステイン電極Ｚにはサステイン電圧レベルＶsの正極性の直流電圧が供給される。

サステイン期間には、スキャン電極Ｙとサステイン電極Ｚとに交番的にサステインパルスsusが印加される。すると、アドレス放電によって選択されたセルは、セル内の壁電圧とサステインパルスsusとが加わわることによって、サステインパルスsusが印加される毎にスキャン電極Ｙとサステイン電極Ｚとの間に面放電形態でサステイン放電が起きるようになる。最後に、サステイン放電が完了する後には、パルス幅が小さな消去ランプ波形eraseがサステイン電極Ｚに供給され、セル内の壁電荷を消去させるようになる。

一方、ＰＤＰの発光效率を向上するために、図４に示されたように隔壁２４の高さｈをさらに高くして放電空間を広くする構造が提案され使われている。しかし、隔壁２４を高く設定すれば対向放電の放電開始電圧(firing voltage)が高くなって下降ランプパルス Ramp-downの電圧をさらに低める必要がある。この場合、スキャン電極Ｙ及びサステイン電極Ｚの間の過放電が発生され、これによってアドレス期間やサステイン期間に誤放電が発生するようになる。

これを詳細に説明すれば、セットアップ期間にスキャン電極Ｙに上昇ランプパルスRamp-upが供給されると、スキャン電極Ｙ及びサステイン電極Ｚの間に放電が発生され、図５ａに示されたようにスキャン電極Ｙに負極性の壁電荷が形成される。そして、サステイン電極Ｚ及びアドレス電極Ｘにはスキャン電極Ｙに比べて負極性の電圧が供給されることと同様に、正極性の壁電荷が形成される。その後、セットダウン期間にスキャン電極Ｙに下降ランプパルスRamp-downが供給され、サステイン電極Ｚに正極性の直流電圧が供給されると、スキャン電極Ｙ及びサステイン電極Ｚの間に微細な放電によって壁電荷が消去され、図５ｂに示されたように壁電荷が形成されなければならない。ところが、放電效率を向上するために隔壁の高さを高くした場合、スキャン電極Ｙ及びアドレス電極Ｘの間の距離が遠くなるようになり、スキャンＹ電極及びアドレス電極Ｘの間に放電を起こすためには、下降ランプパルスRamp-downをスキャン電極Ｙ及びアドレス電極Ｘの間に放電を起こすための放電開始電圧(Firing Voltage)以下に低めなければならない。これによって、スキャン電極Ｙ及びサステイン電極Ｚの間に過放電が発生され、図５ｃに示されたようにスキャン電極Ｙ及びサステイン電極Ｚの過剰消去となり、壁電荷の逆転が激しくなってアドレス放電とサステイン放電のマージンを低下させる問題点が発生するようになる。

本発明は、かかる従来の問題点を解決するためのもので、その目的は、安定した放電を行えるプラズマディスプレイパネルの駆動装置及び方法を提供する。

本発明の実施形態に係るプラズマディスプレイパネルの駆動方法は、リセット期間に含まれるセットダウン期間の前半部に第１勾配の第１降下ランプパルスをスキャン電極に供給する段階と、セットダウン期間の中半部に基底電位を前記スキャン電極に供給する段階と、セットダウン期間の後半部に第２勾配の第２降下ランプパルスを前記スキャン電極に供給する段階と、を含む。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動方法において、前記第１降下ランプパルスは、サステイン電圧レベルから基底電位に落ちることを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動方法において、前記第２降下ランプパルスは、基底電位から負極性の電圧レベルに落ちることを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動方法において、前記負極性の電圧レベルは、−１００Ｖ以下の電圧であることを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動方法において、前記第１勾配及び第２勾配は、互いに同一に設定されることを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動方法において、前記第１勾配及び第２勾配は、互いに異なって設定されることを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動方法において、前記第１勾配は、前記第２勾配より高く設定されることを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動方法において、前記第１勾配は、前記第２勾配より低く設定されることを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動方法において、前記セットダウン期間の前半部に正極性の第１電圧をサステイン電極に供給することを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動方法において、前記セットダウン期間の後半部に基底電位を前記サステイン電極に供給することを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動方法において、前記正極性の第１電圧より低い正極性の第２電圧をアドレス期間中に前記サステイン電極に供給することを特徴とする。

本発明の実施形態に係るプラズマディスプレイパネルの駆動方法は、セットアップ期間中に放電セルに壁電荷が形成される第１段階と、セットダウン期間の前半部にスキャン電極及びサステイン電極間の放電によって前記壁電荷の一部が消去される第２段階と、セットダウン期間の後半部にスキャン電極及びアドレス電極間の放電によって前記壁電荷の一部が消去される第３段階と、を含む。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動方法は、前記第２及び第３段階の間に基底電位を前記スキャン電極に供給する段階をさらに含む。

本発明の実施形態に係るプラズマディスプレイパネルの駆動装置は、リセット期間に含まれるセットダウン期間の前半部にサステイン電圧から第１勾配で基底電位に降下する第１降下ランプパルスを供給し、前記セットダウン期間の中半部に前記基底電位を供給し、前記セットダウン期間の後半部に前記基底電位から第２勾配で負極性の電圧に降下する第２降下ランプパルスを供給するスキャン駆動部と、セットダウン期間の前半部に前記サステイン電圧を供給し、前記セットダウン期間の後半部に前記基底電位を供給するサステイン駆動部と、を備える。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動装置において、前記サステイン駆動部は、前記アドレス期間中に前記サステイン電圧より低い正極性の電圧を前記サステイン電極に供給することを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動装置において、前記第１勾配及び第２勾配は、互いに同一に設定されることを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動装置において、前記第１勾配及び第２勾配は、互いに異なって設定されることを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動装置において、前記第１勾配は、前記第２勾配より高く設定されることを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動装置において、前記第１勾配は、前記第２勾配より低く設定されることを特徴とする。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動装置において、前記スキャン駆動部は、第１勾配の第１降下ランプパルスを供給するための第１ランプ供給部と、第２勾配の第２降下ランプパルスを供給するための第２ランプ供給部と、を備える。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動装置において、前記第１ランプ供給部は、サステイン電圧源と前記基底電圧源との間に接続された第１スィッチと、第１スィッチのゲート端子に接続されて前記第１降下ランプパルスの第１勾配を調整する第１可変抵抗と、を備える。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動装置において、前記第２ランプ供給部は、サステイン電圧源と前記負極性電圧源との間に接続された第２スィッチと、第２スィッチのゲート端子に接続されて前記第２降下ランプパルスの第２勾配を調整する第２可変抵抗と、を備える。

前記本発明の実施形態に係るプラズマディスプレイパネルの駆動装置において、前記負極性電圧源は、−１００Ｖ以下の電圧を供給することを特徴とする。

本発明の実施形態に係るプラズマディスプレイパネルの駆動方法は、最後の選択的書き込みサブフィールドでスキャン電極ラインに供給されるパルス幅の長い最後のサステインパルスを、以前に供給されたサステインパルスよりさらに長い時間の後に供給することにより、特に低温環境でパルス幅の長い最後のサステインパルスによって安定したサステイン放電が発生して、以後の選択的消去サブフィールドのアドレス期間で安定したアドレス放電が行われる。

また、本発明に係るプラズマディスプレイパネルの駆動方法及び駆動装置は、放電効率を高めるために隔壁を高くしたパネルにおいてリセット期間のセットダウン期間中に互いに異なるまたは同じ勾配を持つ第１及び第２降下ランプパルスを供給する。これにより、スキャン電極及びサステイン電極間、スキャン電極及びアドレス電極間の壁電荷分布を個別的に制御することにより、リセット放電とアドレス放電を安定的に発生させることができる。

以下、 本発明の実施形態を添付図を参照して詳しく説明する。

図６は、本発明の実施形態に係るプラズマディスプレイパネルの駆動方法を示す図である。

このような本発明の実施形態に係るＰＤＰは放電効率を向上させるために隔壁を高くした場合である。

図６において、Ｙはスキャン電極を、Ｚはサステイン電極を、Ｘはアドレス電極をそれぞれ示す。

図６を参照すれば、本発明の実施形態に係るＰＤＰは、全画面を初期化するためのリセット期間と、セルを選択するためのアドレス期間と、選択されたセルの放電を維持させるためのサステイン期間とに分けて駆動される。

リセット期間において、セットアップ期間ではすべてのスキャン電極Ｙに上昇ランプパルスＲａｍｐ−ｕｐが同時に印加される。該上昇ランプパルスＲａｍｐ−ｕｐによって全画面のセル内では微弱な放電が起こるようになり、図７ａに示すようにセル内に壁電荷が形成される。また、セットアップ期間では、上昇ランプパルスＲａｍｐ−ｕｐがピーク電圧Ｖｙまで上昇した後、スキャン電極Ｙにはピーク電圧Ｖｙが所定時間供給される。上昇ランプパルスＲａｍｐ−ｕｐのピーク電圧Ｖｙが所定時間維持されると、放電セルに形成された壁電荷が強化される。

セットダウン期間のａ区間では第１勾配の第１降下ランプパルスＲａｍｐ−ｄｏｗｎ１がスキャン電極Ｙに供給され、ｂ区間では第２勾配の第２降下ランプパルスＲａｍｐ−ｄｏｗｎ２がスキャン電極Ｙに供給される。この時、第１勾配は第２勾配より低く設定される。セットダウン期間のａ区間中に供給される第１降下ランプパルスＲａｍｐ−ｄｏｗｎ１は、ピーク電圧Ｖｙからサステイン電圧Ｖｓに落ちた時点からさらに基底電圧に落ちる。この時、第１降下ランプパルスＲａｍｐ−ｄｏｗｎ１が供給されるａ区間中にサステイン電極Ｚにはサステイン電圧レベルＶｓの正極性直流電圧が供給される。これにより、スキャン電極Ｙ及びサステイン電極Ｚ間にはセル内に微弱な消去放電、すなわち暗放電を起こすことにより、セットアップ放電によって生成された壁電荷及び空間電荷のうち不要な電荷を消去させるようになり、図７ｂに示すように壁電荷が形成される。一方、第１降下ランプパルスＲａｍｐ−ｄｏｗｎ１が供給された後第２降下ランプパルスＲａｍｐ−ｄｏｗｎ２が直ちに供給されるとスキャン電極Ｙ及びサステイン電極Ｚ間に誤放電が発生するおそれがあるので、これを防止するためにスキャン電極Ｙに基底電圧が所定時間供給される。

その後、セットダウン期間のｂ区間では、所定の負極性電圧（例えば−１００Ｖ以下）まで落ちる第２勾配の第２降下ランプパルスＲａｍｐ−ｄｏｗｎ２がスキャン電極Ｙに供給される。すなわち、放電効率を向上させるために隔壁を高くした場合、スキャン電極Ｙ及びアドレス電極Ｘ間の間隔が遠くなり、放電開始電圧（Firing Voltage）が高くなる。これにより、第２勾配の第２降下ランプパルスＲａｍｐ−ｄｏｗｎ２を放電開始電圧（Firing Voltage）以下まで降下させることにより、スキャン電極Ｙ及びアドレス電極Ｚ間で暗放電が発生する。この際、第２降下ランプパルスＲａｍｐ−ｄｏｗｎ２が供給されるｂ区間中にサステイン電極Ｚには基底電圧が供給される。したがって、スキャン電極Ｙ及びサステイン電極Ｚ間では放電が発生しないので、サステイン電極Ｚに形成された壁電荷には影響を及ぼさない。換言すれば、リセット期間のセットダウン期間中に互いに異なる勾配の第１及び第２降下ランプパルスＲａｍｐ−ｄｏｗｎ１、Ｒａｍｐ−ｄｏｗｎ２がスキャン電極Ｙに供給されることにより、第１降下ランプパルスＲａｍｐ−ｄｏｗｎ１によってスキャン電極Ｙ及びサステイン電極Ｚ間で暗放電が発生し、第２降下ランプパルスＲａｍｐ−ｄｏｗｎ２によってスキャン電極Ｙ及びアドレス電極Ｘ間で暗放電が発生して、図７ｃに示すように壁電荷が形成される。したがって、互いに異なる勾配の第１及び第２降下ランプパルスＲａｍｐ−ｄｏｗｎ１、Ｒａｍｐ−ｄｏｗｎ２をスキャン電極Ｙに供給して、スキャン電極Ｙ及びサステイン電極Ｚ間、スキャン電極Ｙ及びアドレス電極Ｘ間での壁電荷分布を個別的に制御することが可能になる。これにより、放電効率を向上させるために隔壁を高くした場合、スキャン電極Ｙに正極性壁電荷が、サステイン電極Ｚに負極性壁電荷が多く形成されることを防止できるので、スキャン電極Ｙ及びサステイン電極Ｚ間での過剰消去を防止し、アドレス期間中の安定したアドレス放電を実現する。

アドレス期間では、負極性スキャンパルスｓｃａｎ（−ｖｓｃａｎ）がスキャン電極Ｙに順次印加されると同時に、アドレス電極Ｘにデータ電圧値Ｖｄを持つ正極性のデータパルスｄａｔａ（ＤＰ）が印加される。このスキャンパルスｓｃａｎとデータパルスｄａｔａとの電圧差とリセット期間に生成された壁電圧とが加えられることにより、データパルスｄａｔａが印加されるセル内ではアドレス放電が発生する。アドレス放電によって選択されたセル内には壁電荷が生成される。この時、スキャン電極Ｙ及びアドレス電極Ｘ間でアドレス放電が発生するように、サステイン電極Ｚにはサステイン電圧レベルＶｓより低い正極性の直流電圧が供給される。

サステイン期間では、スキャン電極Ｙとサステイン電極Ｚに交互にサステインパルスｓｕｓが印加される。そうすると、アドレス放電によって選択されたセルはセル内の壁電圧とサステインパルスｓｕｓが加えられることにより、サステインパルスｓｕｓが印加される度にスキャン電極Ｙとサステイン電極Ｚとの間で面放電型のサステイン放電が起こる。最後に、サステイン放電が終了した後には、パルス幅の短い消去ランプパルスｅｒａｓｅがサステイン電極Ｚに供給されてセル内の壁電荷を消去させる。

図８は、図６の波形を供給するためのプラズマディスプレイパネルの駆動装置を示す図である。

図８を参照すれば、本発明の実施形態に係るＰＤＰの駆動装置は、ＰＤＰのアドレス電極Ｘ１〜Ｘｍにデータを供給するためのデータ駆動部７２と、スキャン電極Ｙ１〜Ｙnを駆動するためのスキャン駆動部７３と、共通電極であるサステイン電極Ｚを駆動するためのサステイン駆動部７４と、各駆動部７２、７３、７４を制御するためのタイミングコントローラ７１と、各駆動部７２、７３、７４に必要な駆動電圧を供給するための駆動電圧発生部７５と、を備える。

データ駆動部７２には、図示しない逆ガンマ補正回路、誤差拡散回路などによって逆ガンマ補正及び誤差拡散が行われた後、サブフィールドマッピング回路によって各サブフィールドにマッピングされたデータが供給される。このデータ駆動部７２は、タイミングコントローラ７１からのタイミング制御信号ＣＴＲＸに応答してデータをサンプリングしラッチした後、そのデータをアドレス電極Ｘ１〜Ｘｍに供給する。

スキャン駆動部７３は、タイミングコントローラ７１の制御下でスキャン電極Ｙ１〜Ｙｎに、リセット期間のセットアップ期間中に上昇ランプパルスＲａｍｐ−ｕｐを供給し、セットダウン期間のａ区間中に第１勾配の第１降下ランプパルスＲａｍｐ−ｄｏｗｎ１を供給し、ｂ区間中に第２勾配の第２降下ランプパルスＲａｍｐ−ｄｏｗｎ２を供給する。この時、第１勾配は第２勾配より低く設定される。また、スキャン駆動部７３は、タイミングコントローラ７１の制御下でスキャン電極Ｙ１〜Ｙｎに、アドレス期間中にスキャンパルスを順次供給した後、サステイン期間中にサステインパルスｓｕｓを供給する。

サステイン駆動部７４は、タイミングコントローラ７１の制御下でサステイン電極Ｚに、リセット期間のセットアップ期間中に基底電圧や０Ｖを一定に供給し、セットダウン期間のａ区間中にサステイン電圧レベルＶｓの正極性の直流電圧を一定に供給し、ｂ区間中に基底電圧や０Ｖを一定に供給する。また、サステイン駆動部７４は、タイミングコントローラ７１の制御下でサステイン電極Ｚに、アドレス期間中にサステイン電圧Ｖｓより低い直流電圧Ｖｚｄｃを一定に供給した後、サステイン期間中にスキャン駆動部７３と交互に動作してサステインパルスｓｕｓをサステイン電極Ｚに供給する。

タイミングコントローラ７１は、垂直／水平同期信号とクロック信号を入力として各駆動部に必要なタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを発生させ、そのタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを当該駆動部７２、７３、７４に供給することにより、各駆動部７２、７３、７４を制御する。データ制御信号ＣＴＲＸには、データをサンプリングするためのサンプリングクロックと、ラッチ制御信号と、エネルギー回収回路と駆動スィッチ素子のオン／オフタイムを制御するためのスィッチ制御信号とが含まれる。スキャン制御信号ＣＴＲＹには、スキャン駆動部７３内のエネルギー回収回路と駆動スィッチ素子のオン／オフタイムを制御するためのスィッチ制御信号が含まれる。そして、サステイン制御信号ＣＴＲＺには、サステイン駆動部７４内のエネルギー回収回路と駆動スィッチ素子のオン／オフタイムを制御するためのスィッチ制御信号が含まれる。

駆動電圧発生部７５は、上昇ランプパルスＲａｍｐ−ｕｐの電圧Ｖｒｙ、第２降下ランプパルスＲａｍｐ−ｄｏｗｎ２の電圧−Ｖｎｙ、アドレス期間中にサステイン電極Ｚに印加される直流電圧Ｖｚｄｃ、スキャンバイアス電圧Ｖｓｃｂ、スキャン電圧−Ｖｓｃａｎ、サステイン電圧Ｖｓ、データ電圧Ｖｄなどを発生させる。このような駆動電圧は放電ガスの組成や放電セル構造によって適宜変更可能である。

図９は、一対のスキャン電極Ｙとサステイン電極Ｚを駆動するためのスキャン駆動部７３及びサステイン駆動部７４の一部を詳しく示す図である。図１０は、スキャン駆動部７３及びサステイン駆動部７４に含まれたスィッチ素子の動作タイミングを示す波形図である。

図９及び図１０を参照すれば、スキャン駆動部７３はエネルギー回収回路８１、駆動スィッチ回路８２、第１〜第６スィッチ素子Ｑ１〜Ｑ６を備える。

エネルギー回収回路８１は、ＰＤＰでの放電に不要な無効電力のエネルギーをスキャン電極Ｙから回収し、その回収されたエネルギーを用いてスキャン電極Ｙを充電する。このエネルギー回収回路８１は公知のいかなるエネルギー回収回路でも具現できる。

駆動スィッチ回路８２は、スキャンバイアス電圧源Ｖｓｃｂと第１ノードｎ１との間でプッシュプル(push-pull)型に接続される第７及び第８スィッチ素子Ｑ７、Ｑ８を含む。第７及び第８スィッチ素子Ｑ７、Ｑ８間の出力端子はスキャン電極Ｙに接続される。第７及び第８スィッチ素子Ｑ７、Ｑ８のそれぞれは、タイミングコントローラ７１の制御下でスキャンバイアス電圧Ｖｓｃｂや第１ノードｎ１上の電圧をスキャン電極Ｙに供給する。

第１スィッチ素子Ｑ１は、サステイン電圧源Ｖｓと第１ノードｎ１との間に接続され、タイミングコントローラ７１の制御下でサステイン電圧Ｖｓを第１ノードｎ１に供給する。

第２スィッチ素子Ｑ２は、基底電圧源ＧＮＤと第１ノードｎ１との間に接続され、タイミングコントローラ７１の制御下で基底電圧ＧＮＤを第１ノードｎ１に供給する。

第３スィッチ素子Ｑ３は、上昇ランプ電圧源上昇ランプパルスＲａｍｐ−ｕｐの電圧Ｖｒｙと第１ノードｎ１との間に接続され、タイミングコントローラ７１の制御下で予め設定されたＲＣ時定数に応じて定められた勾配で上昇ランプパルスＲａｍｐ−ｕｐを第１ノードｎ１に供給する。このような第３スィッチ素子Ｑ３の制御端子には、上昇ランプパルスＲａｍｐ−ｕｐの勾配を調整するための可変抵抗ＶＲ１と図示しないキャパシタとが接続される。

第４スィッチ素子Ｑ４は、基底電圧源ＧＮＤと第１ノードｎ１との間に接続され、タイミングコントローラ７１の制御下で予め設定されたＲＣ時定数に応じて定められた勾配で第１降下ランプパルスＲａｍｐ−ｄｏｗｎ１を第１ノードｎ１に供給する。このような第４スィッチ素子Ｑ４の制御端子には、第１降下ランプパルスＲａｍｐ−ｄｏｗｎ１の勾配を調整するための可変抵抗VR２と図示しないキャパシタとが接続される。

第５スィッチ素子Ｑ５は、降下ランプ電圧源−Ｖｙと第１ノードｎ１との間に接続され、タイミングコントローラ７１の制御下で予め設定されたＲＣ時定数に応じて定められた勾配で第２降下ランプパルスＲａｍｐ−ｄｏｗｎ２を第１ノードｎ１に供給する。このような第４スィッチ素子Ｑ４の制御端子には、第２降下ランプパルスＲａｍｐ−ｄｏｗｎ２の勾配を調整するための可変抵抗ＶＲ３と図示しないキャパシタとが接続される。

第６スィッチ素子Ｑ６は、スキャン電圧源と第１ノードｎ１との間に接続され、タイミングコントローラ７１の制御下でスキャン電圧−Ｖｓｃａｎを第１ノードｎ１に供給する。

サステイン駆動部７４は、エネルギー回収回路８３、第９〜第１１スィッチ素子Ｑ９〜Ｑ１１を備える。

エネルギー回収回路８３は、ＰＤＰでの放電に不要な無効電力のエネルギーをサステイン電極Ｚから回収し、その回収されたエネルギーを用いてサステイン電極Ｚを充電する。このエネルギー回収回路８１は公知のいかなるエネルギー回収回路でも具現できる。

第９スィッチ素子Ｑ９は、サステイン電圧源Ｖｓと第２ノードｎ２との間に接続され、タイミングコントローラ７１の制御下でサステイン電圧Ｖｓを第２ノードｎ２、すなわちサステイン電極Ｚに供給する。

第１０スィッチ素子Ｑ１０は、基底電圧源ＧＮＤと第２ノードｎ２との間に接続され、タイミングコントローラ７１の制御下で基底電圧ＧＮＤを第２ノードｎ２に供給する。

第１１スィッチ素子Ｑ１１は、サステイン電圧Ｖｓより低い直流電圧源Ｖｚｄｃと第２ノードｎ２との間に接続され、タイミングコントローラ７１の制御下でアドレス期間中に直流電圧Ｖｚｄｃを第２ノードｎ２に供給する。

一方、本発明の実施形態の一ＰＤＰの駆動方法は、図１１に示すように、リセット期間のうちセットダウン期間のａ区間中に供給される第１降下ランプパルスＲａｍｐ−ｄｏｗｎ１の勾配が、ｂ区間中に供給される第２降下ランプパルスＲａｍｐ−ｄｏｗｎ２の勾配よりも高く設定され得る。また、図１２に示すように、リセット期間のうちセットダウン期間のａ区間中に供給される第１降下ランプパルスＲａｍｐ−ｄｏｗｎ１の勾配と、ｂ区間中に供給される第２降下ランプパルスＲａｍｐ−ｄｏｗｎ２の勾配とが、同一に設定され得る。このようにセットダウン期間中に供給される第１及び第２降下ランプパルスＲａｍｐ−ｄｏｗｎ１、Ｒａｍｐ−ｄｏｗｎ２の勾配を同一または異なって設定することにより、様々なパネルの条件に効果的に対応することができる。すなわち、セットダウン期間のａ区間中に第１降下ランプパルスＲａｍｐ−ｄｏｗｎ１が供給され、スキャン電極Ｙ及びサステイン電極Ｚ間の壁電荷を制御し、セットダウン期間のｂ区間中に第１降下ランプパルスＲａｍｐ−ｄｏｗｎ１の勾配と同じまたは異なる勾配の第２降下ランプパルスＲａｍｐ−ｄｏｗｎ２が供給され、スキャン電極Ｙ及びアドレス電極Ｘ間の壁電荷を制御することができるので、多様なパネルの条件に効果的に対応することができる。

従来の３電極交流面放電型プラズマディスプレイパネルを示す斜視図である。 従来の交流面放電型プラズマディスプレイパネルの１フレームを示す図である。 図２に示したサブフィールド期間中に電極に供給される駆動波形を示す波形図である。 ｈの隔壁高さを持つプラズマディスプレイパネルを示す図である。 図５ａは図３に示した駆動波形でリセット期間のセットアップ期間中に形成された壁電荷を示す図であり、図５ｂは図３に示した駆動波形でリセット期間のセットダウン期間中に形成された壁電荷を示す図であり、図５ｃは図４に示したプラズマディスプレイパネルに図３に示した駆動波形を供給するとき、リセット期間のセットダウン期間中に形成された壁電荷を示す図である。 本発明の実施形態に係るプラズマディスプレイパネルの駆動方法を示す図である。 図７ａは図６に示した駆動波形でリセット期間のセットアップ期間中に形成された壁電荷を示す図であり、図７ｂは図６に示した駆動波形でリセット期間のセットダウン期間中の第１降下ランプパルスによって形成された壁電荷を示す図であり、図７ｃは図６に示した駆動波形でリセット期間のセットダウン期間中の第２降下ランプパルスによって形成された壁電荷を示す図である。 図６の駆動波形を作るためのプラズマディスプレイパネルの駆動装置を示すブロック図である。 図８に示したスキャン駆動部とサステイン駆動部を詳しく示す回路図である。 図９に示したスィッチ素子の動作を示す波形図である。 図６に示したプラズマディスプレイパネルの駆動方法と異なる駆動方法を示す図である。 図６に示したプラズマディスプレイパネルの駆動方法と異なる駆動方法を示す図である。

Claims (23)

1. リセット期間に含まれるセットダウン期間の前半部に第１勾配の第１降下ランプパルスをスキャン電極に供給する段階と、
   前記セットダウン期間の中半部に基底電位を前記スキャン電極に供給する段階と、
   前記セットダウン期間の後半部に第２勾配の第２降下ランプパルスを前記スキャン電極に供給する段階と、を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
2. 前記第１降下ランプパルスは、サステイン電圧レベルから基底電位に落ちることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
3. 前記第２降下ランプパルスは、基底電位から負極性の電圧レベルに落ちることを特徴とする請求項２記載のプラズマディスプレイパネルの駆動方法。
4. 前記負極性の電圧レベルは、−１００Ｖ以下の電圧であることを特徴とする請求項３記載のプラズマディスプレイパネルの駆動方法。
5. 前記第１勾配及び第２勾配は、互いに同一に設定されることを特徴とする請求項１乃至４の何れかに記載のプラズマディスプレイパネルの駆動方法。
6. 前記第１勾配及び第２勾配は、互いに異なって設定されることを特徴とする請求項１乃至４の何れかに記載のプラズマディスプレイパネルの駆動方法。
7. 前記第１勾配は、前記第２勾配より高く設定されることを特徴とする請求項６記載のプラズマディスプレイパネルの駆動方法。
8. 前記第１勾配は、前記第２勾配より低く設定されることを特徴とする請求項６記載のプラズマディスプレイパネルの駆動方法。
9. .
   前記セットダウン期間の前半部に正極性の第１電圧をサステイン電極に供給することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
10. 前記セットダウン期間の後半部に基底電位を前記サステイン電極に供給することを特徴とする請求項９記載のプラズマディスプレイパネルの駆動方法。
11. 前記正極性の第１電圧より低い正極性の第２電圧をアドレス期間中に前記サステイン電極に供給することを特徴とする請求項１０記載のプラズマディスプレイパネルの駆動方法。
12. リセット期間がセットアップ期間及びセットダウン期間に分けられて駆動されるプラズマディスプレイパネルの駆動方法において、
    前記セットアップ期間中に放電セルに壁電荷が形成される第１段階と、
    前記セットダウン期間の前半部にスキャン電極及びサステイン電極間の放電によって前記壁電荷の一部が消去される第２段階と、
    前記セットダウン期間の後半部にスキャン電極及びアドレス電極間の放電によって前記壁電荷の一部が消去される第３段階と、を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
13. 前記第２及び第３段階の間に基底電位を前記スキャン電極に供給する段階をさらに含むことを特徴とする請求項１２記載のプラズマディスプレイパネルの駆動方法。
14. 複数のサブフィールドがリセット期間、アドレス期間及びサステイン期間に分けられて駆動されるプラズマディスプレイパネルの駆動装置において、
    前記リセット期間に含まれるセットダウン期間の前半部にサステイン電圧から第１勾配で基底電位に降下する第１降下ランプパルスを供給し、前記セットダウン期間の中半部に前記基底電位を供給し、前記セットダウン期間の後半部に前記基底電位から第２勾配で持負極性の電圧に降下する第２降下ランプパルスを供給するスキャン駆動部と、
    前記セットダウン期間の前半部に前記サステイン電圧を供給し、前記セットダウン期間の後半部に前記基底電位を供給するサステイン駆動部と、を備えることを特徴とするプラズマディスプレイパネルの駆動装置。
15. 前記サステイン駆動部は、前記アドレス期間中に前記サステイン電圧より低い正極性の電圧を前記サステイン電極に供給することを特徴とする請求項１４記載のプラズマディスプレイパネルの駆動装置。
16. 前記第１勾配及び第２勾配は、互いに同一に設定されることを特徴とする請求項１４又は１５に記載のプラズマディスプレイパネルの駆動装置。
17. 前記第１勾配及び第２勾配は、互いに異なって設定されることを特徴とする請求項１４又は１５に記載のプラズマディスプレイパネルの駆動装置。
18. 前記第１勾配は、前記第２勾配より高く設定されることを特徴とする請求項１７記載のプラズマディスプレイパネルの駆動装置。
19. 前記第１勾配は、前記第２勾配より低く設定されることを特徴とする請求項１７記載のプラズマディスプレイパネルの駆動装置。
20. 前記スキャン駆動部は、
    前記第１勾配の第１降下ランプパルスを供給するための第１ランプ供給部と、
    前記第２勾配の第２降下ランプパルスを供給するための第２ランプ供給部と、を備えることを特徴とする請求項１４記載のプラズマディスプレイパネルの駆動装置。
21. 前記第１ランプ供給部は、
    前記サステイン電圧源と前記基底電圧源との間に接続された第１スィッチと、
    前記第１スィッチのゲート端子に接続されて前記第１降下ランプパルスの第１勾配を調整する第１可変抵抗と、を備えることを特徴とする請求項２０記載のプラズマディスプレイパネルの駆動装置。
22. 前記第２ランプ供給部は、
    前記サステイン電圧源と前記負極性電圧源との間に接続された第２スィッチと、
    前記第２スィッチのゲート端子に接続されて前記第２降下ランプパルスの第２勾配を調整する第２可変抵抗と、を備えることを特徴とする請求項２０記載のプラズマディスプレイパネルの駆動装置。
23. 前記負極性電圧源は、−１００Ｖ以下の電圧を供給することを特徴とする請求項２２記載のプラズマディスプレイパネルの駆動装置。

Images