JP2002196720A

JP2002196720A - プラズマディスプレイ装置

Info

Publication number: JP2002196720A
Application number: JP2000397384A
Authority: JP
Inventors: Takayoshi Nagai; 孝佳永井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-12-27
Filing date: 2000-12-27
Publication date: 2002-07-12

Abstract

(57)【要約】（修正有）【課題】面放電型のＡＣ型ＰＤＰの駆動になまり波形
を用いる場合において、強放電の発生を防ぎ、リセット
動作を安定化する。【解決手段】プラズマ放電のリセット期間の走査電極
になまりパルスを印加すると、非常に弱い放電が持続的
に発生する。これにより壁電圧を一定値に安定的に設定
することが可能となり、以後の動作も安定化する。なま
り波形発生回路として、ミラー積分回路１を用いる。ミ
ラー積分回路のミラー素子に、バイアス電圧によって静
電容量が変化する特性を有するコンデンサ４を用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は駆動回路にミラー積
分回路を備えたプラズマディスプレイ装置に関するもの
である。

【０００２】

【従来の技術】プラズマディスプレイ装置は、薄型のテ
レビジョンやディスプレイモニタとして種々の研究がな
されている。その中でメモリ機能を有するＡＣ型のプラ
ズマディスプレイ装置の一つとして、面放電型のＡＣ型
プラズマディスプレイ装置がある。

【０００３】（プラズマディスプレイ装置の構成）図１
３にＡＣ型プラズマディスプレイ装置の全体構成を説明
するためのブロック図を示す。プラズマディスプレイ装
置は、プラズマディスプレイパネル（以下「ＰＤＰ」と
称す。）５１および、ＰＤＰ５１の各電極に駆動パルス
を印加するための、駆動回路、（１４、１５、１８）、
および制御回路４０、電源回路４１より構成される。Ｐ
ＤＰ５１には、複数の走査電極群（Ｘ１〜Ｘｎ、以下総
称してＸ電極と呼ぶ）、および走査電極群と平行で対を
成す維持電極群（Ｙ１〜Ｙｎ、以下総称してＹ電極と呼
ぶ）、および走査電極および維持電極群と立体交差をな
す書込み電極群（Ｗ１〜Ｗｍ、アドレス電極とも言う。
以下、Ｗ電極と呼ぶ）が含まれ、Ｘ電極とＹ電極との対
と、Ｗ電極との交差部分に放電セルが形成される。

【０００４】駆動回路１４、駆動回路１５と駆動回路１
８とは、Ｗ電極、Ｘ電極、Ｙ電極の各電極に対応して、
Ｘドライバ１４、Ｙドライバ１５、Ｗドライバ１８より
構成される。Ｘドライバ１４は、さらに複数のＸ電極に
共通の駆動パルスを生成するＸ共通ドライバ１４ａと、
各Ｘ電極に個別の駆動パルスを印加するＸ個別ドライバ
１４ｂにより構成される。Ｘ個別ドライバ１４ｂは、主
にスキャンドライバＩＣと呼ばれる専用のＩＣで構成さ
れる。同様に、Ｗドライバ１８はＷ共通ドライバ１８ａ
及びＷ個別ドライバ１８ｂにより構成され、Ｗ個別ドラ
イバ１８ｂは、データドライバＩＣと呼ばれる専用のＩ
Ｃにて主に構成される。ただし、Ｗドライバ１８は、Ｗ
個別ドライバ１８ｂのみで構成される場合もある。ま
た、制御回路４０は映像信号に応じて駆動回路１４、駆
動回路１５と駆動回路１８とを制御する。

【０００５】（ＰＤＰの構造）図１４に、従来のＡＣ型
のＰＤＰ５１を説明するための斜視図を示す。このよ
うな構造のＰＤＰは、例えば特開平７−１４０９２２号
公報や特開平７−２８７５４８号公報に開示されてい
る。

【０００６】ＰＤＰ５１は、表示面を成す前面ガラス基
板１０２と、前面ガラス基板１０２と放電空間１１１を
挟んで対向配置された背面ガラス基板１０３とを備え
る。

【０００７】前面ガラス基板１０２の放電空間１１１側
の表面上に、互いに対を成す帯状の電極１０４ａ及び電
極１０５ａがそれぞれｎ本ずつ延長形成されている。な
お、図１３では図示化の範囲の都合上、電極１０４ａ、
電極１０５ａを１本ずつ図示している。互いに対を成す
電極１０１ａ，１０５ａは放電ギャップＤＧを介して配
置されている。電極１０４ａ、電極１０５ａは放電を誘
起する働きを担う。また、可視光をより多く取り出すた
めに電極１０４ａ、電極１０５ａに透明電極が用いられ
ており、以下、電極１０４ａ、電極１０５ａを透明電極
１０４ａ、電極１０５ａとも呼ぶ。なお、電極１０４
ａ、電極１０５ａを後述の金属（補助）電極（母電極又
はバス電極）１０４ｂ，１０５ｂと同一材料で形成する
場合もある。透明電極１０４ａ、電極１０５ａ上に金属
（補助）電極（母電極又はバス電極）１０４ｂ，１０５
ｂが透明電極１０４ａ、電極１０５ａに沿って延長形成
されている。金属電極１０４ｂ，金属電極１０５ｂは透
明電極１０４ａ、電極１０５ａよりもインピーダンスが
低く、駆動装置からの電流を供給する役割を担う。

【０００８】以下の説明では、透明電極１０４ａ及び金
属電極１０４ｂから成る電極を行電極１０４（又はＸ電
極）と呼び、透明電極１０５ａ及び金属電極１０５ｂか
ら成る電極を行電極１０５（又はＹ電極）と呼ぶ。ま
た、互いに対を成す行電極１０４，１０５（又は行電極
Ｘ，Ｙ）を行電極対１０４，１０５（又は行電極対Ｘ，
Ｙ）とも呼ぶ。なお、行電極１０４及び／又は行電極１
０５が電極１０４ａ、電極１０５ａに相当する電極のみ
から成る場合もある。

【０００９】行電極１０４と行電極１０５とを被覆して
誘電体層１０６が形成されており、誘電体層１０６の表
面上に誘電体であるＭｇＯ（酸化マグネシウム）から成
る保護膜１０７が蒸着法などの方法により形成されてい
る。誘電体層１０６と保護膜１０７とを総称して誘電体
層１０６Ａとも呼ぶ。なお、保護膜１０７を有さない場
合もある。

【００１０】他方、背面ガラス基板１０３の放電空間１
１１側の表面上に、帯状のｍ本の列電極１０８が行電極
１０４，１０５と直交するように（立体交差するよう
に）延長形成されている。以下、列電極１０８を（列）
Ｗ電極とも呼ぶ。なお、図２３では図示化の範囲の都合
上、３本の電極１０８を図示している。

【００１１】隣接する列電極１０８間に隔壁ないしは
（バリア）リブ１１０が列電極１０８と平行に延長形成
されている。隔壁１１０は行電極１０４と行電極１０５
との延在方向に並ぶ複数の放電セル（後述する）を互い
に分離する役割を果たすと共に、ＰＤＰ５１が大気圧
により潰されないように支える支柱の役割も果たす。

【００１２】隣接する隔壁１１０と背面ガラス基板１０
３とが成す略Ｕ字型溝の内面に、列電極１０８を覆って
蛍光体層１０９が形成されている。詳細には、上記略Ｕ
字型溝毎に赤，緑，青の各発光色用の各蛍光体層１０９
Ｒ，１０９Ｇ，１０９Ｂが形成されており、例えば蛍光
体層１０９Ｒ，蛍光体層１０９Ｇ，蛍光体層１０９Ｂの
順番でＰＤＰ５１全体に配置されている。

【００１３】上述の構成を有する前面ガラス基板１０２
及び背面ガラス基板１０３は互いに封着され、前面ガラ
ス基板１０２と背面ガラス基板１０３との間の放電空間
１１１にＮｅ−Ｘｅ混合ガスやＨｅ−Ｘｅ混合ガス等の
放電用ガスが大気圧以下の圧力で封入されている。

【００１４】ＰＤＰ５１において、行電極対１０４，１
０５と列電極１０８との（立体）交差点に、放電セルな
いしは発光セルが形成される。即ち、図１４には３個の
放電セルが図示される。

【００１５】（ＰＤＰの動作原理）次に、ＰＤＰ５１の
表示動作の原理を説明する。まず、行電極対１０４，１
０５間に電圧又は電圧パルスを印加して放電空間１１１
内に放電を起こす。そして、この放電により生じる紫外
線が蛍光体層１０９を励起することによって、放電セル
が発光ないしは点灯する。この放電の際に放電空間１１
１中に生成された電子やイオン等の荷電粒子は当該荷電
粒子の極性とは逆極性の電圧が印加されている行電極の
方向へ移動し、その行電極上の誘電体層１０６Ａの表面
上に（以下「行電極上に」のように表現する）蓄積す
る。このようにして誘電体層１０６Ａの表面上に蓄積し
た電子やイオンなどの電荷を「壁電荷」と呼ぶ。

【００１６】上記放電で蓄積された各行電極１０４，１
０５上の各壁電荷は行電極対１０４，１０５間の電界を
弱める方向に電界を形成するので、壁電荷の形成・蓄積
に伴って放電は急速に消滅する。放電が消滅した後に先
程とは極性を反転させた電圧を各行電極１０４，１０５
に印加すると、この印加電圧による電界と上述の壁電荷
による電界とが重畳された電界が、換言すれば上記印加
電圧と壁電荷による電圧（壁電圧）とが重畳された電圧
が実質的に放電空間１１１に印加される。この重畳され
た電界によって再び放電を起こすことができる。

【００１７】即ち、放電が一度起これば、壁電荷が形成
する電界の作用によって、最初の放電を開始する際の印
加電圧よりも低い電圧（維持電圧）で以て放電（維持放
電）を起こすことができる。このため、放電が一度起き
た後は、振幅が維持電圧のパルス（維持パルス）を行電
極１０４，１０５に交互に印加することによって、換言
すれば維持パルスを電極対１０４，１０５間に極性を反
転させて印加することによって、放電を定常的に維持・
継続させることができる（維持動作）。

【００１８】即ち、壁電荷が消滅するまでの間であれ
ば、維持パルスを印加し続けることによって放電が持続
する。なお、壁電荷を消滅させることを「消去動作（又
は単に消去）」と呼び、これに対して連続的な放電（維
持放電）を形成するために当該放電の開始時に誘電体層
１０６Ａ上に壁電荷を形成することを「書き込み動作
（又は単に書き込み）」と呼ぶ。

【００１９】実際の画像表示は人間の視覚特性に鑑みて
１フィールド＝１６．６ｍｓ以内で繰り返される。この
とき、一般的に、１フィールドを複数のサブフィールド
に分割し、各サブフィールドの輝度を違えることによっ
て階調表示が行われる。１サブフィールドはリセット期
間，アドレス期間及び維持期間を含む。

【００２０】リセット期間では、放電確率を高めるため
に表示履歴にかかわらず全放電セルを放電させる（プラ
イミング放電）。また、そのような放電と同時に壁電荷
を消去することによって、表示履歴を消す。

【００２１】アドレス期間では、行電極１０４（又は１
０５）と列電極１０８との組み合わせによりマトリック
ス的に放電セルを選択し、所定の放電セルに放電（書き
込み放電又はアドレス放電）を形成する。維持期間で
は、アドレス期間で書き込み放電が形成された放電セル
において所定の回数、放電を繰り返し発生させる。この
繰り返し回数によって輝度が決まる。

【００２２】このとき、マトリクス状に配置された複数
の放電セルの内で所定（１又は複数）の放電セルにおい
て、まず書き込み放電を形成する。その後、維持放電を
形成することによって、文字・図形・画像等を表示でき
る。また、書き込み，維持及び消去の各動作を高速に行
うことによって、動画表示ができる。このとき、書き込
み，維持及び消去の各動作時間を短縮することにより、
階調数を増やすことができる。さらに、同じ階調数の場
合、上記各動作時間を増やすことにより、安定な駆動電
圧マージンを得ることができる。

【００２３】（ＰＤＰの駆動方法）図１５は、特願２０
００−５１６１３号明細書に記載のプラズマディスプレ
イ装置５０におけるＰＤＰ５１の駆動方法を説明するタ
イミングチャートである。図１４は１つのサブフィール
ドにおける駆動方法を示しており、維持パルスＰｓの印
加数の異なる複数のサブフィールドで以て１フィールド
が構成される。図１４に示すように、１サブフィールド
はリセット期間，アドレス期間，維持期間及び消去期間
の４つの期間に分けられる。

【００２４】（リセット期間）リセット期間ではパルス
（第１電圧パルス）Ｐｘａ及びパルスＰｙａから成る全
面点灯パルスと、全面消去パルス（第３電圧パルス）Ｐ
ｘｂと、電位調整パルス（第２電圧パルス）Ｐｘｃとを
印加する。パルスＰｘａ，Ｐｘｂ，Ｐｘｃとして、緩や
かに電圧が変化するパルスである。緩やかに電圧が変化
するパルスを、なまりパルスとも呼ばれる。なまりパル
スを印加すると、非常に弱い放電が持続的に発生する。
このような放電を行うと、パルス印加後の壁電圧を、な
まりパルスの到達電圧に依存した一定値に安定的に設定
することが可能となり、その後のアドレス期間における
動作が安定する。なまりパルスを印加した場合に発生す
る弱くて持続した放電を、ここでは「弱放電」と呼ぶ。
また、維持パルスなどの急激に変化するときに発生する
強い放電を、「強放電」と呼ぶ。

【００２５】（アドレス期間）アドレス期間では、全て
の電極Ｙに、電圧Ｖｙｓｃの副走査パルスＰｙｓｃを印
加すると共に電極Ｘに以下の電圧を印加する。即ち、全
ての電極Ｘにバイアス電圧（−Ｖｘｄｄ）を印加してお
き、電極Ｘの走査に合わせて当該走査された（選択され
た）電極Ｘに、電圧（アドレス電圧）Ｖｘｇの走査パル
スないしはスキャンパルスＰａを印加する。このとき、
電極Ｘの走査に合わせて、所定の電極Ｗに電圧Ｖｗのデ
ータパルスを表示情報ないしは画像データに従って印加
する。これにより、表示情報に基づく所定の放電セルに
おいて、電極Ｘ，Ｗ間でアドレス放電が形成される。こ
の放電が直ちに電極Ｘ，Ｙ間に広がり両電極Ｘ，Ｙ間に
壁電荷が形成・蓄積される。

【００２６】（維持期間）アドレス期間に続く維持期間
では、電極Ｘと電極Ｙとに交互に（交流的に）電圧Ｖｓ
の維持パルスＰｓを印加する。これにより、先のアドレ
ス期間においてアドレス放電が形成された放電セルでの
み維持放電を発生させる。維持放電はそのサブフィール
ドに対して規定された所定の回数だけ繰り返す。

【００２７】（消去期間）維持期間の終了した後の消去
期間では、先の維持期間で維持放電を行った放電セル
（点灯セル）内の壁電荷を減少又は消去する。これによ
り、点灯セルの壁電荷の状態を、維持期間で維持放電を
行わなかった放電セル（非点灯セル）と同様にする。ま
ず、維持電圧Ｖｓを有し維持パルスＰｓよりもパルス幅
がやや狭いパルスＰｙｄを全ての電極Ｙに印加し、パル
スＰｙｄの立ち下がりにて自己消去放電を発生させるこ
とによって壁電荷を減少させる。更に全ての電極Ｘにな
まりパルスＰｘｄを印加することによってさらにに壁電
荷を減少させる。

【００２８】以上の一連の動作ないしは工程により、１
サブフィールドの駆動が終了する。

【００２９】

【発明が解決しようとする課題】以上のように、プラズ
マディスプレイを駆動するにおいて、リセット期間に、
緩やかに電圧が変化するパルス（なまりパルス）が用い
られる。

【００３０】なまりパルスを生成する方法で最も一般的
であるのは、ＰＤＰの電極間に存在する静電容量成分Ｃ
ｐと、駆動回路上に設けられた抵抗Ｒとによって、Expo
nential波形を生成する方法である。

【００３１】しかし、Exponential波形は、波形がＰＤ
Ｐの静電容量に依存するため、ＰＤＰに製造上のばらつ
きがあった場合、なまりパルスの波形も変化するため、
駆動条件が変化し、ＰＤＰの特性ばらつきを拡大してし
まうことがあった。

【００３２】また、なまりパルスによって弱放電を誘起
し、その特性を有効に働かせるためには、放電が開始す
る時点での電圧変化率ｄｖ／ｄｔを、一定値以下の緩や
かなものとする必要があると言われている。放電が開始
する時点での電圧変化率が大きいと、放電が急激に成長
して強放電となってしまい、本来なまりパルスが有して
いた壁電荷を適正値に調整するという機能が失われるこ
とがある。

【００３３】しかしながら、Exponential波形は、なま
りパルス印加直後で電圧変化率が大きく、その後、急激
に電圧変化率が小さくなる波形であるので、放電開始時
点での電圧変化率を小さく設定すると、電圧が最大値に
到達するまでの時間が長くなるという問題があった。ま
た、波形はＣＲ波形の時定数 τ＝Ｃｐ×Ｒと、最終
到達電圧のみで定まるので、放電が開始する電圧での電
圧変化率を定めると、なまりパルス全体の波形が一意に
定まってしまい、波形の自由度が小さい。

【００３４】これに対して、特開平１１−１３３９１４
号公報に記載のＰＤＰの駆動回路においては、ミラー積
分回路を用いて、なまりパルスを生成する方法が記載さ
れている。この場合、なまりパルスの波形は、ＰＤＰの
静電容量に依存しないため、動作が安定するとされてい
る。

【００３５】また、なまりパルスは、電圧の時間変化率
ｄｖ／ｄｔが一定の傾斜波形（ランプ波形ともいう）と
なるため、放電開始時点での電圧変化率を、必要な値ま
で小さく定めても、その後最終到達電圧まで速やかに立
ち上る。

【００３６】ところが実際には、ｄｖ／ｄｔが一定の傾
斜波形を印加すると、放電開始時点で弱放電が誘起され
ても、その後次第に放電が成長し、やがて強放電に至る
という問題が生じることがあった。

【００３７】

【課題を解決するための手段】この発明に係るプラズマ
ディスプレイ装置においては、第１電極または第２電極
に出力端子が電気的に接続された反転増幅素子と、該反
転増幅素子の入力端子に接続された抵抗器と、上記入力
端子と出力端子との間に接続され、バイアス電圧によっ
て静電容量が変化するコンデンサとを有し、上記出力端
子になまりパルスを発生するミラー積分回路を備えたも
のである。

【００３８】また、上記第１電極が列電極、上記第２電
極が電極対を有する行電極であって、上記ミラー積分回
路は、上記反転増幅素子のドレインまたはソースを上記
出力端子として、上記電極対の一方の電極になまりパル
スを印加するものである。

【００３９】さらに、上記コンデンサは、バイアス電圧
が高くなるにつれて静電容量が小さくなるものである。

【００４０】また、第１電極または第２電極に出力端子
が電気的に接続された反転増幅素子と、該反転増幅素子
の入力端子に接続された抵抗器と、上記入力端子と出力
端子との間に接続され、バイアス電圧によって静電容量
が変化する二端子回路網とを有し、上記出力端子になま
りパルスを発生するものである。

【００４１】さらにまた、第１電極が列電極、上記第２
電極が電極対を有する行電極であって、上記ミラー積分
回路は、上記反転増幅素子のドレインまたはソースを上
記出力端子として、上記電極対の一方の電極になまりパ
ルスを印加するものである。

【００４２】また、上記二端子回路網が、第１のコンデ
ンサとツェナーダイオードの直列体と、該直列体に並列
に接続された第２のコンデンサを含むものである。

【００４３】

【発明の実施の形態】実施の形態１．図１は、本発明の
実施の形態１におけるなまりパルス発生を発生する回路
を示す。列電極が配列された第１基板と、放電空間を挟
んで上記第１基板と対向配置し、上記列電極と直交対向
して配列された行電極を有する第２基板とを備えたこと
を特徴とするプラズマディスプレイ装置において、１は
上記行電極を構成する電極対のどちらか一方への電極に
なまりパルスを印加するミラー積分回路、２はミラー積
分回路１の構成素子であり、ドレインまたはソースを出
力端子とする反転増幅素子としてのＦＥＴ、３はミラー
積分回路１の構成素子であり、上記反転増幅素子の入力
端子であるゲートに接続された抵抗器、４はミラー積分
回路１の構成素子であり、上記ゲートと上記ドレインと
に接続されてバイアス電圧によって静電容量が変化する
コンデンサである。

【００４４】また、ミラー積分回路１は、Ｘ共通ドライ
バ１４ａまたはＹドライバ１５の一部であり、Ｖ０は１
４ａにミラー積分回路１を組み込んだ場合はＸ１〜Ｘｎ
に、１５に組み込んだ場合は回路Ｙ１〜Ｙｎになまりパ
ルスが印加される。さらに、ＶｉｎはＸ共通ドライバ１
４ａまたはＹドライバ１５の内部信号である。

【００４５】図の場合、ＦＥＴ２において、ドレイン
（Ｄ）が出力端子、ゲート（Ｇ）が入力端子、ソース
（ｓ）が基準電位点となる。ドレイン（Ｄ）とゲート
（Ｇ）の間に、ミラー容量として用いる素子としてコン
デンサ４が接続され、ゲート（Ｇ）には、抵抗値Ｒｇの
抵抗器３が接続されている。本構成の概要は、特開平１
１−１３３９１４号公報に開示されたものと同様であ
る。

【００４６】ただし、本発明の実施の形態１において
は、ミラー容量として用いているコンデンサ４として電
圧により静電容量が変化する特性を有するコンデンサを
用いている点が、従来とは異なる点である。

【００４７】図２に、コンデンサ４の端子間電圧（バイ
アス電圧）Ｖｃと、静電容量Ｃｒの関係を示す特性図の
一例を示す。静電容量ＣｒはＶｃの関数Ｃｒ＝ｆ（Ｖ
ｃ）としてあらわされる。例えば、Ｃｒ＝Ｃｏ−ｋ×Ｖｃ ………………………………（１）という特性を有する。ここで、Ｃｏは、Ｖｃ＝０のとき
の静電容量、ｋは比例定数である。コンデンサ４は、バ
イアス電圧が高くなるほど静電容量が低下する特性を有
する。

【００４８】ミラー積分回路１の出力電圧Ｖｏの変化率
ｄＶｏ／ｄｔは、ＶｔｈをＦＥＴ４がオンし始める最小
限の電圧であるスレッショルド電圧、ＶｉをＦＥＴ４の
ゲートコントロール信号の電圧、Ｒｇをゲート（Ｇ）に
接続した抵抗器３の抵抗値とし、ｉｇ＝（Ｖｉ−Ｖth）／Ｒg ……………………………（２）とすると、ｄＶｏ／ｄｔ＝−ｉｇ／Ｃr …………………………（３）となる。

【００４９】一方、ミラー容量の両端の電圧Ｖｃは、Ｖc ＝Ｖout−Ｖｔｈ ≒ Ｖout……………………（４）であるので、出力電圧Ｖｏが低下するほど、静電容量Ｃ
rへのバイアス電圧Ｖcが低下し、静電容量Ｃrは増加
し、電圧変化率の絶対値｜ｄＶout／ｄt｜は減少する。
その結果、図３に示すように、次第に緩やかになるなま
り波形が得られる。

【００５０】次に、図４にコンデンサ４がａ〜ｄに示す
ような特性を有する場合について、特性を比較する。こ
れらは、（１）式におけるｋの値を変えたことに相当
し、各コンデンサは以下のようになる。ａ：Ｃra＝Ｃ₀−ｋａ×Ｖc ｂ：Ｃrb＝Ｃ₀−ｋｂ×Ｖc ｃ：Ｃrc＝Ｃ₀−ｋｃ×Ｖc ｄ：Ｃrd＝Ｃ₀−ｋｄ×Ｖc ｅ：Ｃre＝Ｃ₀−ｋｅ×Ｖc ｋａ<ｋｂ<ｋｃ<ｋｄ<ｋｅ

【００５１】上記構成より、出力電圧Ｖｏは、図５に示
したように式（１）におけるｋの値がコンデンサ４の特
性に応じて、各々変化する。すなわち、ａで示すｋの値
の小さい特性を有するコンデンサ４を用いた場合は、図
４ａに示すように、電圧変化率が比較的一定に近い、直
線に近い特性が得られる。一方、図４ｅに示すｋの大き
い特性を有するコンデンサ４を用いた場合は、電圧変化
率の大きいパルスの印加初期に傾きが大きく、その後急
激に緩やかになる波形が得られる。さらに、Ｖｒ＝０の
ときの静電容量値Ｃｏを、適宜選択することにより、高
い自由度で種々のカーブを描く波形を得ることができ
る。また、例えば、ｋ＝ｋ１のコンデンサをｎ個直列に
接続すれば、ｋ＝ｋ１／ｎとなるように、ｋの値は、複
数のコンデンサ４を直列に接続することによっても変え
ることができる。

【００５２】従来、なまり波形を有効に動作させるため
には、放電開始時点での電圧変化率が重要であり、放電
開始時点で弱放電が誘起できれば、その後は電圧変化率
が一定ならば弱放電が持続すると考えられてきた。しか
し、本発明が解決しようとする課題のように、電圧変化
率が一定の傾斜パルスを印加すると、次第に放電が成長
し、やがて強放電に至ってしまうことがあることが判明
した。つまり、弱放電を誘起・継続するに理想的な波形
は、放電開始後、電圧変化率がある割合で次第に緩やか
になる波形であることが分かった。

【００５３】電圧変化率が次第に緩やかになる波形であ
っても、Exponential波形は、すでに説明したとおり、
電圧変化率の減少の割合が極端に大きく、その割合を調
整するような波形の自由度が小さいので、最終到達電圧
に至るまでに必要以上に時間がかかってしまう。

【００５４】本発明によれば、電圧変化率が次第に緩や
かになり、その割合がExponential波形ほど極端ではな
い波形が実現でき、また、その割合をある程度調整する
ことが可能であるため、弱放電を有効に誘起・継続する
波形を生成することが可能となる。さらに、ＰＤＰにお
ける端子間の静電容量成分の影響を受けず、ＰＤＰ５１
のリセット動作が、より安定する。

【００５５】なお、以上の説明において、コンデンサ４
は、図２に示すようにバイアス電圧に対して直線的に静
電容量が減少するコンデンサを用いた場合について説明
したが、これに限らず、種々のバイアス電圧依存性を有
するコンデンサも使用可能である。

【００５６】例えば、図６に示すように、バイアス電圧
とともに静電容量の増加するコンデンサを用いると、図
７に示すように、次第に電圧変化率が大きくなるよう
な、なまりパルスを得ることができる。このような波形
は、ＰＤＰ５１の電極間ギャップが非常に大きいか、ガ
スの圧力が高い、あるいは、なまりパルスを印加する時
点における、空間電荷や準安定粒子などのプライミング
粒子が非常に少ない場合など、放電開始時点の電圧変化
率が特に小さくないと強放電になり易い条件下で、なま
りパルスの印加時間を短くする場合に有効である。

【００５７】また、図８に示すミラー積分回路１では、
ドレイン（Ｄ）が基準電位点、ゲート（Ｇ）が入力端
子、ソース（ｓ）が出力端子となる。上記構成により、
図９で示す出力電圧Ｖｏの波形は、電圧変化率が徐々に
小さくなるような立上がり波形となる。

【００５８】実際には、ＰＤＰ５１の特性に応じて、放
電強度波形を見ながら、適宜最適な値を選択する。図５
に示した出力電圧波形を、放電開始時点にて弱放電を誘
起し、その弱放電が強放電に至らない程度の傾きを有す
る波形であり、かつパルスができる限り速やかに最終到
達電圧にいたるような波形１となるように、コンデンサ
４の特性を選択する。

【００５９】実施の形態２．実施の形態１においては、
ミラー積分回路１を構成するミラー素子として、バイア
ス電圧によって静電容量の変化するようなコンデンサ４
を用いた。実施の形態２では、ミラー容量として、単一
のコンデンサを用いるのではなく、複数の回路素子を組
み合わせて、実効的に端子間の静電容量がバイアス電圧
によって変化するような二端子回路網を示す。

【００６０】図１０に、実施の形態２におけるミラー積
分回路１を示す。図において、５はバイアス電圧によっ
て静電容量が変化する二端子回路網である。また、図１
１は二端子回路網５の具体的な構成の一例を示す。図に
おいて、二端子回路網は、バイアス電圧によって静電容
量が変化しない静電容量Ｃ１のコンデンサ６と、定電圧
素子としてのツェナーダイオード８を直列に接続したも
のに、さらにバイアス電圧によって静電容量が変化しな
い静電容量Ｃ２のコンデンサ７を並列に接続したもので
ある。

【００６１】図１２は本実施の形態におけるミラー積分
回路１の動作を説明している。図において、初期状態と
して、コンデンサ６およびコンデンサ７にともに端子Ａ
側を正とする電圧Ｖｅが印加されている。また、ツェナ
ーダイオード８のツェナー電圧をＶｚ（Ｖｚ＜Ｖｅ）、
ＦＥＴ４のスレッショルド電圧Ｖｔｈは、Ｖｅに比べて
十分に小さいものとし、Ｖｒ＝Ｖｏと考える。

【００６２】この状態で、入力端子に電圧Ｖｉｎが印加
されると、端子Ｂから電流ｉｇ＝（Ｖｉｎ−Ｖｔｈ）／
Ｒｇが流れ込み、コンデンサ７に電荷が蓄積され始め
る。しか、Ｃ１にはツェナーダイオードが直列に接続さ
れているため、ツェナーダイオードの両端の電圧が増加
するのみであり、コンデンサ６に電荷は蓄積されない。
この時、二端子回路網５の等価的な静電容量は、Ｃ２で
ある。従って、出力の電圧変化率は、ｄＶｏ／ｄｔ＝−
ｉｇ／Ｃ２となる。

【００６３】出力電圧Ｖｏが、Ｖｅ−Ｖｚになると、ツ
ェナーダイオード５の両端の電圧はツェナー電圧に達
し、コンデンサ６にも電流が流れはじめる。この時、二
端子回路網５の等価的な静電容量は、Ｃ１＋Ｃ２とな
る。従って、出力の電圧変化率は、ｄＶｏ／ｄｔ＝−ｉ
ｇ／（Ｃ１＋Ｃ２）となる。

【００６４】以上の動作により、なまりパルスの印加初
期には電圧変化率が小さく、なまりパルスの後半におい
て、電圧変化率が大きい波形が実現できる。

【００６５】このように、比較的弱い放電を形成可能な
なまりパルスは、プライミング放電等の表示発光を構成
しない放電は弱い方がコントラスト上望ましい。従っ
て、電圧変化率ｄｖ／ｄｔが小さい領域において放電を
開始させることによって、十分に弱く持続的な微少な放
電を形成することができる。また、電圧変化率ｄｖ／ｄ
ｔが大きい領域において、放電開始後に速やかに所定の
電位まで立ち上げることができる。本実施の形態におい
ては、図１０および図１１に示すミラー積分回路１を用
い、ＰＤＰ５１の端子間静電容量によらず、安定して電
圧変化率が２段階に変わる波形を実現できる。

【００６６】以上の説明において、コンデンサ６、コン
デンサ７は、ともにバイアス電圧によって静電容量の変
化しない素子を用いたが、コンデンサ６、コンデンサ７
の少なくとも一方に、バイアス電圧によって静電容量が
変化する特性を有するものを用いても良い。その場合、
出力波形は、電圧がＶｅ−Ｖｚとなる部分に変曲点を有
する、２つの曲線、あるいは曲線と直線をつなぎあわせ
た波形となる。

【００６７】二端子回路網５は、図１１に示したものに
限らず、バイアス電圧Ｖｒによって実効的な静電容量が
変化する特性を有する他の回路網も使用でき、その回路
網の特性に応じて、出力電圧波形が変化する。

【００６８】以上のように、複数の素子を組み合わせ
て、実効的に端子間の静電容量がバイアス電圧によって
変化するような二端子回路網を作成し、ミラー容量とし
て用いることにより、種々の波形が、さらに高い自由度
で得られることにより、ＰＤＰのリセット動作をより安
定したものとしたり、なまりパルスを印加する時間をさ
らに短くすることが可能である。

【００６９】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示す効果を奏する。

【００７０】反転増幅素子の入力端子と出力端子との間
に接続され、バイアス電圧によって静電容量が変化する
コンデンサと備えたことによって、ＰＤＰの電極間容量
に依存せずになまり波形を印加でき、ＰＤＰの動作が安
定する。

【００７１】また、コンデンサが、バイアス電圧が高く
なるにつれて静電容量が小さくなるのて、なまりパルス
による弱放電が強放電に至ることなく、ＰＤＰの動作が
安定する。

【００７２】さらに、反転増幅素子の入力端子と出力端
子との間に接続され、バイアス電圧によって静電容量が
変化する二端子回路網とを有し、上記出力端子になまり
パルスを発生することによって、ＰＤＰの特性に応じ
て、最適な波形を有するなまりパルスを安定的に得るこ
とができる。

【００７３】また、二端子回路網が、直列に接続した第
１のコンデンサとツェナーダイオードとに並列に接続し
た第２のコンデンサで構成されたことにより、前半に電
圧変化率が大きく、後半は電圧変化率の小さい波形が、
ＰＤＰの電極間容量に依存せずに得られる。

【図面の簡単な説明】

【図１】実施の形態１に係るミラー積分回路の回路図
である。

【図２】実施の形態１に係るコンデンサのバイアス電
圧と静電容量の関係を示す図である。

【図３】実施の形態１に係るなまりパルスの出力波形
を示す図である。

【図４】実施の形態１に係るコンデンサのバイアス電
圧と静電容量の関係を示す図である。

【図５】実施の形態１に係るなまりパルスの出力波形
を示す図である。

【図６】実施の形態１に係るコンデンサのバイアス電
圧と静電容量の関係を示す図である。

【図７】実施の形態１に係るなまりパルスの出力波形
を示す図である。

【図８】実施の形態１に係るミラー積分回路の回路図
である。

【図９】実施の形態１に係るなまりパルスの出力波形
を示す図である。

【図１０】実施の形態２に係るミラー積分回路の回路
図である。

【図１１】実施の形態２に係る二端子回路網の内部回
路図である。

【図１２】実施の形態２に係るなまりパルス発生回路
の出力波形と内部動作を説明する波形図である。

【図１３】従来のプラズマディスプレイ装置の全体構
成を示す図である。

【図１４】従来のプラズマディスプレイパネルの構造
を説明するための斜視図である。

【図１５】従来のプラズマディスプレイ装置の駆動方
法を示すタイミングチャートである。

【符号の説明】

１ミラー積分回路、２ＥＦＴ、３抵抗器、
４コンデンサ、５二端子回路網、６コンデン
サ、７コンデンサ、５１ＰＤＰ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/28 Ｅ

Claims

【特許請求の範囲】

【請求項１】放電空間を挟んで対向配置した第１基板
と第２基板とを有し、上記第１基板上に第１電極が配列
され、上記第１電極と直交対向して第２電極が上記第２
基板上に配列されたプラズマディスプレイ装置であっ
て、上記第１電極または第２電極に出力端子が電気的に接続
された反転増幅素子と、該反転増幅素子の入力端子に接続された抵抗器と、上記入力端子と出力端子との間に接続され、バイアス電
圧によって静電容量が変化するコンデンサとを有し、上
記出力端子になまりパルスを発生するミラー積分回路を
備えたことを特徴とするプラズマディスプレイ装置。
【請求項２】上記第１電極が列電極、上記第２電極が
電極対を有する行電極であって、上記ミラー積分回路は、上記反転増幅素子のドレインま
たはソースを上記出力端子として、上記電極対の一方の
電極になまりパルスを印加することを特徴とする請求項
１に記載のプラズマディスプレイ装置。
【請求項３】上記コンデンサは、バイアス電圧が高く
なるにつれて静電容量が小さくなることを特徴とする請
求項１に記載のプラズマディスプレイ装置。
【請求項４】放電空間を挟んで対向配置した第１基板
と第２基板とを有し、上記第１基板上に第１電極が配列
され、上記第１電極と直交対向して第２電極が上記第２
基板上に配列されたプラズマディスプレイ装置であっ
て、上記第１電極または第２電極に出力端子が電気的に接続
された反転増幅素子と、該反転増幅素子の入力端子に接続された抵抗器と、上記入力端子と出力端子との間に接続され、バイアス電
圧によって静電容量が変化する二端子回路網とを有し、
上記出力端子になまりパルスを発生するミラー積分回路
を備えたことを特徴とするプラズマディスプレイ装置。
【請求項５】上記第１電極が列電極、上記第２電極が
電極対を有する行電極であって、上記ミラー積分回路は、上記反転増幅素子のドレインま
たはソースを上記出力端子として、上記電極対の一方の
電極になまりパルスを印加することを特徴とする請求項
４に記載のプラズマディスプレイ装置。
【請求項６】上記二端子回路網が、第１のコンデンサ
とツェナーダイオードの直列体と、該直列体に並列に接
続された第２のコンデンサを含むことを特徴とする請求
項４に記載のプラズマディスプレイ装置。