JP2001272946A - Ａｃ型プラズマディスプレイパネルとその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＡＣ型プラズマディスプレイにおいて、均一
な電荷消去により、駆動特性を良好に保つ駆動方法およ
び駆動回路を提供することを課題とする。 【解決手段】 前面基板の内側に、走査電極Ｓ1〜Ｓn
と、前記前面基板と前記走査電極の間の共通電極Ｃ1〜
Ｃnと、前記前面基板と離間して対向配置された背面基
板に、前記走査電極Ｓ1〜Ｓn及び前記共通電極Ｃ1〜Ｃn
-1と離間して交差するように配置されるデータ電極Ｄ1
〜Ｄmとでセルを構成しているＡＣ型プラズマディスプ
レイパネルであって、壁電荷を形成するアドレス期間
と、維持放電を持続的に発生させる表示放電を行う維持
期間とで駆動するＡＣ型プラズマディスプレイの駆動方
法において、前記維持期間の終了後に表示を行った前記
選択セルに形成された壁電荷を消去するために印加する
電荷消去パルスを、前記維持パルスのうちの最終維持パ
ルスの終了後0μｓ〜200μｓの間に印加することを特徴
とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＣ型プラズマデ
ィスプレイパネルの駆動方法に関し、特に、維持電圧を
供給してその後の新たな放電電圧に移行する際のＡＣ型
プラズマディスプレイパネルの駆動方法とこの駆動方法
を用いたＡＣ型プラズマディスプレイパネルに関する。

【０００２】

【従来の技術】一般に、プラズマディスプレイパネル
は、薄型構造でちらつきがなく表示コントラスト比が大
きいこと、また、比較的に大画面とすることが可能であ
り、応答速度が速く、自発光型で、蛍光体の利用により
多色発光も可能であることなど、数多くの特徴を有して
いる。このために、近年、コンピュータ関連の表示装置
分野およびカラー画像表示の分野等において、薄型の大
画面表示装置などのいわゆる壁テレビとして、広く利用
されるようになりつつある。

【０００３】このプラズマディスプレイには、その動作
方式により、電極が誘電体で被覆されて、間接的に交流
放電の状態で動作させるＡＣ型のものと、電極が放電空
間に露出して、直流放電の状態で動作させるＤＣ型のも
のとがある。

【０００４】更に、ＡＣ型には、駆動方式として放電セ
ルのメモリを利用するメモリ動作型と、それを利用しな
いリフレッシュ動作型とがある。なお、プラズマディス
プレイの輝度は、放電回数、即ちパルス電圧の繰り返し
数に比例する。上記のリフレッシュ型の場合は、表示容
量が大きくなると、輝度が低下するため、小表示容量の
プラズマディスプレイに対して主として使用されてい
る。

【０００５】図１４は、ＡＣ型プラズマディスプレイの
一つの表示セル構成を例示する断面図である。この表示
セルは、ガラスより成る背面および前面の二つの絶縁基
板１及び２と、絶縁基板２上に形成される透明な走査電
極３及び透明な共通電極４と、電極抵抗値を小さくする
ため走査電極３及び共通電極４に重なるように配置され
るトレース電極５、６と、背面ガラス基板の絶縁基板１
上に、走査電極３及び共通電極４と直交して形成される
データ電極７と、絶縁基板１及び２の空間に、ヘリウ
ム、ネオンおよびキセノン等またはそれらの混合ガスか
ら成る放電ガスが充填される放電ガス空間８と、この放
電ガス空間８を確保するとともに、表示セルを区切るた
めの隔壁９と、上記放電ガスの放電により発生する紫外
線を可視光２５に変換する蛍光体２１と、走査電極３及
び共通電極４を覆う誘電膜２２と、この誘電膜２２を放
電から保護する酸化マグネシウム等から成る保護層２４
と、データ電極７を覆う誘電膜２３とを備えて構成され
る。

【０００６】図１５は本発明にも適用されて駆動される
ＡＣ型プラズマディスプレイパネルの電極配置を模式的
に示したものである。平行に設けられた走査電極Ｓ１〜
Ｓｎと共通電極Ｃ１〜Ｃｎと、それらと直交する方向に
設けられたデータ電極Ｄ１〜Ｄｍとの交点が、発光する
セルとなる。走査電極Ｓ１本と共通電極Ｃ１本とデータ
電極Ｄ１本で１つのセルを構成する。従って１画面全体
のセル数は走査電極及び共通電極ｎ本×データ電極ｍ本
のｎ×ｍ個となる。

【０００７】かかる構成におけるプラズマディスプレイ
の書き込み選択型駆動動作については、図１６を参照し
て説明する。各ＳＦは、プライミング期間→アドレス期
間→維持期間→電荷消去期間の４つの期間で構成されて
いる。

【０００８】まず、最初のプライミング期間では、走査
電極に印加されるプライミングパルスＰpr-s、共通電極
側に印加されるプライミングパルスＰpr-cにより、放電
を発生させる。この放電により走査電極と共通電極の電
極間ギャップ近傍の放電空間においてプライミング放電
が発生し、セルの放電を発生させやすくする活性粒子の
生成が行われると同時に、走査電極上に負極性、共通電
極上に正極性の壁電荷が付着する。続いて、電荷調整パ
ルスＰpe-sが印加され、弱放電を発生させることによ
り、走査電極上の負極性壁電荷、共通電極上の正極性壁
電荷を減少させる。

【０００９】アドレス期間は、発光させる放電セル選択
の期間であり、走査電極に印加される負極性の走査パル
スＰｗ-sとデータ電極に印加される正極性のデータパル
スＰdにより選択するセルのみで書き込み放電を発生さ
せ、以降の維持期間で発光させる場所のセルの電極に壁
電荷を付着させる。書き込み放電は走査パルスＰｗ-sが
印加された走査電極とデータパルスＰdが印加されたデ
ータ電極の交点でのみ発生する。放電が発生すると、そ
の放電セルには壁電荷が付着する。それに対し放電が発
生しなかった放電セルにおいては、電荷消去後の壁電荷
が少ない状態である。

【００１０】維持期間は、表示発光のための期間であ
り、共通電極側から開始され、以降走査電極側、共通電
極側に交互に印加される負極性の維持パルスＰsus-s、
Ｐsus-cが走査電極、共通電極に印加される。この際、
アドレス期間で書き込みが行われなかった放電セルの壁
電荷量は非常に少ないので、維持パルスが印加されても
維持放電は発生しない。一方、アドレス期間で書き込み
放電が発生した放電セルにおいては、走査電極に正電
荷、共通電極に負電荷が付着しており、共通電極への負
極性の維持パルス電圧と壁電荷電圧が重畳され、放電開
始電圧を越え、放電が発生する。放電が発生すると、そ
れぞれの電極に印加されている電圧を打ち消すように壁
電荷が配置される。従って共通電極には負電荷、走査電
極には正電荷が付着する。

【００１１】次の維持パルスは、走査電極側が正電圧の
パルスであるため、壁電荷との重畳によって、放電空間
に印加される実効的電圧が放電開始電圧を越えて、放電
が発生する。以下同じ事を繰り返して放電が維持され
る。輝度はこの放電の繰り返し回数で決定される。

【００１２】電荷消去期間では、走査電極Ｓiに負極性
の維持消去パルスＰse-sを印加し、維持期間で発光して
いた場合に存在する壁電荷を消去し、パネル内の全放電
セルの状態を均一化する。

【００１３】このように、映像信号に対応して、各ＳＦ
単位で、プライミング期間→アドレス期間→維持期間→
電荷消去期間の４つの期間をそれぞれ繰り返すことによ
り、大画面で高密度画素の表示を維持している。

【００１４】このシーケンスを動作させるためのプラズ
マディスプレイパネルの駆動回路の構成ブロック図を、
図１７に示す。プラズマディスプレイパネルの水平方向
の端部に走査電極、維持電極の取り出し部があり、この
接続部に駆動回路が接続される。走査電極側の駆動回路
は走査電極１本ずつに走査パルスを出力するための走査
パルスドライバ６６、プライミングパルスを出力するた
めのプライミングドライバ６５、維持パルスを出力する
ための維持ドライバ６２、消去パルスを印加するための
消去ドライバ６３、走査ベースパルスを出力するための
走査ベースドライバ６１、走査電圧を出力するための走
査電圧ドライバ６４から構成され、これら全体として走
査電極ドライバ６０を構成する。

【００１５】一方共通電極側の駆動回路の共通電極ドラ
イバ４０は、共通電極全体に維持パルスを印加するため
の維持ドライバ４１から構成されている。プラズマディ
スプレイパネル７０の垂直方向の端部にはデータ電極の
取り出し部があり、この接続部にデータドライバ５０が
接続される。なお本図では、各ドライバをスイッチとし
て表記しているが、これは物理的なスイッチではなく、
トランジスタやＦＥＴなどに代表されるスイッチング素
子で構成しても良い。

【００１６】階調表現は、１つのフレームを複数のサブ
フィールドに分割し、維持パルス数をＳＦ毎に異なら
せ、そのＳＦの組み合わせによって行う。したがって、
各ＳＦの維持パルス数の比を例えば１：２：４：８：１
６：３２：６４：１２８にすると、２５６（＝２⁸）階
調を表現する。

【００１７】また、消費電力は、画像の表示面積が大き
く平均輝度レベルが高い場合、極めて増加する。そこ
で、消費電力の増加を抑制するための制御方法が用いら
れている。この制御方法は、「Peak Luminance Enhance
ment」（ＰＬＥ）と呼ぶ。入力された映像信号は、映像
信号処理回路、ＳＦ制御回路でプラズマディスプレイ用
の信号に変換される。変換された信号は、入力信号平均
輝度レベル演算回路に入力され、画面全体の輝度レベル
を演算する。この演算結果を基に維持パルス数制御回路
では、入力信号の平均輝度レベルが低い場合（ＡＰＬ
（Average Peak Brightness Level）：小）、すなわち
表示する面積が狭い場合は維持パルス数を増やして輝度
を上昇させ、逆に平均輝度レベルが高い場合（ＡＰＬ：
大）、すなわち表示する面積が広い場合は維持パルス数
を減らして輝度を制限することで、表示面積が大きい場
合の消費電力を抑えつつ、高いピーク輝度を得られるよ
うに、各ＳＦの維持パルス数をフレーム毎に制御してい
る。

【００１８】このようなプラズマディスプレイの駆動方
法では、図１８に示すように、維持期間として、ＡＰＬ
が最低の時の維持パルス数がすべて入るだけの長さが割
り当てられている。すなわち、維持期間中維持期間の残
時間Ｔs-eを、維持パルス数の多いＡＰＬが低い場合に
は、短い期間であっても走査側電極波形と共通側電極波
形として供給し、維持パルス数の少ないＡＰＬが高い場
合には、長い期間、走査側電極波形と共通側電極波形と
して供給し、電荷消去期間はＡＰＬの高低には関係なく
負側に消去パルスを供給して後、一定期間Ｔe-pを供給
している。

【００１９】

【発明が解決しようとする課題】従って、図１９に示す
ように、ＡＰＬが高いとき、すなわち維持パルス数が少
ないときは、維持期間に与えられた期間の終わりに空白
時間が生じ、最終維持パルスから次の電荷消去パルスま
での時間大きくなる。これにより、ＡＰＬの高低によっ
て電荷消去までの時間がかわることになり、均一な電荷
消去の達成が難しかった。

【００２０】本発明の主な目的は、ＡＣ型プラズマディ
スプレイにおいて、均一な電荷消去により、駆動特性を
良好に保つ駆動方法および駆動回路を提供することであ
る。

【００２１】

【課題を解決するための手段】本発明は、前面基板の内
側に、走査電極Ｓ1〜Ｓnがこの順に互いに水平かつ平行
に配置され、前記前面基板と前記走査電極の間に共通電
極Ｃ1〜Ｃnが配置され、前記前面基板と離間して対向配
置された背面基板に、前記走査電極Ｓ1〜Ｓn及び前記共
通電極Ｃ1〜Ｃn-1と離間して交差するように複数のデー
タ電極Ｄ1〜Ｄmが配置され、前記走査電極Ｓｎ、前記共
通電極Ｃｎと前記データ電極Ｄｍの交点で１セルを構成
しているＡＣ型プラズマディスプレイパネルであって、
１画面を構成する時間である１フレームをサブフィール
ド（以下、ＳＦと称する）に分割し、任意のセルに書込
放電を発生させるために各ＳＦにて少なくとも前記走査
電極に線順次に走査パルスを印加しつつ選択するデータ
電極に前記走査パルスに同期したデータパルスを印加し
て選択した選択セルに書込放電を起こし、壁電荷を形成
するアドレス期間と、前記アドレス期間に選択的に放電
が発生した箇所に維持パルスを供給して維持放電を持続
的に発生させる表示放電を行う維持期間とで駆動するＡ
Ｃ型プラズマディスプレイの駆動方法において、前記維
持期間の終了後に表示を行った前記選択セルに形成され
た壁電荷を消去するために印加する電荷消去パルスを、
前記維持パルスのうちの最終維持パルスの終了後0μｓ
〜200μｓの間に印加することを特徴とする。

【００２２】また、本発明は、前面基板の内側に、走査
電極Ｓ1〜Ｓnがこの順に互いに水平かつ平行に配置さ
れ、前記前面基板と前記走査電極の間に共通電極Ｃ1〜
Ｃnが配置され、前記前面基板と離間して対向配置され
た背面基板に、前記走査電極Ｓ1〜Ｓn及び前記共通電極
Ｃ1〜Ｃn-1と離間して交差するように複数のデータ電極
Ｄ1〜Ｄmが配置され、前記走査電極Ｓ1〜Ｓｎ、前記共
通電極Ｃ1〜Ｃｎと前記データ電極Ｄ1〜Ｄｍの交点で１
セルを構成し、１画面を構成する時間である１フレーム
をサブフィールド（以下、ＳＦと称する）に分割し、任
意のセルに書込放電を発生させるために各ＳＦにて前記
走査電極と前記共通電極とにプライミングパルスを供給
するプライミング期間と、少なくとも前記走査電極に線
順次に走査パルスを印加しつつ選択する前記データ電極
に前記走査パルスに同期したデータパルスを印加して選
択した選択セルに書込放電を起こし、壁電荷を形成する
アドレス期間と、前記アドレス期間に選択的に放電が発
生した箇所に維持パルスを供給して維持放電を持続的に
発生させる表示放電を行う維持期間と、前記走査電極と
前記共通電極とに維持消去パルスを印加する電荷消去期
間とを順次駆動するＡＣ型プラズマディスプレイにおい
て、前記維持期間に前記走査電極と前記共通電極とに前
記維持パルスを印加する維持ドライバと、前記維持期間
の終了後の前記電荷消去期間に前記放電・表示を行った
前記選択セルに形成された壁電荷を消去する電荷消去パ
ルスを前記走査電極に印加する電荷消去ドライバとを備
え、前記維持パルスのうちの最終維持パルスの終了後0
μｓ〜200μｓの間に前記電荷消去パルスを印加するこ
とを特徴とする。

【００２３】

【発明の実施の形態】本発明の実施形態について、図面
を参照しつつ詳細に説明する。

【００２４】［第１の実施形態］ （１）構成の説明 本発明の第１の実施形態では、維持期間の最終維持パル
スＰsus-cl終了から、電荷消去期間の電荷消去パルスＰ
se-s印加までの間隔Ｔs-eを、0μｓ〜200μｓとするこ
と、好ましくは電荷消去パルスを駆動する電荷消去ドラ
イバ自体の遅延時間〜１００μｓとすることを特徴とす
る。

【００２５】本発明の第１の実施形態によるＡＣ型プラ
ズマディスプレイの駆動回路の構成は、図１７によって
説明した構成と同様であり、駆動コントローラ３０から
の維持ドライバ６２と電荷消去ドライバ６３へのドライ
バ駆動タイミングが大きく異なっている。

【００２６】図１７によれば、プラズマディスプレイパ
ネルの水平方向の端部に走査電極、維持電極の取り出し
部があり、この接続部に駆動回路が接続される。走査電
極側の駆動回路は走査電極１本ずつに走査パルスを出力
するための走査パルスドライバ６６、プライミングパル
スを出力するためのプライミングドライバ６５、維持パ
ルスを出力するための維持ドライバ６２、消去パルスを
印加するための消去ドライバ６３、走査ベースパルスを
出力するための走査ベースドライバ６１、走査電圧を出
力するための走査電圧ドライバ６４から構成され、これ
ら全体として走査電極ドライバ６０を構成する。

【００２７】一方、共通電極側の駆動回路の共通電極ド
ライバ４０は、共通電極全体に維持パルスを印加するた
めの維持ドライバ４１から構成されている。プラズマデ
ィスプレイパネル７０の垂直方向の端部にはデータ電極
の取り出し部があり、この接続部にデータドライバ５０
が接続される。なお本図では、各ドライバをスイッチと
して表記しているが、これは物理的なスイッチではな
く、トランジスタやＦＥＴなどに代表される素子で構成
しても良い。

【００２８】階調表現は、１つのフレームを複数のサブ
フィールドに分割し、維持パルス数をＳＦ毎に異なら
せ、そのＳＦの組み合わせによって行う。したがって、
各ＳＦの維持パルス数の比を例えば１：２：４：８：１
６：３２：６４：１２８にすると、２５６（＝２⁸）階
調を表現する。

【００２９】また、プラズマディスプレイパネルの駆動
回路の消費電力は、画像の表示面積が大きく平均輝度レ
ベルが高い場合、極めて増加する。そこで、消費電力の
増加を抑制するための制御方法が用いられている。この
制御方法は、明度ピーク強調方法或いは「Peak Luminan
ce Enhancement」（ＰＬＥ）と呼ぶ。入力された映像信
号は、映像信号処理回路、ＳＦ制御回路でプラズマディ
スプレイ用の信号に変換される。変換された信号は、入
力信号平均輝度レベル演算回路に入力され、画面全体の
輝度レベルを演算する。この演算結果を基に維持パルス
数制御回路では、入力信号の平均輝度レベルが低い場合
（ＡＰＬ（Average Peak Brightness Level）：小）、
すなわち表示する面積が狭い場合は維持パルス数を増や
して輝度を上昇させ、逆に平均輝度レベルが高い場合
（ＡＰＬ：大）、すなわち表示する面積が広い場合は維
持パルス数を減らして輝度を制限することで、表示面積
が大きい場合の消費電力を抑えつつ、高いピーク輝度を
得られるように、各ＳＦの維持パルス数をフレーム毎に
制御している。

【００３０】（２）動作の説明 図１は本発明を実施する駆動波形の一例である。図１に
おいて、走査側電極波形は最右側にＧＮＤ−Ｖｓ−Ｖｐ
の電圧が印加され、共通側電極波形はＧＮＤ−Ｖｓの電
圧が印加される。各ＳＦはプライミング期間→アドレス
期間→維持期間→電荷消去期間で構成されており、プラ
イミング期間では、走査電極に正極性のパルスＰpr-s、
共通電極に負極性のパルスＰpr-cを同時に印加し、その
後走査電極に負極性のＰpe-sを印加する。次のアドレス
期間では、負極性のパルスＰbwが常に印加されており、
更に走査電極毎に時間的にずらして印加される負極性の
走査パルスＰｗ-sが印加され、図中の走査電極を発光さ
せる場合には、データ電極に走査パルスと同期した正極
性のデータパルスＰdを印加する。維持期間では、共通
電極に負極性の維持パルスＰsus-c、走査電極に負極性
の維持パルスＰsus-sを交互に印加する。最終維持パル
ス印加後に維持期間を終了し、その後、電荷消去期間で
は走査電極に負極性の維持消去パルスＰse-sを印加す
る。

【００３１】図２に、走査電極と共通電極への供給電圧
を時系列的に濃い線で示しており、上記駆動の場合の電
荷の移動の様子を模式的に示す。図２（ａ）のように、
プライミング期間の放電において、走査電極Snに正電圧
が印加されて走査電極Sn上に負電荷、共通電極Cnに負電
圧が印加されて共通電極Cn上に正電荷が蓄積される。図
２（ｂ）の電荷調整期間では走査電極Snに負電圧が印加
され共通電極には正電圧が印加されて、蓄積している電
荷が減少し、図２（ｃ）のアドレス期間で、選択された
セルはデータ電極Dと走査電極Sn間で放電が発生し、さ
らに共通電極Cnと走査電極Sn間の面電極間放電も発生す
ることにより、走査電極Sn上に正電荷、共通電極Cn上に
負電荷が蓄積される。図２（ｄ）の第一維持パルスでは
面電極間放電によりアドレス期間で蓄積された電荷の正
負が反転し、以後、維持パルス毎に電極上の電荷が反転
する。最終維持パルス印加後は図２（ｅ）に示すよう
に、走査電極Sn上に負電荷、共通電極Cn側に正電荷が蓄
積される。図２（ｆ）の電荷消去期間の放電により、蓄
積されていた電荷が解放され、またＳＦ先頭のプライミ
ング前の状態へと戻る。

【００３２】図２（ｅ）のように、アドレス期間で選択
されたセルでは、維持期間での放電によって電極上に壁
電荷が付着するが、最終維持パルスによる放電直後は放
電が起こりやすい状態にあるのに対し、同じように壁電
荷が付着していても空白時間の後には放電の発生が遅く
なる。これは、放電直後は放電空間中に存在する励起さ
れた分子や原子が多いのに対し、空白時間の後には励起
状態の分子、原子が減少していることによる。このた
め、最終維持パルスと電荷消去パルスの間隔を小さくし
て、電荷消去を行うと効果的である。

【００３３】（３）本実施形態の効果 図３に、最終維持パルスＰsus-cl終了から電荷消去パル
スＰse-s印加までの時間間隔Ts-eと維持電圧Vsの関係を
示す。時間間隔Ts-eが0〜150μｓ付近までは最大維持電
圧を規定するのは、アドレス期間における面電極間電位
差が大きいことにより、非選択セルが放電し、維持期間
も放電することによる誤灯のみである。しかし、時間間
隔Ts-eが150μｓを越えると、維持期間の放電により活
性化した分子、原子が徐々に減少していくため、前記ア
ドレス期間に端を発する誤灯よりも低い維持電圧におい
て、本来弱放電を発生させるべき電荷消去パルスで強放
電が発生し、次のＳＦのプライミング、電荷調整パルス
においても強放電が発生し、維持放電することによる、
誤灯が発生する。

【００３４】その時の電荷の動きを、図４に電荷消去期
間の細かい電圧低下毎の状態図を示す。時刻T1は維持期
間の終了時で電荷消去期間の開始時刻であり図４（ｄ）
にその状態図を示す。活性化分子、原子が多い場合は、
図４（ｄ）〜（ｇ）の左側に示すように、時刻T2におい
て放電が開始し、弱放電をおこすことで、電荷量を減ら
すことができる。しかし活性化した分子、原子が減少す
ると、放電開始が遅くなり、図４（ｄ）〜（ｇ）の右側
に示すように、時刻T3で放電をおこすときには、印加し
ている面電極間電位差電位差が大きくなるために強放電
し、蓄積されている電荷の正負が反転した状態でふたた
び蓄積する。この電荷消去期間に端を発する誤灯の発生
する電圧は、時間間隔Ts-eが大きくなるほど低くなる。
一方、最小維持電圧以下の電圧を印加した場合は、アド
レス期間において選択セルに放電を発生させても、アド
レス期間の面電極間電位差が不十分なため、面電極に付
着する電荷量が少ない。そのため、維持期間において、
放電を発生させるための電荷量が不足し、選択セルでも
維持放電に失敗することがある。従ってＶｓマージンと
しては最小維持電圧以上最大維持電圧以下である。最小
維持電圧はTs-eに依存しないが、最大維持電圧はTs-eが
大きくなるほど低下する。従って、Ts-eを0μｓ〜200μ
ｓに限定することにより、好ましくは電荷消去パルスを
駆動する電荷消去ドライバ６３自体の伝送遅延時間〜１
００μｓと限定することにより、安定した消去が可能で
あり、Ｖｓマージンを確保することができる。

【００３５】［第２の実施形態］本発明による第２の実
施形態は、第１の実施形態に「Peak Luminance Enhance
ment」（ＰＬＥ）と呼ばれる電力制御方法を組み併せる
ものである。ＰＬＥとは、ピーク輝度を拡大しつつ、消
費電力を低減するために、1フレーム毎の各ＳＦの維持
パルス数を制御するものである。

【００３６】本実施形態のプラズマディスプレイパネル
の駆動装置による構成ブロック図を、図５に示して説明
する。入力信号平均輝度レベル（ＡＰＬ）を演算し、Ａ
ＰＬが高い場合、維持パルス数制御回路で1フレーム当
りの全維持パルス数は少なく出力し、ＡＰＬが低い場合
は全維持パルス数は多く出力する。ＡＰＬによって１サ
ブフィールド（ＳＦ）中の維持期間の長さが変化する
が、図６に示すようにＡＰＬが高く維持パルス数が減少
した場合も電荷消去パルスは維持期間との間隔を0μｓ
〜200μｓの間に、好ましくは電荷消去パルスを駆動す
る電荷消去ドライバ自体の遅延時間〜１００μｓとする
こと設定することを第２の実施形態の特徴とする。これ
により、ＡＰＬが変化した場合も常に安定した電荷消去
が実現できる。

【００３７】［第３の実施形態］本発明による第３の実
施形態は、上記第２の実施形態において、図７に示すよ
うに、プライミングパルスが鋸歯状波または鈍り波形で
あり、電荷消去パルスとプライミングパルスの両方で電
荷消去を完全に行う場合に、電荷消去パルスとプライミ
ングパルスとの時間間隔Te-pをも0〜200μｓの間に設定
することを特徴とする。このような形態のプライミング
パルスにおいては、前ＳＦが発光した場合、電荷消去パ
ルスで完全に消去できなかった電荷を消去するという機
能を併せ持つ。このプライミングパルスによる消去特性
も第１の実施形態と同様、空間電荷が存在している間に
放電を行う方が良い消去特性を得られる。電荷消去パル
スとプライミングパルスの間隔Te-pとプライミング電圧
Ｖｐの関係を、図８に示す。

【００３８】ここで、最小プライミング電圧とは、全セ
ルにプライミング放電が発生する最小Ｖｐ電圧値、最大
プライミング電圧とは、それ以上のＶｐ電圧を印加する
と、プライミングにおける弱放電時の電荷の蓄積量が多
くなり、Ｐpr-sの立ち下がり時に、蓄積していた電荷に
よる面電極間電位差が放電可能な電位差以上であるため
に強放電が発生する（自己消去放電）ことに起因する誤
灯が発生する上限電圧、最大誤灯電圧とは、プライミン
グにおける弱放電が不十分となり、蓄積される壁電荷量
が不足して、次の電荷調整パルスでの放電開始時の面電
極間電位差が大きくなり、強放電が発生して誤灯につな
がる最大の電圧である。従って、Ｖｐのマージンは図８
中の斜線部となる。Te-pを小さくすることにより、マー
ジンを広く確保することができる。

【００３９】［第４の実施形態］本発明による第４の実
施形態は、第３の実施形態において、図９に示すよう
に、電荷調整パルスが鋸歯状波または鈍り波形で弱放電
により電荷を調整する形態の場合、プライミングパルス
から電荷調整パルスまでの時間間隔Tp-peを0〜50μｓに
設定すること、好ましくはプライミングドライバ６５自
体の遅延時間〜２０μｓに設定することを特徴とする。

【００４０】このような形態の電荷調整パルスにおいて
は、プライミングパルスにより電荷を完全に消去した
後、活性化した分子、原子の残っている状態でアドレス
に適した電荷配置を作ることにより、電荷配置のばらつ
きを低減できる。プライミング終了から電荷調整パルス
までの時間Tp-peと維持電圧Ｖｓの関係を図１０に示
す。Tp-peが0〜50μｓ付近では、最大維持電圧以上の電
圧を印加すると、アドレス期間における面電極間電位差
が大きいために、非選択セルにおいても面放電が発生
し、維持放電することによる誤灯が発生する。

【００４１】しかし、時間間隔Tp-peが50μｓを越える
と、プライミング期間にセル内で活性化した分子、原子
が減少していくため、電荷調整パルスにおける放電開始
時の面電極間電位差が大きくなり、前記アドレス期間に
端を発する誤灯よりも低い電圧において、電荷調整パル
スでの強放電が発生、維持期間も放電することにより、
誤灯につながる。一方、最小維持電圧以下では、アドレ
ス期間で選択セルで放電が発生しても、面電極間電位差
が不十分なため、面電極に付着する電荷量が少ない。

【００４２】そのため、維持期間において、放電を発生
させるための電荷量が不足し、選択セルでも維持放電に
失敗することがある。蓄積される電荷量が少ないため、
維持するための電圧が不足する。従って、維持電圧Ｖｓ
のマージンとしては、最小維持電圧以上最大維持電圧以
下である。最小維持電圧はTp-peに依存しないが、最大
維持電圧はTp-peが大きくなるほど低下する。従ってTp-
peを0〜50μｓに限定することで、広いＶｓマージンを
確保できる。

【００４３】［第５の実施形態］本発明による第５の実
施形態は、第４の実施形態において、電荷調整パルスか
らアドレス期間までの時間間隔を0〜50μｓの間とする
こと、好ましくは走査電圧ドライバ６４自体の伝送遅延
時間〜２０μｓの間とすることを特徴とする。

【００４４】本実施形態の電荷調整パルスにより、上記
の通り電荷配置のばらつきを低減した状態で、さらに電
荷調整パルスにおける放電によりセル内の分子、原子が
活性化した状態でアドレスを行うことにより、選択セル
でのアドレスにおける放電が安定して得られる。

【００４５】［第６の実施形態］本発明による第６の実
施形態は、第５の実施形態において、図１１に示すよう
に、フィールド中のＳＦ全体の間隔を詰めることを特徴
とする。これは維持期間〜電荷消去期間〜次ＳＦプライ
ミング期間〜電荷調整期間〜アドレス期間〜維持期間、
の各期間の間隔を第１乃至第５の実施形態の如く限定す
ることにより、安定した電荷消去かつ安定したアドレス
放電を可能にする。この際、上述のＰＬＥ制御方法或い
は明度ピーク強調方法を用いることができる。

【００４６】本実施形態では、図１９に示した従来例に
おける維持期間の相違による空白期間を削減することに
よりサブフィールドの期間を短縮できる。

【００４７】特に、映像信号の入力平均輝度レベル（Ａ
ＰＬ）が高いとき、すなわち維持パルス数が少ないとき
は、維持期間に与えられた期間の終わりに空白時間が生
じ、最終維持パルスから次の電荷消去パルスまでの時間
が大きくなる。これにより、ＡＰＬの高低によって、電
荷消去までの時間に誤放電の発生を適度に防止して、均
一な電荷消去により、駆動特性を良好に保つことが可能
となる。また、この空白時間を設けることなくサブフィ
ールドの期間を短縮することができる。

【００４８】一方では、この空白期間に、後述の図１２
に示したように、プライミングパルスの後に電荷調整パ
ルスと電荷消去パルスを共通電極に設けて、誤放電を防
止することができる。

【００４９】［第７の実施形態］本発明による第７の実
施形態として、第６の実施形態において、図１２に示す
ようにフィールド最後のＳＦの最終維持パルス後に電荷
消去パルス、プライミングパルス、電荷調整パルスを第
１乃至第４の実施形態の如く印加し、さらに次フィール
ドの先頭ＳＦのアドレス期間直前にも電荷消去パルス、
プライミングパルス、電荷調整パルスを印加することを
特徴とする。

【００５０】１フィールド後半の各ＡＰＬレベルの状態
図を図１３に示す。ＡＰＬが高い場合、フィールドの最
後に空白時間が出来るが、そこに電荷消去パルス、プラ
イミングパルス、電荷調整パルスを印加する。前半の電
荷消去パルス、プライミングパルス、電荷調整パルスに
より、発光したセルにおける電荷の消去を完全に行い、
さらに放電の起こりやすい電荷配置を実現させる。さら
に後半の電荷消去パルス、プライミングパルス、電荷調
整パルスで放電させることにより、再び分子、原子を活
性化させ、電荷配置を整え直すことができ、それにより
フィールドの先頭ＳＦにおいても安定したアドレス放電
を得ることができる。

【００５１】なお、上記各実施例におけるＡＣ型プラズ
マディスプレイパネルの駆動方法は、ＡＣ型プラズマデ
ィスプレイパネル自体内に用いることができるので、本
発明によるＡＣ型プラズマディスプレイパネルにおいて
も、同様な駆動方法をそれぞれ用いることができる。

【００５２】

【発明の効果】本発明は、プラズマディスプレイパネル
の駆動装置或いは方法において、映像信号の入力平均輝
度レベル（ＡＰＬ）が高いとき、すなわち維持パルス数
が少ないときは、維持期間に与えられた期間の終わりに
空白時間が生じ、最終維持パルスから次の電荷消去パル
スまでの時間が大きくなる。これにより、ＡＰＬの高低
によって電荷消去までの時間に誤放電の発生を適度に防
止して、均一な電荷消去により、駆動特性を良好に保つ
ことが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態によるドライブ波形図
である。

【図２】本発明の第１の実施形態によるドライブ波形に
対応する状態図である。

【図３】本発明の第１の実施形態によるドライブ波形に
よる性能領域図である。

【図４】本発明の第１の実施形態によるドライブ波形図
である。

【図５】本発明の第２の実施形態による構成ブロック図
である。

【図６】本発明の第２の実施形態によるドライブ波形図
である。

【図７】本発明の第３の実施形態によるドライブ波形図
である。

【図８】本発明の第３の実施形態によるドライブ波形に
よる性能領域図である。

【図９】本発明の第４の実施形態によるドライブ波形図
である。

【図１０】本発明の第４の実施形態によるドライブ波形
図である。

【図１１】本発明の第６の実施形態によるドライブの時
系列図である。

【図１２】本発明の第７の実施形態によるドライブ波形
図である。

【図１３】本発明の第６の実施形態によるドライブの時
系列図である。

【図１４】従来技術のプラズマディスプレイ画素の構成
図である。

【図１５】従来技術のプラズマディスプレイパネルの配
線図である。

【図１６】従来技術のプラズマディスプレイへのドライ
ブ波形図である。

【図１７】従来技術及び本発明のプラズマディスプレイ
の駆動構成図である。

【図１８】従来技術のプラズマディスプレイによるドラ
イブ波形図である。

【図１９】従来技術のプラズマディスプレイによるドラ
イブの時系列図である。

【符号の説明】

１ 背面ガラス基板 ２ 前面ガラス基板 ３ 走査電極 ４ 共通電極 ５ トレース電極 ６ トレース電極 ７ データ電極 ８ 放電ガラス空間 ９ 隔壁 １１ 映像信号 １２ 映像信号処理回路 １３ サブフィールド制御回路 １４ 入力信号平均輝度レベル演算回路 １５ 維持パルス数制御回路 ２０ 映像処理部 ２１ 蛍光体 ２２ 誘電体 ２３ 誘電体 ２５ 可視光 ３０ 駆動コントローラ ４０ 共通電極ドライバ ５０ データ電極ドライバ ６０ 走査電極ドライバ ６１ 走査ベースドライバ ６２ 維持ドライバ ６３ 電荷消去ドライバ ６４ 走査電圧ドライバ ６５ プライミングドライバ ６６ 走査パルスドライバ ７０ プラズマディスプレイパネル

Claims (11)

【特許請求の範囲】
1. 【請求項１】 前面基板の内側に、走査電極Ｓ1〜Ｓnが
   この順に互いに水平かつ平行に配置され、前記前面基板
   と前記走査電極の間に共通電極Ｃ1〜Ｃnが配置され、前
   記前面基板と離間して対向配置された背面基板に、前記
   走査電極Ｓ1〜Ｓn及び前記共通電極Ｃ1〜Ｃn-1と離間し
   て交差するように複数のデータ電極Ｄ1〜Ｄmが配置さ
   れ、前記走査電極Ｓｎ、前記共通電極Ｃｎと前記データ
   電極Ｄｍの交点で１セルを構成しているＡＣ型プラズマ
   ディスプレイパネルであって、１画面を構成する時間で
   ある１フレームをサブフィールド（以下、ＳＦと称す
   る）に分割し、任意のセルに書込放電を発生させるため
   に各ＳＦにて少なくとも前記走査電極に線順次に走査パ
   ルスを印加しつつ選択する前記データ電極に前記走査パ
   ルスに同期したデータパルスを印加して選択した選択セ
   ルに書込放電を起こし、壁電荷を形成するアドレス期間
   と、前記アドレス期間に選択的に放電が発生した箇所に
   維持パルスを供給して維持放電を持続的に発生させる表
   示放電を行う維持期間とで駆動するＡＣ型プラズマディ
   スプレイの駆動方法において、 前記維持期間の終了後に表示を行った前記選択セルに形
   成された壁電荷を消去するために印加する電荷消去パル
   スを、前記維持パルスのうちの最終維持パルスの終了後
   0μｓ〜200μｓの間に印加することを特徴とするＡＣ型
   プラズマディスプレイの駆動方法。
2. 【請求項２】 請求項１に記載されたＡＣ型プラズマデ
   ィスプレイの駆動方法において、前記最終維持パルスの
   終了後前記電荷消去パルスの印加開始時間は前記ＡＣ型
   プラズマディスプレイパネルに表示する画像の平均輝度
   レベルに応じて前記維持パルスの数を変化させた場合
   も、前記最終維持パルスから電荷消去パルスまでの間隔
   を０〜２００μｓとすることを特徴とするＡＣ型プラズ
   マディスプレイの駆動方法。
3. 【請求項３】 請求項１に記載されたＡＣ型プラズマデ
   ィスプレイの駆動方法において、前記電荷消去パルスの
   印加修了後次のサブフィールドのプライミングパルスの
   印加開始時間を０〜２００μｓとすることを特徴とする
   ＡＣ型プラズマディスプレイの駆動方法。
4. 【請求項４】 請求項３に記載されたＡＣ型プラズマデ
   ィスプレイの駆動方法において、前記プライミングパル
   スの印加終了後に供給される電荷調整パルスを、前記プ
   ライミングパルスの印加終了後０〜５０μｓに開始する
   ことを特徴とするＡＣ型プラズマディスプレイの駆動方
   法。
5. 【請求項５】 請求項４に記載されたＡＣ型プラズマデ
   ィスプレイの駆動方法において、前記電荷調整パルスの
   印加修了後に適用されるアドレス期間の開始時間は、前
   記電荷調整パルスの印加修了後０〜５０μｓに開始する
   ことを特徴とするＡＣ型プラズマディスプレイの駆動方
   法。
6. 【請求項６】 請求項１乃至５のいずれかに記載された
   ＡＣ型プラズマディスプレイの駆動方法において、前記
   １フレーム中のサブフィールド期間を前記維持期間を圧
   縮して短縮することを特徴とするＡＣ型プラズマディス
   プレイの駆動方法。
7. 【請求項７】 請求項１乃至５のいずれかに記載された
   ＡＣ型プラズマディスプレイの駆動方法において、前記
   アドレス期間の前にプライミング期間を設け、前記維持
   期間の後に電荷消去期間を設けて前記サブフィールド期
   間にプライミング期間、アドレス期間、維持期間、電荷
   消去期間を順次、プライミングパルス、アドレスパル
   ス、維持パルス、電荷消去パルスを印加して繰り返し、
   駆動することに加え、前記フィールドの最後に電荷消去
   パルス、前記プライミングパルス、電荷調整パルスを印
   加することを特徴とするＡＣ型プラズマディスプレイの
   駆動方法。
8. 【請求項８】 請求項７に記載されたＡＣ型プラズマデ
   ィスプレイの駆動方法において、さらに次フィールドの
   先頭のサブフィールドのアドレス期間前に電荷消去パル
   ス、プライミングパルス、電荷調整パルスを印加するこ
   とを特徴とするＡＣ型プラズマディスプレイの駆動方
   法。
9. 【請求項９】 前面基板の内側に、走査電極Ｓ1〜Ｓnが
   この順に互いに水平かつ平行に配置され、前記前面基板
   と前記走査電極の間に共通電極Ｃ1〜Ｃnが配置され、前
   記前面基板と離間して対向配置された背面基板に、前記
   走査電極Ｓ1〜Ｓn及び前記共通電極Ｃ1〜Ｃn-1と離間し
   て交差するように複数のデータ電極Ｄ1〜Ｄmが配置さ
   れ、前記走査電極Ｓ1〜Ｓｎ、前記共通電極Ｃ1〜Ｃｎと
   前記データ電極Ｄ1〜Ｄｍの交点で１セルを構成し、１
   画面を構成する時間である１フレームをサブフィールド
   （以下、ＳＦと称する）に分割し、任意のセルに書込放
   電を発生させるために各ＳＦにて前記走査電極と前記共
   通電極とにプライミングパルスを供給するプライミング
   期間と、少なくとも前記走査電極に線順次に走査パルス
   を印加しつつ選択する前記データ電極に前記走査パルス
   に同期したデータパルスを印加して選択した選択セルに
   書込放電を起こし、壁電荷を形成するアドレス期間と、
   前記アドレス期間に選択的に放電が発生した箇所に維持
   パルスを供給して維持放電を持続的に発生させる表示放
   電を行う維持期間と、前記走査電極と前記共通電極とに
   維持消去パルスを印加する電荷消去期間とを順次駆動す
   るＡＣ型プラズマディスプレイにおいて、 前記維持期間に前記走査電極と前記共通電極とに前記維
   持パルスを印加する維持ドライバと、前記維持期間の終
   了後の前記電荷消去期間に前記放電・表示を行った前記
   選択セルに形成された壁電荷を消去する電荷消去パルス
   を前記走査電極に印加する電荷消去ドライバとを備え、
   前記維持パルスのうちの最終維持パルスの終了後0μｓ
   〜200μｓの間に前記電荷消去パルスを印加することを
   特徴とするＡＣ型プラズマディスプレイ。
10. 【請求項１０】 請求項９に記載されたＡＣ型プラズマ
    ディスプレイにおいて、更に前記プライミング期間に前
    記走査電極と前記共通電極とに前記プライミングパルス
    を印加するプライミングドライバを備え、前記プライミ
    ングドライバは、前記電荷消去パルスの印加修了後０〜
    ２００μｓに次のサブフィールドの前記プライミングパ
    ルスを印加・開始することを特徴とするＡＣ型プラズマ
    ディスプレイ。
11. 【請求項１１】 請求項１０に記載されたＡＣ型プラズ
    マディスプレイにおいて、前記プライミングパルスの印
    加終了後に供給される電荷調整パルスを、前記プライミ
    ングパルスの印加終了後０〜５０μｓに開始することを
    特徴とするＡＣ型プラズマディスプレイ。