KR100493917B1

KR100493917B1 - 플라즈마 디스플레이 패널의 구동방법

Info

Publication number: KR100493917B1
Application number: KR10-2003-0013379A
Authority: KR
Inventors: 김태형
Original assignee: 엘지전자 주식회사
Priority date: 2003-03-04
Filing date: 2003-03-04
Publication date: 2005-06-10
Also published as: KR20040078435A

Abstract

본 발명은 서스테인 전압보다 높은 리셋전압을 공급하도록 한 선택적 소거방식 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

본 발명의 실시 예에 따른 선택적 소거방식 플라즈마 디스플레이 패널의 구동방법은 어드레스 기간동안 다수의 스캔전극중 어느 한 전극에 기저전압보다 낮은 부극성의 스캔전압이 공급되는 단계와, 어드레스 기간동안 상기 부극성의 스캔전압이 공급되는 전극을 제외한 나머지 전극들에 기저전압보다 높은 정극성의 스캔전압이 공급되는 단계와, 서스테인 기간동안 스캔전극 및 서스테인전극에 상기 정극성의 스캔전압보다 높은 서스테인 전압값을 갖는 서스테인 펄스가 교번적으로 공급되는 단계와, 리셋기간동안 상기 정극성의 스캔전압값에서부터 상기 스캔전압 값에 서스테인 전압을 더한 값과 동일하거나 낮은 값까지 증가하는 램프펄스가 상기 스캔전극에 공급되는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법{METHOD OF DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 서스테인 전압보다 높은 리셋전압을 공급하도록 한 선택적 소거방식 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.

도 1은 통상적으로 교류형 PDP에 매트릭스 형태로 배열되어진 방전셀 구조를 나타내는 사시도이며, 도 2는 도 1에 도시된 방전셀의 단면도를 나타낸 것이다.

도 1 및 도 2을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리 영역에 형성되는 금속버스전극(13Y,13Z)을 포함한다.

투명전극(12Y,12Z)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.

이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 도 3에서 처럼 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 및 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.

도 3에 도시된 방식을 설명하면, 제 1 서브필드(SF1)는 전화면이 라이팅되는 리셋기간, 선택된 방전셀을 끄는 어드레스 기간과 어드레스 방전에 의해 선택된 방전셀들 이외의 방전셀들을 서스테인 방전시키는 서스테인 기간으로 나뉘어진다. 제 2 내지 제 8 서브필드들(SF2 내지 SF8)은 전화면이 라이팅되는 전면 라이팅 기간(리셋기간)없이 선택된 방전셀들을 턴-오프(turn-off) 시키는 어드레스 기간과 어드레스 방전에 의해 선택된 방전셀들 이외의 방전셀들을 서스테인 방전시키는 서스테인 기간으로 나뉘어진다.

이와 같은 PDP는 어드레스 기간에 어드레스 방전에 의해 선택되는 방전셀의 발광여부에 따라 선택적 쓰기(Selective writing) 방식과 선택적 소거(Selective erasing) 방식으로 대별된다. 먼저 선택적 쓰기방식의 구동방법은 리셋기간에 전화면을 턴-오프(Turn-Off) 시킨 후, 어드레스 기간에 선택된 방전셀들을 턴-온(Turn-on) 시키게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택된 방전셀들을 서스테인 방전시킴으로써 화상을 표시하게 된다.

도 4는 도 3에 도시된 PDP 구동방법에 따른 구동파형을 나타내는 도면이다.

도 4를 참조하면, 종래의 PDP의 한 프레임에 포함되는 첫 번째 서브필드(SF1)는 리셋기간(RPD), 어드레스 기간(APD) 및 서스테인 기간(SPD)으로 나뉘어 구동된다.

리셋기간(RPD) 동안에는 PDP내의 전 방전셀들에서 리셋방전을 일으켜 방전셀들을 턴-온(turn-on) 시킨다. 어드레스 기간(APD)에는 리셋기간(RPD)에 켜진 방전셀들을 선택적으로 턴-오프(turn-off)시킨다. 서스테인 기간(SPD)에는 어드레스 기간(APD)에 선택되지 않은 방전셀들에서 서스테인 방전을 일으킨다.

리셋기간(RPD)은 스캔전극(Y) 및 서스테인전극(Z)에 램프펄스를 공급하기 위한 램프펄스 공급기간(RPD1)과 펄스신호를 공급하기 위한 펄스신호 공급기간(RPD2)으로 나뉘어진다.

램프펄스 공급기간(RPD1)에 스캔전극(Y)에는 정극성(+)의 램프펄스(RPy)가 공급되고, 서스테인전극(Z)에는 부극성(-)의 램프펄스(RPz)가 공급된다. 또한, 램프펄스 공급기간(RPD1)에 어드레스전극(X)에는 기저전위(GND)가 공급된다. 여기서, 정극성(+)의 램프펄스(RPy)는 서스테인 전압(Vs)과 동일한 전압으로 설정된다. 또한, 부극성(-)의 램프펄스(RPz)는 서스테인 전압(Vs)보다 높은 절대값의 전압으로 설정된다. 이와 같이 램프펄스 공급기간(RPD1)동안 스캔전극(Y)에 정극성(+)의 램프펄스(RPy)가 공급되고, 서스테인전극(Z)에 부극성(-)의 램프펄스(RPz)가 공급되면 스캔전극(Y)과 서스테인전극(Z)간의 전압차에 의해 모든 방전셀들에서 리셋방전이 발생된다. 따라서, 정극성(+)의 램프펄스(RPy)가 공급된 스캔전극(Y)에는 부극성(-)의 벽전하가 형성되고, 부극성(-)의 램프펄스(RPz)가 공급된 서스테인전극(Z)에는 정극성(+)의 벽전하가 형성된다.

펄스신호 공급기간(RPD2)에는 서스테인전극(Z)에는 제 2 안정화 펄스(Pz)가 공급되고, 이와 교번되게 스캔전극(Y)에 제 1 안정화 펄스(Py)가 공급된다. 이때, 제 1 안정화 펄스(Py) 및 제 2 안정화 펄스(Pz)의 전압값은 서스테인 전압(Vs)과 동일하게 설정된다. 따라서, 스캔전극(Y)과 서스테인전극(Z)간의 서스테인 전압(Vs)차에 의해 스캔전극(Y) 및 서스테인전극(Z)간에 안정화방전이 발생되어 모든 방전셀들에 균일한 벽전하가 형성된다.(즉, 방전셀이 턴-온(turn-on)된다)

어드레스 기간(APD)에는 스캔라인들(Y)에 순차적으로 부극성(-)의 스캔전압(-Vy)까지 하강하는 스캔펄스(SP)가 공급되고, 어드레스전극들(X)에는 스캔펄스(SP)에 동기되는 데이터펄스(DP)가 공급된다. 이때, 데이터펄스(DP)가 공급된 방전셀들에서는 어드레스 방전, 즉 소거방전이 발생되어 방전셀들이 턴-오프(turn-off)된다.

서스테인 기간(SPD)에는 스캔전극(Y)들 및 서스테인전극(Z)들에 교번적으로 서스테인 펄스(SUSPy,SUSPz)가 공급된다. 스캔전극(Y)들 및 서스테인전극(Z)들에 서스테인 펄스가 공급되면 어드레스 기간(APD)에 선택되지 않은 방전셀들에서 서스테인 방전이 발생된다. 이때, 서스테인 방전횟수를 조절하여 휘도 가중치에 대응하는 계조값을 표현한다.

한편, 첫 번째 서브필드를 제외한 나머지 서브필드들은 리셋기간(RPD)을 포함하지 않는다. 다시 말하여, 나머지 서브필드들은 어드레스 기간(APD) 및 서스테인 기간(SPD)을 반복하며 계조값에 따른 휘도를 표현한다. 이를 상세히 설명하면, 첫 번째 서브필드에서는 선택적 소거 방식으로 PDP를 구동하기 위하여 리셋기간(RPD) 동안 모든 방전셀들을 턴-온(turn-on)시킨다. 이후, 첫 번째 서브필드를 제외한 나머지 서브필드들에서는 첫 번째 서브필드의 리셋기간(RPD)동안 턴-온(turn-on)된 방전셀들을 선택적으로 턴-오프(turn-off)시키면서 계조값을 표현한다.

도 5는 도 4의 구동파형을 만들기 위한 선택적 소거방식 PDP의 스캔 구동부의 구동회로를 나타내는 도면이다.

도 4를 참조하면, 종래 방법에 따른 선택적 소거방식 PDP의 스캔 구동부는 서스테인너(41), 스캔 집적회로(Intergrated Circuit : 이하 "IC"라 한다)(42), 셋업 공급부(43), 스캔 기준전압 공급부(44) 및 스캔전압 공급부(45)로 구성된다.

서스테이너(41)는 서스테인 기간(SPD)동안 스캔전극(Y)에 서스테인 전압(Vs) 및 기저전압(GND)를 공급한다.

스캔 IC(42)는 푸쉬풀 형태로 접속되는 제 5 및 제 6 스위치(Q5,Q6)와 제 5 및 제 6 스위치(Q5,Q6)의 내부 다이오드인 제 5 및 제 6 다이오드(D5,D6)를 구비한다. 제 5 및 제 6 스위치(Q5,Q6)는 서스테이너(41), 스캔 기준전압 공급부(44) 및 스캔 전압 공급부(45)로부터 전압신호를 선택적으로 스캔전극(Y)에 공급한다.

셋업 공급부(43)는 셋업전압원(Vsetup), 셋업전압원(Vsetup)과 서스테이너(41) 사이에 접속된 제 1 스위치(Q1), 제 1 스위치(Q1)와 스캔 기준전압 공급부(44) 사이에 접속된 제 2 스위치(Q2)와, 제 1 및 제 2 스위치(Q1,Q2)의 내부 다이오드인 제 1 및 제 2 다이오드(D1,D2)를 구비한다. 제 1 및 제 2 스위치(Q1,Q2)는 리셋기간동안 스캔전극(Y)에 셋업파형을 공급하는 역할을 한다.

스캔 기준전압 공급부(44)는 스캔 IC(42)와 스캔 전압원(-Vy) 사이에 직렬 접속된 제 7 스위치(Q7), 제 7 스위치(Q7)의 내부 다이오드인 제 7 다이오드(D7)를 구비한다. 제 7 스위치(Q7)는 어드레스 기간(APD)에 공급되는 제어신호에 응답하여 스위칭됨으로써 스캔전압(-Vy)을 스캔 IC(42)에 공급하는 역할을 한다.

스캔 전압 공급부(45)는 스캔전압원(Vsc)과 스캔 기준전압 공급부(44) 사이에 직렬로 접속되는 제 3 및 제 4 스위치(Q3,Q4), 제 3 및 제 4 스위치(Q3,Q4)의 내부 다이오드인 제 3 및 제 4 다이오드(D3,D4) 및 스캔전압원(Vsc)과 스캔 기준전압 공급부(44) 사이에 접속된 제 1 캐패시터(C1)를 구비한다. 제 3 스위치(Q3)는 어드레스 기간(APD)에 공급되는 제어신호에 응답하여 스위칭됨으로써 스캔전압(Vsc)을 스캔 IC(42)에 공급하는 역할을 한다. 이 때 스캔전압원(Vsc)과 스캔 기준전압 공급부(44) 사이에 연결된 제 1 캐패시터(C1)는 스캔전압원(Vsc)로부터의 스캔전압을 충전한다. 제 4 스위치(Q4)는 제어신호에 응답하여 스캔 IC(42)에 공급되는 스캔전압(Vsc)을 스위칭하는 역할을 한다.

이러한 PDP의 구동방법을 설명하면, 리셋기간(RPD)동안 제 1 및 제 2 스위치(Q1,Q2)는 온(ON), 제 3 스위치(Q3)는 오프(OFF), 제 4 및 제 5 스위치(Q4,Q5)는 온(ON), 제 6 및 제 7 스위치(Q6,Q7)는 오프(OFF) 상태이다. 이때, 셋업전압(Vsetup)은 제 1 스위치(Q1)의 가변저항에 의해 기저전위(GND)부터 셋업전압(Vsetup)까지 올라가는 램프펄스 형태의 펄스가 출력된다. 이러한 램프펄스(RP)는 제 1 및 제 2 스위치(Q1,Q2)을 통해 제 6 스위치(Q6)의 내부 다이오드인 제 6 다이오드(D6)을 통하여 패널에 공급된다.

그러나, 종래에 사용된 셋업전압(Vsetup)은 별도의 전원 구성을 하지 않기 위해 서스테인 전압(Vs)과 같은 전원을 사용하여 왔다. 따라서, 패널에 따라 리셋방전을 일으키기 위한 좀 더 높은 리셋전압(Vreset)이 요구 되더라도 셋업전압(Vsetup)을 서스테인 전압(Vs)보다 높게 올리는 것이 불가능 하므로 리셋전압(Vreset)을 올릴 수 없었다.

따라서, 본 발명의 목적은 서스테인 전압보다 높은 리셋전압을 공급하도록 한 선택적 소거방식 플라즈마 디스플레이 패널의 구동방법을 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 선택적 소거방식 플라즈마 디스플레이 패널의 구동방법은 어드레스 기간동안 다수의 스캔전극중 어느 한 전극에 기저전압보다 낮은 부극성의 스캔전압이 공급되는 단계와, 어드레스 기간동안 상기 부극성의 스캔전압이 공급되는 전극을 제외한 나머지 전극들에 기저전압보다 높은 정극성의 스캔전압이 공급되는 단계와, 서스테인 기간동안 스캔전극 및 서스테인전극에 상기 정극성의 스캔전압보다 높은 서스테인 전압값을 갖는 서스테인 펄스가 교번적으로 공급되는 단계와, 리셋기간동안 상기 정극성의 스캔전압값에서부터 상기 스캔전압 값에 서스테인 전압을 더한 값과 동일하거나 낮은 값까지 증가하는 램프펄스가 상기 스캔전극에 공급되는 단계를 포함한다.

상기 리셋기간은 다수의 서브필드 중 적어도 하나 이상의 서브필드에 포함되는 것을 특징으로 한다.

상기 정극성의 스캔전압보다 높은 전압값을 갖는 램프펄스부터 상기 서스테인 전압과 정극성의 스캔전압이 더해진 전압값과 동일하거나 낮은 전압값을 갖는 램프펄스 사이의 어느 한 전압을 선택하기 위하여 상기 램프펄스의 기울기를 조절하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 선택적 소거방식 플라즈마 디스플레이 패널의 구동장치는 서스테인 기간동안 스캔전극 및 서스테인 전극에 서스테인 펄스를 교번적으로 공급하는 서스테이너와, 리셋기간동안 상기 서스테인 펄스의 전압값을 갖는 램프펄스를 공급하는 셋업 공급부와, 어드레스기간동안 상기 스캔전극에 방전셀을 선택하기 위한 상기 서스테인 전압보다 낮은 스캔전압값을 갖는 스캔펄스를 공급하는 스캔전압공급부를 구비하며, 리셋기간동안 상기 스캔전압공급부에 설치된 캐패시터에 상기 스캔전압이 충전된 후 상기 서스테인 전압과 더해지면서 패널로 공급되는 것을 특징으로 한다.

상기 스캔전압을 공급하는 스캔전압원은 상기 서스테인 전압을 공급하는 서스테인 전압원과 플로팅되어 있는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 6를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

본 발명은 종래의 구동회로를 이용하여 리셋기간(RPD)동안 셋업전압(Vsetup)과 스캔전압(Vsc)이 더해진 리셋전압(Vreset)을 생성하는 것이다. 따라서, 도 5에 도시된 종래의 구동회로를 그대로 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하면, 리셋기간(RPD)동안 제 1 내지 제 3 스위치(Q1 내지 Q3)는 온(ON), 제 4 스위치(Q4)는 오프(OFF), 제 5 스위치(Q5)는 온(ON), 제 6 및 제 7 스위치(Q6,Q7)는 오프(OFF) 상태이다. 제 1 및 제 2 스위치(Q1,Q2)가 온(ON) 상태이므로 셋업전압(Vsetup)은 제 1 및 제 2 스위치(Q1,Q2)을 통해 A 노드(Sus_dn)로 공급된다. 이때, 셋업전압(Vsetup)과 스캔전압(Vsc)은 플로팅전원부에 의해 연결되어 있으므로 패스가 연결되었을 때만 B 노드(Sus_up)로 공급된다. 일단, 스캔전압(Vsc)은 플로팅전원부에 의해 패스가 연결되면 셋업전압(Vsetup)은 플로팅전원부전에 묶여 있게 된다. 그리고, 스캔전압(Vsc)은 제 1 캐패시터(C1)에 충전하게 된다. 그 후, 플로팅전원부의 패스가 셋업전압(Vsetup)과 연결되면 셋업전압(Vsetup)은 B 노드(Sus_up)로 공급된다. 이때, 셋업전압(Vsetup)은 제 1 캐패시터(C1)에 충전되어 있던 스캔전압(Vsc)과 더해지면서 B 노드(Sus_up)에는 셋업전압(Vsetup)과 스캔전압(Vsc)이 더해진 전압이 걸리게 된다. 이 전압은 제 3 스위치(Q3)를 거쳐 드라이버 IC(42)로 공급된다. 즉, B 노드(Sus_up)는 항상 A 노드(Sus_dn)을 플로팅 그라운드(Floating Ground)하여 스캔전압(Vsc)만큼 플로팅하도록 되어 있으므로 B 노드(Sus_up)에는 A 노드(Sus_dn)에 걸려 있는 셋업전압(Vsetup)과 스캔전압(Vsc)이 더해진 전압이 공급된다. 이러한 셋업전압(Vsetup)과 스캔전압(Vsc)이 더해진 전압은 드라이버 IC(42)의 제 3 및 제 5 스위치(Q3,Q5)을 통해 패널로 공급된다. 이때, 셋업전압(Vsetup)은 제 1 스위치(Q1)의 가변저항을 조절하여 기저전위(GND)부터 셋업전압(Vsetup)까지 올라가는 램프펄스 형태의 펄스가 출력된다. 따라서, 리셋기간(RPD)동안 패널로 공급되는 전압은 기저전위(GND)부터 셋업전압원(Vsetup)의 전압값까지 올라가는 램프펄스 형태의 펄스의 전압값과 스캔전압원(Vsc)의 전압값이 더해진 리셋전압값(Vreset)을 갖는 리셋펄스가 패널로 공급된다.

여기서, 셋업전압원(Vsetup)의 전압값과 스캔전압원(Vsc)의 전압값을 더한 리셋전압값(Vreset)이 필요 이상으로 높을 수가 있다. 왜냐하면, 스캔전압(Vsc)을 함부로 낮출 수가 없기 때문이다. 그러나, 제 1 스위치(Q1)의 가변 저항을 조절하여 램프펄스의 기울기를 조절하면 램프펄스의 최종 높이에 해당하는 전압을 조절하는 것이 가능하기 때문에 셋업전압(Vsetup)과 스캔전압(Vsc)을 더한 전압값보다 낮은 전압을 인가 할 수 있다. 다시 말해서, 리셋기간(RPD)은 일정하게 정해져 있고 이 시간 내에 램프펄스의 기울기를 조절하면, 기울기가 급하게 올라갈 경우에는 정해진 시간 내에 셋업전압(Vsetup)까지 올라 가지만 기울기를 완만하게 할 경우에는 정해진 시간 내에 올라 갈 수 있는 전압이 셋업전압(Vsetup)보다 낮은 전압에서 시간이 끊어지기 때문에 램프펄스가 셋업전압(Vsetup)까지 올라가지 못한다. 이를 이용하면 스캔전압(Vsc)보다 높고 셋업전압(Vsetup)에 스캔전압(Vsc)이 더해진 전압값에 해당하는 램프펄스를 인가 하는 것이 가능하다.

도 6은 본 발명에 따른 선택적 소거방식 PDP의 구동파형을 나타내는 도면이다.

도 6을 참조하면, 본 발명에 따른 선택적 소거방식 PDP의 한 프레임에 포함되는 첫 번째 서브필드(SF1)는 리셋기간(RPD), 어드레스 기간(APD) 및 서스테인 기간(SPD)으로 나뉘어 구동된다.

램프펄스 공급기간(RPD1)에 스캔전극(Y)에는 셋업전압(Vsetup)과 스캔전압(Vsc)이 더해진 서스테인 전압(Vs)보다 높은 정극성(+)의 램프펄스(RPy)가 공급되고, 서스테인전극(Z)에는 부극성(-)의 램프펄스(RPz)가 공급된다. 이와같이 스캔전극(Y)에 서스테인 전압(Vs)보다 높은 정극성(+)의 램프펄스(RPy)가 공급되고, 서스테인 전극(Z)에 부극성(-)의 램프펄스(RPz)가 공급되면 스캔전극(Y)과 서스테인전극(Z) 간의 전압차에 의해 리셋방전이 발생한다. 이와 동시에 스캔전극(Y)과 어드레스전극(X)간의 미약한 대향방전도 발생되어 어드레스전극(X)에 정극성(+)의 벽전압이 형성된다. 이를 상세히 설명하면, 스캔전극(Y)에는 서스테인 전압(Vs)보다 높은 셋업전압(Vsc)과 스캔전압(Vsc)이 더해진 정극성(+)의 램프펄스(RPy)가 공급되고, 서스테인전극(Z)에는 부극성(-)의 램프펄스(RPz)가 공급된다. 이때, 스캔전극(Y)과 어드레스전극(X)간의 전위차가 서스테인전극(Z)과 어드레스전극(X)간의 전위차보다 높게 설정된다. 따라서, 램프펄스 공급기간(RPD1)동안 스캔전극(Y)과 어드레스전극(X)간에 미약한 대향방전이 발생되고, 이 대향방전에 의해서 어드레스전극(X)에 정극성(+)의 벽전하들이 형성된다. 이러한 리셋방전에 의해 어드레스 전극(X)에 쌓이게 되는 정극성(+)의 벽전하들은 어드레스 기간(APD)동안 어드레스 방전에 도움을 주게 된다. 즉, 리셋방전에 의해 어드레스 전극(X)에 벽전하가 미약하게 쌓여있게 되면 어드레스 기간(APD)동안 스캔전극(Y)과 어드레스 전극(X)간의 대향방전에 의해 선택된 셀이 꺼지지 않을 수도 있다. 다시말해서, 어드레스 기간(APD)동안 선택된 셀은 방전이 발생하지 말아야 하는데, 선택되었음에도 불구하고 벽전하의 부족으로 어드레스 방전이 발생하지 않아 선택되어야 할 셀이 선택되지 않는다면 이러한 셀은 방전하는 셀로 규정되어 정상적인 서스테인 방전이 발생하게 되어 불안정한 방전을 하게 된다. 따라서, 셋업전압(Vsetup)을 높이기 위한 별도의 전원없이 리셋기간(RPD)동안 높은 리셋전압(Vreset)을 공급하여 충분한 벽전하를 쌓게 하므로써 동작마진을 확보하여 보다 안정된 어드레스 방전이 가능해 진다. 이를 종래와 비교하면, 종래에 사용된 셋업전압(Vsetup)은 별도의 전원 구성을 하지 않기 위해 서스테인 전압(Vs)과 같은 전원을 사용하여 왔다. 따라서, 패널에 따라 좀 더 높은 리셋전압이 요구 되더라도 셋업전압(Vsetup)을 서스테인 전압(Vs)보다 높게 올리는 것이 불가능 하여 동작마진을 충분히 확보하는데 어려움이 있었다.

어드레스 기간(APD)에는 스캔라인들(Y)에 순차적으로 부극성(-)의 스캔전압(-Vy)까지 하강하는 스캔펄스(SP)가 공급되고, 어드레스전극들(X)에는 부극성(-)의 스캔펄스(SP)에 동기되는 정극성(+)의 데이터펄스(DP)가 공급된다. 여기서, 리셋기간(RPD)기간에 어드레스전극(X)에는 (+)벽전하가 형성되었기 때문에 정극성(+)의 데이타펄스(DP)가 공급될 때 안정된 어드레스 방전이 발생된다. 이때, 데이터펄스(DP)가 공급된 방전셀들에서는 어드레스 방전, 즉 소거방전이 발생되어 방전셀들이 턴-오프(turn-off)된다.

서스테인 기간(SPD)에는 스캔전극(Y)들 및 서스테인전극(Z)들에 교번적으로 서스테인 펄스가 공급된다. 스캔전극(Y)들 및 서스테인전극(Z)들에 서스테인 펄스가 공급되면 어드레스 기간(APD)에 선택되지 않은 방전셀들에서 서스테인 방전이 발생된다. 이때, 서스테인 방전횟수를 조절하여 휘도 가중치에 대응하는 계조값을 표현한다.

한편 첫 번째 서브필드를 제외한 나머지 서브필드들은 리셋기간(RPD)을 포함하지 않는다. 다시 말하여, 나머지 서브필드들은 어드레스 기간(APD) 및 서스테인 기간(SPD)을 반복하며 계조값에 따른 휘도를 표현한다. 이를 상세히 설명하면, 첫 번째 서브필드에서는 선택적 소거 방식으로 PDP를 구동하기 위하여 리셋기간(RPD) 동안 모든 방전셀들을 턴-온(turn-on)시킨다. 이후, 첫 번째 서브필드를 제외한 나머지 서브필드들에서는 첫 번째 서브필드의 리셋기간(RPD)동안 턴-온(turn-on)된 방전셀들을 선택적으로 턴-오프(turn-off)시키면서 계조값을 표현한다.

다시말해서, 종래 PDP의 리셋기간(RPD)동안 공급되는 리셋전압(Vreset)은 셋업전압원(Vsetup)의 전압을 사용하였다. 이러한 셋업전압(Vsetup)은 서스테인 전압원(Vs)과 같은 전압을 사용하기 때문에 서스테인 전압(Vs)이상의 전압을 사용할 수 없었다. 또한, 셋업전압(Vsetup)을 서스테인 전압(Vs)보다 높은 전압을 갖도록 하기 위해서는 별도의 셋업전압원(Vsetup)을 두고 제어 하였는데 그러한 경우에는 별도의 회로가 추가되어 비용이 상승하였다. 이렇게 별도의 추가 회로 없이 종래의 구동회로를 그대로 사용할 경우 충분히 높은 리셋전압(Vreset)을 갖지 못하므로 동작마진을 확보하는데 어려움이 있었다. 따라서, 본 발명에서는 별도의 회로 추가 없이 종래의 회로를 이용하여 서스테인 전압(Vs)보다 높은 리셋전압(Vreset)을 공급하는 것이다. 즉, 별도의 셋업전압원(Vsetup) 없이 서스테인 전압(Vs)과 스캔전압(Vsc)을 더한 전압을 리셋전압(Vreset)으로 이용하도록 하는 것이다. 이러한 높아진 리셋전압(Vreset)은 스캔전극(Y)과 어드레스 전극(X)간의 대향방전을 보다 잘 발생시켜 어드레스 전극(X)에 충분한 벽전하가 쌓이게 된다. 따라서, 회로 변경없이 구동회로의 컨트롤 방법을 개선하여 리셋전압(Vreset)을 좀더 높게 인가 함으로써 동작 마진을 확보할 수 있다.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법은 회로 변경없이 구동방법을 개선하여 리셋기간동안 스캔전극에 셋업전압과 스캔전압을 더한 좀 더 높은 리셋전압을 인가 함으로써 충분한 벽전하가 쌓이게 되어 동작 마진을 확보할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 전극 배치도이다.

도 3은 256 계조를 구현하기 위한 8비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.

도 4는 도 3에 도시된 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형을 나타내는 도면이다.

도 5는 도 4의 구동파형을 만들기 위한 선택적 소거방식 플라즈마 디스플레이 패널의 스캔 구동부의 구동회로를 나타내는 도면이다.

도 6은 본 발명에 따른 선택적 소거방식 플라즈마 디스플레이 패널의 구동파형을 나타내는 도면이다.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 상부기판 18 : 하부기판

Y : 스캔전극 Z : 서스테인전극

X : 어드레스 전극 12Y, 12Z : 투명전극

13Y, 13Z : 금속버스전극 14 : 상부 유전체층

16 : 보호막 22 : 하부 유전체층

24 : 격벽 26 : 형광체층

41 : 에너지 회수회로 42 : 드라이버 IC

43 : 셋업공급부 44 : 스캔 기준전압 공급부

45 : 스캔 전압 공급부

Claims

어드레스 기간동안 다수의 스캔전극중 어느 한 전극에 기저전압보다 낮은 부극성의 스캔전압이 공급되는 단계와,

상기 어드레스 기간동안 상기 부극성의 스캔전압이 공급되는 전극을 제외한 나머지 전극들에 기저전압보다 높은 정극성의 스캔전압이 공급되는 단계와,

서스테인 기간동안 스캔전극 및 서스테인전극에 상기 정극성의 스캔전압보다 높은 서스테인 전압값을 갖는 서스테인 펄스가 교번적으로 공급되는 단계와,

리셋기간동안 상기 정극성의 스캔전압값에서부터 상기 스캔전압 값에 서스테인 전압을 더한 값과 동일하거나 낮은 값까지 증가하는 램프펄스가 상기 스캔전극에 공급되는 단계를 포함하는 것을 특징으로 하는 선택적 소거방식 플라즈마 디스플레이 패널의 구동방법.
제 1 항에 있어서,

상기 리셋기간은 다수의 서브필드 중 적어도 하나 이상의 서브필드에 포함되는 것을 특징으로 하는 선택적 소거방식 플라즈마 디스플레이 패널의 구동방법.
제 1 항에 있어서,

상기 정극성의 스캔전압보다 높은 전압값을 갖는 램프펄스부터 상기 서스테인 전압과 정극성의 스캔전압이 더해진 전압값과 동일하거나 낮은 전압값을 갖는 램프펄스 사이의 어느 한 전압을 선택하기 위하여 상기 램프펄스의 기울기를 조절하는 것을 특징으로 하는 선택적 소거방식 플라즈마 디스플레이 패널의 구동방법.
서스테인 기간동안 스캔전극 및 서스테인 전극에 서스테인 펄스를 교번적으로 공급하는 서스테이너와,

리셋기간동안 상기 서스테인 펄스의 전압값을 갖는 램프펄스를 공급하는 셋업 공급부와,

어드레스기간동안 상기 스캔전극에 방전셀을 선택하기 위한 상기 서스테인 전압보다 낮은 스캔전압값을 갖는 스캔펄스를 공급하는 스캔전압공급부를 구비하며,

상기 리셋기간동안 상기 스캔전압공급부에 설치된 캐패시터에 상기 스캔전압이 충전된 후 상기 서스테인 전압과 더해지면서 패널로 공급되는 것을 특징으로 하는 선택적 소거방식 플라즈마 디스플레이 패널의 구동장치.
제 4 항에 있어서,

상기 스캔전압을 공급하는 스캔전압원은 상기 서스테인 전압을 공급하는 서스테인 전압원과 플로팅되어 있는 것을 특징으로 하는 선택적 소거방식 플라즈마 디스플레이 패널의 구동장치.