JP2004158651A - Manufacturing method of resin substrate, resin multilayer substrate, and resin substrate - Google Patents
Manufacturing method of resin substrate, resin multilayer substrate, and resin substrate Download PDFInfo
- Publication number
- JP2004158651A JP2004158651A JP2002323032A JP2002323032A JP2004158651A JP 2004158651 A JP2004158651 A JP 2004158651A JP 2002323032 A JP2002323032 A JP 2002323032A JP 2002323032 A JP2002323032 A JP 2002323032A JP 2004158651 A JP2004158651 A JP 2004158651A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- conductor
- wiring pattern
- resin sheet
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、主面上または内部に配線を有する樹脂基板の製造方法、樹脂多層基板の製造方法、および樹脂基板に関する。
【0002】
【従来の技術】
近年、電子機器の小型化に伴い、LSIなどの半導体素子を高密度に実装できる配線基板が求められている。このため、配線基板においては、微細な配線ピッチで高密度に配線を形成することが重要な課題となっている。
【0003】
一方、配線基板の中でも、軽量、低誘電率といった点から樹脂基板がよく用いられている。この樹脂基板において高密度配線を実現する方法としては、金属板などの支持体上に形成された配線パターンを、樹脂プリプレグシート上に転写する方法が知られている。
【0004】
図13は、従来の樹脂基板の製造方法における配線パターンの形成方法を示す工程断面図である。図13に示すように、従来は、あらかじめビア導体706が充填された樹脂プリプレグシート701に、配線パターン702が形成された支持体707を圧着することにより、樹脂プリプレグシート701の主面上に配線パターン702を転写していた。(例えば、特許文献1参照。)
【0005】
【特許文献1】
特開平10−84186号公報(段落番号0026、図1)
【0006】
【発明が解決しようとする課題】
しかし、上記の転写方法では、樹脂プリプレグシート701と支持体707とを圧着する際に、配線パターン702とビア導体706との間に、樹脂プリプレグシート701の樹脂成分が流れ込むことがあった。このため、配線パターン702とビア導体706との接続抵抗が増大してしまうという問題があった。
【0007】
本発明は、上記の問題を解決し、配線パターンとビア導体との接続抵抗を低減することのできる樹脂基板の製造方法、樹脂多層基板の製造方法を提供し、配線パターンとビア導体との接続抵抗が小さい樹脂基板を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明に係る樹脂基板の製造方法は、プリプレグ状態の樹脂シートを準備し、前記樹脂シートの少なくとも一方主面上に配線パターンを形成する工程と、前記樹脂シートの前記配線パターンが形成された一方主面上に、一定の厚みを有るマスク部材を配置する工程と、前記樹脂シート、前記配線パターン、および前記マスク部材を貫通する貫通孔を形成する工程と、前記マスク部材を介して、前記貫通孔に導電体を充填する工程と、前記樹脂シートから前記マスク部材を除去し、前記配線パターンの主面から前記導電体の一端を突出させる工程と、前記配線パターンの主面から突出した前記導電体の一端を、前記樹脂シートの厚み項方向に加圧し、前記導電体の一端に釘状の頭部を形成する工程と、を備えることを特徴とする。
【0009】
また、前記配線パターンの主面から前記導電体の一端が突出した状態で、前記導電体を仮乾燥させた後、前記導電体の一端を前記樹脂シートの厚み方向に加圧することが好ましい。また、前記樹脂シートを硬化させた後、前記導電体の一端を前記樹脂シートの厚み方向に加圧することが好ましい。
【0010】
本発明に係る樹脂多層基板の製造方法は、上記樹脂基板の製造方法により、複数の樹脂基板を作製する工程と、導電体が埋め込まれた樹脂シートからなる接着層を準備する工程と、前記樹脂基板の主面と前記接着層の主面とを合わせるようにして、かつ、2つの前記樹脂基板の間に前記接着層が配置されるように、前記樹脂基板と前記接着層とを圧着する工程と、を備えることを特徴とする。
【0011】
本発明に係る樹脂基板は、樹脂層と、前記樹脂層の少なくとも一方主面上に形成された配線パターンと、前記樹脂層を厚み方向に貫通し、前記配線パターンと電気的に接続されたビア導体と、を備える樹脂基板において、前記ビア導体の前記配線パターンと接続される側の一端に、釘状の頭部が形成され、前記配線パターンの露出した側の主面と、前記ビア導体の一端に形成された釘状の頭部の裏側主面と、が面接触により電気的に接続されていることを特徴とする。
【0012】
【発明の実施の形態】
(実施形態1)
以下、本発明に係る樹脂基板の製造方法について、その一実施形態を説明する。図1〜図5は、本実施形態における工程断面図である。
【0013】
まず、図1(a)に示すように、プリプレグ状態の樹脂シート101を準備する。次に、図1(b)に示すように、樹脂シート101の両主面上に配線パターン102を形成する。
【0014】
樹脂シート101は、無機フィラーと熱硬化性樹脂とを混合したものからなる。無機フィラーとしては、例えば、Al2O3,SiO2,TiO2などを用いることができる。これらの無機フィラーを用いることにより、樹脂基板の放熱性を向上させるとともに、樹脂基板の流動性を調節することができる。また、熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂などを用いることができる。中でも、エポキシ樹脂は、耐熱性、耐湿性に優れているため好ましい。
【0015】
なお、プリプレグ状態とは、熱硬化性樹脂が未硬化の状態、すなわち、樹脂シート101が一定の流動性を有する状態のことを意味する。樹脂シート101は、最終的には、硬化した状態で樹脂基板や樹脂多層基板の一部を構成する。ただし、樹脂基板や樹脂多層基板の製造過程において、どの工程で樹脂シート101を硬化させるかは目的に応じて任意に決定されるものである。したがって、本願明細書において、「樹脂シート」とは、最初の準備段階ではプリプレグ状態のものを意味するが、その後の工程では必ずしもプリプレグ状態のものを意味するわけではない。
【0016】
配線パターン102には、配線パターン102を厚み方向に貫通するレーザー通過孔103が形成されている。レーザー通過孔103を形成することにより、後工程においてCO2レーザーにより樹脂シート101に貫通孔を形成する場合、配線パターン102によるCO2レーザーの反射を防止することができる。配線パターン102としては、例えば、Cu,Ag,Au,Ag−Pt,Ag−Pdなどの金属を用いることができる。
【0017】
樹脂シート101の主面上に配線パターン102を形成する方法としては、例えば、以下の方法を用いることができる。
【0018】
一つは、めっきにより樹脂シート101の主面上に配線パターン102を形成する方法である。この方法では、樹脂シート101を所定の温度で加圧して硬化させた後、樹脂シート101の主面上に接着剤層を形成し、接着剤層上にさらにPdの触媒層を形成する。次に、配線パターン形成予定位置を除いて触媒層上にレジスト層を形成し、無電解銅めっき法により樹脂シート101の主面上に配線パターン102を析出させる。なお、樹脂シート101の主面上に残存するレジスト層は除去してもよいし、除去しなくてもよい。
【0019】
また、レーザー通過孔103に対応する箇所にレジスト層を形成し、配線パターン形成後にその部分のレジスト層および触媒層を除去することにより、配線パターン102と同時にレーザー通過孔103を形成することができる。
【0020】
もう一つは、転写により樹脂シート101の主面上に配線パターン101を形成する方法である。この方法では、PET(ポリエチエレンテレフタレート)フィルムやステンレス板などの転写用支持体の一方主面に銅箔を接着し、銅箔にエッチング処理を施して配線パターン102を形成する。その後、転写用支持体を樹脂シート101の主面上に熱圧着し、樹脂シート101から転写用支持体を除去することにより、樹脂シート101の主面上に配線パターン102を転写する。
【0021】
また、銅箔にエッチング処理を施す際に、同時にレーザー通過孔103を形成することができる。
【0022】
なお、転写を行う場合、樹脂シート101に配線パターン102が埋没することがある。本願明細書の特許請求の範囲において、「樹脂シートの少なくとも一方主面上に配線パターンを形成する」、あるいは「樹脂層の少なくとも一方主面上に形成された配線パターン」という定義は、このような場合も含むものである。
【0023】
次に、図2に示すように、樹脂シート101の一方主面上にマスク部材104を配置する。マスク部材104は、後述する導電体充填の工程において、樹脂シート101の主面上に導電体が付着するのを防止する機能を有する。マスク部材104としては、例えば、PET(ポリエチレンテレフタレート)フィルム、PEN(ポリエチレンナフタレート)フィルムなどを用いることができる。
【0024】
次に、レーザー通過孔103を介してCO2レーザーを照射し、図3に示すように、樹脂シート101、配線パターン102、およびマスク部材104を貫通する貫通孔105を形成する。貫通孔105を形成する手段としては、CO2レーザーの他に、YAGレーザーやエキシマレーザーなどを用いることができる。また、メカパンチャーを用いて貫通孔105を形成してもよい。なお、貫通孔105形成時に配線パターン102によるレーザーの反射が問題とならない場合は、配線パターン102にレーザー通過孔103を形成する必要はない。
【0025】
次に、図4に示すように、マスク部材104を介して、貫通孔105に導電体106を充填する。導電体106は、樹脂基板の表面または内部に形成される配線を立体的に接続するビア導体として機能する。導電体106としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性ペーストを用いることができる。金属粒子としては、Au,Ag,Cu,Niなどを用いることができる。熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、シアネート樹脂などを用いることができる。また、導電体106は、導電性ペーストに限られるものではなく、半田ボールや金ボールなどの一定の流動性を有する金属体であってもよい。
【0026】
貫通孔105内部に導電体106を充填する方法としては、例えば、マスク部材104の主面上に導電性ペーストを流し込み、マスク部材104の主面上においてスキージを摺動させる方法がある。
【0027】
次に、樹脂シート101からマスク部材104を除去する。この結果、図5に示すように、配線パターン102の主面から導電体106の一端が突出し、突出部106aが形成される。
【0028】
次に、図5に示した状態で、突出部106aを樹脂シート101の厚み方向に加圧する。この際、樹脂シート101を同時に加圧してもよい。加圧手段としては、例えば、真空プレス機などを用いることができる。また、加圧の際には、突出部106aを覆うようにして、樹脂シート101上にPETフィルムなどの保護部材を配置することが好ましい。これにより、配線パターン102や導電体106が損傷するのを防止することができる。
【0029】
この結果、導電体106の一端に形成された突出部106aが平坦化され、図6に示すように、導電体106の一端に釘状の頭部106bが形成される。これにより、配線パターン102の上面と釘状の頭部106bの下面とが面接触により電気的に接続される。図6では、107がその面接触の部分の一つを指し示している。したがって、配線パターン102と導電体106との接続面積が増え、配線パターン102と導電体106との接続抵抗が低減する。
【0030】
また、配線パターン102のピッチが狭い場合、導電体106の流動性が高いまま突出部106aを加圧すると、釘状の頭部106bが樹脂シート101の主面方向に広がりすげて、隣接する配線パターン102と接続してショートを起こすおそれがある。したがって、突出部106aを加圧する際には、突出部106aが形成された状態であらかじめ導電体106を仮乾燥させ、導電体106をある程度硬化させておくことが好ましい。このように、導電体106を仮乾燥させた後に、突出部106aを加圧することにより、適度な広がりを有する釘状の頭部106bを形成することができる。
【0031】
また、樹脂シート101の流動性が高いまま突出部106aを加圧すると、樹脂シート101が変形し、導電体106が横方向に肥大して、導電体106の体積抵抗が増加するおそれがある。したがって、突出部106aを加圧する際には、熱処理によりあらかじめ樹脂シート101を硬化させておくことが好ましい。このように、樹脂シート101を硬化させた後に突出部106aを加圧することにより、導電体106の体積抵抗の増加を防止することができる。
【0032】
なお、導電体106を仮乾燥させる工程と、樹脂シート101を硬化させる工程とを、一度の熱処理により同時に行うことも可能である。
【0033】
図7は、以上の工程を経ることにより製造される樹脂基板を示す断面図である。図7に示すように、樹脂基板200は、プリプレグ状態の樹脂シートが硬化してなる樹脂層201と、樹脂層201の両主面上に形成された配線パターン202と、樹脂層201を厚み方向に貫通し、配線パターン202と電気的に接続されたビア導体206と、を備える。
【0034】
ビア導体206の一端には釘状の頭部206bが形成されている。また、配線パターン202の露出した側の主面と、ビア導体206の一端に形成された釘状の頭部206bの裏側主面と、が面接触により電気的に接続されている。図7では、207がその面接触の部分の一つを指し示している。
【0035】
なお、樹脂基板200をそのまま回路部品実装用の基板として用いる場合、樹脂層201としては完全に硬化したものを用いる。また、後述するが、樹脂基板200を用いて樹脂多層基板を製造する場合、樹脂層201としては完全に硬化させたものを用いてもよいし、ある程度硬化させたものを用いてもよい。
【0036】
(実施形態2)
以下、本発明に係る樹脂基板の製造方法について、その他の実施形態を説明する。図8は、本実施形態における工程断面図である。
【0037】
まず、図8(a)に示すように、プリプレグ状態の樹脂シート301の両主面上に、配線パターン302を形成する。配線パターン302には、配線パターン302を厚み方向に貫通するレーザー通過孔303が形成されている。
【0038】
次に、図8(b)に示すように、樹脂シート301の両主面上にマスク部材304a、304bを配置する。
【0039】
次に、レーザー通過孔303を介してCO2レーザーを照射し、図8(c)に示すように、マスク部材304a、配線パターン302、樹脂シート301、およびマスク部材304bを貫通する貫通孔305を形成する。
【0040】
次に、図8(d)に示すように、マスク部材304aを介して、貫通孔305に導電体306を充填する。
【0041】
次に、樹脂シート301からマスク部材304a,304bを除去する。この結果、図8(e)に示すように、配線パターン302の主面から導電体306の両端が突出し、突出部306aが形成される。
【0042】
次に、図8(e)に示した状態で、突出部306aを樹脂シート301の厚み方向に加圧する。この結果、導電体306の両端に形成された突出部306aが平坦化され、図8(f)に示すように、導電体306の両端に釘状の頭部306bが形成される。
【0043】
図9は、以上の工程を経ることにより製造される樹脂基板を示す断面図である。図9に示すように、樹脂基板400は、プリプレグ状態の樹脂シートが硬化してなる樹脂層401と、樹脂層401の両主面上に形成された配線パターン402と、樹脂層401を厚み方向に貫通し、配線パターン402を電気的に接続するビア導体406と、を備える。
【0044】
ビア導体406の両端には釘状の頭部406bが形成されている。また、配線パターン402の露出した側の主面と、ビア導体406の両端に形成された釘状の頭部406bの裏側主面と、が面接触により電気的に接続されている。図9では、407がその面接触の部分の一つを指し示している。
【0045】
なお、本実施形態における各構成要件については実施形態1と同様であり、詳細な説明を省略する。
【0046】
(実施形態3)
次に、本発明に係る樹脂多層基板の製造方法について、その一実施形態を説明する。図10〜図12は、本実施形態における工程断面図である。
【0047】
まず、実施形態1の樹脂基板の製造方法により、図6に示した樹脂基板200を作製する。
【0048】
次に、図10に示すように、導電体506が埋め込まれた樹脂シート501からなる接着層500を準備する。樹脂シート501や導電体506としては、実施形態1における樹脂シート501や導電体506と同様のものを用いることができる。
【0049】
接着層500は、例えば、以下のようにして作製される。まず、図11(a)に示すように、プリプレグ状態の樹脂シート501の両主面にマスク部材504を貼り付ける。次に、図11(b)に示すように、レーザーにより、樹脂シート501とマスク部材504を貫通する貫通孔505を形成する。次に、図11(c)に示すように、貫通孔505内部に導電体506を充填し、所定時間、所定温度で乾燥させる。次に、図11(d)に示すように、樹脂シート501からマスク部材504を除去して、接着層500を作製する。
【0050】
次に、図12に示すように、樹脂基板200と接着層500とを交互に積層し、圧着することにより、樹脂多層基板600を作製する。樹脂多層基板600において、接着層500に埋め込まれた導電体506は、樹脂基板200の配線パターン202または導電体206と電気的に接続されている。
【0051】
なお、樹脂基板200と接着層500とを圧着する際には、樹脂基板200および接着層500のすべてを積層してから一括で圧着してもよいし、樹脂基板200および接着層500を順次積層、圧着し、これを繰り返してもよい。
【0052】
また、樹脂基板200と接着層500とを圧着する際には、基本的に熱圧着を行う。このとき、上述したように、樹脂基板200を構成する樹脂シート201は、完全に硬化したものを用いてもよいし、ある程度硬化したものを用いてもよい。一方、接着層500は、樹脂基板200どうしを接着する役割を果たすため、熱圧着を行うまでは、接着層500を構成する樹脂シート501をあまり硬化させず、一定の流動性を持たせることが好ましい。熱圧着後には、樹脂基板200と接着層500とは完全に硬化する。
【0053】
【実施例】
(実施例1)
まず、樹脂シートとして、シリカと液状エポキシ樹脂を混合してなる、厚さ400μmのシート状のエポキシプリプレグを準備した。次に、エポキシプリプレグを、170℃、0.2MPa、5分間の条件で厚み方向に加圧し、厚さ350μmのエポキシ基板を作製した。
【0054】
次に、エポキシ基板の両主面上にPd触媒を付与して活性化させた。次に、Pd触媒層上に、ノボラック樹脂からなるフォトレジスト材をスピンコートし、レジスト層を形成した。次に、レジスト層をプリベークした後、レジスト層上に、配線パターンと同形状の透光パターンが形成されたフォトマスクを当接させ、露光した。次に、ホウ酸水溶液により現像を行った後、ポストベークを行い、レジスト層をパターンニングした。これにより、配線パターン形成予定位置を除いて、Pd触媒層上にレジスト層を形成した。
【0055】
次に、エポキシ基板を無電解銅めっき液に浸漬し、レジスト層で被覆されていないPd触媒層上に、厚さ15μmの配線パターンを析出させた。次に、レジスト層、およびPd触媒層を水酸化ナトリウム水溶液により除去し、配線パターンの所定の位置に直径200μmのレーザー通過孔を形成した。
【0056】
次に、エポキシ基板の両主面上に、マスク部材として厚さ20μmのPETフィルムを貼り付け、レーザー通過孔を介してCO2レーザーにより、PETフィルム、配線パターン、およびエポキシ基板を貫通する貫通孔を形成した。
【0057】
次に、スキージにより、一方のPETフィルムを介して貫通孔内部に導電ペースト(タツタ電線株式会社製AE1244)を充填した。
【0058】
次に、エポキシ基板からPETフィルムを除去した。この結果、配線パターンの主面から導電ペーストの両端が突出し、突出部が形成された。次に、この状態で、エポキシ基板を100℃で30分間熱処理し、導電ペーストを仮乾燥させた。
【0059】
次に、導電ペーストの突出部を覆うようにして、エポキシ基板の両主面上にPETフィルムを配置した。次に、170℃、1.0MPa、60分の条件で、突出部をエポキシ基板の厚み方向に加圧した。この結果、導電ペーストが熱硬化してビア導体が形成されるとともに、ビア導体の両端に釘状の頭部が形成された。最後に、エポキシ基板からPETフィルムを除去して、樹脂基板を得た。
【0060】
(実施例2)
まず、樹脂シートとして、シリカと液状エポキシ樹脂を混合してなる、厚さ400μmのシート状のエポキシプリプレグを準備した。
【0061】
次に、転写用支持体として厚さ80μmのPETフィルムを準備し、PETフィルムの一方主面上に厚さ20μmのアクリル樹脂系の粘着剤を塗布し、厚さ100μmの粘着剤つきPETフィルムを作製した。次に、粘着剤が塗布されたPETフィルムの主面上に、両面が粗面化された厚さ18μmの銅箔を接着した。
【0062】
次に、銅箔上にノボラック樹脂からなるレジスト材をスピンコートし、レジスト層を形成した。次に、レジスト層をプリベークした後、レジスト層上に、配線パターンと同形状の透光パターンが形成されたフォトマスクを当接させ、露光した。次に、ホウ酸水溶液を用いて現像を行った後、ポストベークを行い、レジスト層をパターニングした。次に、銅箔のうちレジスト層で覆われていない部分を、塩化第2鉄水溶液を用いてエッチングした。次に、配線パターン上に残存しているレジスト層を、水酸化ナトリウム水溶液を用いて除去し、PETフィルム上に直径200μmのレーザー通過孔を有する配線パターンを形成した。
【0063】
次に、真空プレス機により、エポキシプリプレグの両主面に、配線パターンが形成されたPETフィルムを圧着した。加圧条件は、120℃、1.0MPa、5分間とした。
【0064】
次に、エポキシプリプレグからPETフィルムを除去することにより、エポキシプリプレグの両主面上に配線パターンを形成した。樹脂シートからPETフィルムを除去した。
【0065】
次に、エポキシプリプレグを170℃で5分間熱処理し、エポキシプリプレグを熱硬化させた。
【0066】
その後、実施例1と同様にして、マスク部材配置、貫通孔形成、導電体充填、マスク部材除去、樹脂シート加圧、の各工程を経て、両端に釘状の頭部が形成されたビア導体を備える樹脂基板を得た。
【0067】
(実施例3)
まず、樹脂シートとして、シリカと液状エポキシ樹脂を混合してなる、厚さ100μmのシート状のエポキシプリプレグを準備した。
【0068】
次に、エポキシプリプレグの両主面に、マスク部材として厚さ20μmのPETフィルムを貼り付けた。次に、CO2レーザーにより、エポキシプリプレグとPETフィルムとを貫通する直径300μmの貫通孔を形成した。
【0069】
次に、貫通孔に導電体として導電ペースト(タツタ電線株式会社製AE1244)を充填し、エポキシプリプレグを60℃で30分間熱処理し、導電ペーストを仮乾燥させた。次に、エポキシプリプレグからPETフィルムを除去し、接着層を作製した。
【0070】
次に、実施例1と同様にして樹脂基板を作製した。次に、樹脂基板が最上層および最下層となるように、3つの樹脂基板と2つの接着層とを交互に積層し、圧着した。加圧条件は、まず80℃、1.0MPa、5分間で熱圧着し、接着層を半硬化させた後、170℃、2.0MPa、60分間で熱圧着した。これにより、樹脂基板と接着層とが積層されてなる樹脂多層基板が得られた。
【0071】
【発明の効果】
本発明に係る樹脂基板の製造方法では、ビア導体として機能する導電体の一端を配線パターンの主面から突出させ、導電体の一端を樹脂シートの厚み方向に加圧し、導電体の一端に釘状の頭部を形成する。これにより、配線パターンの露出した側の主面と釘状の頭部の裏側主面とが面接触により電気的に接続されるため、配線パターンと導電体との接続面積が増える。したがって、配線パターンとビア導体との接続抵抗が小さい樹脂基板を作製することができる。
【0072】
また、配線パターンの主面から導電体の一端が突出した状態で、導電体を仮乾燥させてある程度硬化させておくことにより、導電体の突出部を加圧した際に、適度な広がりを有する釘状の頭部を形成することができる。
【0073】
また、あらかじめ樹脂シートを硬化させてから、導電体の突出部を加圧することにより、樹脂シートの変形を防止し、導電体の体積抵抗の増加を防止することができる。
【0074】
また、本発明に係る樹脂基板では、配線パターンの露出した側の主面と、ビア導体の一端に形成された釘状の頭部の裏側主面と、が面接触により電気的に接続されるため、配線パターンとビア導体との接続面積が増える。したがって、配線パターンとビア導体との接続抵抗を低減することができる。
【図面の簡単な説明】
【図1】本発明の実施形態1における樹脂基板の製造方法を示す工程断面図である。
【図2】本発明の実施形態1における樹脂基板の製造方法を示す工程断面図である。
【図3】本発明の実施形態1における樹脂基板の製造方法を示す工程断面図である。
【図4】本発明の実施形態1における樹脂基板の製造方法を示す工程断面図である。
【図5】本発明の実施形態1における樹脂基板の製造方法を示す工程断面図である。
【図6】本発明の実施形態1における樹脂基板の製造方法を示す工程断面図である。
【図7】本発明の実施形態1における樹脂基板を示す断面図である。
【図8】本発明の実施形態2における樹脂基板の製造方法を示す工程断面図である。
【図9】本発明の実施形態2における樹脂基板を示す断面図である。
【図10】本発明の実施形態3における樹脂多層基板の製造方法を示す工程断面図である。
【図11】本発明の実施形態3における樹脂多層基板の製造方法を示す工程断面図である。
【図12】本発明の実施形態3における樹脂多層基板の製造方法を示す工程断面図である。
【図13】従来の樹脂基板の製造方法を示す工程断面図である。
【符号の説明】
101 樹脂シート
102 配線パターン
103 レーザー通過孔
104 マスク部材
105 貫通孔
106 導電体
106a 突出部
106b 釘状の頭部
200 樹脂基板
201 樹脂層
202 配線パターン
206 ビア導体
206b 釘状の頭部
500 接着層
501 樹脂シート
506 導電体
600 樹脂多層基板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a resin substrate having wiring on a main surface or inside, a method for manufacturing a resin multilayer substrate, and a resin substrate.
[0002]
[Prior art]
In recent years, with the miniaturization of electronic devices, a wiring board on which semiconductor elements such as LSIs can be mounted at a high density has been demanded. For this reason, in a wiring board, it is an important subject to form a wiring at a high density with a fine wiring pitch.
[0003]
On the other hand, among wiring boards, resin boards are often used because of their light weight and low dielectric constant. As a method for realizing high-density wiring on this resin substrate, there is known a method of transferring a wiring pattern formed on a support such as a metal plate onto a resin prepreg sheet.
[0004]
FIG. 13 is a process sectional view showing a method of forming a wiring pattern in a conventional method of manufacturing a resin substrate. As shown in FIG. 13, conventionally, a
[0005]
[Patent Document 1]
JP-A-10-84186 (paragraph number 0026, FIG. 1)
[0006]
[Problems to be solved by the invention]
However, in the above transfer method, the resin component of the
[0007]
The present invention solves the above problems and provides a method for manufacturing a resin substrate and a method for manufacturing a resin multilayer substrate which can reduce the connection resistance between a wiring pattern and a via conductor, and provides a method for connecting a wiring pattern and a via conductor. It is an object to provide a resin substrate having a small resistance.
[0008]
[Means for Solving the Problems]
A method for manufacturing a resin substrate according to the present invention includes the steps of preparing a resin sheet in a prepreg state, forming a wiring pattern on at least one main surface of the resin sheet, and forming the wiring pattern on the resin sheet. Arranging a mask member having a certain thickness on the main surface, forming a through hole penetrating the resin sheet, the wiring pattern, and the mask member; Filling a hole with a conductor, removing the mask member from the resin sheet, and projecting one end of the conductor from the main surface of the wiring pattern; and forming the conductive member protruding from the main surface of the wiring pattern. Pressing one end of the body in the thickness direction of the resin sheet to form a nail-shaped head at one end of the conductor.
[0009]
Further, it is preferable that, after the conductor is temporarily dried in a state where one end of the conductor protrudes from the main surface of the wiring pattern, one end of the conductor is pressed in a thickness direction of the resin sheet. After the resin sheet is cured, it is preferable that one end of the conductor is pressed in the thickness direction of the resin sheet.
[0010]
The method for producing a resin multilayer substrate according to the present invention includes the steps of producing a plurality of resin substrates, preparing an adhesive layer made of a resin sheet having a conductor embedded therein, A step of crimping the resin substrate and the adhesive layer so that the main surface of the substrate and the main surface of the adhesive layer are aligned and the adhesive layer is disposed between the two resin substrates. And the following.
[0011]
The resin substrate according to the present invention includes a resin layer, a wiring pattern formed on at least one main surface of the resin layer, and a via that penetrates the resin layer in a thickness direction and is electrically connected to the wiring pattern. And a conductor, on the one end of the via conductor connected to the wiring pattern, a nail-shaped head is formed, and the exposed main surface of the wiring pattern and the via conductor The nail-shaped head formed at one end is electrically connected to the back main surface by surface contact.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
Hereinafter, an embodiment of a method for manufacturing a resin substrate according to the present invention will be described. 1 to 5 are process cross-sectional views in the present embodiment.
[0013]
First, as shown in FIG. 1A, a
[0014]
The
[0015]
The prepreg state means a state where the thermosetting resin is not cured, that is, a state where the
[0016]
In the
[0017]
As a method of forming the
[0018]
One is a method of forming the
[0019]
Further, by forming a resist layer at a position corresponding to the
[0020]
The other is a method of forming the
[0021]
Further, when the etching process is performed on the copper foil, the
[0022]
When performing the transfer, the
[0023]
Next, as shown in FIG. 2, a
[0024]
Next, a CO 2 laser is irradiated through the
[0025]
Next, as shown in FIG. 4, the
[0026]
As a method of filling the inside of the through
[0027]
Next, the
[0028]
Next, in the state shown in FIG. 5, the
[0029]
As a result, the protruding
[0030]
When the pitch of the
[0031]
Further, if the protruding
[0032]
Note that the step of temporarily drying the
[0033]
FIG. 7 is a cross-sectional view showing a resin substrate manufactured through the above steps. As shown in FIG. 7, the
[0034]
A nail-shaped
[0035]
When the
[0036]
(Embodiment 2)
Hereinafter, other embodiments of the method for manufacturing a resin substrate according to the present invention will be described. FIG. 8 is a process sectional view in the present embodiment.
[0037]
First, as shown in FIG. 8A, a
[0038]
Next, as shown in FIG. 8B,
[0039]
Next, a CO 2 laser is irradiated through the
[0040]
Next, as shown in FIG. 8D, the
[0041]
Next, the
[0042]
Next, in the state shown in FIG. 8E, the
[0043]
FIG. 9 is a cross-sectional view showing a resin substrate manufactured through the above steps. As shown in FIG. 9, a
[0044]
Nail-shaped
[0045]
Note that each component in the present embodiment is the same as in the first embodiment, and a detailed description thereof will be omitted.
[0046]
(Embodiment 3)
Next, an embodiment of a method for manufacturing a resin multilayer substrate according to the present invention will be described. 10 to 12 are process cross-sectional views in the present embodiment.
[0047]
First, the
[0048]
Next, as shown in FIG. 10, an
[0049]
The
[0050]
Next, as shown in FIG. 12, the
[0051]
When the
[0052]
In addition, when the
[0053]
【Example】
(Example 1)
First, a 400 μm thick sheet-like epoxy prepreg prepared by mixing silica and a liquid epoxy resin was prepared as a resin sheet. Next, the epoxy prepreg was pressed in the thickness direction under the conditions of 170 ° C., 0.2 MPa, and 5 minutes to produce an epoxy substrate having a thickness of 350 μm.
[0054]
Next, a Pd catalyst was applied on both main surfaces of the epoxy substrate to activate the epoxy substrate. Next, a photoresist material made of a novolak resin was spin-coated on the Pd catalyst layer to form a resist layer. Next, after the resist layer was pre-baked, a photomask on which a light-transmitting pattern having the same shape as the wiring pattern was formed was brought into contact with the resist layer and exposed. Next, after developing with a boric acid aqueous solution, post-baking was performed to pattern the resist layer. As a result, a resist layer was formed on the Pd catalyst layer except for the position where the wiring pattern was to be formed.
[0055]
Next, the epoxy substrate was immersed in an electroless copper plating solution to deposit a 15 μm-thick wiring pattern on the Pd catalyst layer not covered with the resist layer. Next, the resist layer and the Pd catalyst layer were removed with an aqueous solution of sodium hydroxide, and a laser passage hole having a diameter of 200 μm was formed at a predetermined position of the wiring pattern.
[0056]
Next, a PET film having a thickness of 20 μm is attached as a mask member on both main surfaces of the epoxy substrate, and a through hole penetrating the PET film, the wiring pattern, and the epoxy substrate by a CO 2 laser through a laser passage hole. Was formed.
[0057]
Next, a conductive paste (AE1244, manufactured by Tatsuta Electric Wire Co., Ltd.) was filled into the through hole through one PET film with a squeegee.
[0058]
Next, the PET film was removed from the epoxy substrate. As a result, both ends of the conductive paste protruded from the main surface of the wiring pattern, and a protruding portion was formed. Next, in this state, the epoxy substrate was heat-treated at 100 ° C. for 30 minutes to temporarily dry the conductive paste.
[0059]
Next, PET films were arranged on both main surfaces of the epoxy substrate so as to cover the projecting portions of the conductive paste. Next, the protrusion was pressed in the thickness direction of the epoxy substrate under the conditions of 170 ° C., 1.0 MPa, and 60 minutes. As a result, the conductive paste was thermally cured to form a via conductor, and nail-shaped heads were formed at both ends of the via conductor. Finally, the PET film was removed from the epoxy substrate to obtain a resin substrate.
[0060]
(Example 2)
First, a 400 μm thick sheet-like epoxy prepreg prepared by mixing silica and a liquid epoxy resin was prepared as a resin sheet.
[0061]
Next, a PET film having a thickness of 80 μm is prepared as a transfer support, and an acrylic resin-based adhesive having a thickness of 20 μm is applied on one main surface of the PET film, and a PET film with an adhesive having a thickness of 100 μm is formed. Produced. Next, on the main surface of the PET film to which the adhesive was applied, a copper foil having a thickness of 18 μm, both surfaces of which were roughened, was bonded.
[0062]
Next, a resist material made of a novolak resin was spin-coated on the copper foil to form a resist layer. Next, after the resist layer was pre-baked, a photomask on which a light-transmitting pattern having the same shape as the wiring pattern was formed was brought into contact with the resist layer and exposed. Next, after development was performed using a boric acid aqueous solution, post-baking was performed to pattern the resist layer. Next, a portion of the copper foil that was not covered with the resist layer was etched using an aqueous ferric chloride solution. Next, the resist layer remaining on the wiring pattern was removed using an aqueous sodium hydroxide solution to form a wiring pattern having a laser passage hole having a diameter of 200 μm on the PET film.
[0063]
Next, the PET film on which the wiring pattern was formed was pressed on both main surfaces of the epoxy prepreg by a vacuum press machine. Pressing conditions were 120 ° C., 1.0 MPa, and 5 minutes.
[0064]
Next, a wiring pattern was formed on both principal surfaces of the epoxy prepreg by removing the PET film from the epoxy prepreg. The PET film was removed from the resin sheet.
[0065]
Next, the epoxy prepreg was heat-treated at 170 ° C. for 5 minutes to thermally cure the epoxy prepreg.
[0066]
Thereafter, in the same manner as in Example 1, via conductors having nail-shaped heads formed at both ends through the steps of mask member arrangement, through-hole formation, conductor filling, mask member removal, and resin sheet pressurization Was obtained.
[0067]
(Example 3)
First, as a resin sheet, a sheet-like epoxy prepreg having a thickness of 100 μm and prepared by mixing silica and a liquid epoxy resin was prepared.
[0068]
Next, a PET film having a thickness of 20 μm was attached as a mask member to both main surfaces of the epoxy prepreg. Next, a through hole having a diameter of 300 μm penetrating the epoxy prepreg and the PET film was formed by a CO 2 laser.
[0069]
Next, a conductive paste (AE1244, manufactured by Tatsuta Electric Wire Co., Ltd.) was filled in the through hole, and the epoxy prepreg was heat-treated at 60 ° C. for 30 minutes to temporarily dry the conductive paste. Next, the PET film was removed from the epoxy prepreg to form an adhesive layer.
[0070]
Next, a resin substrate was manufactured in the same manner as in Example 1. Next, three resin substrates and two adhesive layers were alternately laminated and pressure-bonded such that the resin substrates were the uppermost layer and the lowermost layer. Pressing conditions were as follows: first, thermocompression bonding was performed at 80 ° C. and 1.0 MPa for 5 minutes, and after the adhesive layer was semi-cured, thermocompression bonding was performed at 170 ° C. and 2.0 MPa for 60 minutes. Thus, a resin multilayer substrate in which the resin substrate and the adhesive layer were laminated was obtained.
[0071]
【The invention's effect】
In the method for manufacturing a resin substrate according to the present invention, one end of a conductor functioning as a via conductor is projected from the main surface of the wiring pattern, one end of the conductor is pressed in the thickness direction of the resin sheet, and a nail is attached to one end of the conductor. Forming a head-like shape. As a result, the exposed main surface of the wiring pattern and the back main surface of the nail-shaped head are electrically connected by surface contact, so that the connection area between the wiring pattern and the conductor increases. Therefore, a resin substrate having a small connection resistance between the wiring pattern and the via conductor can be manufactured.
[0072]
In addition, when the conductor is temporarily dried and hardened to some extent in a state where one end of the conductor protrudes from the main surface of the wiring pattern, when the protrusion of the conductor is pressed, the conductor has an appropriate spread. A nail-shaped head can be formed.
[0073]
Further, by pressing the protruding portion of the conductor after curing the resin sheet in advance, it is possible to prevent the deformation of the resin sheet and prevent the volume resistance of the conductor from increasing.
[0074]
Further, in the resin substrate according to the present invention, the exposed main surface of the wiring pattern and the back main surface of the nail-shaped head formed at one end of the via conductor are electrically connected by surface contact. Therefore, the connection area between the wiring pattern and the via conductor increases. Therefore, the connection resistance between the wiring pattern and the via conductor can be reduced.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view illustrating a method for manufacturing a resin substrate in
FIG. 2 is a process sectional view illustrating the method for manufacturing the resin substrate according to the first embodiment of the present invention.
FIG. 3 is a process sectional view illustrating the method for manufacturing the resin substrate in the first embodiment of the present invention.
FIG. 4 is a process sectional view illustrating the method for manufacturing the resin substrate in the first embodiment of the present invention.
FIG. 5 is a process sectional view illustrating the method for manufacturing the resin substrate in the first embodiment of the present invention.
FIG. 6 is a process sectional view illustrating the method for manufacturing the resin substrate in the first embodiment of the present invention.
FIG. 7 is a sectional view showing a resin substrate according to the first embodiment of the present invention.
FIG. 8 is a process sectional view illustrating the method for manufacturing the resin substrate in the second embodiment of the present invention.
FIG. 9 is a cross-sectional view illustrating a resin substrate according to a second embodiment of the present invention.
FIG. 10 is a process sectional view illustrating the method for manufacturing the resin multilayer substrate in Embodiment 3 of the present invention.
FIG. 11 is a process sectional view illustrating the method for manufacturing the resin multilayer substrate in the third embodiment of the present invention.
FIG. 12 is a process sectional view illustrating the method for manufacturing the resin multilayer substrate in Embodiment 3 of the present invention.
FIG. 13 is a process sectional view showing a conventional method for manufacturing a resin substrate.
[Explanation of symbols]
101
Claims (5)
前記樹脂シートの前記配線パターンが形成された一方主面上に、一定の厚みを有るマスク部材を配置する工程と、
前記樹脂シート、前記配線パターン、および前記マスク部材を貫通する貫通孔を形成する工程と、
前記マスク部材を介して、前記貫通孔に導電体を充填する工程と、
前記樹脂シートから前記マスク部材を除去し、前記配線パターンの主面から前記導電体の一端を突出させる工程と、
前記配線パターンの主面から突出した前記導電体の一端を、前記樹脂シートの厚み方向に加圧し、前記導電体の一端に釘状の頭部を形成する工程と、
を備えることを特徴とする、樹脂基板の製造方法。Preparing a resin sheet in a prepreg state, forming a wiring pattern on at least one main surface of the resin sheet,
Arranging a mask member having a certain thickness on one main surface of the resin sheet on which the wiring pattern is formed;
Forming a through hole penetrating the resin sheet, the wiring pattern, and the mask member;
Via the mask member, a step of filling the through-hole with a conductor,
Removing the mask member from the resin sheet and projecting one end of the conductor from the main surface of the wiring pattern;
A step of pressing one end of the conductor projecting from the main surface of the wiring pattern in a thickness direction of the resin sheet, and forming a nail-shaped head at one end of the conductor;
A method for manufacturing a resin substrate, comprising:
導電体が埋め込まれた樹脂シートからなる接着層を準備する工程と、
前記樹脂基板の主面と前記接着層の主面とを合わせるようにして、かつ、2つの前記樹脂基板の間に前記接着層が配置されるように、前記樹脂基板と前記接着層とを圧着する工程と、
を備えることを特徴とする樹脂多層基板の製造方法。A step of producing a plurality of resin substrates by the method for producing a resin substrate according to any one of claims 1 to 3;
A step of preparing an adhesive layer made of a resin sheet in which the conductor is embedded,
The resin substrate and the adhesive layer are pressure-bonded so that the main surface of the resin substrate and the main surface of the adhesive layer match, and the adhesive layer is disposed between the two resin substrates. The process of
A method for manufacturing a resin multilayer substrate, comprising:
前記樹脂層の少なくとも一方主面上に形成された配線パターンと、
前記樹脂層を厚み方向に貫通し、前記配線パターンと電気的に接続されたビア導体と、
を備える樹脂基板において、
前記ビア導体の前記配線パターンと接続される側の一端に、釘状の頭部が形成され、
前記配線パターンの露出した側の主面と、前記ビア導体の一端に形成された釘状の頭部の裏側主面と、が面接触により電気的に接続されていることを特徴とする樹脂基板。A resin layer,
A wiring pattern formed on at least one main surface of the resin layer,
Via conductors penetrating the resin layer in the thickness direction, and electrically connected to the wiring pattern,
In the resin substrate having
A nail-shaped head is formed at one end of the via conductor connected to the wiring pattern,
A resin substrate, wherein a main surface on an exposed side of the wiring pattern and a back main surface of a nail-shaped head formed at one end of the via conductor are electrically connected by surface contact. .
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002323032A JP2004158651A (en) | 2002-11-06 | 2002-11-06 | Manufacturing method of resin substrate, resin multilayer substrate, and resin substrate |
AU2003272912A AU2003272912A1 (en) | 2002-11-06 | 2003-10-02 | Method for manufacturing resin substrate, method for manufacturing multilayer resin substrate, and resin substrate |
PCT/JP2003/012625 WO2004043120A1 (en) | 2002-11-06 | 2003-10-02 | Method for manufacturing resin substrate, method for manufacturing multilayer resin substrate, and resin substrate |
TW92129565A TWI238687B (en) | 2002-11-06 | 2003-10-24 | Method for manufacturing resin substrate, method for manufacturing multilayer resin substrate, and resin substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002323032A JP2004158651A (en) | 2002-11-06 | 2002-11-06 | Manufacturing method of resin substrate, resin multilayer substrate, and resin substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004158651A true JP2004158651A (en) | 2004-06-03 |
Family
ID=32310408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002323032A Pending JP2004158651A (en) | 2002-11-06 | 2002-11-06 | Manufacturing method of resin substrate, resin multilayer substrate, and resin substrate |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2004158651A (en) |
AU (1) | AU2003272912A1 (en) |
TW (1) | TWI238687B (en) |
WO (1) | WO2004043120A1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011023676A (en) * | 2009-07-21 | 2011-02-03 | Sony Chemical & Information Device Corp | Method of manufacturing printed wiring board |
JP2015506585A (en) * | 2012-01-04 | 2015-03-02 | インクテック カンパニー リミテッド | Method for manufacturing double-sided printed circuit board |
EP2408285A4 (en) * | 2009-03-12 | 2017-11-22 | Tatsuta Electric Wire & Cable Co., Ltd. | Multilayer wiring substrate producing method and multilayer wiring substrate obtained by the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102595799B (en) * | 2011-12-30 | 2015-03-25 | 柏承科技(昆山)股份有限公司 | Manufacturing method of high-density interconnected printed circuit board |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3241605B2 (en) * | 1996-09-06 | 2001-12-25 | 松下電器産業株式会社 | Wiring board manufacturing method and wiring board |
JP3738536B2 (en) * | 1997-08-28 | 2006-01-25 | 松下電器産業株式会社 | Method for manufacturing printed wiring board |
JP2000114681A (en) * | 1998-10-01 | 2000-04-21 | Ibiden Co Ltd | Printed wiring board and its manufacture |
JP2002314222A (en) * | 2001-04-10 | 2002-10-25 | Matsushita Electric Ind Co Ltd | Printed circuit board and its manufacturing method |
-
2002
- 2002-11-06 JP JP2002323032A patent/JP2004158651A/en active Pending
-
2003
- 2003-10-02 WO PCT/JP2003/012625 patent/WO2004043120A1/en active Application Filing
- 2003-10-02 AU AU2003272912A patent/AU2003272912A1/en not_active Abandoned
- 2003-10-24 TW TW92129565A patent/TWI238687B/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2408285A4 (en) * | 2009-03-12 | 2017-11-22 | Tatsuta Electric Wire & Cable Co., Ltd. | Multilayer wiring substrate producing method and multilayer wiring substrate obtained by the same |
JP2011023676A (en) * | 2009-07-21 | 2011-02-03 | Sony Chemical & Information Device Corp | Method of manufacturing printed wiring board |
JP2015506585A (en) * | 2012-01-04 | 2015-03-02 | インクテック カンパニー リミテッド | Method for manufacturing double-sided printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
AU2003272912A1 (en) | 2004-06-07 |
WO2004043120A1 (en) | 2004-05-21 |
TW200421958A (en) | 2004-10-16 |
TWI238687B (en) | 2005-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100792352B1 (en) | Bottom substrate of pop and manufacturing method thereof | |
EP0851724B1 (en) | Printed circuit board and electric components | |
EP2066160B1 (en) | Wiring board and electronic component device | |
JP4427874B2 (en) | Multilayer wiring board manufacturing method and multilayer wiring board | |
KR20100065635A (en) | Integrated circuit package and method for fabricating the same | |
US8464423B2 (en) | Method of manufacturing a printed circuit board having metal bumps | |
US6009620A (en) | Method of making a printed circuit board having filled holes | |
KR100257926B1 (en) | Multi-layer film for circuit board and multi-layer circuit board using the same and pakage for semiconductor device | |
KR100619348B1 (en) | Method for manufacturing package substrate using a electroless Ni plating | |
JP4691763B2 (en) | Method for manufacturing printed wiring board | |
US20040112633A1 (en) | Electronic device module | |
JP2004253432A (en) | Method of manufacturing printed wiring board | |
JP2000261141A (en) | Multilayer wiring substrate and manufacture thereof and semiconductor device | |
JP2004146634A (en) | Resin board fabricating process and resin multilayer board fabricating process | |
JP2004158651A (en) | Manufacturing method of resin substrate, resin multilayer substrate, and resin substrate | |
JP2007517410A (en) | Pattern circuit and manufacturing method thereof | |
KR100716809B1 (en) | A PCB using the ACF and manufacturing method thereof | |
JP4666830B2 (en) | Multilayer wiring board and manufacturing method thereof | |
CN108878373B (en) | Wiring board and method for manufacturing wiring board | |
JP2011222962A (en) | Print circuit board and method of manufacturing the same | |
JP3107535B2 (en) | Wiring board, circuit component mounted body, and method of manufacturing wiring board | |
JP2000200855A (en) | Pga-type wiring board, manufacture thereof and semiconductor device | |
JP2003142805A (en) | Manufacturing method for wiring board and mask for printing | |
JP2016154195A (en) | Multilayer wiring board | |
KR100871031B1 (en) | Forming method of bump for the printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A02 | Decision of refusal |
Effective date: 20050118 Free format text: JAPANESE INTERMEDIATE CODE: A02 |