KR100871031B1 - Forming method of bump for the printed circuit board - Google Patents
Forming method of bump for the printed circuit board Download PDFInfo
- Publication number
- KR100871031B1 KR100871031B1 KR1020070054035A KR20070054035A KR100871031B1 KR 100871031 B1 KR100871031 B1 KR 100871031B1 KR 1020070054035 A KR1020070054035 A KR 1020070054035A KR 20070054035 A KR20070054035 A KR 20070054035A KR 100871031 B1 KR100871031 B1 KR 100871031B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- bump
- conductive paste
- hole
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0557—Non-printed masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
도 1a 내지 도 1c는 종래 기술에 따른 인쇄회로기판의 범프 형성방법을 나타내는 공정 단면도이다.1A to 1C are cross-sectional views illustrating a bump forming method of a printed circuit board according to the prior art.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 인쇄회로기판의 범프 형성방법을 나타내는 공정 단면도이다.2A to 2C are cross-sectional views illustrating a bump forming method of a printed circuit board according to an exemplary embodiment of the present invention.
본 발명은 인쇄회로기판의 범프 형성방법에 관한 것으로, 특히 두 개의 마스크를 사용하여 마스크의 두께를 줄임으로써 도전성 페이스트의 빠짐 특성을 향상시키고, 범프 형성을 위한 도전성 페이스트의 인쇄 횟수를 줄여 공정시간 및 공정비용을 줄일 수 있는 인쇄회로기판의 범프를 형성하는 방법에 관한 것이다.The present invention relates to a bump forming method of a printed circuit board, in particular, by using two masks to reduce the thickness of the mask to improve the omission characteristics of the conductive paste, and to reduce the number of printing of the conductive paste for bump formation process time and The present invention relates to a method for forming bumps of a printed circuit board which can reduce processing costs.
전자부품의 발달로 인해 인쇄회로기판의 고밀도화를 위한 회로패턴의 층간 전기적 도통 및 미세회로 배선이 적용된 HDI(high density interconnection)기판의 성능을 향상할 수 있는 기술이 요구되는 실정이다. 즉, HDI기판의 성능향상을 위해서는 회로패턴의 층간 전기적 도통 기술 및 설계의 자유도를 확보하는 기술이 필요하다.Due to the development of electronic components, there is a demand for a technology capable of improving performance of high density interconnection (HDI) substrates to which electrical patterns of circuit patterns and fine circuit wiring are applied for increasing the density of printed circuit boards. That is, in order to improve the performance of the HDI substrate, a technique for securing the electrical conduction technology and the degree of freedom of design between circuit patterns is required.
종래 다층 인쇄회로기판은 동박적층 판(CCL) 등의 코어기판의 표면에 애디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층회로를 형성하고, 절연층 및 금속층을 순차적으로 적층 (build-up)하면서 내층회로와 같은 방법으로 외층회로를 형성함으로써 제조된다.In the conventional multilayer printed circuit board, an inner layer circuit is formed by applying an additive method or a subtractive method to the surface of a core substrate such as a copper clad laminate (CCL), and an insulating layer and a metal layer are sequentially formed. It is manufactured by forming an outer layer circuit in the same way as an inner layer circuit while building up.
그러나, 이와 같은 종래의 다층 인쇄회로기판 제조공정은 핸드폰 등의 적용제품의 가격 하락에 따른 저비용(low cost)에 대한 요청, 양산성을 높이기 위한 리드 타임(lead-time) 단축에 대한 요청 등을 만족시키지 못하는 문제가 있으며, 이러한 문제를 해결할 수 있는 새로운 제조공정이 요구되는 실정이다.However, such a conventional multi-layer printed circuit board manufacturing process, such as the request for low cost (low cost) in accordance with the falling price of the application products such as mobile phones, the request for shortening the lead time (lead-time) to increase the mass production, etc. There is a problem that does not satisfy, there is a need for a new manufacturing process that can solve this problem.
한편, 종래기술의 복잡한 공정을 단순화하고 일괄적층 에 의해 신속하고 저렴하게 다층 인쇄회로기판을 제조하기 위해, 동박판에 페이스트(paste)를 인쇄하여 범프(bump)를 형성하고 여기에 절연재를 적층 시켜 페이스트 범프 기판을 미리 제조함으로써 간단하고 용이하게 적층 공정이 이루어지도록 하는 B2it(Buried bumpinterconnection technology) 공법이 상용화되어 있다.On the other hand, in order to simplify the complicated process of the prior art and to manufacture a multilayer printed circuit board quickly and inexpensively by batch lamination, a paste is printed on the copper foil to form a bump, and an insulating material is laminated thereon. The B2it (Buried bumpinterconnection technology) method is commercially available, which allows a simple and easy lamination process by preparing a paste bump substrate in advance.
도 1a 내지 도 1c는 종래 기술에 따라 원판에 범프를 형성하는 방법을 나타내는 공정 단면도이다.1A to 1C are cross-sectional views illustrating a method of forming bumps on a disc according to the prior art.
도 1a에서 도시된 바와 같이, 범프(53')가 형성될 원판(11')을 준비하고 원 판(11')의 범프(53')가 형성될 위치에 홀을 구비하는 마스크(31')를 원판(11') 위에 위치시킨다. 그 후 마스크(31')의 위에 도전성 페이스트(51')를 올리고 스퀴지를 이용하여 도전성 페이스트(51')가 마스크(31')의 홀에 충진되도록 도전성 페이스트(51')를 인쇄한다. 스퀴지의 압력에 의해 도전성 페이스트(51')의 하부가 원판(11')에 압착하게 된다.As shown in Fig. 1A, a mask 31 'is prepared which prepares a disc 11' on which a bump 53 'is to be formed and has holes at a position where a bump 53' of the disc 11 'is to be formed. Is placed on the disc 11 '. Thereafter, the conductive paste 51 'is placed on the mask 31' and the conductive paste 51 'is printed such that the conductive paste 51' is filled in the holes of the mask 31 'using a squeegee. Under pressure of the squeegee, the lower portion of the conductive paste 51 'is pressed against the original plate 11'.
다음으로 도 1b에서 도시된 바와 같이, 도전성 페이스트(51')의 하부가 원판(11')에 압착하게 되면 원판(11')으로부터 마스크(31')를 분리(lift-off)하여 원판(11')에 범프(53')를 형성한다.Next, as shown in FIG. 1B, when the lower portion of the
그러나 고밀도(0.4 ㎜ Pitch 이하) 기판을 제작하기 위해서는 범프 사이즈가 축소되어야하며 페이스트는 점도가 높기 때문에 마스크의 홀이 작을수록 잘 빠지지 않는 특성이 있다. 따라서 전술한 공정을 1회 수행한 경우 원하는 높이를 구비하는 범프를 형성할 수 없다. 따라서 전술한 과정과 범프를 건조하여 경화시키는 공정을 반복수행 하여 범프의 높이를 높여야하는 번거로움이 있었다.However, in order to manufacture a high-density (0.4 mm pitch or less) substrate, the bump size should be reduced, and since the paste has a high viscosity, the smaller the hole of the mask, the better the characteristics. Therefore, when the above-described process is performed once, bumps having a desired height cannot be formed. Therefore, there was a need to increase the height of the bumps by repeatedly performing the above-described process and drying and curing the bumps.
도 1c를 참조하면 상기된 공정을 3회 반복수행하여 얻어진 범프(55')가 도시되어있다. Referring to Fig. 1C, a bump 55 'obtained by repeating the above-described process three times is shown.
이러한 공정에 따르면, 범프를 형성하기 위해 스퀴지 공정 및 경화 공정을 반복수행하여 범프를 형성함에 따라 공정 시간이 길어지고 따라서 전체적인 인쇄회로기판의 제조 공정에 소요되는 시간이 길어지게 되는 문제점이 있었다.According to this process, as the bump is formed by repeatedly performing the squeegee process and the hardening process to form the bumps, there is a problem in that the process time becomes longer and thus the time required for the manufacturing process of the entire printed circuit board becomes longer.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 창출된 것으로서, 두 개의 마스크를 사용하여 마스크의 두께를 줄임으로써 도전성 페이스트의 빠짐 특성을 향상시키고, 범프 형성을 위한 도전성 페이스트의 인쇄 횟수를 줄여 공정시간 및 공정비용을 줄일 수 있는 인쇄회로기판의 범프 형성 방법을 제공하는 것을 목적으로 한다.The present invention was created to solve the problems of the prior art as described above, by using two masks to reduce the thickness of the mask to improve the omission characteristics of the conductive paste, and to reduce the number of printing of the conductive paste for bump formation An object of the present invention is to provide a bump forming method of a printed circuit board which can reduce processing time and processing cost.
상기의 목적을 실현하기 위하여 본 발명의 실시 예에 따른 인쇄회로기판의 페이스트 범프 형성방법은 (A) 원판을 준비하는 단계; (B) 상기 원판의 범프가 형성될 위치에 홀을 구비하는 제1 마스크를 상기 원판 위에 위치시키는 단계; (C) 상기 제1 마스크의 홀의 중심을 지나는 수직선상에 중심을 갖으며 상기 제1 마스크의 홀보다 지름이 큰 홀을 구비하는 제2 마스크를 상기 제1 마스크의 위에 위치시키는 단계; 및 (D) 상기 제1 마스크 및 상기 제2 마스크의 홀에 도전성 페이스트를 충진하여 상기 원판에 범프를 형성하는 단계를 포함하는 것을 그 특징으로 한다.In order to achieve the above object, a method of forming a paste bump of a printed circuit board according to an embodiment of the present invention includes the steps of (A) preparing a disc; (B) positioning a first mask on the disc, the first mask having a hole in a position where a bump of the disc is to be formed; (C) positioning a second mask on the first mask, the second mask having a center on a vertical line passing through the center of the hole of the first mask and having a hole having a diameter larger than that of the hole of the first mask; And (D) filling a conductive paste into the holes of the first mask and the second mask to form bumps on the original plate.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, the terms or words used in this specification and claims are not to be interpreted in a conventional and dictionary sense, and the inventors may appropriately define the concept of terms in order to best explain their invention in the best way possible. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.
이하, 본 발명에 따른 인쇄회로기판의 범프 형성방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, a preferred embodiment of a bump forming method of a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 범프(53) 형성방법을 나타내는 공정 단면도이다.2 is a cross-sectional view illustrating a method of forming a
먼저, 도 2a에 도시된 바와 같이 범프(53)가 형성될 원판(11)을 준비한다.First, as illustrated in FIG. 2A, a
여기서 원판(11)은 절연층의 일면 또는 양면에 회로패턴(15)이 형성된 동박적층 판(CCL), 동박 또는 금속 캐리어의 일면에 동박이 적층 된 것 중 어느 하나가 사용될 수 있다. Here, the
이러한, 원판(11)은 다음 방법 중 어느 한 방법에 의해 형성된다.This
첫 번째 방법으로, 제 1 절연층의 한 면 또는 양면에 동박이 적층 된 단면 동박적층 판(RCC)의 동박 위에 드라이 필름(Dry Film)(도시하지 않음)을 도포한 후 노광 및 현상 공정을 통해 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한다.In the first method, a dry film (not shown) is applied onto a copper foil of a single-sided copper clad laminate (RCC) in which copper foil is laminated on one or both sides of the first insulating layer, and then exposed and developed. The dry film of the remaining portion except for the portion where the circuit pattern is to be formed is removed.
이후, 에칭액으로 동박을 에칭하여 회로패턴을 형성하고, 회로패턴을 형성한 후에는 회로패턴 위에 남아 있는 드라이 필름을 제거한다.Thereafter, the copper foil is etched with an etching solution to form a circuit pattern, and after the circuit pattern is formed, the dry film remaining on the circuit pattern is removed.
이에 따라, 도 2a와 같은 원판(11)이 형성된다.As a result, a
두 번째 방법으로, 제 1 절연층의 한 면 또는 양면에 무전해 동도금 공정 및 전해 동도금 공정을 통해 무전해 동도금층 및 전해 동도금층을 형성한다.In a second method, an electroless copper plating layer and an electrolytic copper plating layer are formed on one or both surfaces of the first insulating layer through an electroless copper plating process and an electrolytic copper plating process.
무전해 동도금층 및 전해 동도금층을 형성한 후에는 전해 동도금층 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 회로패턴이 형성될 부분의 드라이 필름을 제외한 나머지 부분의 드라이 필름을 제거한다.After the electroless copper plating layer and the electrolytic copper plating layer are formed, a dry film is applied on the electrolytic copper plating layer, and then the dry film of the remaining portions except for the dry film of the portion where the circuit pattern is to be formed is subjected to exposure and development processes.
이후, 에칭액으로 동박을 에칭하여 회로패턴을 형성하고, 회로패턴 위에 남아 있는 드라이 필름을 제거한다.Thereafter, the copper foil is etched with the etching solution to form a circuit pattern, and the dry film remaining on the circuit pattern is removed.
이러한 원판(11)은 어떠한 공지의 기술에 의해 제조되어도 무방하기 때문에 상세한 설명은 생략한다. Since the
범프(53)가 형성될 원판(11)이 준비되면 범프(53)가 형성될 위치에 홀을 구비하는 제1 마스크(31)를 상기 원판(11) 위에 위치시키고, 평면에서 상기 제1 마스크(31)의 홀과 동심원 형상인 홀을 구비하는 제2 마스크(33)를 제1 마스크(31) 위에 위치시킨다. When the
이때 제2 마스크(33)에 구비된 홀의 지름은 도 2a에서 도시된 바와 같이 제1 마스크(31)에 구비된 홀의 지름보다 크다. 이를 위해 제1 마스크에 구비된 홀의 지름(D1)은 130 - 150 ㎛ 인 것이 바람직하고 제2 마스크에 구비된 홀의 지름(D2)은 180 - 400 ㎛ 인 것이 바람직하다. 또한 원판(11)이 회로패턴이 형성된 것인 경우에는 제1 마스크(31)에 구비된 홀의 지름은 원판(11)의 범프(53)가 형성될 랜드부(15)의 폭(D2)보다 작은 것이 바람직하다.In this case, the diameter of the hole provided in the
제1 마스크(31) 및 제2 마스크(33)의 각각 두께는 형성하고자 하는 범프(53)의 높이보다 작다. 바람직하게는 제1 마스크(31) 및 제2 마스크(33)의 두께(H1)는 50 - 100 ㎛ 이다. The thickness of each of the
일반적으로 범프(53)를 형성하기 위하여 마스크(31)를 원판(11)으로부터 분리하는 경우 마스크(31)의 홀에서 빠져 원판(11)에 부착되는 도전성 페이스트(51)의 양은 마스크(31)의 두께(H3)에 대한 홀의 지름(D1)의 비로 결정된다. In general, when the
즉 마스크(31)의 두께(H3)가 얇고 홀의 지름(D1)이 클수록 도전성 페이스트(51)의 빠짐 특성이 좋다. In other words, the thinner the thickness H3 of the
그러나 고밀도의 기판을 제작하기 위해서는 범프(53)의 지름이 작아야 하기 때문에 마스크(31)에 형성되는 홀의 크기를 늘리는 데에는 제한이 따른다. However, in order to fabricate a high-density substrate, since the diameter of the
이러한 점에서 본 발명에 따른 마스크(31 및 33)의 두께가 감소시킴으로써 도전성 페이스트(51)의 빠짐 특성을 향상시킬 수 있다.In this regard, the thickness of the
원판(11), 제1 마스크(31), 제2 마스크(33) 순으로 정렬되면 제2 마스크(33) 위에 도전성 페이스트(51)를 올린 후 스퀴지로 도전성 페이스트를 인쇄하여 제1 마스크(31) 및 제2 마스크(33)에 구비된 홀에 도전성 페이스트(51)를 충진 시킨다. 도전성 페이스트(51)가 상기 홀에 충진 되면 도전성 페이스트(51)의 하단이 원판(11)에 압착하게 된다.When the
다음으로 도 2b에 도시된 바와 같이, 제2 마스크(33)를 원판(11) 및 제1 마스크(31)로부터 분리한다. 상술한 바와 같이 제2 마스크(33)에 구비된 홀의 지름이 제1 마스크(31)에 구비된 홀의 지름에 비하여 크기 때문에 제2 마스크(33)에 충진된 도전성 페이스트(51)의 빠짐 특성이 제1 마스크(31)에 비하여 좋다. 제2 마스 크(33)를 분리하면 제1 마스크(31)의 홀에 대응하는 위치에 상부 범프(53a)가 형성된다. 제2 마스크(33)에 구비된 홀의 지름은 제1 마스크(31)에 구비된 홀의 지름보다 크기 때문에 상부 범프(53a)의 하면의 지름이 제1 마스크(31)에 구비된 홀의 지름보다 크게 형성된다. Next, as shown in FIG. 2B, the
다음으로 도 2c에 도시된 바와 같이, 제2 마스크(33)가 분리되고 나서 제1 마스크(31)를 원판(11)으로부터 분리한다. 제1 마스크(31)의 두께는 종래에 사용되던 마스크에 비하여 두께가 작아 빠짐 특성이 좋고 또한 상기 상부 범프(53a)의 무게에 의해 도전성 페이스트(51)가 아래로 힘을 받기 때문에 제1 마스크(31)에 구비된 홀에 충진된 도전성 페이스트(51)가 보다 잘 빠질 수 있도록 한다. 제1 마스크(31)가 분리되면서 제1 마스크(31)의 홀을 덮고 있던 상부 범프(53a) 중 제1 마스크(31)의 홀의 원주 바깥쪽에 위치하던 도전성 페이스트(51)는 제1 마스크(31)에 의해 제거된다. 제1 마스크(31)가 분리되면 원판(11)에는 상부 범프(53a) 및 하부 범프(53b)로 이루어지는 범프(53)가 형성되게 된다. 이렇게 형성된 페이스트 범프(53)를 건조하여 경화시킴으로써 범프(53)가 완성된다. 이와 같은 방법으로 지름에 비하여 높이가 높은 범프를 한 번의 공정으로 형성할 수 있게 된다.Next, as shown in FIG. 2C, the
본 발명에 따른 방법으로 범프(53)를 형성하는 경우 같은 높이(H4)의 범프(53)를 종래의 방법에 의해 형성하는 것보다 공정 시간이 효과적으로 단축될 수 있다.When the
범프를 형성한 이후 공정으로, 페이스트 범프가 절연층을 관통하도록 원판에 절연층을 적층 한다. 이 과정에서 페이스트 범프가 형성된 기판에 절연층을 적층 하여 '페이스트 범프 기판'을 형성하는 소위 'B2it'공법이 적용되며, 'B2it'공법용 관통기를 사용하여 절연층을 페이스트 범프에 관통시켜 적층 한다.After forming the bumps, an insulating layer is laminated on the disc such that the paste bumps penetrate the insulating layer. In this process, the so-called 'B2it' method of forming a 'paste bump substrate' by forming an insulating layer on a substrate on which paste bumps are formed is applied, and the insulating layer is penetrated through the paste bump using a 'B2it' method penetrator. .
다음으로 적층 된 절연층의 높이에 대응하여 페이스트 범프를 압착한다. 이는 절연층을 관통하여 절연층의 표면 위로 돌출된 페이스트 범프의 높이를 절연층의 높이와 같게 맞추기 위함이다. 페이스트 범프의 압착은 기계적인 방식으로 이루어지며, 기존의 코이닝(coining) 장비를 응용할 수도 있다. 페이스트 범프를 압착하지 않고 바로 절연층을 적층 하게 되면 페이스트 범프의 일부가 절연층의 표면 위로 돌출되어 순차적인 회로패턴층의 적층 이 곤란하게 될 수 있다.Next, the paste bumps are pressed in correspondence with the heights of the stacked insulating layers. This is to match the height of the paste bumps penetrating the insulating layer and protruding above the surface of the insulating layer to be equal to the height of the insulating layer. The compression of the paste bumps is done in a mechanical manner, and existing coining equipment can be applied. If the insulating layer is directly laminated without pressing the paste bump, a part of the paste bump may protrude over the surface of the insulating layer, thereby making it difficult to sequentially stack the circuit pattern layer.
이와 같이 페이스트 범프를 압착하여 절연층의 표면을 평평하게 한 후, 회로패턴을 형성한다. 이와 같은 공정을 거쳐 1층의 회로패턴층이 형성된다. 원판 위에 적층 된 절연층의 상면에 회로패턴을 형성하는 공정은 전술한 원판에 회로패턴 형성하는 공정과 유사하며 공지의 기술에 의해서 이루어질 수 있기 때문에 상세한 설명은 생략한다.In this way, the paste bump is pressed to flatten the surface of the insulating layer, and then a circuit pattern is formed. Through this process, one circuit pattern layer is formed. The process of forming the circuit pattern on the upper surface of the insulating layer laminated on the original plate is similar to the process of forming the circuit pattern on the original plate and can be made by a well-known technique, so a detailed description thereof will be omitted.
다층의 회로패턴을 형성하기 위해서는 첫번째 회로패턴층의 소정의 위치에 다시 페이스트 범프를 결합하고, 페이스트 범프가 관통되도록 절연층을 적층 하고, 페이스트 범프를 절연층의 높이만큼 압착하여 평평한 표면을 형성한 후, 회로패턴 을 형성하는 것이다. 이는 결국 첫번째 회로패턴층을 형성하는 공정을 다시 반복하는 것에 해당하며, 따라서 다층 인쇄회로기판을 형성함에 있어서는 회로패턴층의 수만큼 전술한 공정을 반복하여 다층 인쇄회로기판이 제조된다.In order to form a multi-layered circuit pattern, paste bumps are again bonded to predetermined positions of the first circuit pattern layer, the insulating layers are laminated so that the paste bumps penetrate, and the paste bumps are pressed to the level of the insulating layer to form a flat surface. After that, a circuit pattern is formed. This results in repeating the process of forming the first circuit pattern layer again, and thus, in forming the multilayer printed circuit board, the multilayer process circuit board is manufactured by repeating the above-described processes by the number of circuit pattern layers.
1층의 회로패턴층을 형성하게 되면 그 표면은 회로패턴으로 이루어지며, 그 소정의 위치에 다시 페이스트 범프를 결합하는 과정에서 회로패턴층 간의 전기적 도통을 구현하기 위해서는 회로패턴의 랜드부가 페이스트 범프와 연결되도록 페이스트 범프의 결합위치를 결정하는 것이 좋다. When the circuit pattern layer of one layer is formed, the surface is formed of a circuit pattern, and in order to realize electrical conduction between the circuit pattern layers in the process of bonding the paste bumps to the predetermined position, the land portion of the circuit pattern is formed with the paste bumps. It is good practice to determine the bonding position of the paste bumps so that they are connected.
이와 같이 회로패턴의 랜드부와 페이스트 범프를 수직방향으로 연속하여 연결하면 이른바 '스택 비아(stack via)'와 같이 인쇄회로기판 전체를 관통하는 비아홀도 구현할 수 있다. 전술한 공정을 반복하여 다수의 회로패턴층이 적층 되면 일괄 압착(press)하여 다층 인쇄회로기판이 형성된다.As such, when the land portion of the circuit pattern and the paste bump are continuously connected in the vertical direction, a via hole penetrating the entire printed circuit board, such as a 'stack via', may be realized. When a plurality of circuit pattern layers are stacked by repeating the above-described process, a multilayer printed circuit board is formed by pressing a batch.
이와 같은 본 발명의 실시 예에 따른 인쇄회로기판의 범프 형성 방법은 두 개의 마스크를 사용함으로써 각각의 마스크 두께를 줄여 도전성 페이스트의 빠짐 특성을 향상시킬 수 있게 된다.The bump forming method of the printed circuit board according to the exemplary embodiment of the present invention can reduce the thickness of each mask by using two masks, thereby improving the omission characteristics of the conductive paste.
이에 따라, 본 발명의 실시 예에 따른 인쇄회로기판의 범프 형성 방법은 도전성 페이스트의 빠짐 특성이 향상되어 한 번의 인쇄를 통해 원하는 높이의 범프를 형성할 수 있게 되므로 도전성 페이스트의 인쇄 횟수를 줄일 수 있게 되어 공정시간 및 공정비용을 줄일 수 있게 된다.Accordingly, in the bump forming method of the printed circuit board according to the embodiment of the present invention, the bumping property of the conductive paste is improved, so that bumps having a desired height can be formed through one printing, thereby reducing the number of printing of the conductive paste. Thus, process time and process cost can be reduced.
상술한 바와 같이 본 발명은 두 개의 마스크를 사용함으로써 각각의 마스크 두께를 줄여 도전성 페이스트의 빠짐 특성이 향상되므로 한 번의 인쇄를 통해 원하는 높이의 범프를 형성할 수 있게 되어 도전성 페이스트의 인쇄 횟수를 줄일 수 있다.As described above, the present invention improves the release characteristics of the conductive paste by reducing the thickness of each mask by using two masks, so that bumps having a desired height can be formed through one printing, thereby reducing the number of printing of the conductive paste. have.
이에 따라, 본 발명은 인쇄회로기판에서 범프를 형성하기 위한 공정시간 및 공정비용을 줄일 수 있다.Accordingly, the present invention can reduce the process time and the process cost for forming the bump in the printed circuit board.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070054035A KR100871031B1 (en) | 2007-06-01 | 2007-06-01 | Forming method of bump for the printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070054035A KR100871031B1 (en) | 2007-06-01 | 2007-06-01 | Forming method of bump for the printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100871031B1 true KR100871031B1 (en) | 2008-11-27 |
Family
ID=40284888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070054035A KR100871031B1 (en) | 2007-06-01 | 2007-06-01 | Forming method of bump for the printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100871031B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06267964A (en) * | 1993-03-17 | 1994-09-22 | Rohm Co Ltd | Bump forming method |
JPH0817832A (en) * | 1994-06-29 | 1996-01-19 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
KR100195292B1 (en) * | 1996-05-08 | 1999-06-15 | 윤종용 | Metal bump manufacturing method by screen print using multi layer mask |
JP2002353263A (en) | 2001-05-25 | 2002-12-06 | Matsushita Electric Ind Co Ltd | Method of forming solder bump |
-
2007
- 2007-06-01 KR KR1020070054035A patent/KR100871031B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06267964A (en) * | 1993-03-17 | 1994-09-22 | Rohm Co Ltd | Bump forming method |
JPH0817832A (en) * | 1994-06-29 | 1996-01-19 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
KR100195292B1 (en) * | 1996-05-08 | 1999-06-15 | 윤종용 | Metal bump manufacturing method by screen print using multi layer mask |
JP2002353263A (en) | 2001-05-25 | 2002-12-06 | Matsushita Electric Ind Co Ltd | Method of forming solder bump |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5022392B2 (en) | Method for manufacturing printed circuit board using paste bump | |
KR101516072B1 (en) | Semiconductor Package and Method of Manufacturing The Same | |
JP4597631B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JPH11186698A (en) | Manufacture of circuit board, and circuit board | |
KR100832650B1 (en) | Multi layer printed circuit board and fabricating method of the same | |
US8161634B2 (en) | Method of fabricating a printed circuit board | |
US20090288293A1 (en) | Metal core package substrate and method for manufacturing the same | |
JP2007150313A (en) | Core substrate using paste bumps, multilayer printed circuit board and method of manufacturing core substrate | |
KR100782404B1 (en) | Printed circuit board and manufacturing method thereof | |
JP2007005815A (en) | Multilayer printed-circuit support and method for manufacturing it | |
KR100704920B1 (en) | Pcb and it's manufacturing method used bump board | |
KR100871031B1 (en) | Forming method of bump for the printed circuit board | |
JP2010010714A (en) | Wiring board with built-in component, and method of manufacturing wiring board with built-in component | |
KR101067214B1 (en) | A printed circuit board and a method of manufacturing the same | |
KR100871034B1 (en) | Fabricating method of paste bump for printed circuit board | |
JP2013131731A (en) | Wiring board and method of manufacturing the same | |
KR20120019144A (en) | Method for manufacturing a printed circuit board | |
JP3955799B2 (en) | Wiring board manufacturing method | |
KR100689018B1 (en) | Printed circuit board with embedded coaxial cable and manufacturing method thereof | |
KR100704922B1 (en) | Pcb using paste bump and method of manufacturing thereof | |
KR101109277B1 (en) | Fabricating Method of Printed Circuit Board | |
US20120043121A1 (en) | Printed circuit board and method of manufacturing the same | |
KR100658437B1 (en) | Pcb and it's manufacturing method used bump board | |
JP2007115809A (en) | Wiring board | |
KR100688865B1 (en) | Bump forming method and manufacturing method for printed circuit board using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 11 |