[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE69434550T2 - Nichtflüchtiges Halbleiterspeicherbauelement, welches die Anforderungen an dessen Spannungsfestigkeit verringert - Google Patents

Nichtflüchtiges Halbleiterspeicherbauelement, welches die Anforderungen an dessen Spannungsfestigkeit verringert Download PDF

Info

Publication number
DE69434550T2
DE69434550T2 DE69434550T DE69434550T DE69434550T2 DE 69434550 T2 DE69434550 T2 DE 69434550T2 DE 69434550 T DE69434550 T DE 69434550T DE 69434550 T DE69434550 T DE 69434550T DE 69434550 T2 DE69434550 T2 DE 69434550T2
Authority
DE
Germany
Prior art keywords
voltage
channel
source
circuit
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69434550T
Other languages
English (en)
Other versions
DE69434550D1 (de
Inventor
Shouichi Kawasaki-shi Kawamura
Nobuaki Kawasaki-shi Takashina
Yasushi Kawasaki-shi Kasa
Kiyoshi Kawasaki-shi Itano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE69434550D1 publication Critical patent/DE69434550D1/de
Publication of DE69434550T2 publication Critical patent/DE69434550T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

  • Die vorliegende Erfindung betrifft im allgemeinen elektrisch löschbare nichtflüchtige Halbleiterspeicher und im besonderen einen nichtflüchtigen Halbleiterspeicher mit der Konfiguration, durch die Forderungen an die dielektrische Festigkeit gelockert werden.
  • Elektrisch wiederbeschreibbare nichtflüchtige Speicher enthalten zum Beispiel den E2PROM; und unter anderem hat der Flash-Speicher, der ein Gesamt- oder selektives Gesamtlöschvermögen hat, in den letzten Jahren die Aufmerksamkeit wegen seines Vermögens der hohen Bitdichte auf sich gezogen. Die Speicherzelle des Flash-Speichers hat eine zweischichtige Gate-Struktur, die aus einem Steuergate und einem schwimmenden Gate gebildet ist, wobei das Speichern von Informationen dadurch erreicht wird, daß die Eigenschaft genutzt wird, daß bei Anwendung von vorgeschriebenen Spannungen auf das Steuergate, das Drain und die Source der Strom, der zwischen dem Drain und der Source fließt, in Abhängigkeit davon variiert, ob eine Ladung auf dem schwimmenden Gate gespeichert ist oder nicht. Im allgemeinen wird bei Flash-Speichern das Injizieren einer Ladung in das schwimmende Gate als Schreiben bezeichnet.
  • Beim Schreiben wird eine hohe Spannung VPP (etwa 12 V) auf das Steuergate angewendet, werden etwa 6 V auf das Drain angewendet und werden 0 V auf die Source angewendet. Unter diesen Bedingungen treffen Elektronen, die durch die Speicherzelle fließen, auf ein starkes elektrisches Feld nahe dem Drain, und einige der Elektronen, die durch dieses Feld beschleunigt werden, erlangen genügend Energie, um die Energiebarriere des Gate-Isolierfilms zu überwinden, und werden dem schwimmenden Gate injiziert. Da das schwimmende Gate von anderen Schaltungsregionen elektrisch isoliert ist, kann die injizierte Ladung semipermanent in ihm gespeichert werden.
  • Beim Schreiben wird eine Zufuhrspannung VCC (etwa 5 V) auf das Steuergate angewendet, werden etwa 1 V auf das Drain angewendet und werden 0 V auf die Source angewendet. Die Schwellenspannung des Zellentransistors variiert in Abhängigkeit von dem Vorhandensein oder Nichtvorhandensein einer Ladung auf dem schwimmenden Gate, so daß der Strom, der durch die selektierte Speicherzelle fließt, dementsprechend variiert. Durch Abtasten und Verstärken dieses Stroms werden die Informationen ausgelesen.
  • Es gibt zwei Hauptlöschverfahren: das eine ist das Kanal-Löschverfahren, bei dem die Ladung, die auf dem schwimmenden Gate gespeichert ist, in den Kanal gezogen wird, d. h., in das Substrat oder eine Mulde, und das andere ist das Source-Löschverfahren, bei dem die Ladung in die Source gezogen wird.
  • Beim Kanal-Löschen werden 0 V auf das Steuergate angewendet, bleiben das Drain und die Source S offen und wird eine hohe Spannung VPP (etwa 12 V) auf den Kanal (p-Mulde) angewendet. Dies bewirkt, daß die auf dem schwimmenden Gate gespeicherte Ladung in den Kanal gezogen wird. Beim Source-Löschen wird die hohe Spannung VPP auf die Source angewendet, und der Kanal bleibt geöffnet oder mit Erde verbunden.
  • Der jüngste Trend bei Halbleitervorrichtungen ging hin zu niedrigeren Zufuhrspannungen, und die Reduzierung von Zufuhrspannungen ist auch bei Flash-Speichern vorangetrieben worden. Die Konzeption der niedrigeren Spannung erfordert auch die Reduzierung der hohen Spannung, die auf den Kanal oder die Source beim Löschen angewendet wird. In einer Vorrichtung mit einer einzelnen Spannung wird eine Verstärkerschaltung verwendet, um die hohe Spannung zu erzeugen, aber das Problem hierbei liegt darin, daß die Verstärkerschaltung entsprechend größer sein muß, wenn die Zufuhrspannung reduziert wird.
  • Bei dem Source-Löschverfahren muß, da ein hohes Potential auf die Source angewendet wird, die Source-Diffusionsschicht mit einer größeren Tiefe gebildet werden, um eine ausreichende dielektrische Festigkeit vorzusehen, um das hohe Potential zu halten. Dies hat die Anstrengung zur Verkleinerung des Zellenbereichs behindert.
  • Ferner muß beim selektiven Löschen die Schaltung so konstruiert sein, daß die Source-Verbindungsleitung (VSS-Leitung) partiell auf ein verschiedenes Potential gesetzt werden kann. Dies erfordert die Leitungsisolierung und das Hinzufügen einer Extraantriebsschaltung, und die Chipgröße nimmt entsprechend zu.
  • Um diese Probleme zu überwinden, ist ein Negativspannungsanwendungslöschverfahren vorgeschlagen worden, bei dem eine negative Spannung auf das Steuergate angewendet wird, um eine Reduzierung der positiven Spannung zu gestatten, die auf den Kanal oder die Source angewendet wird. Dieses Verfahren wird nun zum vorherrschenden Verfahren beim Löschen.
  • Gewöhnlich wird die negative Spannung VBB, die auf das Steuergate anzuwenden ist, ungefähr auf –10 V gesetzt, und die Zufuhrspannung VCC von 5 V wird auf den Kanal oder die Source angewendet.
  • Die Basisoperation des Flash-Speichers ist oben beschrieben worden. Nichtflüchtige Speicher, wie der Flash-Speicher, erfordern zusätzlich zu der herkömmlichen Energiezufuhr die Energiezufuhr der hohen Spannung; deshalb müssen für Schaltungen, die mit hohen Spannungen arbeiten, Transistoren für die hohe Spannung zusätzlich zu Transistoren für die normale Spannung hergestellt werden.
  • Transistoren des Verarmungsmodus sowie Transistoren des Anreicherungsmodus sind in Energiezufuhrschaltungen und dergleichen weit verbreitet. Die obigen zwei Transistortypen werden auf der Basis des Vorhandenseins oder Nichtvorhanden seins eines Kanals mit einer Gate-Vorspannung Null voneinander unterschieden. In einer Vorrichtung des Anreicherungsmodus existiert kein Kanal mit der Gate-Vorspannung Null; in einer Vorrichtung des Verarmungsmodus existiert der Kanal mit der Gate-Vorspannung Null.
  • Da bei dem Transistor des Verarmungsmodus der Kanal gebildet wird, wenn keine Gate-Vorspannung angewendet wird, wie oben beschrieben, ist die Steuerung durch die Gate-Vorspannung im Vergleich zu dem Transistor des Anreicherungsmodus jedoch komplex. Deshalb erfolgt die Schaltungskonstruktion gewöhnlich auf der Basis von Vorrichtungen des Anreicherungsmodus.
  • Dies schließt jedoch die Verwendung von Transistoren des Verarmungsmodus bei der Schaltungskonstruktion nicht aus; in Abhängigkeit von den Anwendungen kann unter Verwendung von Vorrichtungen des Verarmungsmodus eine weit effektivere Schaltungskonstruktion als unter Verwendung von jenen des Anreicherungsmodus erfolgen. Konstantspannungsquellen und Signalschaltanordnungen (Transfer-Gates) sind spezifische Beispiele.
  • Das Löschen eines Flash-Speichers wird erreicht, indem Elektronen von dem schwimmenden Gate in den Kanal oder in die Source gezogen werden, wobei der Quantentunneleffekt genutzt wird. Der Strom (Tunnelstrom), der durch die Elektronen verursacht wird, die gezogen werden, variiert jedoch exponentiell mit der Feldstärke zwischen dem schwimmenden Gate und dem Kanal oder der Source. Bei Halbleitervorrichtungen, die Flash-Speicher enthalten, geht der Trend, wie zuvor erwähnt, hin zu niedrigeren Zufuhrspannungen, und weiterhin werden jetzt immer mehr Halbleitervorrichtungen zur Verwendung mit einer einzelnen Energiezufuhr konstruiert. Bei den Flash-Speicher-Löschverfahren unter Verwendung des Negativspannungsanwendungsverfahrens wird die Zufuhr spannung VCC direkt auf den Kanal oder die Source anwendet. Im Falle einer Halbleitervorrichtung, die zur Verwendung mit einer einzelnen Energiezufuhr von zum Beispiel 3 Volt konstruiert wird, würde dann, falls diese Zufuhrspannung direkt auf den Kanal oder auf die Source angewendet würde, die resultierende Feldstärke kleiner als jene bei einer Energiezufuhr von 5 Volt sein. Die Feldstärke zwischen dem schwimmenden Gate und dem Kanal oder der Source beeinflußt weitgehend den Tunnelstrom, wie oben beschrieben. Um dieselbe Löscheffektivität wie in 5-Volt-Vorrichtungen zu erreichen, muß ein elektrisches Feld mit derselben Stärke wie bei einer Zufuhrspannung von 5 V auf den Tunneloxidfilm angewendet werden; falls die Zufuhrspannung von 3 V auf den Kanal oder die Source angewendet wird, wird eine hohe negative Spannung, die hinsichtlich des Absolutwertes hoch ist, auf das Steuergate angewendet werden müssen. Dies bedeutet die Anwendung einer großen Spannung auf den Oxidfilm eines jeden Transistors, der in einer Verstärkerschaltung verwendet wird, die die große negative Spannung erzeugt, wodurch das Problem verursacht wird, daß Extraforderungen an die Spannungsfestigkeitscharakteristik (Zuverlässigkeit) des Transistors gestellt werden.
  • In Halbleitervorrichtungen, wie beispielsweise Flash-Speichern, die hohe Spannungen benötigen, sind Schaltungen für normale Spannung und hohe Spannung in derselben Schaltungsanordnung gemischt. Zwei Arten von Transistoren, d. h. 5-Volt-Transistoren und 12-Volt-Transistoren, werden auf selektive Weise gebildet, wobei die 12-Volt-Vorrichtungen nur in einem Teil der gesamten integrierten Schaltung gebildet werden. Dadurch nimmt jedoch die Verarbeitungskomplexität zu und wird die Herstellung schwieriger.
  • Eine effektive Schaltungskonstruktion kann realisiert werden, wie zuvor beschrieben, indem Transistoren des Verar mungsmodus für solch eine Energiezufuhrschaltung verwendet werden, wie sie oben beschrieben ist. Um einen Transistor des Verarmungsmodus zu implementieren, wird gewöhnlich eine Technik in der Art eines Wafer-Prozesses eingesetzt. Das heißt, eine große Anzahl von Ladungen mit derselben Polarität wie die Ladungen, die den Kanal bilden, wird in der Kanalregion eines MOS-Transistors verteilt. Bei einem n-Kanal-Transistor des Verarmungsmodus wird die Vorrichtung zum Beispiel so gebildet, daß ihre Kanalregion vorrangig Ladungen mit negativer Polarität enthält; umgekehrt wird ein p-Kanal-Transistor des Verarmungsmodus so gebildet, daß Ladungen mit positiver Polarität in seiner Kanalregion dominieren. Um die MOS-Transistor-Kanalregion mit dem obigen Ladungsprofil zu versehen, werden in der Praxis p- oder n-Typ-Verunreinigungen ionisiert und durch ein Feld zur Injektion in die Kanalregion beschleunigt. Diese Technik wird im allgemeinen als Ionenimplantation bezeichnet.
  • Die Ionenimplantation wird nicht nur zur Bildung von Transistoren des Verarmungsmodus eingesetzt, sondern dieselbe Technik wird auch zum Bilden von n-Kanal- und p-Kanal-Transistoren des Anreicherungsmodus genutzt, die gewöhnlich als Schaltungselemente verwendet werden. Da Vorrichtungen des Anreicherungsmodus und des Verarmungsmodus jedoch unterschiedliche Ladungsverteilungen in der Kanalregion erfordern, wird die Ladungsverteilung in der Kanalregion dadurch eingestellt, daß die Ionendosis, die Art des Ionenimplantats, die Feldstärke, etc., variiert werden. Dies bedeutet, daß die Herstellung von Transistoren des Verarmungsmodus unvermeidlich vermehrte Arten von Ionenimplantaten bei den Wafer-Verarbeitungsschritten einschließt. Eine erhöhte Anzahl von Verarbeitungsschritten verursacht solche Probleme wie die erhöhte Komplexität des Wafer-Prozesses und eine längere Zeit für den Prozeßaufbau, was schließlich zu erhöhten Kosten der Halbleitervorrichtungen führt.
  • EP-A-0 520 505 offenbart einen nichtflüchtigen Halbleiterspeicher, in dem eine negative Spannung auf das Steuergate angewendet wird und eine positive Spannung auf die Source angewendet wird, so daß Ladungen in dem Steuergate mittels des F-N-Tunnelstroms extrahiert werden, der in die Source injiziert wird.
  • US-A-4 417 263 offenbart einen einzelnen n-Kanal-Transistor mit einer Source, die mit einer Mulde verbunden ist, der eine Spannungsregelschaltung einer integrierten MOS-Schaltung vorsieht.
  • US-A-4 675 557 offenbart eine Spannungspegelkonvertierungsschaltung, in der eine Vielzahl von seriell verbundenen CMOS-FETs, die in jeweiligen p-Mulden angeordnet sind, einen Spannungsteiler bildet, der zum Herstellen einer Operationsspannung verwendet wird.
  • TOSHIKATSU JINBO ET AL: 'A 5-V-ONLY 16-MB FLASH MEMORY WITH SECTOR ERASE MODE' IEEE JOURNAL OF SOLID-STATE CIRCUITS, Bd. 27, Nr. 11, 1. November 1992, Seiten 1547–1553, XP000320441, offenbart einen nichtflüchtigen Halbleiterspeicher gemäß der Präambel des beiliegenden Anspruchs 1. Bei einer Kanal-Löschoperation werden eine interne negative hohe Spannung (etwa –13 V), die durch eine Negativladungspumpschaltung erzeugt wird, und ein positiver Impuls (Vcc) auf das Steuergate bzw. den Kanal angewendet.
  • Gemäß der vorliegenden Erfindung ist eine nichtflüchtige Halbleiterspeicherschaltung vorgesehen, die umfaßt: eine Vielzahl von Speicherzellen, von welchen Speicherzellen jede ein schwimmendes Gate, ein Steuergate, ein Drain, eine Source und einen zwischen dem Drain und der Source gebildeten Kanal enthält; ein Negativspannungserzeugungsmittel, dessen erzeugte negative Spannung auf das Steuergate ange wendet wird, um eine Ladung, die in dem schwimmenden Gate gespeichert ist, aus dem schwimmenden Gate herauszuziehen, wenn gespeicherte Daten elektrisch gelöscht werden; und ein Positivlöschspannungserzeugungsmittel, das eine positive Spannung erzeugt, die bei einer Löschoperation auf den Kanal angewendet wird, wodurch eine Ladung, die in dem schwimmenden Gate gespeichert ist, in den Kanal gezogen wird; dadurch gekennzeichnet, daß das Positivlöschspannungserzeugungsmittel eine Ladungspumpverstärkerschaltung umfaßt und während der Löschoperation eine positive Spannung erzeugt, die höher als die Zufuhrspannung ist.
  • Eine Ausführungsform der vorliegenden Erfindung kann eine nichtflüchtige Halbleiterspeicherschaltung vorsehen, die so konstruiert ist, um mit einer einzelnen Energiezufuhr mit niedriger Spannung zu arbeiten, und die ein Negativspannungslöschverfahren nutzt, wobei verhindert wird, daß eine hohe Belastung auf den Gate-Oxidfilm jedes Transistors angewendet wird, der in einer Verstärkerschaltung verwendet wird, die die negative Spannung erzeugt.
  • Eine nichtflüchtige Halbleiterspeicherschaltung, die die Erfindung verkörpert, ist ein Halbleiterspeicher, worin die gespeicherten Daten elektrisch gelöscht werden können, wobei jedes Speicherelement des Speichers ein Steuergate, ein schwimmendes Gate, eine Source und ein Drain umfaßt, bei der zum Löschen eine negative Spannung, die durch das Negativspannungserzeugungsmittel erzeugt wird, auf das Steuergate angewendet wird.
  • Zum Löschen wird eine Spannung, die höher als die Zufuhrspannung ist, durch das Positivlöschspannungserzeugungsmittel erzeugt, und diese Löschspannung wird auf den Kanal angewendet.
  • Gemäß dem Aufbau der Erfindung wird eine höhere Spannung als die Zufuhrspannung durch die Ladungspumpverstärker schaltung des Positivlöschspannungserzeugungsmittels erzeugt und auf den Kanal zum Löschen angewendet, wodurch die Anwendung einer hohen Spannung trotz der Energiezufuhr mit niedriger Spannung erreicht wird. Deshalb muß die Spannung, die auf das Steuergate anzuwenden ist, hinsichtlich des Absolutwertes nicht erhöht werden. Da keine große Spannung auf den Transistor angewendet wird, der in dem Negativspannungserzeugungsmittel verwendet wird, kann das Problem der dielektrischen Durchschlagfestigkeit vermieden werden.
  • Die vorliegende Erfindung geht aus der folgenden Beschreibung unter Bezugnahme auf die beiliegenden Zeichnungen deutlicher hervor, in denen:
  • 1 ein Diagramm ist, das eine Transistorzellenstruktur eines Flash-Speichers zeigt;
  • 2A und 2B Diagramme zum Erläutern von Lese- und Schreibverfahren für den Flash-Speicher sind;
  • 3 ein Diagramm zum Erläutern eines Kanal-Löschverfahrens ist, wobei die Anwendung der hohen Spannung genutzt wird;
  • 4 ein Diagramm zum Erläutern eines Source-Löschverfahrens ist, wobei die Anwendung der hohen Spannung genutzt wird;
  • 5 ein Diagramm zum Erläutern eines Kanal-Löschverfahrens ist, bei dem ein Negativspannungsanwendungsverfahren genutzt wird, wobei eine negative Spannung auf das Steuergate angewendet wird;
  • 6 ein Diagramm zum Erläutern eines Source-Löschverfahrens ist, bei dem das Negativspannungsanwendungsverfahren genutzt wird;
  • 7 ein Diagramm ist, das den Basisfunktionsaufbau der Erfindung zeigt;
  • 8 ein Diagramm ist, das eine Anordnung zeigt, die zum Verstehen der Erfindung hilfreich ist;
  • 9 ein Blockdiagramm ist, das die Struktur einer Ausführungsform zeigt;
  • 10 ein Diagramm ist, das den Schaltungsaufbau einer Negativspannungsladungspumpschaltung der Ausführungsform zeigt;
  • 11 ein Schaltungsdiagramm ist, das eine Negativladungspumpe und eine Negativvorspannungsanwendungsschaltung zeigt;
  • 12 ein Zeitdiagramm ist, das ein Signal, das auf die Negativvorspannungsanwendungsschaltung angewendet wird, und Spannungsveränderungen einiger Knoten der Negativvorspannungsanwendungsschaltung zeigt;
  • 13 ein Zeitdiagramm ist, das Zeitlagensignale beim Schreiben der ersten Ausführungsform zeigt;
  • 14 ein Zeitdiagramm ist, das Zeitlagensignale beim Löschen der ersten Ausführungsform zeigt; und
  • 15 ein Diagramm ist, das eine Querschnittsstruktur einer Negativvorspannungsanwendungsschaltung in der ersten Ausführungsform zeigt.
  • Bevor eine detaillierte Beschreibung der bevorzugten Ausführungsform der vorliegenden Erfindung erfolgt, werden gegenwärtige nichtflüchtige Halbleiterspeicher beschrieben, wobei zum besseren Verstehen der Unterschiede zwischen gegenwärtigen Vorrichtungen und der vorliegenden Erfindung Bezug auf die dementsprechenden beiliegenden Zeichnungen genommen wird.
  • 1 ist ein Diagramm, das ein Beispiel für eine Speicherzellenstruktur bei dem Flash-Speicher zeigt. Die Speicherzelle hat, wie gezeigt, eine zweischichtige Gate-Struktur, die aus einem Steuergate (CG) 101 und einem schwimmenden Gate (FG) 102 gebildet ist, wobei das Speichern von Informationen durch das Nutzen der Eigenschaft erreicht wird, daß dann, wenn vorgeschriebene Spannungen auf das Steuergate 101, das Drain (D) 104 und die Source (S) 103 angewendet werden, der Strom, der zwischen dem Drain 104 und der Source 103 fließt, in Abhängigkeit davon variiert, ob eine Ladung auf dem schwimmenden Gate 102 gespeichert ist oder nicht. Im allgemeinen stellt in Flash-Speichern der logische Wert "H" einen gelöschten Zustand dar, d. h., den Zustand, in dem keine Ladung auf dem schwimmenden Gate 102 gespeichert ist, und der logische Wert "L" stellt den Zustand dar, in dem eine Ladung auf dem schwimmenden Gate 102 gespeichert ist. Das Injizieren einer Ladung in das schwimmende Gate 102 wird als Schreiben bezeichnet.
  • Im folgenden ist beschrieben, wie Informationsschreib-, -lese- und -löschoperationen an der Speicherzelle ausgeführt werden, die die in 1 gezeigte Struktur hat. 2A und 2B zeigen die Bedingungen von Spannungen, die auf die verschiedenen Abschnitte der Flash-Speicherzelle bei Informationslese- und -schreiboperationen angewendet werden. Und zwar betrifft 2A eine Schreiboperation, und 2B betrifft eine Leseoperation.
  • Beim Schreiben wird eine hohe Spannung VPP (etwa 12 V) auf das Steuergate (CG) angewendet, werden etwa 6 V auf das Drain (D) angewendet und werden 0 V auf die Source (S) angewendet. Unter diesen Bedingungen treffen Elektronen, die durch die Speicherzelle fließen, auf ein starkes elektrisches Feld nahe dem Drain (D), und ein Teil der Elektronen, die durch dieses Feld beschleunigt werden, erlangt genügend Energie, um die Energiebarriere des Gate-Isolierfilms zu überwinden, und wird in das schwimmende Gate (FG) injiziert. Da das schwimmende Gate (FG) von anderen Schaltungsregionen elektrisch isoliert ist, kann die injizierte Ladung auf ihm semipermanent gespeichert werden.
  • Beim Lesen wird eine Zufuhrspannung VCC (etwa 5 V) auf das Steuergate (CG) angewendet, werden etwa 1 V auf das Drain (D) angewendet und werden 0 V auf die Source (S) angewendet. Die Schwellenspannung des Zellentransistors variiert in Abhängigkeit von dem Vorhandensein oder Nichtvorhandensein einer Ladung auf dem schwimmenden Gate (FG), so daß der Strom, der durch die selektierte Speicherzelle fließt, dementsprechend variiert. Durch Abtasten und Verstärken dieses Stroms werden die Informationen ausgelesen.
  • Es gibt zwei Hauptlöschverfahren: das eine ist das Kanal-Löschverfahren, bei dem die auf dem schwimmenden Gate 102 gespeicherte Ladung in den Kanal gezogen wird, d. h., in das Substrat oder eine Mulde, und das andere ist das Source-Löschverfahren, bei dem die Ladung in die Source gezogen wird, wobei letzteres nicht Teil der beanspruchten Erfindung ist.
  • 3 zeigt die Bedingungen von Spannungen, die auf die verschiedenen Abschnitte angewendet werden, wenn das Löschen durch das Anwenden einer hohen Spannung auf den Kanal erfolgt, und 4 zeigt die Bedingungen, wenn das Löschen durch das Anwenden einer hohen Spannung auf die Source erfolgt.
  • Beim Kanal-Löschen werden, wie in 3 gezeigt, 0 V auf das Steuergate CG angewendet, bleiben das Drain D und die Source S offen und wird eine hohe Spannung VPP (etwa 12 V) auf den Kanal (p-Mulde) angewendet. Dies bewirkt, daß die auf dem schwimmenden Gate FG gespeicherte Ladung in den Kanal gezogen wird. Beim Source-Löschen wird, wie in 4 gezeigt, die hohe Spannung VPP auf die Source angewendet, und der Kanal (das Substrat p-sub bei dem gezeigten Beispiel) bleibt geöffnet oder mit Erde verbunden.
  • Der jüngste Trend bei Halbleitervorrichtungen ging hin zu niedrigeren Zufuhrspannungen, wie oben beschrieben, und auch die Reduzierung von Zufuhrspannungen bei Flash-Speichern ist vorangetrieben worden. Die Konzeption der niedrigeren Spannung erfordert auch die Reduzierung der hohen Spannung, die auf den Kanal oder die Source beim Löschen angewendet wird. In einer Vorrichtung mit einzelner Spannung wird eine Verstärkerschaltung verwendet, um die hohe Spannung zu erzeugen, aber das Problem hierbei liegt darin, daß die Verstärkerschaltung entsprechend größer sein muß, wenn die Zufuhrspannung reduziert wird.
  • Bei dem Source-Löschverfahren muß, da ein hohes Potential auf die Source S angewendet wird, die Source-Diffusionsschicht mit einer größeren Tiefe gebildet sein, um eine ausreichende dielektrische Festigkeit vorzusehen, um das hohe Potential zu halten. Dies behindert die Anstrengung zur Verkleinerung des Zellenbereichs.
  • Ferner muß die Schaltung beim selektiven Löschen so konstruiert sein, daß die Source-Verbindungsleitung (VSS-Leitung) partiell auf ein verschiedenes Potential gesetzt werden kann. Dies erfordert die Leitungsisolierung und das Hinzufügen einer Extraantriebsschaltung, und die Chipgröße wird entsprechend vergrößert.
  • Um diese Probleme zu überwinden, ist ein Negativspannungsanwendungslöschverfahren vorgeschlagen worden, bei dem eine negative Spannung auf das Steuergate CG angewendet wird, um eine Reduzierung der positiven Spannung zu gestatten, die auf den Kanal oder die Source angewendet wird, wobei letzteres nicht Teil der beanspruchten Erfindung ist. Dieses Verfahren wird nun zum vorherrschenden Verfahren beim Löschen.
  • 5 und 6 sind Diagramme, die die Bedingungen beim Kanal-Löschen bzw. Source-Löschen, wobei letzteres nicht Teil der beanspruchten Erfindung ist, unter Einsatz des Negativspannungsanwendungsverfahrens zeigen. Gewöhnlich wird die negative Spannung VBB, die auf das Steuergate CG anzuwenden ist, auf etwa –10 V festgelegt, und die Zufuhrspannung VCC von 5 V wird auf den Kanal oder die Source angewendet.
  • Das Löschen eines Flash-Speichers erfolgt dadurch, daß Elektronen von dem schwimmenden Gate in den Kanal oder in die Source gezogen werden, wobei letzteres nicht Teil der beanspruchten Erfindung ist, indem der Quantentunneleffekt genutzt wird. Der Strom (Tunnelstrom), der durch die Elektronen verursacht wird, die gezogen werden, variiert jedoch exponentiell mit der Feldstärke zwischen dem schwimmenden Gate und dem Kanal oder der Source. Bei Halbleitervorrichtungen, die Flash-Speicher enthalten, geht der Trend, wie zuvor erwähnt, hin zu niedrigeren Zufuhrspannungen, und weiterhin werden jetzt immer mehr Halbleitervorrichtungen zur Verwendung mit einer einzelnen Energiezufuhr konstruiert. Bei den Flash-Speicher-Löschverfahren unter Verwendung des Negativspannungsanwendungsverfahrens, wie in 5 und 6 gezeigt, wird die Zufuhrspannung VCC direkt auf den Kanal oder die Source angewendet, wobei letzteres nicht Teil der beanspruchten Erfindung ist. Im Falle einer Halbleitervorrichtung, die zur Verwendung mit einer einzelnen Energiezufuhr von zum Beispiel 3 V bestimmt ist, würde dann, falls diese Zufuhrspannung direkt auf den Kanal oder die Source angewendet werden würde, wobei letzteres nicht Teil der beanspruchten Erfindung ist, die resultierende Feldstärke kleiner als jene bei einer Energiezufuhr von 5 V sein. Die Feldstärke zwischen dem schwimmenden Gate und dem Kanal oder der Source beeinflußt weitgehend den Tunnelstrom, wie oben beschrieben. Um dieselbe Löscheffektivität wie in 5-V-Vorrichtungen zu erhalten, muß ein elektrisches Feld mit der selben Stärke wie bei der Anwendung einer Zufuhrspannung von 5 V auf den Tunneloxidfilm angewendet werden; falls die Zufuhrspannung von 3 V auf den Kanal oder die Source angewendet wird, wird eine große negative Spannung, die hinsichtlich des Absolutwertes groß ist, auf das Steuergate angewendet werden müssen. Dies bedeutet die Anwendung einer großen Spannung auf den Oxidfilm jedes Transistors, der in einer Verstärkerschaltung verwendet wird, die die große negative Spannung erzeugt, wodurch das Problem verursacht wird, daß zusätzliche Forderungen an die Spannungsfestigkeitscharakteristik (Zuverlässigkeit) des Transistors gestellt werden.
  • 7 ist ein Diagramm, das die Basisfunktionskonfiguration der Erfindung zeigt, wie sie in den beigelegten Ansprüchen angegeben ist, und 8 zeigt eine Anordnung, die zum Verstehen der Erfindung hilfreich ist.
  • Der nichtflüchtige Halbleiterspeicher gemäß der Erfindung ist, wie in 7 gezeigt, ein Halbleiterspeicher, in dem die gespeicherten Daten elektrisch gelöscht werden können, wobei jedes Speicherelement des Speichers ein Steuergate (CG) 101, ein schwimmendes Gate (FG) 102, eine Source (S) 103 und ein Drain (D) 104 umfaßt, bei dem zum Löschen eine negative Spannung, die durch ein Negativspannungserzeugungsmittel 120 erzeugt wird, auf das Steuergate (CG) 101 angewendet wird.
  • Zum Löschen wird eine Spannung, die höher als die Zufuhrspannung ist, durch ein Positivlöschspannungserzeugungsmittel 140 erzeugt, und diese Löschspannung wird auf den Kanal angewendet.
  • Gemäß der Konfiguration der Erfindung wird eine Spannung, die höher als die Zufuhrspannung ist, durch das Positivlöschspannungserzeugungsmittel 140 erzeugt und zum Löschen auf den Kanal angewendet, wodurch die Anwendung von hoher Spannung trotz der Energiezufuhr mit niedriger Span nung erreicht wird. Deshalb braucht die Spannung, die auf das Steuergate 101 anzuwenden ist, hinsichtlich des Absolutwertes nicht erhöht zu werden. Da keine große Spannung auf den Transistor angewendet wird, der in dem Negativspannungserzeugungsmittel 120 verwendet wird, kann das Problem der dielektrischen Durchschlagfestigkeit vermieden werden.
  • 9 ist ein Blockdiagramm, das die Konfiguration eines Energiezufuhrsystems, das zum Schreiben und Löschen eines Flash-Speichers verwendet wird, gemäß einer Ausführungsform zeigt; 10 ist ein Schaltungsdiagramm, das einen Abschnitt von 9 eingehender zeigt; 11 ist ein Schaltungsdiagramm, das eine Negativspannungsladungspumpe 156 und eine Negativvorspannungsanwendungsschaltung 158 von 9 und 10 zeigt; 12 zeigt Wellenformen zum Erläutern der Operationen einer Negativvorspannungsanwendungsschaltung; 13 und 14 sind Zeitlagendiagramme für die in 9 und 10 gezeigten Signale; und 15 ist ein Diagramm, das eine Querschnittsstruktur einer Negativvorspannungsanwendungsschaltung zeigt.
  • In 9 bezeichnet Bezugszeichen 151 ein Befehlsregister, bezeichnet 152 ein Statusregister, kennzeichnet 153 eine Schreib-/Löschschaltanordnung und kennzeichnet 157 eine Schreib-/Löschzeitlagenerzeugungsschaltung. Flash-Speicher sind im allgemeinen so konstruiert, daß die Schreib-/Löschoperationen und Verifizierungsoperationen im Anschluß daran automatisch ausgeführt werden, indem lediglich ein Befehl ausgegeben wird. Durch ein externes Befehlssignal werden Daten, die in dem Befehlsregister 151 gespeichert sind, ausgegeben und dem Statusregister 152 zugeführt, entsprechend welchen Daten die Schreib-/Löschschaltanordnung die verschiedenen Elemente in den Bereitschaftszustand für eine Schreib- oder Löschoperation umschaltet, und die Schreib-/Löschzeitlagenerzeugungsschaltung führt Steuersignale, nämlich E, /R und S1–S6, den verschiedenen Elementen zu, um die spezifizierte Operation auszuführen. Diese Steuersignale sind für Schreib- bzw. Löschoperationen in 6 gezeigt.
  • Um Spannungen zu erzeugen, die hinsichtlich des Absolutwertes größer als die Zufuhrspannung sind und für die Schreib- und Löschoperationen notwendig sind, sind eine Wortleitungs-Positivladungspumpe 154, eine Drain-Positivladungspumpe 155 und eine Negativladungspumpe 156 vorgesehen. Die Wortleitungs-Positivladungspumpe 154 ist eine Schaltung, die eine hohe Spannung in der Größenordnung von 12 V zur Anwendung auf die Wortleitung erzeugt, mit der das Steuergate der Zelle verbunden ist, die zum Schreiben selektiert wurde. Diese Spannung wird auf einen Reihendecodierer 164 über eine erste Positivvorspannungsanwendungsschaltung 160 angewendet. Die Negativladungspumpe 156 ist eine Schaltung, die eine negative Spannung in der Größenordnung von –10 V zur Anwendung auf eine Wortleitung 162 während einer Löschoperation erzeugt. Diese Spannung wird auf die Wortleitung über eine Negativvorspannungsanwendungsschaltung 158 angewendet. Die Drain-Positivladungspumpe 155 ist eine Schaltung, die eine positive Spannung in der Größenordnung von 6 V zur Anwendung auf das Drain während einer Schreiboperation erzeugt. Diese Spannung wird über eine zweite Positivvorspannungsanwendungsschaltung 159 und einen gemeinsamen Bus 163 auf die Bitleitung angewendet, mit der die Zelle, die zu beschreiben ist, verbunden ist. In dieser Ausführungsform wird die Drain-Positivladungspumpe 155 als Verstärkerschaltung verwendet, um eine Spannung zu erzeugen, die zum Löschen auf den Kanal angewendet wird. Während einer Löschoperation wird deshalb die positive Spannung, die von der Drain-Positivladungspumpe 155 ausgegeben wird, über eine dritte Positivvorspannungsanwendungsschaltung auf eine Löschkanalsteuerung 165 angewendet.
  • 10 ist ein Diagramm, das einen Abschnitt der Schaltung dieser Ausführungsform eingehender zeigt. Die Bezugszeichen entsprechen jenen, die in 9 verwendet wurden. Bezugszeichen 171 kennzeichnet ein Matrix-Array von Speicherzellen, und 175 kennzeichnet eine Mulde. Bezugszeichen 172 kennzeichnet ein Schalt-Array, das zwischen den Bitleitungen und der gemeinsamen Busleitung 163 angeordnet ist. Bezugszeichen 174 bezeichnet eine Gatterschaltung, die zwischen einer Wortleitung und dem Reihendecodierer 164 angeordnet ist und die automatisch arbeitet, um den Reihendecodierer 164 von der Wortleitung zu trennen, wenn die negative Spannung während einer Löschoperation über die Negativvorspannungsschaltung 158 auf die Wortleitung angewendet wird. Die hohe Spannung von der ersten Positivvorspannungsschaltung wird auf einen Energiezufuhranschluß VRD des Reihendecodierers 164 angewendet.
  • 11 ist ein Schaltungsdiagramm, das die Negativspannungsladungspumpe 156 und die Negativvorspannungsanwendungsschaltung 158 zeigt. Die Positivspannungsladungspumpe 155 und die Positivvorspannungsanwendungsschaltungen 159, 161 haben dieselben Bildungselemente wie jene von 10, außer daß p-Kanal-Transistoren von 10 durch n-Kanal-Transistoren ersetzt wurden. Diese Ladungspumpschaltung ist eine wohlbekannte Verstärkerschaltung, die jeweilig vorgeschriebene Spannungen als Antwort auf komplementäre Taktsignaleingaben S3 und /S3 ausgibt. S1, /S1, S2, /S2 und S3, /S3 sind die komplementären Taktsignalpaare, die von der Schreib-/Löschzeitlagenerzeugungsschaltung 157 zu der Wortleitungs-Positivladungspumpe 154, der Drain-Positivladungspumpe 155 bzw. der Negativladungspumpe 156 zugeführt werden.
  • S4 bis S6 sind die Taktsignale, die den jeweiligen Vorspannungsanwendungsschaltungen 158, 159 und 161 zugeführt werden. Die Negativvorspannungsanwendungsschaltung 158 ist aus zwei p-Kanal-Transistoren und einem Kondensator gebildet. Während der Negativspannungsausgabe wird das Taktsignal S4 einem Anschluß des Kondensators zugeführt. Im folgenden wird die Operation der Negativvorspannungsanwendungsschaltung 158 erläutert.
  • Wellenformen von 12 zeigen die Operation der Negativvorspannungsanwendungsschaltung 158. Wenn das in 12 gezeigte Taktsignal S4 auf den Anschluß des Kondensators angewendet wird, variieren die Pegel an den Knoten N2 und N3, wie in 12 gezeigt.
  • Wenn das Taktsignal S4, das auf den Kondensator angewendet wird, in der Polarität von positiv zu negativ umgekehrt wird, fällt der Pegel am Knoten N2 auf Grund einer kapazitiven Kopplung ab. Als Resultat wird der p-Kanal-Transistor Tr1 eingeschaltet. Ladungen bewegen sich dann von dem Knoten N3 zu dem Knoten N2, bis der Pegel an dem Knoten N2 dem Pegel an dem Knoten N3 gleicht.
  • Wenn das Taktsignal S4 in der Polarität von negativ zu positiv umgekehrt wird, steigt der Pegel am Knoten N2 auf Grund der kapazitiven Kopplung an. Als Resultat wird der p-Kanal-Transistor Tr1 ausgeschaltet und der p-Kanal-Transistor Tr2 eingeschaltet. Ladungen bewegen sich dann von dem Knoten N2 auf den Knoten N1, bis die Pegeldifferenz zwischen dem Knoten N1 und dem Knoten N2 der Schwellenspannung des p-Kanal-Transistors Tr2 gleich wird. Wenn die obige Operation wiederholt wird, wird die negative Spannung, die von der Negativspannungsladungspumpschaltung 156 ausgegeben wird, in dem Knoten N3 induziert.
  • Als nächstes wird unter Bezugnahme auf 13 und 14 die Operation dieser Ausführungsform beschrieben.
  • Bei einer Leseoperation werden S4–S6 entweder auf "H" oder "L" festgelegt. Alle Ladungspumpen werden in den ausgeschalteten Zustand versetzt. Die Zufuhrspannung VCC wird über VRD auf den Reihendecodierer 164 angewendet, und die Wortleitung wird mit VCC oder der Erdspannung VSS verbunden, je nachdem, ob sie in dem selektierten oder nichtselektierten Zustand ist.
  • Bei einer Schreiboperation werden S4 und S6 entweder auf "H" oder "L" festgelegt, und ein Taktsignal wird als Signal S5 zugeführt, wie in 13 gezeigt. Da die Pegel von S3 und /S3 feststehend sind, bleibt die Negativladungspumpe ausgeschaltet; da Taktsignale wie S1, /S3 und S2, /S2 zugeführt werden, werden andererseits die beiden Positivladungspumpen 154 und 155 in einen Operationszustand versetzt. Als Resultat wird die hohe Spannung dem Anschluß VRD zugeführt, so daß die durch den Reihendecodierer 164 selektierte Wortleitung auf die hohe Spannung ansteigt, während die anderen Wortleitungen auf 0 V bleiben. Die positive Spannung von der Drain-Positivladungspumpe 155 wird über die zweite Positivvorspannungsschaltung 159 der gemeinsamen Busleitung 163 zugeführt; diese positive Spannung wird auf die durch den Spaltendecodierer selektierte Bitleitung angewendet.
  • Da die Sources aller Speicherzellen geerdet sind, wird die hohe Spannung auf das Steuergate der Speicherzelle angewendet, die durch das Adreßsignal selektiert wird, und wird die positive Spannung auf ihr Drain angewendet, wobei ihre Source und ihr Kanal geerdet sind, wodurch das Schreiben erreicht wird.
  • Bei einer Löschoperation, wie in 14 gezeigt, ist S5 feststehend, und Taktsignale wie S4 und S6 werden zugeführt, so daß die Drain-Positivladungspumpe 155 und die Negativladungspumpe 156 in einen Operationszustand versetzt werden.
  • Als Resultat wird die negative Spannung von der Negativladungspumpe 156 über die Negativvorspannungsschaltung 158 auf die Wortleitung angewendet, und die positive Spannung von der Drain-Positivladungspumpe 155 wird auf die Mulde 175 über die dritte Positivvorspannungsschaltung 161 und über die Kanalsteuerung 165 angewendet, wodurch das Löschen erreicht wird.
  • Gemäß der obigen Ausführungsform kann, wie beschrieben, da die positive Spannung auf die Mulde 175 während einer Löschoperation angewendet wird, ein elektrisches Feld, das zum Löschen erforderlich ist, auf den Tunneloxidfilm angewendet werden, indem die negative Spannung mit derselben Größe wie in einer vorherigen Vorrichtung auf die Wortleitung angewendet wird. Es ist deshalb nicht erforderlich, der Wortleitung eine negative Spannung mit einem großen Absolutwert zuzuführen.
  • In der Ausführungsform wird die positive Löschspannung zum Löschen auf die Mulde angewendet.
  • 15 ist ein Diagramm, das eine Querschnittsstruktur der Negativvorspannungsanwendungsschaltung 158 zeigt, wobei 181 ein Polysiliziumgate kennzeichnet, 182 einen Gate-Oxidfilm kennzeichnet, 183 und 184 diffundierte Schichten kennzeichnen, 185 einen Muldenkontakt kennzeichnet, 186 bis 188 Aluminiumverbindungen kennzeichnen, 189 eine n-Mulde kennzeichnet und 190 ein p-Substrat kennzeichnet. Im folgenden wird beschrieben, wie die Dicke des Gate-Oxidfilms 182 durch die vorliegende Erfindung verbessert wird.
  • Hierbei wird angenommen, daß der Kopplungskoeffizient des Flash-Speichers 0,5 beträgt, daß die Dicke des Tunneloxidfilms 10 nm beträgt und daß das elektrische Feld zwischen dem schwimmenden Gate oder dem Kanal, das zum Löschen erforderlich ist, 100 MV/cm beträgt. Wenn die Zufuhrspannung 5 V beträgt, ist dann, falls diese Spannung beim Löschen auf die Mulde anzuwenden ist, eine Spannung von –10 V auf das Steuergate anzuwenden, um die obige Bedingung zu erreichen. Falls in 15 das Potential der Mulde 189 0 V beträgt, wird der Gate-Oxidfilm 182 einer maximalen Spannung von 10 V ausgesetzt. Falls das maximale Belastungsfeld des Transistors von 15 3 MV/cm beträgt, muß der Gate-Oxidfilm eine Dicke von nicht weniger als 35 nm haben.
  • Falls andererseits eine verstärkte Spannung von 7 V auf den Kanal der Flash-Speicherzelle angewendet wird, brauchen dem Steuergate nur –6 V zugeführt zu werden. Daher kann die Dicke des Gate-Oxidfilms 182 von 15 auf 20 bis 25 nm reduziert werden.
  • Da in der vorliegenden Ausführungsform somit keine große Belastung auf den Gate-Oxidfilm jedes Transistors wirkt, der in der Negativladungspumpe und der Negativvorspannungsschaltung verwendet wird, ist es nicht notwendig, spezielle Transistoren für die hohe Spannung zu bilden, und daher wird die Vorrichtungszuverlässigkeit verbessert. Wie aus der bisherigen Beschreibung hervorgeht, kann die Ladungspumpe zum Erzeugen der positiven Spannung, die auf das Drain beim Schreiben angewendet wird, ferner auch als Ladungspumpe zum Erzeugen der positiven Spannung verwendet werden, die beim Löschen auf den Kanal angewendet wird; deshalb muß die Schaltungsgröße nicht zunehmen.
  • Da gemäß der Erfindung, wie oben beschrieben, keine negative Spannung mit großem Absolutwert auf das Zellensteuergate beim Löschen angewendet werden muß, wirkt keine große Belastung auf den Gate-Oxidfilm jedes Transistors, der in der Verstärkerschaltung verwendet wird, die vorgesehen ist, um die negative Spannung zu erzeugen, wobei der Effekt der ist, daß keine speziellen Transistoren für die hohe Spannung gebildet werden müssen, so daß die Vorrichtungszuverlässigkeit zunimmt.
  • In dieser Beschreibung (einschließlich der Ansprüche) werden die Ausdrücke "positive Spannung" und "negative Spannung" verwendet, um Spannungen zu bezeichnen, die relativ entgegengesetzte Polaritäten haben; sie beschränken die vorliegende Erfindung nicht unbedingt auf die Verwendung mit irgendwelchen absoluten Spannungspolaritäten. Darüber hinaus ist der Ausdruck "herkömmliche Zufuhrspannung" auf keinen besonderen Spannungswert begrenzt.

Claims (2)

  1. Nichtflüchtige Halbleiterspeicherschaltung mit: einer Vielzahl von Speicherzellen, wobei jede der Speicherzellen ein schwimmendes Gate (102), ein Steuergate (101), ein Drain (104), eine Source (103) und einen zwischen dem Drain und der Source gebildeten Kanal enthält; einem Negativspannungserzeugungsmittel (140), dessen erzeugte negative Spannung auf das Steuergate (101) angewendet wird, um eine Ladung, die in dem schwimmenden Gate (102) gespeichert ist, aus dem schwimmenden Gate herauszuziehen, wenn gespeicherte Daten elektrisch gelöscht werden; und einem Positivlöschspannungserzeugungsmittel (140), das eine positive Spannung erzeugt, die bei einer Löschoperation auf den Kanal angewendet wird, wodurch eine Ladung, die in dem schwimmenden Gate gespeichert ist, in den Kanal gezogen wird; dadurch gekennzeichnet, daß das Positivlöschspannungserzeugungsmittel (140) eine Ladungspumpverstärkerschaltung umfaßt und während der Löschoperation eine positive Spannung erzeugt, die höher als die Zufuhrspannung ist.
  2. Nichtflüchtige Halbleiterspeicherschaltung nach Anspruch 1, bei der die Speicherzellen in einer Mulde gebildet sind, die in dem Substrat gebildet ist.
DE69434550T 1993-03-17 1994-01-25 Nichtflüchtiges Halbleiterspeicherbauelement, welches die Anforderungen an dessen Spannungsfestigkeit verringert Expired - Lifetime DE69434550T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5738093A JP3342730B2 (ja) 1993-03-17 1993-03-17 不揮発性半導体記憶装置
JP5738093 1993-03-17

Publications (2)

Publication Number Publication Date
DE69434550D1 DE69434550D1 (de) 2005-12-29
DE69434550T2 true DE69434550T2 (de) 2006-03-30

Family

ID=13054004

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69434695T Expired - Lifetime DE69434695T2 (de) 1993-03-17 1994-01-25 Verfahren zur Herstellung einer Halbleiteranordnung
DE69434550T Expired - Lifetime DE69434550T2 (de) 1993-03-17 1994-01-25 Nichtflüchtiges Halbleiterspeicherbauelement, welches die Anforderungen an dessen Spannungsfestigkeit verringert

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69434695T Expired - Lifetime DE69434695T2 (de) 1993-03-17 1994-01-25 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (5)

Country Link
US (2) US5406524A (de)
EP (3) EP0616368B1 (de)
JP (1) JP3342730B2 (de)
KR (1) KR970003808B1 (de)
DE (2) DE69434695T2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3004043B2 (ja) * 1990-10-23 2000-01-31 株式会社東芝 不揮発性半導体メモリ装置
DE69232211T2 (de) * 1991-12-09 2002-06-27 Fujitsu Ltd., Kawasaki Flash-Speicher mit besserer Löschbarkeit und dessen Schaltung
JP3406077B2 (ja) * 1994-08-26 2003-05-12 三菱電機株式会社 不揮発性半導体記憶装置
DE19526012C2 (de) * 1995-07-17 1997-09-11 Siemens Ag Elektrisch lösch- und programmierbare nicht-flüchtige Speicherzelle
US5818758A (en) * 1996-12-31 1998-10-06 Intel Corporation Zero voltage drop negative switch for dual well processes
JP3191861B2 (ja) * 1997-01-30 2001-07-23 日本電気株式会社 不揮発性半導体メモリ装置及びその消去方法
JPH10261946A (ja) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp 半導体集積回路
US6026026A (en) 1997-12-05 2000-02-15 Hyundai Electronics America, Inc. Self-convergence of post-erase threshold voltages in a flash memory cell using transient response
US6229732B1 (en) 1998-09-03 2001-05-08 Macronix International Co., Ltd. Regulated voltage supply circuit for inducing tunneling current in floating gate memory devices
US6055186A (en) * 1998-10-23 2000-04-25 Macronix International Co., Ltd. Regulated negative voltage supply circuit for floating gate memory devices
JP3540211B2 (ja) 1999-08-30 2004-07-07 Necエレクトロニクス株式会社 不揮発性半導体記憶装置及びそのプログラム方法
US6456554B1 (en) * 1999-10-19 2002-09-24 Texas Instruments Incorporated Chip identifier and method of fabrication
US6639835B2 (en) * 2000-02-29 2003-10-28 Micron Technology, Inc. Static NVRAM with ultra thin tunnel oxides
JP3633853B2 (ja) 2000-06-09 2005-03-30 Necエレクトロニクス株式会社 フラッシュメモリの消去動作制御方法およびフラッシュメモリの消去動作制御装置
JP3918442B2 (ja) * 2001-02-19 2007-05-23 ソニー株式会社 半導体装置及びその製造方法
US6703670B1 (en) * 2001-04-03 2004-03-09 National Semiconductor Corporation Depletion-mode transistor that eliminates the need to separately set the threshold voltage of the depletion-mode transistor
JP4809545B2 (ja) * 2001-05-31 2011-11-09 株式会社半導体エネルギー研究所 半導体不揮発性メモリ及び電子機器
US20060170053A1 (en) * 2003-05-09 2006-08-03 Yee-Chia Yeo Accumulation mode multiple gate transistor
US7095653B2 (en) * 2003-10-08 2006-08-22 Micron Technology, Inc. Common wordline flash array architecture
US7149132B2 (en) * 2004-09-24 2006-12-12 Ovonyx, Inc. Biasing circuit for use in a non-volatile memory device
JP2007013197A (ja) * 2006-08-24 2007-01-18 Renesas Technology Corp 不揮発性半導体記憶装置
JP5369413B2 (ja) * 2007-09-14 2013-12-18 富士電機株式会社 半導体装置
JP2012146033A (ja) * 2011-01-07 2012-08-02 Toshiba Corp メモリ装置
US11145368B2 (en) 2020-01-06 2021-10-12 Microchip Technology Incorporated Method and system for reliable and secure memory erase

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660819A (en) * 1970-06-15 1972-05-02 Intel Corp Floating gate transistor and method for charging and discharging same
US4072868A (en) * 1976-09-16 1978-02-07 International Business Machines Corporation FET inverter with isolated substrate load
US4559694A (en) * 1978-09-13 1985-12-24 Hitachi, Ltd. Method of manufacturing a reference voltage generator device
JPS56108258A (en) * 1980-02-01 1981-08-27 Seiko Instr & Electronics Ltd Semiconductor device
US4490629A (en) * 1982-05-10 1984-12-25 American Microsystems, Inc. High voltage circuits in low voltage CMOS process
US4573144A (en) * 1982-09-30 1986-02-25 Motorola, Inc. Common floating gate programmable link
DE3468592D1 (en) * 1984-05-07 1988-02-11 Itt Ind Gmbh Deutsche Semiconductor memory cell having an electrically floating memory gate
FR2576133B1 (fr) * 1985-01-15 1991-04-26 Eurotechnique Sa Memoire en circuit integre a haute fiabilite
US4675557A (en) * 1986-03-20 1987-06-23 Motorola Inc. CMOS voltage translator
JPS63153799A (ja) * 1986-08-08 1988-06-27 Nec Corp 半導体メモリ
JPS647557A (en) * 1987-06-29 1989-01-11 Nec Corp Vertically stacked read-only memory
US4885719A (en) * 1987-08-19 1989-12-05 Ict International Cmos Technology, Inc. Improved logic cell array using CMOS E2 PROM cells
JPH0695545B2 (ja) * 1988-01-07 1994-11-24 株式会社東芝 半導体集積回路
US4866307A (en) * 1988-04-20 1989-09-12 Texas Instruments Incorporated Integrated programmable bit circuit using single-level poly construction
US5016217A (en) * 1988-05-17 1991-05-14 Ict International Cmos Technology, Inc. Logic cell array using CMOS EPROM cells having reduced chip surface area
US4951114A (en) * 1988-12-05 1990-08-21 Raytheon Company Complementary metal electrode semiconductor device
JP2888898B2 (ja) * 1990-02-23 1999-05-10 株式会社日立製作所 半導体集積回路
US5272368A (en) * 1991-05-10 1993-12-21 Altera Corporation Complementary low power non-volatile reconfigurable EEcell
US5452248A (en) * 1991-06-27 1995-09-19 Kabushiki Kaisha Toshiba Method of operating a nonvolatile semiconductor memory device

Also Published As

Publication number Publication date
DE69434550D1 (de) 2005-12-29
US5581107A (en) 1996-12-03
EP1223619A1 (de) 2002-07-17
EP0616368B1 (de) 2005-11-23
KR970003808B1 (ko) 1997-03-22
DE69434695T2 (de) 2006-10-05
KR940022564A (ko) 1994-10-21
JPH06275842A (ja) 1994-09-30
EP0616368A3 (de) 1998-01-21
JP3342730B2 (ja) 2002-11-11
US5406524A (en) 1995-04-11
EP1217626A1 (de) 2002-06-26
DE69434695D1 (de) 2006-05-18
EP0616368A2 (de) 1994-09-21
EP1223619B1 (de) 2006-04-05

Similar Documents

Publication Publication Date Title
DE69434550T2 (de) Nichtflüchtiges Halbleiterspeicherbauelement, welches die Anforderungen an dessen Spannungsfestigkeit verringert
DE69222589T2 (de) Nichtlöschbarer Halbleiterspeicher mit Reihendecoder
DE69900372T2 (de) Versorgungsspannungsschalter
DE3855735T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE3839114C2 (de) Nichtflüchtige programmierbare Halbleiterspeicheranordnung
DE4233248C2 (de) Nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum blockweisen Löschen von Daten in einer nicht-flüchtigen Halbleiterspeichereinrichtung
DE69109495T2 (de) Einzeltransistor-eeprom-speicherzelle.
DE3934303C2 (de) Adreßdecoder für nichtflüchtige Speicher
DE3875767T2 (de) Halbleiter-festwertspeichereinrichtung.
DE60315532T2 (de) Verfahren zur Reudzierung der Programmier- und Lese-Störungen eines nicht-flüchtigen Speichers
DE3929816C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und Verfahren zum Löschen und Programmieren dieser Halbleiterspeichereinrichtung
DE3687322T2 (de) Halbleiterspeicheranordnung.
DE69325152T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE4014117C2 (de)
DE3850482T2 (de) Elektrisch löschbarer und programmierbarer Festwertspeicher mit Stapelgatterzellen.
DE68918880T2 (de) Elektrisch löschbare nichtflüchtige Halbleiterspeichervorrichtung.
DE69227584T2 (de) Nicht-fluechtige loeschbare und programmierbare verbindungszelle
DE10241356A1 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit verbesserter Programmierungssperreigenschaft und Programmierungsverfahren dafür
DE4232025A1 (de) Elektrisch loeschbarer und programmierbarer nichtfluechtiger halbleiterspeicher mit automatischem schreibpruefungs-controller
DE68922841T2 (de) Halbleiterspeicheranordnung, fähig um Datendegradierung einer nichtausgewählten Zelle zu verhindern.
DE4040492A1 (de) Automatische loeschoptimierschaltung fuer einen elektrisch loesch- und programmierbaren halbleiterspeicher und automatisches loeschoptimierungsverfahren
DE69305986T2 (de) Schaltungsstruktur für Speichermatrix und entsprechende Herstellungsverfahren
DE3035484A1 (de) Nicht-fluechtiger halbleiterspeicher
DE69832683T2 (de) Nichtflüchtiges Halbleiterspeicherbauelement
DE4203560C2 (de) Nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Löschen von Daten in einer solchen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU MICROELECTRONICS LTD., TOKYO, JP

8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE