JP2012146033A

JP2012146033A - メモリ装置

Info

Publication number: JP2012146033A
Application number: JP2011002393A
Authority: JP
Inventors: Toshiyuki Miyashita; 敏之宮下; Kazumasa Kitamura; 和正北村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-01-07
Filing date: 2011-01-07
Publication date: 2012-08-02
Also published as: US20120179858A1

Abstract

【課題】データ漏洩防止機能を有するメモリカード２を提供する。
【解決手段】実施形態のメモリカード２は、不揮発性半導体メモリセルを有するメモリ部１２と、非可逆的に物理状態が変化する消去設定部２０と、前記消去設定部２０の前記物理状態に応じて、前記メモリ部１２に記憶されている全データを消去する消去処理を行うメモリコントローラ１０と、を具備する。
【選択図】図１

Description

本発明の実施形態は、不揮発性メモリ部にデータを記憶するメモリ装置に関する。

不揮発性メモリ部にデータを記憶するメモリカード等のメモリ装置が、パーソナルコンピュータ、携帯電話またはデジタルカメラ等のホストの外部記憶装置として普及している。

メモリ装置のメモリ部は、データを記憶するデータ記憶領域と管理領域とを有する。通常のデータ消去処理は、使用者にとってはデータが消去されたように思えるが、実際には管理領域に記憶されている管理情報を更新するだけである。すなわち、データ記憶領域に記憶されたデータは消去されていない。このため、データを消去したつもりのメモリ装置が廃棄された場合に、データ漏洩が発生し不正利用されるおそれがあった。

メモリ装置のデータ記憶領域および管理領域に記憶されたデータ、すなわち全データを１回のコマンド発行により消去することは可能である。しかし、全データの消去処理には長時間を要する。このため使用者が廃棄前にメモリ装置の全データ消去処理を行うことは容易ではないことがあった。

特開２００４−０５４９０４号公報

本発明の実施形態は、利便性の高いデータ漏洩防止機能を有するメモリ装置を提供することを目的とする。

本発明の一態様のメモリ装置は、不揮発性半導体メモリセルを有するメモリ部と、非可逆的に物理状態が変化する消去設定部と、前記消去設定部の前記物理状態に応じて前記メモリ部に記憶されている全データを消去する消去処理を行うメモリコントローラと、を具備する。

第１実施形態のメモリカードの構成図である。第１実施形態のメモリカードの構成図である。第１実施形態のメモリカードの外観図である。第１実施形態の変形例１のメモリカードの外観図である。第１実施形態の変形例２のメモリカードの外観図である。第２実施形態のメモリカードの構成図である。第３実施形態のメモリカードの構成図である。

＜第１実施形態＞
以下、本発明の第１実施形態のメモリ装置であるメモリカード２について説明する。
図１に示すように、メモリカード２は、ホスト３とメモリシステム１を構成する。ホスト３は、パソコンまたはデジタルカメラ等であり、メモリカード２は、ホスト３と着脱可能に接続される、例えば、ＳＤメモリカード（登録商標）である。

なお、メモリ装置は、ホストの内部に収納されホストの起動データ等を記憶する、いわゆるエンベデッドタイプまたは半導体ディスクドライブ：ＳＳＤ(Solid State Drive)等の形態であってもよい。

図１に示すように、メモリカード２は、メモリコントローラ１０とメモリ部１２と消去設定部２０とを有する。メモリコントローラ１０はメモリカード２全体の制御を行うＣＰＵを有する。メモリ部１２は不揮発性半導体メモリ部である。

そして、消去設定部２０は、メモリカード２から抜き取り可能な配線部であるピン２２を有する。図２および図３に示すように、メモリカード２を廃棄するときに、ピン２２はメモリカード２から抜き取られる。言い換えればピン２２は切除される、すなわち、消去設定部２０は、ピン有からピン無という物理状態の変化により、消去設定される。抜き取られたピン２２はメモリカード２に再挿入不可能であり、一度、消去設定された消去設定部２０を、もとの物理状態には戻すことはできない。すなわち、消去設定部２０は非可逆的に物理状態が変化する。

そして、後に詳述するように、消去設定部２０が物理的変化により消去設定されたメモリカード２は、データ漏洩を防止することができる。

図１に示すように、ホスト３と接続されると、ＶＤＤライン２５およびＧＮＤライン２６を介して、メモリカード２のメモリコントローラ１０およびメモリ部１２だけでなく、消去設定部２０にも電圧Ｖの電力が供給される。

ホスト３からのデータは、データバス信号としてメモリコントローラ１０を介してデータ記憶領域１３に記憶される。またホスト３からのデータ読み出し信号（コマンド）等は制御信号としてメモリコントローラ１０を介してメモリ部１２に伝達される。メモリ部１２は、書き込み／読み出し処理状態にあることを示すＢＵＳＹ信号（ＢＹ信号）または処理受付可能状態であることを示すＲＥＡＤＹ信号（ＲＤ信号）を、メモリコントローラ１０を介してホスト３に伝達する。

メモリ部１２は、多数の不揮発性半導体メモリセルであるＮＡＮＤ型メモリセルからなる。そして、メモリ部１２はデータを記憶するデータ記憶領域１３と、データ記憶領域１３に記憶されるデータを管理する情報を記憶する管理領域１４と、を有する。

管理領域１４には、例えば、ＦＡＴ（File Allocation Tables）またはＮＴＳＦ（NT File System）等のファイル管理テーブルが記憶されている。

ホスト３から、通常のデータ消去処理コマンドが制御信号として入力されると、メモリコントローラ１０は、データ記憶領域１３に記憶されているデータではなく、管理領域１４に記憶されているファイル管理テーブルの消去処理するデータの管理情報のみを消去する。これはデータ記憶領域１３に記憶されているデータを、実際に消去処理するには長時間を要するためである。

しかし、使用者は、ファイル管理テーブルにもとづいてデータ記憶領域１３に記憶されているデータを把握しているため、データは消去されたように認識される。

メモリカード２の消去設定部２０は、第１の抵抗２１と、第２の抵抗２３と、第１の抵抗２１と、第２の抵抗２３とを接続する配線部であるピン２２と、を有する分圧回路である。ピン２２は、少なくとも一部が、第１の抵抗２１と第２の抵抗２３とを接続する導体からなり、中点２４よりも第２の抵抗２３側に配設されている。

第１の抵抗２１の一端部はＶＤＤライン２５と接続されており、第２の抵抗２３の一端部はＧＮＤライン２６と接続されている。そして分圧された電圧信号、すなわち、分圧回路の中点２４の電圧が、「CON_ERASE信号」として、メモリコントローラ１０の判定部である判定回路１１に入力されている。

なお、図１等では判定回路１１をメモリコントローラ１０の一部の構成要素として図示しているが、判定回路１１の一部はメモリコントローラ１０を構成するＣＰＵに読み込まれ動作するプログラムであってもよいし、判定回路１１の他の一部はメモリコントローラ１０の外部の回路であってもよい。

図２および図３に示すように、使用者は、メモリカード２の外面に一部が露出しているピン２２を、抜き取ることができる。なお、ピン２２は少なくとも外面に露出している一部は非導電体であることが好ましい。すなわち、ピン２２は、導電体で構成される部分と非導電体で構成される部分とを有していたり、外面に露出している部分は非導電体でコーティングされていたりすることが好ましい。

抜き取られるとピン２２は弾性力により大きく変形するために、使用者はピン２２をメモリカード２に再挿入することできない。また、メモリカード２のピン２２の有無、すなわち消去設定部２０の物理状態は外部から観察可能である。

なお、通常使用時においては、ピン２２が、例えばメモリカード２に貼付したラベルの下にあり、外部から観察不可能であってもよい。廃棄時には、まずラベルが剥がされるために、ピン２２の有無が確認可能となる。

ここで、メモリカード２の消去動作について説明する。
通常状態、すなわち、消去設定部２０が消去設定されていないピン２２がある状態では、判定回路１１に入力されている「CON_ERASE信号」は、例えば、第１の抵抗２１の抵抗値Ｒ１が５ＭΩ、第２の抵抗２３の抵抗値Ｒ２が１ＭΩの場合、電圧が、Ｖ×（１／６）のＬレベルである。

なお、通常状態において、消去設定部２０での電力消費を低減するために、第１の抵抗２１の抵抗値Ｒ１および第２の抵抗２３の抵抗値Ｒ２は、例えば０．５ＭΩ以上の高抵抗値であることが好ましい。

メモリコントローラ１０の判定回路１１は「CON_ERASE信号」が、Ｌレベルであることを検知すると、廃棄状態ではないと判定する。このため、メモリコントローラ１０は特別な処理は行わない。

そして、使用者はメモリカード２を廃棄処理するときに、ピン２２を抜き取るだけでよい。すなわち、ホスト３から送信した全データ消去処理コマンドにより、メモリ部１２の全データ（管理情報＋データ記憶領域に記憶されたデータ）を消去する必要はない。このためメモリカード２のデータ漏洩防止機能は利便性が高い。

すなわち、破棄されたメモリカード２が悪意のある第三者に拾得され、データを閲覧される可能性は否定できない。しかし破棄されたメモリカード２の殆どはデータ漏洩することなく処分される。

メモリカード２は、第三者に拾得され、データを閲覧するために、ホストに接続されたときに、はじめてデータ漏洩防止機能を発揮する。

すなわち、図２に示すように、ピン２２が抜き取られたメモリカード２がホストに接続された場合、判定回路１１に入力される「CON_ERASE信号」は、電圧がＶのＨレベルである。

「CON_ERASE信号」のＬレベルとＨレベルとは、第１の抵抗２１の抵抗値Ｒ１と第２の抵抗２３の抵抗値Ｒ２との関係によって決まる。レベル差を大きくするためには、Ｒ１＞＞Ｒ２であることが好ましい。

メモリコントローラ１０の判定回路１１は「CON_ERASE信号」が、変化したことを検知することにより、メモリカード２が廃棄状態にあると判定する。なお、判定回路１１は、「CON_ERASE信号」が、Ｈレベルであることを検知してもよいが、Ｌレベルではないこと、すなわち変化したことを検知することが好ましい。

判定回路１１が廃棄状態と判定すると、メモリコントローラ１０はメモリ部１２に記憶されている全データを消去する全消去処理を自動的に行う。このため、メモリカード２がホストに接続されても、メモリ部１２に記憶されているデータが読み出されることはない。

メモリコントローラ１０が行う全消去処理は、１回の内部コマンド発行により行う処理でもよいし、管理領域１４に記憶されている管理情報をもとに複数回の内部コマンド発行により行う処理であってもよい。

以上の説明のように、メモリカード２は利便性の高いデータ漏洩防止機能を有する。すなわち、メモリカード２のデータ漏洩防止機能は漏洩可能性があったとき、すなわち、廃棄されたメモリカード２がホストに接続されたときに、はじめて機能する。このため、使用者は廃棄前に長時間を要する全データを消去する消去処理を行う必要がないが、メモリカード２に記憶されていたデータが漏洩することはない。また、メモリカード２のピン２２の有無は外部から観察可能であるために、使用者はメモリカード２の消去設定部２０が、消去設定されていることを確実に確認できる。

＜第１実施形態の変形例＞
以下、図面を参照して本発明の第１実施形態の変形例のメモリカード２Ａおよび２Ｂについて説明する。メモリカード２Ａ、２Ｂは、第１実施形態のメモリカード２と類似しているため同じ構成要素の説明は省略する。

図４（Ａ）に示すように第１実施形態の変形例１のメモリカード２Ａの消去設定部２０Ａの第１の抵抗２１と第２の抵抗２３とを接続する配線部２２Ａは、誤消去防止ノッチ３０とワイヤ３１により接続されている。

メモリカード２Ａの側面にある誤消去防止ノッチ３０は、通常使用時、下にスライドすることによりデータの削除／上書きを禁止する部材である。誤消去防止ノッチ３０の位置はホスト３が物理的に検出しており、メモリカード２Ａの内部の電気回路とは接続されていない。

図４（Ｂ）に示すように、廃棄時に、誤消去防止ノッチ３０を取り外すことにより、ワイヤ３１により誤消去防止ノッチ３０と接続されている配線部２２Ａは切断される。なお、図４（Ｂ）では、ワイヤ３１および配線部２２Ａは、メモリカード２Ａ内部にあるが、メモリカード２Ａから分離されてもよい。すなわち、ワイヤ３１および配線部２２Ａは、誤消去防止ノッチ３０とともにメモリカード２Ａとは別体のものとして切除されてもよい。

すなわち、メモリカード２Ａにおいては、消去設定部２０Ａの消去設定は誤消去防止ノッチ３０を用いて行われ、物理的に切断された配線部２２Ａを再接続することはできない。また消去設定の有無は、誤消去防止ノッチ３０の状態から判断可能である。

一方、図５（Ａ）に示すように第１実施形態の変形例２のメモリカード２Ｂの消去設定部２０Ｂの配線部２２Ｂは、筐体の一部が物理的に切除可能な部位、すなわち切除可能部３５に配設されている。切除可能部３５は、例えば筐体を構成する樹脂等が他の領域よりも薄く形成されている。

図５（Ｂ）に示すように、廃棄時には、配線部２２Ｂは切断され切除可能部３５は切除され、切り欠き部３５Ａが形成される。

すなわち、メモリカード２Ｂにおいては、消去設定部２０Ｂの消去設定は切除可能部３５を用いて行われ、切断された配線部２２Ｂを再接続することはできない。また消去設定の有無は、切除可能部３５の状態から判断可能である。

変形例１のメモリカード２Ａおよび変形例２のメモリカード２Ｂは、第１実施形態のメモリカード２と同様の効果を有する。

すなわち、分圧回路の配線部２２Ａ、２２Ｂが切断／切除されると、「CON_ERASE信号」が、Ｈレベルとなる。このためホストに接続されるとメモリコントローラ１０が全消去処理を行うため、メモリ部１２に記憶されているデータが読み出されることはない。

以上の説明のように、メモリカードの消去設定部の構成は、非可逆的に物理状態が変化する構成であればよい。

＜第２実施形態＞
以下、図面を参照して本発明の第２実施形態のメモリカード２Ｃについて説明する。メモリカード２Ｃは、第１実施形態のメモリカード２等と類似しているため同じ構成要素の説明は省略する。

図６に示すようにメモリカード２Ｃの消去設定部２０Ｃは、配線部２２Ｃと第２の抵抗２３とを有する切除可能部３６が、切除可能である。

廃棄時に、切除可能部３５が切除されると、配線部２２Ｃは切断されるとともに、配線部２２Ｃは第２の抵抗２３とともにメモリカード２Ｃとは別体となる。すると「CON_ERASE信号」はＬ１レベルから、電圧ＶのＨ１レベルに変化する。

判定回路１１Ｃは、「CON_ERASE信号」が、抵抗値Ｒ２のときのＬ１レベルでない場合には廃棄状態にあると判定する。例えば、判定回路１１Ｃは、「CON_ERASE信号」が抵抗値Ｒ２のときのＬ１レベルに対して±１０％の範囲外の電圧信号では廃棄状態にあると判定する。

メモリカード２Ｃでは、万が一、技術スキルの非常に高い第三者が消去設定部２０Ｃをもとの状態に戻そうとしても、第三者は第２の抵抗２３の抵抗値Ｒ２を知らない。

そして、第三者が第２の抵抗２３を使用しないで消去設定部２０Ｃを再結線しようとした場合はもちろん、抵抗値の異なる抵抗を、第２の抵抗２３として再結線しようとした場合にも、メモリカード２Ｃは、ホストに接続されるとメモリコントローラ１０が全消去処理を行う。

なお、切除可能部３５が、第２の抵抗２３だけでなく第１の抵抗２１も含んでいてもよいし、第１の抵抗２１だけを含んでいてもよい。すなわち、配線部２２Ｃとともに、第１の抵抗２１または第２の抵抗２３の少なくともいずれが、切除可能であればよい。

メモリカード２Ｃはメモリカード２等が有する効果を有し、よりセキュリテイが高い。

＜第３実施形態＞
以下、図面を参照して本発明の第３実施形態のメモリカード２Ｄについて説明する。メモリカード２Ｄは、第１実施形態のメモリカード２等と類似しているため同じ構成要素の説明は省略する。

図７に示すように、メモリカード２Ｄの消去設定部２０Ｄにおいては、切断または切除が可能な配線部であるピン２２Ｄが、中点２４よりも第１の抵抗２１側に配設されている。

このため、配線部２２Ｄが切断または切除されると、「CON_ERASE信号」はＨ２レベルから、Ｌ２レベルに変化する。例えば、第１の抵抗２１の抵抗値Ｒ１が１ＭΩ、第２の抵抗２３の抵抗値Ｒ２が５ＭΩの場合、Ｈ２レベルの電圧は、Ｖ×（１／６）であり、Ｌ２レベルの電圧は０Ｖである。

判定回路１１Ｄは、「CON_ERASE信号」が、Ｈ２レベルであることを検知すると、廃棄状態ではないと判定する。このため、メモリコントローラ１０は特別な処理は行わない。一方、判定回路１１Ｄは「CON_ERASE信号」が、Ｈ２レベルではないことを検知することにより、メモリカード２が廃棄状態にあると判定する。判定回路１１Ｄが廃棄状態と判定すると、メモリコントローラ１０Ｄはメモリ部１２に記憶されている全データを消去する全消去処理を行う。

メモリカード２Ｄはメモリカード２等と同様の効果を有する。

なお、メモリカード２Ｄの消去設定部２０Ｄの消去設定方法は、既に説明した第１実施形態の変形例１、２と同じでもよい。また第２実施形態と同じように、配線部とともに、第１の抵抗２１または第２の抵抗２３の少なくともいずれが、切除可能であってもよい。

本発明の実施形態および変形例を説明したが、この実施形態等は、例として提示したものであり、発明の範囲を限定することは意図していない。実施形態等は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態等は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…メモリシステム、１０…メモリコントローラ、１１…判定回路、１２…メモリ部、１３…データ記憶領域、１４…管理領域、２０…消去設定部、２１…第１の抵抗、２２…ピン、２２Ａ〜２２Ｄ…配線部、２３…第２の抵抗、２４…中点、２５…ＶＤＤライン、２６…ＧＮＤライン、３０…誤消去防止ノッチ、３１…ワイヤ、３５…切除可能部、３５Ａ…切り欠き部、３６…切除可能部

Claims

不揮発性半導体メモリセルを有するメモリ部と、
非可逆的に物理状態が変化する消去設定部と、
前記消去設定部の前記物理状態に応じて、前記メモリ部に記憶されている全データを消去する消去処理を行うメモリコントローラと、を具備することを特徴とするメモリ装置。
前記消去設定部が分圧された電圧信号を出力する分圧回路を有し、
前記メモリコントローラが、前記消去設定部の前記物理状態を前記電圧信号にもとづき判定する判定部を有することを特徴とする請求項１に記載のメモリ装置。
前記判定部が、前記分圧された電圧信号が変化したと判定した場合に、前記メモリコントローラが、前記消去処理を行うことを特徴とする請求項２に記載のメモリ装置。
前記分圧回路が、第１の抵抗と、第２の抵抗と、前記第１の抵抗と前記第２の抵抗とを接続するとともに切断または切除が可能な配線部と、を有することを特徴とする請求項３に記載のメモリ装置。
前記配線部とともに、前記第１の抵抗または前記第２の抵抗の少なくともいずれが、切除可能であることを特徴とする請求項４に記載のメモリ装置。
前記消去設定部の前記物理状態が外部から観察可能であることを特徴とする請求項１から請求項５のいずれか１項に記載のメモリ装置。