DE69423299T2

DE69423299T2 - Serien-Parallel-Umsetzer mit Pseudozufallsrauschgenerator

Info

Publication number: DE69423299T2
Application number: DE69423299T
Authority: DE
Inventors: Ryuji Ishida
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-11-26
Filing date: 1994-11-28
Publication date: 2000-07-20
Anticipated expiration: 2014-11-29
Also published as: EP0656583A1; JPH07154214A; EP0656583B1; DE69423299D1; US5506796A

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit einer Erzeugungsfunktion für pseudozufälliges Rauschen gemäß dem Oberbegriff von Anspruch 1 und eine Digitalsignal-Verarbeitungsschaltung gemäß dem Oberbegriff von Anspruch 6.
Die Verwendung von pseudozufälligem Rauschen für eine vorgegebene Verarbeitung in einer Signalverarbeitungseinheit, die zeitlich serielle digitale Daten verarbeitet, zusätzlich zu der Verarbeitung von normalen Eingangsdaten ist notwendig. Auf dem Gebiet der Audioeinheiten gibt es Anwendungen, zum Beispiel Dolby Pro-Logik, die obligatorisch mit der Erzeugungsfunktion für pseudo-zufälliges Rauschen versehen sind, damit ein Ausgangspegel bzw. -niveau von peripheren Einrichtungen, z. B. von Lautsprechern, eingestellt werden kann.
Aus der EP-A1-498 534 ist eine künstliche Erzeugungsschaltung für ein Zufallszahlenmuster bekannt, das für die Erzeugung von pseudozufälligem Rauschen verwendet werden kann. Dieses Dokument offenbart eine Schaltungsanordnung mit einer Erzeugungsfunktion für ein pseudo-zufälliges Rauschen, die ein Schieberegister aufweist und die ein Exklusiv-Oder-Gatter, das elektrisch mit dem Schieberegister verbunden ist, zum Holen von Ausgangssignalen des Schieberegisters hat, wobei das Exklusiv-Oder-Gatter zwei Eingänge, die elektrisch mit dem Schieberegister verbunden sind, zum Empfangen eines signifikantesten Bits bzw. eines zweiten Bits von dem signifikantesten Bit des Schieberegisters hat und exklusiv-ODER-verknüpfte Daten dem Schieberegister zur Verwendung bei der Erzeugung eines pseudozufälligen Rauschens zuführt, und die einen Schalter hat, der mit einer Datenleitung elektrisch verbunden ist, die serielle digitale Daten, die darin verarbeitet werden sollen, überträgt, und mit einem Ausgang des Exklusiv-ODER-Gatters zum Holen der digitalen Daten bzw. der ex klusiv-ODER-verknüpften Daten verbunden ist, um die seriellen digitalen Daten oder die exklusiv-ODER-verknüpften Daten in Antwort auf ein Auswahlsignal auszuwählen, wobei der Schalter elektrisch mit dem Schieberegister zum Zuführen der seriellen digitalen Daten oder der exklusiv-ODER-verknüpften Daten zu dem Schieberegister verbunden ist, wodurch ein Verarbeitungsmodus für Grenzabtastpuffern oder ein Erzeugungsmodus für eine pseudozufällige Zahl ausgewählt wird. Es ist jedoch hier erwünscht, eine bessere Anpassungsfähigkeit an die Erfordernisse der Digitalsignalverarbeitung bereitzustellen.
Aus der EP-A2-196 152 ist ein Verfahren zum Testen digitaler integrierter Schaltungen bekannt. Auch dieses Verfahren verwendet eine Erzeugungseinrichtung für pseudo-zufällige Zahlen. Das vorgeschlagene Verfahren ist für das Testen von PLAs vorgesehen.
Ein lineares Rückkoppelschieberegister ist als Erzeugungseinheit für pseudozufälliges Rauschen bestens bekannt und in den offengelegten japanischen Publikationen Nr. 63-82014 und 63-250210 offenbart. Das lineare Rückkoppelschieberegister umfaßt eine Schaltung, in dem Flip-Flops seriell bzw. in Reihe verbunden sind, um ein Schieberegister zu bilden, und in dem einige Ausgänge des Flip-Flops zu einem Eingang des Schieberegisters durch ein Exklusiv-ODER-Gatter rückgekoppelt sind. Ein lineares Rückkoppelschieberegister mit n- Bit erzeugt einen M-Reihe-Impuls, das pseudo-zufällige Rauschen, mit einer Periode von N (2n - 1).
Fig. 1 zeigt ein Beispiel eines linearen Rückkoppelschieberegisters mit 4 Bit. Wenn ein Anfangszustand des linearen Rückkoppelschieberegisters (Q&sub1;Q&sub2;Q&sub3;Q&sub4;) = (1000) ist, ändern sich die Ausgänge jedes Flip-Flops, wie in Fig. 1 gezeigt ist, und ihre Ausgänge kehren auch zum Anfangszustand zurück, wenn der 15-te Takt an jedem Flip-Flop ankommt. In diesem Fall sind die Ausgangsmuster jedes Flip-Flops pseudo-zufällige Muster mit einer maximalen Länge (N = 15), die durch das lineare Rückkoppelschieberegister mit 4 Bit erzeugt werden können.
Es gibt zwei Typen der herkömmlichen Digitalsignal-Verarbeitungsschaltung mit der Erzeugungsfunktion für pseudozufälliges Rauschen. Ein Typ ist mit dem linearen Rückkoppelschieberegister zum Erzeugen des pseudozufälligen Rauschens wie die anderen Schaltungen versehen und der andere Typ verwendet seine Arithmetik- und Logikschaltung (ALU) und das Schieberegister für die Erzeugung des pseudozufälligen Rauschens als Teil einer arithmetischen Verarbeitung ohne Verwendung des linearen Rückkoppelschieberegisters.
Die herkömmlichen Digitalsignal-Verarbeitungsschaltungen mit Erzeugungsfunktion für pseudozufälliges Rauschen weisen jedoch den nachfolgend erläuterten Nachteil auf. Beim ersten Typ ist es notwendig, daß Hardware-Einrichtungen, z. B. das lineare Rückkoppelschieberegister und ähnliches, verwendet werden. Somit wird die Abmessung der Schaltung größer, da die Hardware-Einrichtungen hinzugefügt werden müssen. Im Unterschied hierzu werden die Hardware-Einrichtungen, die der Schaltung hinzugefügt sind, in dem normalen Digitalsignal-Verarbeitungsmodus nicht verwendet, der das pseudozufällige Rauschen überhaupt nicht verwendet. Zudem muß ein Dateneingangsanschluß der Digitalsignal-Verarbeitungsschaltung geändert werden, damit eine Verbindung mit dem Ausgang des linearen Rückkoppelschieberegisters zum Lesen bzw. Holen der pseudo-zufälligen Rauschdaten, die verarbeitet werden sollen, von dem linearen Rückkoppelschieberegister gegeben ist, wofür es erforderlich ist, eine Verarbeitungsfolge der Digitalsignal-Verarbeitungsschaltung zu ändern.
Beim zweiten Typ wird die Anzahl der Verarbeitungsschritte der Daten erhöht, da der Erzeugungsvorgang für das pseudozufällige Rauschen der normalen Eingangsdatenverarbeitung hinzugefügt werden muß. Somit wird die Leistungsfähigkeit der Verarbeitungseinheit merklich vermindert, wenn die zeitlich seriellen, digitalen Daten, z. B. die Audiodaten, durch eine Echtzeitverarbeitung verarbeitet werden.
Es ist deshalb eine Aufgabe der Erfindung, eine neuartige Digitalsignal-Verarbeitungsschaltung mit einer Erzeugungsfunktion für ein pseudo-zufälliges Rauschen bereitzustellen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine neuartige Digitalsignal-Verarbeitungsschaltung mit einer Erzeugungsfunktion für pseudozufälliges Rauschen bereitzustellen, die einfach aufgebaut ist und leicht gesteuert werden kann.
Es ist eine noch weitere Aufgabe der vorliegenden Erfindung, eine neuartige Digitalsignal-Verarbeitungsschaltung mit einer Erzeugungsfunktion für pseudo-zufälliges Rauschen bereitzustellen, die eine Vergrößerung der Abmessung der Schaltung vermeidet.
Es ist eine noch weitere Aufgabe der vorliegenden Erfindung, eine neuartige Digitalsignal-Verarbeitungsschaltung mit einer Erzeugungsfunktion für pseudo-zufälliges Rauschen bereitzustellen, die vermeidet, daß ein Programm kompliziert ist und daß ein Verarbeitungsvermögen der Verarbeitungseinheit vermindert wird.
Die vorstehenden Aufgaben und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung ersichtlich.
In Übereinstimmung mit der Erfindung wird eine Schaltungsanordnung mit einer Erzeugungsfunktion für pseudo-zufälliges Rauschen wie in dem unabhängigen Anspruch 1 definiert bereitgestellt.
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angehängten, abhängigen Ansprüchen spezifiziert.
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachfolgend im Detail unter Bezugnahme auf die beiliegenden Zeichnungen vollständig beschrieben, in denen:
Fig. 1 ein Blockdiagramm ist, das ein lineares Rückkoppelschieberegister zeigt;
Fig. 2 ein Blockdiagramm ist, das eine Digitalsignal-Verarbeitungsschaltung einer Ausführungsform gemäß der Erfindung ist;
Fig. 3 ein Zeitdiagramm ist, das eine Verarbeitung für normale Eingangsdaten in einer Digitalsignal-Verarbeitungsschaltung einer Ausführungsform gemäß der vorliegenden Erfindung zeigt; und
Fig. 4 ein Zeitdiagramm ist, das eine Verarbeitung für ein pseudo-zufälliges Rauschen in einer Digitalsignal-Verarbeitungsschaltung einer Ausführungsform gemäß der vorliegenden Erfindung zeigt.
Eine Ausführungsform gemäß der Erfindung wird mit Bezug auf die Zeichnungen nachfolgend beschrieben. Fig. 2 zeigt eine Digitalsignal-Verarbeitungsschaltung mit einer Erzeugungsfunktion für ein pseudo-zufälliges Rauschen.
Die Digitalsignal-Verarbeitungsschaltung, die in Fig. 2 gezeigt ist, verarbeitet zum Beispiel digitale Daten eines Worts, das 16 Bit aufweist und das typischerweise als Audiodaten verwendet wird. Die Digitalsignal-Verarbeitungsschaltung umfaßt eine erste Datenumwandlungsschaltung 1, die auf einen Verarbeitungsmodus für normale Eingangsdaten oder auf einen Erzeugungsmodus für pseudo-zufälliges Rauschen schaltet, zum Einstellen eines Ausgangsniveaus der peripheren Einrichtungen, z. B. der Lautsprecher, in Abhängigkeit von einem Auswahlsignal und zum Wandeln der Eingangsdaten oder der pseudo-zufälligen Rauschdaten vom Seriellen ins Parallele, eine Arithmetikschaltung 3, die elektrisch mit der ersten Datenumwandlungsschaltung 1 verbunden ist, zum Verarbeiten der Eingangsdaten oder der pseudozufälligen Rauschdaten und eine zweite Datenumwandlungsschaltung, die elektrisch mit der Arithmetikschaltung 3 verbunden ist und die Da ten, die von der Arithmetikschaltung 3 verarbeitet wurden, vom Parallelen ins Serielle umsetzt, um sie der nächsten Stufe zuführen zu können.
Die erste digitale Datenumwandlungsschaltung 1 umfaßt ein 16- Bit-Schieberegister 11, das Daten, die zugeführt werden sollen, vom Seriellen ins Parallele umsetzt, ein Datenlatch 12 zum Holen von ausgegebenen, parallelen Daten von dem Schieberegister 11, ein Exklusiv-ODER-Gatter 13, das zwei Eingangssignale aus vorgegebenen Bits des Schieberegisters 11 verarbeitet, um seine Ausgangsdaten zu erzeugen, einen ersten Multiplexer 14, der Eingangsdaten, z. B. die Audiodaten, oder Ausgangsdaten von dem Exklusiv-ODER-Gatter 13 auswählt, um seine Ausgangsdaten dem Schieberegister 11 zuzuführen, und einen zweiten Multiplexer 15, der einen Bittakt "CP" oder einen Worttakt "CK" auswählt, damit er sein Ausgangssignal dem Schieberegister 11 zuführen kann. Der Worttakt "CK" zeigt ein Ende eines Wortes (16 Bit) und eine Abtastfrequenz an und der Bittakt "CP" zeigt eine Bitposition jedes Wortes an.
Genauer ist der erste Multiplexer 14 elektrisch mit einer Datenleitung 112 zum Holen von Eingangsdaten "D" von einer Quelle und mit einer Datenleitung 115 zum Holen von Daten "C" von dem Exklusiv-ODER-Gatter 13 verbunden. Der erste Multiplexer 14 ist auch elektrisch mit einer Datenleitung 118 zum Holen eines Auswahlsignals "5" von der Datenleitung 118 zum Auswählen der Eingangsdaten "D" oder der pseudo-zufälligen Rauschdaten "C" verbunden. Der erste Multiplexer 14 ist weiterhin elektrisch mit einer Datenleitung 119 zum Zuführen der ausgewählten Daten zu dem Schieberegister 11 verbunden.
Der zweite Multiplexer 15 ist elektrisch mit einer Datenleitung 110 zum Holen des Worttakts "CK" von der Datenleitung 110 und mit einer Datenleitung 111 zum Holen des Bittakts "CP" von der Datenleitung 110 verbunden. Der zweite Multiplexer 15 ist auch elektrisch mit einer Datenleitung 118 zum Holen des Auswahlsignals "S" zum Auswählen des Worttakts "CK" oder des Bittakts "CP" verbunden. Der zweite Multiplexer 15 ist weiterhin elektrisch mit einer Datenleitung 112 zum Zuführen der ausgewählten Daten zu dem Schieberegister 11 in Abhängigkeit von dem Auswahlsignal "S" verbunden.
Das Schieberegister 11 ist elektrisch mit der Datenleitung 119 zum Holen der ausgewählten Daten von dem ersten Multiplexer 14 und mit der Datenleitung 120 zum Holen des ausgewählten Takts von dem zweiten Multiplexer 15 verbunden. In dem Schieberegister 11 werden die Daten kontinuierlich in jedes Bit bzw. jede Stelle des Schieberegisters 11 in Synchronisation mit dem Bittakt "CP" oder dem Worttakt "CK" geschoben. Das Schieberegister 11 ist auch elektrisch mit einer Datenleitung 113 verbunden, um die geschobenen Daten dem Datenlatch 12 zuzuführen.
Das Exklusiv-ODER-Gatter 13 hat zwei Eingänge, die mit Datenleitungen 116 und 117 zum Holen der Daten "d" bzw. "e" vom 16-ten Bit bzw. 15-ten Bit des Schieberegisters verbunden sind. Das Exklusiv-ODER-Gatter 13 ist auch mit einer Datenleitung 115 verbunden, um seine Ausgangsdaten "c" dem ersten Multiplexer 14 zuzuführen.
Der Datenlatch 12 ist elektrisch mit der Datenleitung 110 zum Holen des Worttakts "CK" von der Datenleitung 110 verbunden. Der Datenlatch 12 ist auch elektrisch mit der Datenleitung 113 zum Holen der Daten "a", die vom Seriellen in das Parallele umgesetzt wurden, von dem Schieberegister 11 in Synchronisation mit dem Worttakt "CK" verbunden. Der Datenlatch 12 ist weiterhin elektrisch mit einer Datenleitung 114 zum Zuführen der Daten "b" zu der Arithmetikschaltung 3 verbunden.
Die zweite Datenumwandlungsschaltung 2 umfaßt einen Datenlatch 22 zum Holen von Ausgangsdaten von der Arithmetikschaltung 3 und ein Schieberegister 21 zum Umwandeln von Ausgangsdaten des Datenlatches 22 vom Parallelen ins Serielle, damit seine Ausgangssignale der nächsten Stufe zugeführt werden können.
Genauer ist der Datenlatch 22 elektrisch mit einer Datenleitung 210 zum Holen der Daten "h" von der Arithmetikschaltung 3 und mit einer Datenleitung 211 zum Zuführen seiner Ausgangsdaten "i" zu dem Schieberegister 21 verbunden. Das Schieberegister ist elektrisch mit der Datenleitung 110 zum Holen des Worttakts von der Datenleitung 110 und mit der Datenleitung 111 zum Holen des Bittakts "CP" von der Datenleitung 111 verbunden. Das Schieberegister 21 ist auch elektrisch mit der Datenleitung 211 zum Holen der Daten "i" von dem Datenlatch 22 in Synchronisation mit dem Worttakt "CK" verbunden. Die Daten "i" werden jeweils bitweise bezüglich des Schieberegisters 21 in Synchronisation mit dem Bittakt "CP" geschoben. Das Schieberegister ist weiterhin elektrisch mit einer Datenleitung 212 zum Zuführen seiner Ausgangsdaten "DO", die in zeitlich serielle Daten umgewandelt sind, zu der nächsten Stufe verbunden.
Die vorstehende Digitalsignal-Verarbeitungsschaltung verwendet typischerweise ein serielles Datenübertragungssystem beim Übertragen der Audiodaten und eine Schnittstelle vom Dreileitungstyp, die aus den drei Übertragungsleitungen des Worttakts "CK", des Bittakts "CP" und der Daten "D" besteht. Zum Verarbeiten der Daten, z. B. der Audiodaten, wobei die Audiodatenverarbeitung typischerweise durchgeführt wird und wobei die Digitalsignal-Verarbeitungsschaltung die Daten holt, die momentan auf der Übertragungsleitung übertragen werden, werden die Daten einer vorgegebenen Verarbeitung durch die Digitalsignal-Verarbeitungsschaltung in Übereinstimmung mit z. B. einer Pipeline-Verarbeitung unterzogen und werden der nächsten Stufe in Synchronisation mit dem Worttakt "CK" und dem Bittakt "CP" zugeführt.
Fig. 3 zeigt ein Zeitdiagramm der Verarbeitung von normalen Eingangsdaten, z. B. Audiodaten, in der Digitalsignal-Verarbeitungsschaltung. Beim Betrieb führt, wenn das Auswahlsignal "S" auf einem niedrigen Niveau (0) ist, die erste Datenumwandlungsschaltung einen Seriell-Parallel-Wandlermodus zum Verarbeiten von normalen Eingangsdaten "D" aus. Gemäß dem niedrigen Niveau des Auswahlsignals "S" wählt der erste Multiplexer 14 die Datenlei tung 112 aus und der zweite Multiplexer 15 wählt die Datenleitung 111 aus. Deshalb werden die Daten "D" dem ersten Bit des Schieberegisters 11 durch den ersten Multiplexer 14 in Synchronisation mit dem Bittakt "CP" zugeführt, der von der Datenleitung 111 zugeführt wird. Als nächstes werden die Daten "D" auch kontinuierlich dem Schieberegister 11 zugeführt und in das nächste Bit bzw. die nächste Bitstelle des Schieberegisters 11 geschoben. Die Daten "a" in dem Schieberegister 11 werden dem Datenlatch 12 zugeführt, wenn der Worttakt "CK", der zeigt, daß das Schieberegister 11 mit den Daten "D" gefüllt ist, dem Datenlatch 12 von der Datenleitung 110 aus zugeführt wird. Beim Betrieb werden die Daten "D" vom Seriellen ins Parallele umgewandelt.
Die Daten "b", die von dem Schieberegister 11 aus zugeführt werden, werden auch der Arithmetikschaltung 3 zugeführt. In der Arithmetikschaltung 3 werden die Daten "b" während einer Abtastperiode, nämlich, bis die nächsten Daten "a" von dem Schieberegister 11 aus dem Datenlatch 12 zugeführt werden, verarbeitet. Wenn die Verarbeitung der Daten in der Arithmetikschaltung 3 beendet ist, werden die Daten "h", die von der Arithmetikschaltung 3 verarbeitet wurden bzw. werden, dem Datenlatch 22 zugeführt. Nachfolgend werden die Ausgangsdaten "i" des Datenlatch 22 dem Schieberegister 21 in Synchronisation mit dem Worttakt "CK" zugeführt. Jedes der Daten wird in das nächste Bit des Schieberegisters 21 geschoben, das der nächsten Stufe als Ausgangsdaten "DO" zugeführt werden soll. Bei diesem Betrieb des Schieberegisters 21 werden die Daten "i" vom Parallelen ins Serielle umgesetzt. Dieser Vorgang in der Digitalsignal-Verarbeitungsschaltung wird fortgesetzt.
Wie vorstehend erläutert wurde, werden die zeitlich seriellen, digitalen Daten zum Erhalten vorgegebener Daten durch die Arithmetikschaltung 3 in Übereinstimmung mit der Pipeline-Verarbeitung verarbeitet, wonach die verarbeiteten Daten der Datenleitung 212 zugeführt werden, um die Echtzeitverarbeitung zu erhalten.
Fig. 4 zeigt ein Zeitdiagramm zum Verarbeiten eines pseudozufälligen Rauschens in der Digitalsignal-Verarbeitungsschaltung. Beim Betrieb, wenn das Auswahlsignal "S" auf einem hohen Niveau oder Pegel "1" ist, arbeitet die erste Datenumwandlungsschaltung im Erzeugungsmodus für pseudo-zufälliges Rauschen, um z. B. ein Ausgangsniveau der peripheren Einrichtungen, z. B. der Lautsprecher, einzustellen. Dieser Erzeugungsmodus für pseudo-zufälliges Rauschen wird ausgewählt, wenn es erforderlich ist, das Ausgangsniveau der peripheren Einrichtung einzustellen. Der erste Multiplexer 14 wählt die Datenleitung 115 aus und der zweite Multiplexer 15 wählt die Datenleitung 110 aus. Eingangsdaten des Schieberegisters 11 werden deshalb einer Exklusiv-ODER-Verknüpfung bezüglich der Daten "d" des signifikantesten Bits (des 16- ten Bits) und der Daten "e" des dem signifikantesten Bit nachfolgenden Bits (dem 15-ten Bit) unterzogen. Da der Schiebetakt des Schieberegisters 11 von dem Bittakt "CP" in den Worttakt "CK" geändert wird, wird der Schiebebetrieb des Schieberegisters 11 für jede Abtastperiode (1 Wort) ausgeführt. Die Daten "a" in dem Schieberegister 11 werden nämlich dem Datenlatch 12 simultan mit dem Verschieben der Daten in dem Schieberegister 11 bei jeder Abtastperiode zugeführt.
Die Daten, die dem Datenlatch 12 zugeführt werden, liegen deshalb bereits in der Form von zeitlich seriellen, pseudozufälligen Rauschdaten vor. Die Daten "b" in dem Datenlatch 12 werden der Arithmetikschaltung 3 zugeführt. In der Arithmetikschaltung 3 werden die Daten "b", das pseudo-zufällige Rauschen, genauso wie bei der Verarbeitung im Verarbeitungsmodus für normale Eingangsdaten verarbeitet, wie vorstehend erläutert wurde. Nachfolgend werden die Daten "h", die von der Arithmetikschaltung 3 verarbeitet werden, dem Datenlatch 22 zugeführt. Wenn der Worttakt "CK" das Schieberegister 21 erreicht, werden die Daten "i" von dem Datenlatch 22 aus dem Schieberegister 21 zugeführt. Die Daten "i", die dem Schieberegister 21 zugeführt werden, werden in Synchronisation mit dem Bittakt "CP" in die Bitstelle darin eingeschoben und der nächsten Stufe als Ausgangsdaten "DO" zuge führt. Bei diesem Betrieb werden die pseudozufälligen Daten, die von der Arithmetikschaltung 3 verarbeitet werden, vom Parallelen ins Serielle in der zweiten Datenumwandlungsschaltung 2 umgesetzt. Die Ausgangsdaten "DO" werden verwendet, um die peripheren Einrichtungen, z. B. die Lautsprecher, einzustellen.
Wie vorstehend erläutert wurde, ist es einfach möglich, das pseudo-zufällige Rauschen für das Einstellen des Pegels bzw. Niveaus der peripheren Einrichtung, z. B. der Lautsprecher, zu verarbeiten, wenn es erforderlich ist, sie einzustellen.
In der vorstehenden Ausführungsform kann die Digitalsignal-Verarbeitungsschaltung einfach zwischen dem Verarbeitungsmodus für normale Eingangsdaten und dem Verarbeitungsmodus für pseudozufälliges Rauschen in der gleichen Komponente umgeschaltet werden. Dementsprechend kann die Digitalsignal-Verarbeitungsschaltung verhindern, daß eine Abmessung der Schaltung groß wird. Auch ist es nicht notwendig, ein aufwendiges bzw. kompliziertes Programm zum Steuern der Digitalsignal-Verarbeitungsschaltung zu verwenden. Die Verarbeitungsleistungsfähigkeit der Schaltung kann deshalb gemäß der vorstehenden Komponente beibehalten oder sogar verbessert werden. Weiterhin kann es geändert werden, daß die Eingänge des Exklusiv-ODER-Gatters 13 mit den 16-ten und 15- ten Bits des Schieberegisters 11 verbunden werden, wenn das pseudo-zufällige Rauschen erhalten wird.
Obwohl Modifikationen der vorliegenden Erfindung für einen Durchschnittsfachmann, an den sich die Erfindung richtet, ohne Zweifel ersichtlich sind, wird darauf hingewiesen, daß die Ausführungsformen, die erläuternd gezeigt und beschrieben wurden, unter keinen Umständen dafür vorgesehen sind, in einem begrenzenden Sinne ausgelegt zu werden. Dementsprechend wird durch die Ansprüche beabsichtigt, daß alle Modifikationen der Erfindung abgedeckt sind, die in den Schutzbereich der Erfindung fallen, wie er durch die angehängten Ansprüche definiert ist.

Claims

1. Schaltungsanordnung mit einer Erzeugungsfunktion für pseudozufälliges Rauschen, die aufweist:

ein Schieberegister (11) zum Wandeln serieller Daten in parallele Daten, wobei das Schieberegister (11) die seriellen Daten in Synchronismus mit einem Bittakt schiebt, der eine entsprechende Position der Bits eines Wortes in den seriellen Daten angibt, und zum Wandeln der seriellen Daten in die parallelen Daten in Synchronismus mit Worttakten, die Enden jedes Wortes in den seriellen Daten angeben;

ein Exklusiv-ODER-Gatter (13), das mit dem Schieberegister (11) elektrisch verbunden ist, zum Holen von Ausgangssignalen von dem Schieberegister (11), wobei das Exklusiv-ODER-Gatter (13) exklusiv-ODER-verknüpfte Daten dem Schieberegister (11) zur Verwendung bei der Erzeugung von pseudozufälligem Rauschen zuführt;

einen Schalter (14), der mit einer Datenleitung (112), die serielle digitale Daten überträgt, die darin verarbeitet werden sollen, und mit einem Ausgang des Exklusiv-ODER-Gatters (13) verbunden ist, zum Holen der digitalen Daten bzw. der exklusiv- ODER-verknüpften Daten, um entweder die seriellen digitalen Daten oder die Exklusiv-ODER-verknüpften Daten in Antwort auf das Auswahlsignal auszuwählen, wobei der Schalter (14) elektrisch mit dem Schieberegister (11) zum Zuführen entweder der seriellen, digitalen Daten oder der exklusiv-ODER-verknüpften Daten zu dem Schieberegister (11) verbunden ist, wodurch entweder ein normaler Verarbeitungsmodus für die digitalen Daten oder ein Erzeugungsmodus für pseudo-zufälliges Rauschen für die exklusiv- ODER-verknüpften Daten ausgewählt wird, wobei der Schalter (14) einen ersten Schalter (14), der elektrisch mit einem Eingang des Schieberegisters (11), dem Ausgang des Exklusiv-ODER-Gatters (13) und mit der Datenleitung (112) der seriellen, digitalen Daten verbunden ist, zum Auswählen entweder der seriellen, digitalen Daten oder der exklusiv-ODER-verknüpften Daten in Antwort auf das Auswahlsignal aufweist, um die seriellen Daten dem Schieberegister (11) zuzuführen; und

einen zweiten Schalter (15), der elektrisch mit einer Datenleitung (110) des Bittakts, mit einer Datenleitung (111) des Worttakts und mit Takteingängen des Schieberegisters (11) verbunden ist, zum Auswählen entweder des Bittakts oder des Worttakts, um ihn den Takteingängen in Antwort auf das Auswahlsignal zuzuführen.

2. Schaltungsanordnung mit einer Erzeugungsfunktion für pseudozufälliges Rauschen nach Anspruch 1, worin das Exklusiv-ODER- Gatter (13) zwei Eingänge, die elektrisch mit dem Schieberegister (11) verbunden sind, zum Empfangen eines signifikantesten Bits bzw. eines zweiten Bits von dem signifikantesten Bit aus des Schieberegisters (11) aufweist.

3. Schaltungsanordnung mit einer Erzeugungsfunktion für pseudozufälliges Rauschen nach einem der vorhergehenden Ansprüche, worin der erste Schalter (14) die digitalen Daten auf den Empfang des Auswahlsignals hin auswählt, das den normalen Verarbeitungsmodus befiehlt, während der erste Schalter (14) die exklusiv- ODER-verknüpften Daten auf den Empfang des Auswahlsignals hin auswählt, das den Erzeugungsmodus für pseudo-zufälliges Rauschen befiehlt.

4. Schaltungsanordnung mit einer Erzeugungsfunktion für pseudozufälliges Rauschen gemäß einem der vorhergehenden Ansprüche, worin der zweite Schalter (15) den Bittakt auf den Empfang des Auswahlsignals hin auswählt, das den normalen Verarbeitungsmodus befiehlt, während der zweite Schalter (15) den Worttakt auf den Empfang des Auswahlsignals hin auswählt, das den Erzeugungsmodus für pseudo-zufälliges Rauschen befiehlt.

5. Schaltungsanordnung mit einer Erzeugungsfunktion für pseudozufälliges Rauschen gemäß einem der vorhergehenden Ansprüche, worin der erste und der zweite Schalter (14, 15) Multiplexer aufweisen.

6. Digitalsignal-Verarbeitungsschaltung mit einer Schaltungsanordnung mit einer Erzeugungsfunktion für pseudo-zufälliges Rauschen nach Anspruch 1, gekennzeichnet durch:

eine Arithmetikschaltung, die elektrisch mit dem Schieberegister (11) verbunden ist, zum Holen der parallelen Daten von dem Schieberegister (11) und zum Durchführen einer arithmetischen Operation der parallelen Daten; und

ein zweites Schieberegister (21), das elektrisch mit der Arithmetikschaltung verbunden ist, zum Holen der parallelen Daten von der Arithmetikschaltung und zum Wandeln der parallelen Daten in serielle Daten als Ausgangsdaten.

7. Digitalsignal-Verarbeitungsschaltung nach Anspruch 6, worin das Exklusiv-ODER-Gatter (13) zwei Eingänge hat, die elektrisch mit dem Schieberegister (11) verbunden sind, zum Empfangen eines signifikantesten Bits bzw. eines zweiten Bits von dem signifikantesten Bit aus des Schieberegisters (11).

8. Digitalsignal-Verarbeitungsschaltung nach einem der Ansprüche 6 und 7, worin der erste Schalter und der zweite Schalter (14, 15) Multiplexer aufweisen.

9. Digitalsignal-Verarbeitungsschaltung, die eine Schaltung mit einer Erzeugungsfunktion für pseudo-zufälliges Rauschen nach Anspruch 1 aufweist, gekennzeichnet durch:

eine erste Datenleitung (112) zum Übertragen serieller digitaler Daten dorthin, die verarbeitet werden sollen;

eine zweite Datenleitung (111) zum Übertragen eines Bittakts dorthin, der eine entsprechende Position von Bits eines Wortes in den seriellen Daten angibt;

eine dritte Datenleitung (110) zum Übertragen von Worttakten, die Enden jedes Wortes in den seriellen Daten angeben;

eine vierte Datenleitung (118) zum Übertragen eines Auswahlsignals zum Auswählen eines normalen Verarbeitungsmodus oder eines Erzeugungsmodus für pseudo-zufälliges Rauschen;

wobei der erste Schalter (14) ein erster Multiplexer (14), der elektrisch mit der ersten Datenleitung (112) und einem Ausgang des Exklusiv-ODER-Gatters (13) verbunden ist, zum Holen der seriellen, digitalen Daten bzw. der exklusiv-ODER-verknüpften Daten ist, wobei der erste Multiplexer, der elektrisch mit einem Eingang des Schieberegisters (11) und der vierten Datenleitung verbunden ist, die seriellen, digitalen Daten oder die exklusiv- ODER-verknüpften Daten auswählt, um sie dem Schieberegister (11) in Antwort auf ein Auswahlsignal zuzuführen;

wobei der zweite Schalter (15) ein zweiter Multiplexer (15), der elektrisch mit der zweiten Datenleitung und der dritten Datenleitung (111, 110) verbunden ist, zum Holen des Bittakts bzw. des Worttakts ist, wobei der zweite Multiplexer, der elektrisch mit den Takteingängen des Schieberegisters (11) und der vierten Datenleitung verbunden ist, den Bittakt oder den Worttakt auswählt, um ihn den Takteingängen des Schieberegisters (11) in Antwort auf das Auswahlsignal zuzuführen;

eine Arithmetikschaltung, die elektrisch mit dem Schieberegister (11) verbunden ist, zum Holen der parallelen Daten von dem Schieberegister (11) und zum Durchführen einer arithmetischen Operation bezüglich der parallelen Daten; und

ein zweites Schieberegister (21), das elektrisch mit der Arithmetikschaltung verbunden ist, zum Holen der parallelen Daten von der Arithmetikschaltung, wobei das zweite n-Bit-Schieberegister (11) die parallelen Daten in serielle Daten in Synchronisation mit dem Worttakt wandelt und die seriellen Daten in das nächste Bit jeweils in Synchronisation mit dem Bittakt schiebt.