DE3110230C2 - - Google Patents
Info
- Publication number
- DE3110230C2 DE3110230C2 DE3110230A DE3110230A DE3110230C2 DE 3110230 C2 DE3110230 C2 DE 3110230C2 DE 3110230 A DE3110230 A DE 3110230A DE 3110230 A DE3110230 A DE 3110230A DE 3110230 C2 DE3110230 C2 DE 3110230C2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- drain
- base
- zones
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 description 11
- 238000010276 construction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Description
Die Erfindung betrifft ein vorzugsweise vertikales
MOSFET-Bauelement mit einem in Reihe liegende Source-, Ba
sis- und Drainzonen abwechselnden Leitungstyps enthalten
den Substrat, dessen Basiszone an eine Substratoberfläche
angrenzt und dessen Source- und Drainzonen auf Abstand
gesetzt sind und zwischen sich einen an die Substratober
fläche grenzenden Kanalbereich in der Basiszone begren
zen. Die MOS-Bauelemente gehören zu den Feldeffekttransi
storen mit isoliertem Gate (IGFET). Insbesondere bezieht
sich die Erfindung auf vertikale, doppelt diffundierte
MOSFET-Bauelemente (VDMOS) und auf vertikale MOS-Bauele
mente mit V-Nut (VMOS) für den Leistungsbetrieb.
Ein herkömmlicher IGFET ist ein Unipolar-Transistor. Mit
einem solchen Bauelement kann Strom von einer Sourcezone
durch einen Kanal in einer Basiszone zur Drainzone flie
ßen. Die Source-, Kanal- und Drainzonen sind N- oder
P-leitend. Die Basiszone besitzt jeweils den entgegenge
setzten Leitungstyp. Der Kanal wird mit Hilfe eines durch
Ladungen auf einer benachbarten Gate-Elektrode erzeugten
elektrostatischen Feldes induziert oder entfernt, je
nachdem ob es sich um ein Bauelement des Anreicherungs
typs oder des Verarmungstyps handelt. Die Gate-Elektrode
liegt typisch zwischen der Source-Elektrode und der
Drain-Elektrode. Die beiden letztgenannten Elektroden
werden auf die entsprechenden Source- und Drainzonen
gesetzt. In einem MOSFET-Bauelement wird die Gate-Elek
trode mit Hilfe einer Oxidschicht gegenüber der Oberflä
che des jeweiligen Halbleiterkörpers isoliert.
In vertikalen MOSFET-Bauelementen werden die Source- und
Drain-Elektroden auf einander gegenüberliegenden Ober
flächen des Halbleiterkörpers angeordnet. Sie verursachen
daher einen im wesentlichen vertikalen, d. h. senkrecht zu
den Oberflächen des Halbleiterkörpers fließenden Strom
durch das Bauelement. In vertikalen VDMOS-Bauelementen
ist das Substrat im wesentlichen planar und die Gate-Elek
trode befindet sich typisch auf derselben Halbleiter
oberfläche wie die Source-Elektrode. Die V-Nut von ver
tikalen VMOS-Bauelementen erstreckt sich von einer Ober
fläche her in das Substrat hinein, und das Gate wird auf
die Oberfläche der Nut aufgebracht. Bei diesen beiden Ty
pen herkömmlicher vertikaler MOSFET-Bauelemente handelt
es sich also um Dreischicht-Bauelemente mit Source-, Ba
sis- und Drainzonen.
Ein MOSFET-Bauelement kann als Transistor mit drei Halb
leiterzonen abwechselnden Leitungstyps vorliegen, wobei
die Stromverstärkung des gesamten Bauelements - typisch
für einen Transistor - kleiner als Eins ist. Ein bekann
tes Halbleiterbauelement mit einer Stromverstärkung grö
ßer oder gleich Eins ist eine Vierschicht-Triode, nämlich
der sogenannte Thyristor. Ein Bauelement dieser Art wird
in der US-PS 38 31 187 und in dem Buch "Semiconductor Ju
netions and Devices" von W.B. Burford und H.G. Verner,
New York 1965, Seiten 225 bis 229, beschrieben.
Ein Thyristor besitzt vier Halbleiterzonen abwechselnden
Leitungstyps, deren Geometrie und Leitfähigkeiten so aus
gebildet sind, daß die gesamte Durchlaßstromverstärkung
des Bauelements größer oder gleich Eins ist.
Neben den Thyristoren mit vier Halbleiterzonen abwech
selnden Leitungstyps und MOSFETs mit normalerweise drei
Halbleiterzonen abwechselnden Leitungstyps gibt es Sperr
schicht-FETs, wie sie in der US-PS 32 74 461 beschrieben
werden. Im Prinzip handelt es sich hierbei um ein Ein-
Schicht-Bauelement mit einer einen einzigen Leitungstyp
aufweisenden Halbleiterzone, die sich zwischen zwei Elek
troden, nämlich Anode und Kathode, erstreckt. Ein Sperr
schicht-FET ist ein normalerweise eingeschaltetes Bauele
ment, dessen Gate-Vorspannung zum Abschalten dient, dage
gen ist ein MOSFET ein normalerweise abgeschaltetes Bau
element, dessen Gate-Vorspannung zum Einschalten vorgese
hen ist.
Der Erfindung liegt die Aufgabe zugrunde, die Schwellen
spannung des MOSFET-Bauelements eingangs genannter Art
und den Einschaltwiderstand zu vergrößern und zugleich
den Durchlaßleitwert des Bauelements zu vermindern, um
die Kenndaten des Bauelements im Leistungsbetrieb zu ver
bessern. Die erfindungsgemäße Lösung besteht darin, daß
sich an die Drainzone eine Anodenzone mit dem Leitungstyp
der Drainzone entgegengesetztem Leitungstyp anschließt,
und daß die Source-, Basis- und Drainzonen eine erste
Durchlaßstromverstärkung sowie die Anoden-, Drain- und
Basiszone eine zweite Durchlaßstromverstärkung besitzen,
wobei die Summe der ersten und zweiten Stromverstärkung
kleiner als Eins ist. Je nachdem ob die erste Durchlaß-Strom
verstärkung größer oder kleiner als die zweite
Stromverstärkung eingestellt wird, ergibt sich ein Bau
element zum Schalten relativ niedriger oder relativ hoher
Spannungen.
Erfindungsgemäß wird also einem vertikalen MOSFET- (oder
IGFET-) Aufbau eine als Anodenzone bezeichnete vierte
Zone hinzugefügt. Es handelt sich dabei um eine Minori
tätsträger-Injektionszone. Obwohl hierdurch ein
Vierschicht-Bauelement entsteht, werden die Leitfähigkeit
und die Geometrie der vier Halbleiterzonen so behandelt
und eingestellt, daß kein rückkoppelnder (regenerative)
Thyristor entsteht. Bipolare Effekte werden absichtlich
minimiert. Das erfindungsgemäße Vierschicht-Bauelement
bildet vielmehr im wesentlichen einen feldgesteuerten
Transistor mit gegenüber herkömmlichen vertikalen
MOSFET-Bauelementen verbesserten Betriebskennwerten. Die Leitfä
higkeiten und der räumliche Aufbau der Basis- und Drain
zonen des erfindungsgemäßen Bauelementes werden so einge
stellt bzw. ausgewählt, daß das Bauelement im wesentli
chen als rückkopplungsfreier (non-regenerative) Transi
stor arbeiten kann. Bei Betrieb werden aus der Anodenzone
Minoritätsträger in die Drainzone injiziert. Dadurch wer
den die Schwellenspannung sowie der Einschaltwiderstand
des Bauelements vermindert und der Durchlaßleitwert ver
größert.
Anhand der schematischen Darstellung von Ausführungsbei
spielen werden weitere Einzelheiten der Erfindung erläu
tert. Es zeigen:
Fig. 1 einen Querschnitt eines herkömmlichen
VDMOS-Bauelements;
Fig. 2 einen Querschnitt eines erfindungsgemäßen
VDMOS-Bauelements;
Fig. 3 einen Querschnitt eines VMOS-Bauelements;
Fig. 4 ein Strom/Spannungs-Diagramm eines erfin
dungsgemäßen Niederspannungs-Bauelements im
Vergleich zu einem herkömmlichen Bauelement
dieser Art; und
Fig. 5 ein Strom/Spannungs-Diagramm eines
erfindungsgemäßen Hochspannungs-Bauelements
im Vergleich zu einem herkömmlichen Bauele
ment dieser Art.
In Fig. 1 wird ein herkömmliches VDMOS-Bauelement 10 im
Querschnitt dargestellt. Zu dem Bauelement 10 gehört ein
im wesentlichen planares Substrat 12 mit einer ersten
Hauptfläche 14 und einer der ersten Hauptfläche gegen
überliegenden zweiten Hauptfläche 16. Im Substrat 12 be
finden sich aneinandergrenzende Source-, Basis- und
Drainzonen 18, 20 bzw. 22 abwechselnden Leitungstyps. Zur
Drainzone 22 gehört typisch ein an die zweite Hauptfläche
16 angrenzender, relativ gut leitender Bereich 24 und
eine sich bis zur ersten Hauptfläche 14 erstreckende
Drainverlängerung 26 aus einem Material geringerer Leit
fähigkeit. In einem typischen Aufbau erstreckt sich ein
durch die Drainverlängerung 26 getrenntes Paar von Basis
zonen 20 von der ersten Hauptfläche 14 aus in das Sub
strat 12 und bildet ein Paar Basis/Drain-PN-Übergänge 23.
Ein entsprechendes Paar von Sourcezonen 28 erstreckt sich
innerhalb der Grenzen der Basiszonen 20 ebenfalls von der
ersten Hauptfläche 14 aus in das Substrat. Die Sourcezo
nen 18 werden relativ zu der zwischen ihnen liegenden
Drainverlängerung 26 so angeordnet, daß an der ersten
Hauptfläche 14 jeder Basiszone 20 ein Kanalbereich 28 be
grenzt wird.
Über die zweite Hauptfläche 16 wird eine Drain-Elektrode
30 gelegt. Diese kontaktiert demgemäß den relativ gut
leitenden Bereich 24 der Drainzone 22. Auf der ersten
Hauptfläche 14 wird jede Sourcezone 18 und Basiszone 20
in einem Bereich mit Abstand vom Kanalbereich 28 durch
eine Source-Elektrode 32 kontaktiert. Oberhalb der Kanal
bereiche 28 und der zwischen ihnen befindlichen Drainver
längerung 26 liegt auf der ersten Hauptfläche 14 ein Gate
34. Zu diesem gehört normalerweise ein auf der
Substratoberfläche 14 liegendes Gate-Oxid 14 und eine auf
dem Oxid liegende Gate-Elektrode 38.
Anhand von Fig. 2 wird ein erfindungsgemäßes VDMOS-Bau
element 40 beschrieben. Das VDMOS-Bauelement 40 enthält
ein im wesentlichen planares Substrat 42 mit einer ersten
Hauptfläche 44 und einer dieser gegenüberliegenden zwei
ten Hauptfläche 46. An die zweite Hauptfläche 46 grenzt
eine im wesentlichen planare Anodenzone 48 des ersten
Leitungstyps an. Quer über die Anodenzone 48 wird eine
Drainzone 50 des zweiten Leitungstyps angeordnet. Die
Drainzone 50 erstreckt sich bis zur ersten Hauptfläche
44. Ein durch die Drainzone 50 getrenntes Paar von
Basiszonen 52 des ersten Leitungstyps erstreckt sich
ferner von der ersten Hauptfläche 44 her in das Substrat
und bildet ein Paar von Basis/Drain-PN-Übergängen 53. Ein
entsprechendes Paar von Sourcezonen 54 des zweiten
Leitungstyps erstreckt sich innerhalb der Grenzen der
Basiszone 52 von der ersten Hauptfläche 44 aus in das
Substrat 42. Die Sourcezonen 54 werden relativ zu der
zwischen ihnen liegenden Drainzone 50 so angeordnet, daß
innerhalb jeder Basiszone 52 an der ersten Hauptfläche 44
ein Kanalbereich 56 begrenzt wird.
Auf die zweite Hauptfläche 46 wird eine Anoden-Elektrode
58 aufgebracht. In einem ähnlichen Aufbau wie bei dem
Bauelement 10 gemäß Fig. 1 werden auf die erste Hauptflä
che 44 ein Paar von Source-Elektroden 60 und ein aus ei
nem Gate-Oxid 62 und einer Gate-Elektrode 64 bestehendes
Gate aufgebracht. Obwohl es sich im bevorzugten Ausfüh
rungsbeispiel des Bauelements 40 um einen MOS-FET-Aufbau
handelt und unter der Gate-Elektrode 64 ein Oxid 62
liegt, sei darauf hingewiesen, daß ein funktionsfähiges
Bauelement auch entsteht, wenn ein anderes Isoliermate
rial, zum Beispiel Si3N41 anstelle des Oxids verwendet
wird.
Anhand von Fig. 3 wird ein Ausführungsbeispiel eines er
findungsgemäßen vertikalen MOSFET-Bauelements mit V-Nut,
d. h. eines vertikalen VMOS-Bauelements 70 erläutert. Die
ses umfaßt ein Substrat 72 mit einander gegenüberliegen
den ersten und zweiten Hauptflächen 74 bzw. 76. An die
zweite Hauptfläche 76 grenzt eine im wesentlichen planare
Anodenzone 78 des ersten Leitungstyps an. Daran schließt
sich eine im wesentlichen planare Drainzone 80 des zwei
ten Leitungstyps auf der ganzen Fläche der Anodenzone 78
an. Weiterhin erstreckt sich von der ersten Hauptfläche
74 aus eine Basiszone 82 des ersten Leitungstyps in das
Substrat 72 hinein, so daß mit der Drainzone 80 ein Ba
sis/Drain-PN-Übergang 83 gebildet wird.
Von der ersten Hauptfläche 74 aus erstreckt sich eine die
Basiszone 82 durchschneidende Nut 84 in das Substrat 72
hinein.
Außerdem erstrecken sich von der ersten Hauptfläche 74
aus - getrennt durch die Nut 84 - zwei Sourcezonen 86 des
zweiten Leitungstyps in das Substrat hinein. Jede Source
zone 86 grenzt an der ersten Hauptfläche 74 an die Nut 84
an und wird durch die Basiszone 82 an der Nut-Oberfläche
von der Drainzone 80 so auf Abstand gesetzt, daß die
Länge je eines Kanalbereichs 88 begrenzt wird.
Es sei darauf hingewiesen, daß anstelle der beschriebenen
V-Form der Nut 84 auch andere Formen, zum Beispiel U-Pro
file, Rechteck-Profile (mit senkrecht zu der Hauptfläche
74 verlaufenden Wänden) oder ein im wesentlichen V-förmi
ges Profil mit ebenem, parallel zur Hauptfläche 74 ver
laufendem Boden geeignet sind.
Auf die Oberfläche der Nut 84 wird ein Gate 90 aufge
bracht. Es besteht aus einem Gate-Oxid 92 auf den Kanal
bereichen 88 und einer Gate-Elektrode 94 auf dem Oxid.
Anstelle des Oxids können, wie erwähnt, auch andere Mate
rialien verwendet werden. Die Source- und Basiszone 86
und 82 werden an der ersten Hauptfläche 74 durch ein Paar
von Source-Elektroden 96 kontaktiert. Die Anodenzone 78
wird an der zweiten Hauptfläche 76 mit einer Anoden-Elek
trode 98 kontaktiert.
Die Betriebsweise des VMOS-Bauelements 70 ist im wesent
lichen ähnlich wie diejenige des VDMOS-Bauelements 40.
Der Unterschied besteht im wesentlichen darin, daß das
Gate 61 bei dem VDMOS-Bauelement 40 nach Fig. 2 oben auf
der Hauptfläche 44 angeordnet wird, so daß die Kanalbe
reiche 56 in den an die Hauptfläche 44 angrenzenden Tei
len der Basiszonen 52 induziert werden, während das Gate
90 bei dem VMOS-Bauelement 70 auf einer Nut-Oberfläche
angeordnet wird und die Kanalbereiche 88 in den an die
Nut-Oberfläche angrenzenden Oberflächenbereichen der Ba
siszone induziert werden.
Ein erfindungsgemäßes Bauelement wird erhalten, wenn die
Leitfähigkeiten und Geometrien der vier halbleitenden Zo
nen so ausgewählt bzw. eingestellt werden, daß das Bau
element als Feldeffekttransistor (FET) mit einer in Reihe
mit der Drainzone geschalteten Anodenzone mit Minoritäts
träger-Injektion arbeitet. Obwohl also ein Vierschicht-
Bauelement vorliegt, arbeitet dieses Bauelement nicht als
Thyristor mit Rückkopplungseigenschaften. Jedes der Vier
schicht-Bauelemente 40 und 70 kann so betrachtet werden,
als enthalte es zwei Transistoren, von denen der eine,
der Transistor 1, aus den Source-, Basis- und Drainzonen
und der andere, der Transistor 2, aus den Anoden-, Drain- und
Basiszonen besteht. Der Transistor 1 besitzt eine
Durchlaßstromverstärkung α1 von der Sourcezone zur Drain
zone und der Transistor 2 besitzt eine Durchlaßstromver
stärkung α2 von der Anodenzone zur Basiszone. Erfin
dungsgemäß ist wesentlich, daß die Summe der
Stromverstärkungen α1+α2 des Transistors 1 und des
Transistors 2 den Wert Eins nicht übersteigt. Durch diese
Bedingung wird die Ladungsträger-Regeneration so be
schränkt, daß eine Thyristor-Wirkung nicht auftreten
kann. Solange die Bedingung
α1+α2 < 1
gilt, entstehen erfindungsgemäß wirksame Bauelemente für
α1 < α2; α1 < α1 oder α1 = α2.
Die Stromverstärkungen α1 und α2 können beispielsweise
durch Veränderung der relativen Leitfähigkeiten von Ba
sis- und Drainzonen bei Aufrechterhaltung einer relativ
hohen Leitfähigkeit in den Source- und Anodenzonen einge
stellt werden. Wenn beispielsweise die
Source/Basis/Drain/Anoden-Leitfähigkeiten der Reihe nach
die Werte N⁺/P⁺/N/P⁺ haben, entsteht im allgemeinen ein
Bauelement mit α1 < α2. Wenn die genannte Leitfähigkei
ten dagegen die Werte N⁺/P/N⁺/P⁺ haben, ergibt sich im
allgemeinen α1 < α2.
Wenn α1 < α2 gilt, ergibt sich ein relativ empfindli
ches Bauelement mit relativ niedriger Schwellenspannung
VTH. Das Bauelement hat einen niedrigen Ein(schalt)-Wi
derstand RON, kann mit einer relativ niedrigen Gate-Span
nung gesteuert werden und ist namentlich zum Schalten re
lativ niedriger Spannungen geeignet. Unter der Bedingung
α1 < α2 entsteht dagegen ein Bauelement mit hohem
Durchlaßleitwert. Obwohl die Schwellenspannung VTH höher
als bei bekannten Strukturen des (α1 < α2)-Typs ist,
macht der durch die von der Anode zur Drainzone bewirkte
Ladungsträgerinjektion bewirkte höhere Durchlaßleitwert
ein solches Bauelement besonders zum Schalten hoher Span
nungen geeignet.
Weitere Verbesserungen der Kenndaten des Bauelements, zum
Beispiel eine verminderte Schwellenspannung VTH, eine
vergrößerte Durchbruchspannung und eine schnellere
Schaltzeit, können durch Variieren des Leitfähigkeitspro
fils innerhalb der Drainzone erreicht werden. Beispiels
weise können die Drainzonen 50 oder 80 in den Bauelemen
ten 40 bzw. 70 jeweils einen im wesentlichen planaren,
relativ gut leitenden (N⁺)-Bereich 51 bzw. 81 enthalten,
der an die Anodenzone 48 bzw. 78 angrenzt. Der Rest der
jeweiligen Drainzone 50 bzw. 80 kann durch eine relativ
wenig leitende (N⁻)-Drainverlängerung 55 oder 85 gebildet
werden.
Wie erwähnt, sind erfindungsgemäße FET-Bauelemente sowohl
für Nieder- als auch für Hochspannungs-Schaltanwendungen
auszulegen. Wenn
α1 < α2 mit z. B. α1 = 0,7 und α2 = 0,1
gilt, ist das Bauelement am besten für Anwendungen ge
eignet, in denen die Source-Drain-Spannung aus VSD im un
gefähren Bereich von 40 bis 150 Volt liegt. Eine bei
spielhafte Strom-Spannungs-Kennlinie für ein solches Bau
element wird in Fig. 4 mit der Kurve I angegeben. Auf der
Abszisse des Diagramms von Fig. 4 wird die Source-Drain-
Spannung VSD in Volt und auf der Ordinate wird die Strom
dichte JD in Ampere/aktive Bauelementfläche eingetragen.
Die Kurve I repräsentiert den effektiven RON für den
Fall, daß das Bauelement auf einer speziellen Gate-
Source-Spannung VGS betrieben wird, die beträchtlich grö
ßer als VTH ist. Die Kurve II repräsentiert den unter
entsprechenden Betriebsbedingungen gemessenen RON für ein
herkömmliches Bauelement. Für Stromdichten oberhalb des
Schnittpunkts der beiden Kurven zeigt das erfindungsge
mäße Bauelement einen niedrigeren
Durchlaßspannungsabfall.
Zum Schalten von Hochspannungen, mit VSD von etwa 150 bis
2000 Volt, ist das erfindungsgemäße Bauelement für Werte
α1 < α2, mit z. B. α1 = 0,1 und α2 = 0,7
geeignet. Eine ungefähre Strom-Spannungs-Charakteristik
eines solchen Bauelements wird mit der Kurve III in Fig.
5 angedeutet. Das Verhalten eines entsprechenden herkömm
lichen Bauelements wird durch die Kurve IV dargestellt.
Bei Hochspannungs-Anwendungen zeigen die Bauelemente 40
und 70 eine sehr hohe Leitfähigkeit und einen sehr nied
rigen RON im Vergleich zu herkömmlichen Bauelementen, ob
wohl die Schwellenspannung VTH im Vergleich zu den Nie
derspannungs-Bauelementen (Kurve I von Fig. 4) etwas er
höht ist.
Es sei darauf hingewiesen, daß die beschriebenen VDMOS- und
VMOS-Bauelemente 40 und 70, die jeweils ein Paar von
Source-, Basis- und Kanal-Zonen enthalten, verallge
meinerte bevorzugte Ausführungsbeispiele der Erfindung
darstellen. Beispielsweise würden auch Bauelemente mit
einer einzigen Basis-, Source- und Kanal-Zone funktionie
ren. In den Zeichnungen wird ferner eine bestimmte Folge
von Leitfähigkeiten vorgesehen, so daß N-Kanal-Bauele
mente entstehen; es können jedoch erfindungsgemäß mit im
Prinzip derselben Funktionsweise P-Kanal-Bauelemente
hergestellt werden, wenn die Leitungstypen entsprechend
umgekehrt werden.
Es sei ferner darauf hingewiesen, daß sowohl das VDMOS-Bau
element 40 als auch das VMOS-Bauelement 70 in ein grö
ßeres Bauelement zu integrieren ist. Ein solches größeres
Bauelement kann beispielsweise eine Vielzahl von Berei
chen enthalten, die jeder einen Querschnitt gemäß dem
Bauelement 40 oder 70 von Fig. 2 oder 3 aufweisen. Diese
Mehrzahl von Bauelementen kann in Form eines ineinander
gefingerten Gitters oder einer mäanderförmigen Gate-Geo
metrie in bekannter Weise ausgebildet werden.
Claims (5)
1. Vorzugsweise vertikales MOSFET-Bauelement (40) mit
einem in Reihe liegende Source-, Basis- und Drainzonen
(54, 52, 50) abwechselnden Leitungstyps enthaltenden
Substrat (42), dessen Basiszone (52) an einer Substrat
oberfläche (44) angrenzt und dessen Source- und Drain
zonen (54, 50) auf Abstand gesetzt sind und zwischen
sich einen an die Substratoberfläche grenzenden Kanal
bereich (56) in der Basiszone (52) begrenzen, dadurch
gekennzeichnet, daß sich an die Drainzone (50) eine
Anodenzone (48) mit dem Leitungstyp der Drainzone ent
gegengesetztem Leitungstyp anschließt und daß die
Source-, Basis- und Drainzonen (54, 52, 50) eine erste
Durchlaßstromverstärkung sowie die Anoden-, Drain- und
Basiszonen (48, 50, 52) eine zweite Durchlaßstromver
stärkung besitzen, wobei die Summe der ersten und
zweiten Stromverstärkung kleiner als 1 ist.
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet,
daß die erste Stromverstärkung größer als die zweite
ist.
3. Bauelement nach Anspruch 1, dadurch gekennzeichnet,
daß die erste Stromverstärkung kleiner als die zweite
ist.
4. Bauelement nach einem oder mehreren der Ansprüche 1
bis 3, dadurch gekennzeichnet, daß das Substrat (42)
eine einer ersten Hauptfläche (44) gegenüberliegende
zweite Hauptfläche (46) besitzt, daß die Anodenzone
(48) an der zweiten Hauptfläche (46) liegt und daß
sich die Drainzone (50) quer über die Anodenzone (48)
erstreckt.
5. Bauelement nach einem oder mehreren der Ansprüche 1
bis 4, dadurch gekennzeichnet, daß die Drainzone (50)
einen im wesentlichen ebenen, an die Anodenzone (48)
angrenzenden Bereich (51) relativ hoher Leitfähigkeit
sowie eine an diesen Bereich (51) und die Basiszone
(52) angrenzende Drainverlängerung (55) relativ niedri
ger Leitfähigkeit umfaßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/133,902 US4364073A (en) | 1980-03-25 | 1980-03-25 | Power MOSFET with an anode region |
Publications (3)
Publication Number | Publication Date |
---|---|
DE3110230A1 DE3110230A1 (de) | 1982-01-14 |
DE3110230C2 true DE3110230C2 (de) | 1992-12-24 |
DE3110230C3 DE3110230C3 (de) | 1998-07-09 |
Family
ID=22460824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3110230A Expired - Lifetime DE3110230C3 (de) | 1980-03-25 | 1981-03-17 | Vertikales MOSFET-Bauelement |
Country Status (9)
Country | Link |
---|---|
US (1) | US4364073A (de) |
JP (1) | JPS56150870A (de) |
DE (1) | DE3110230C3 (de) |
FR (1) | FR2479567B1 (de) |
GB (1) | GB2072422B (de) |
IT (1) | IT1194027B (de) |
PL (1) | PL137347B1 (de) |
SE (1) | SE456292B (de) |
YU (1) | YU43009B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10149777A1 (de) * | 2001-10-09 | 2003-04-24 | Bosch Gmbh Robert | Halbleiter-Schaltungsanordnung, insbesondere für Zündungsverwendungen, und Verwendung |
Families Citing this family (107)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3024015A1 (de) * | 1980-06-26 | 1982-01-07 | Siemens AG, 1000 Berlin und 8000 München | Steuerbarer halbleiterschalter |
DD154049A1 (de) * | 1980-10-30 | 1982-02-17 | Siegfried Wagner | Steuerbares halbleiterbauelement |
SE8107136L (sv) * | 1980-12-02 | 1982-06-03 | Gen Electric | Styrelektrodforsedd likriktaranordning |
US4969028A (en) * | 1980-12-02 | 1990-11-06 | General Electric Company | Gate enhanced rectifier |
US4677452A (en) * | 1981-10-26 | 1987-06-30 | Intersil, Inc. | Power field-effect transistor structures |
GB2108758B (en) * | 1981-10-26 | 1985-08-21 | Intersil Inc | Power field-effect transistor structures |
US4782379A (en) * | 1981-11-23 | 1988-11-01 | General Electric Company | Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device |
US4571815A (en) * | 1981-11-23 | 1986-02-25 | General Electric Company | Method of making vertical channel field controlled device employing a recessed gate structure |
DE3200660A1 (de) * | 1982-01-12 | 1983-07-21 | Siemens AG, 1000 Berlin und 8000 München | Mis-feldeffekttransistor mit ladungstraegerinjektion |
IE55992B1 (en) * | 1982-04-05 | 1991-03-13 | Gen Electric | Insulated gate rectifier with improved current-carrying capability |
US4567641A (en) * | 1982-04-12 | 1986-02-04 | General Electric Company | Method of fabricating semiconductor devices having a diffused region of reduced length |
US4574209A (en) * | 1982-06-21 | 1986-03-04 | Eaton Corporation | Split gate EFET and circuitry |
JPS594077A (ja) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | 電界効果トランジスタ |
DE3224642A1 (de) * | 1982-07-01 | 1984-01-05 | Siemens AG, 1000 Berlin und 8000 München | Igfet mit injektorzone |
DE3224618A1 (de) * | 1982-07-01 | 1984-01-05 | Siemens AG, 1000 Berlin und 8000 München | Igfet mit ladungstraegerinjektion |
US4577208A (en) * | 1982-09-23 | 1986-03-18 | Eaton Corporation | Bidirectional power FET with integral avalanche protection |
US4541001A (en) * | 1982-09-23 | 1985-09-10 | Eaton Corporation | Bidirectional power FET with substrate-referenced shield |
US4542396A (en) * | 1982-09-23 | 1985-09-17 | Eaton Corporation | Trapped charge bidirectional power FET |
US4553151A (en) * | 1982-09-23 | 1985-11-12 | Eaton Corporation | Bidirectional power FET with field shaping |
US4743952A (en) * | 1983-04-04 | 1988-05-10 | General Electric Company | Insulated-gate semiconductor device with low on-resistance |
US4809047A (en) * | 1983-09-06 | 1989-02-28 | General Electric Company | Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short |
US4551643A (en) * | 1983-10-24 | 1985-11-05 | Rca Corporation | Power switching circuitry |
JPH0680831B2 (ja) * | 1983-11-30 | 1994-10-12 | 株式会社東芝 | 半導体装置 |
JPS6115370A (ja) * | 1984-06-30 | 1986-01-23 | Toshiba Corp | 半導体装置 |
US5212396A (en) * | 1983-11-30 | 1993-05-18 | Kabushiki Kaisha Toshiba | Conductivity modulated field effect transistor with optimized anode emitter and anode base impurity concentrations |
GB2150753B (en) * | 1983-11-30 | 1987-04-01 | Toshiba Kk | Semiconductor device |
US4618872A (en) * | 1983-12-05 | 1986-10-21 | General Electric Company | Integrated power switching semiconductor devices including IGT and MOSFET structures |
US4644637A (en) * | 1983-12-30 | 1987-02-24 | General Electric Company | Method of making an insulated-gate semiconductor device with improved shorting region |
US4587713A (en) * | 1984-02-22 | 1986-05-13 | Rca Corporation | Method for making vertical MOSFET with reduced bipolar effects |
US4837606A (en) * | 1984-02-22 | 1989-06-06 | General Electric Company | Vertical MOSFET with reduced bipolar effects |
JPS60196974A (ja) * | 1984-03-19 | 1985-10-05 | Toshiba Corp | 導電変調型mosfet |
JPH0618255B2 (ja) * | 1984-04-04 | 1994-03-09 | 株式会社東芝 | 半導体装置 |
DE3546745C2 (de) * | 1984-05-30 | 1994-06-30 | Toshiba Kawasaki Kk | Lateraler MOS-Feldeffekttransistor mit Leitfähigkeitsmodulation |
US5286984A (en) * | 1984-05-30 | 1994-02-15 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
US4672407A (en) * | 1984-05-30 | 1987-06-09 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
JPS60260152A (ja) * | 1984-06-07 | 1985-12-23 | Nec Corp | 半導体装置 |
JPS6134753U (ja) * | 1984-07-31 | 1986-03-03 | 株式会社明電舎 | 半導体装置 |
US4620211A (en) * | 1984-08-13 | 1986-10-28 | General Electric Company | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices |
US4641194A (en) * | 1984-08-27 | 1987-02-03 | Rca Corporation | Kinescope driver in a digital video signal processing system |
US4631564A (en) * | 1984-10-23 | 1986-12-23 | Rca Corporation | Gate shield structure for power MOS device |
US4593458A (en) * | 1984-11-02 | 1986-06-10 | General Electric Company | Fabrication of integrated circuit with complementary, dielectrically-isolated, high voltage semiconductor devices |
US4694313A (en) * | 1985-02-19 | 1987-09-15 | Harris Corporation | Conductivity modulated semiconductor structure |
JPS61191071A (ja) * | 1985-02-20 | 1986-08-25 | Toshiba Corp | 伝導度変調型半導体装置及びその製造方法 |
US4639754A (en) * | 1985-02-25 | 1987-01-27 | Rca Corporation | Vertical MOSFET with diminished bipolar effects |
EP0199293B2 (de) * | 1985-04-24 | 1995-08-30 | General Electric Company | Halbleiteranordnung mit isoliertem Gate |
JPS62109366A (ja) * | 1985-11-07 | 1987-05-20 | Fuji Electric Co Ltd | Mos電界効果トランジスタ |
US4963951A (en) * | 1985-11-29 | 1990-10-16 | General Electric Company | Lateral insulated gate bipolar transistors with improved latch-up immunity |
US4779123A (en) * | 1985-12-13 | 1988-10-18 | Siliconix Incorporated | Insulated gate transistor array |
DE3688057T2 (de) * | 1986-01-10 | 1993-10-07 | Gen Electric | Halbleitervorrichtung und Methode zur Herstellung. |
US5262336A (en) * | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
JPS62232167A (ja) * | 1986-04-02 | 1987-10-12 | Nissan Motor Co Ltd | 半導体装置 |
JPH07123166B2 (ja) * | 1986-11-17 | 1995-12-25 | 日産自動車株式会社 | 電導度変調形mosfet |
JPS63141375A (ja) * | 1986-12-03 | 1988-06-13 | Fuji Electric Co Ltd | 絶縁ゲ−ト電界効果トランジスタ |
US5338693A (en) * | 1987-01-08 | 1994-08-16 | International Rectifier Corporation | Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET |
US5144401A (en) * | 1987-02-26 | 1992-09-01 | Kabushiki Kaisha Toshiba | Turn-on/off driving technique for insulated gate thyristor |
US5105243A (en) * | 1987-02-26 | 1992-04-14 | Kabushiki Kaisha Toshiba | Conductivity-modulation metal oxide field effect transistor with single gate structure |
JPH0821713B2 (ja) * | 1987-02-26 | 1996-03-04 | 株式会社東芝 | 導電変調型mosfet |
US5237186A (en) * | 1987-02-26 | 1993-08-17 | Kabushiki Kaisha Toshiba | Conductivity-modulation metal oxide field effect transistor with single gate structure |
JP2579979B2 (ja) * | 1987-02-26 | 1997-02-12 | 株式会社東芝 | 半導体素子の製造方法 |
US4847671A (en) * | 1987-05-19 | 1989-07-11 | General Electric Company | Monolithically integrated insulated gate semiconductor device |
US4857983A (en) * | 1987-05-19 | 1989-08-15 | General Electric Company | Monolithically integrated semiconductor device having bidirectional conducting capability and method of fabrication |
US4888627A (en) * | 1987-05-19 | 1989-12-19 | General Electric Company | Monolithically integrated lateral insulated gate semiconductor device |
US5023678A (en) * | 1987-05-27 | 1991-06-11 | International Rectifier Corporation | High power MOSFET and integrated control circuit therefor for high-side switch application |
US4866495A (en) * | 1987-05-27 | 1989-09-12 | International Rectifier Corporation | High power MOSFET and integrated control circuit therefor for high-side switch application |
JP2786196B2 (ja) * | 1987-07-21 | 1998-08-13 | 株式会社デンソー | 絶縁ゲート型半導体装置 |
JPH0766968B2 (ja) * | 1987-08-24 | 1995-07-19 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP2594296B2 (ja) * | 1987-11-30 | 1997-03-26 | 富士電機株式会社 | 絶縁ゲート電界効果トランジスタ |
IT1218200B (it) * | 1988-03-29 | 1990-04-12 | Sgs Thomson Microelectronics | Procedimento di fabbricazione di un dispositivo semiconduttore mos di poterza a modulazione di conducibilita' (himos) e dispositivi con esso ottenuti |
US4904609A (en) * | 1988-05-06 | 1990-02-27 | General Electric Company | Method of making symmetrical blocking high voltage breakdown semiconductor device |
US4910563A (en) * | 1988-08-15 | 1990-03-20 | General Electric Company | Complementary circuit and structure with common substrate |
US4898835A (en) * | 1988-10-12 | 1990-02-06 | Sgs-Thomson Microelectronics, Inc. | Single mask totally self-aligned power MOSFET cell fabrication process |
JPH0691263B2 (ja) * | 1988-10-19 | 1994-11-14 | 株式会社東芝 | 半導体装置の製造方法 |
US5313083A (en) * | 1988-12-16 | 1994-05-17 | Raytheon Company | R.F. switching circuits |
JPH02163974A (ja) * | 1988-12-16 | 1990-06-25 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
JP2701496B2 (ja) * | 1989-01-30 | 1998-01-21 | 富士電機株式会社 | pチャネル型絶縁ゲートバイポーラトランジスタ |
US5198688A (en) * | 1989-03-06 | 1993-03-30 | Fuji Electric Co., Ltd. | Semiconductor device provided with a conductivity modulation MISFET |
US5095343A (en) * | 1989-06-14 | 1992-03-10 | Harris Corporation | Power MOSFET |
TW399774U (en) * | 1989-07-03 | 2000-07-21 | Gen Electric | FET, IGBT and MCT structures to enhance operating characteristics |
US5237183A (en) * | 1989-12-14 | 1993-08-17 | Motorola, Inc. | High reverse voltage IGT |
US5766966A (en) * | 1996-02-09 | 1998-06-16 | International Rectifier Corporation | Power transistor device having ultra deep increased concentration region |
IT1247293B (it) * | 1990-05-09 | 1994-12-12 | Int Rectifier Corp | Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione |
US5250450A (en) * | 1991-04-08 | 1993-10-05 | Micron Technology, Inc. | Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance |
US5122848A (en) * | 1991-04-08 | 1992-06-16 | Micron Technology, Inc. | Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance |
US6015737A (en) * | 1991-07-26 | 2000-01-18 | Denso Corporation | Production method of a vertical type MOSFET |
US6603173B1 (en) | 1991-07-26 | 2003-08-05 | Denso Corporation | Vertical type MOSFET |
DE69223128T2 (de) * | 1991-07-26 | 1998-07-09 | Denso Corp | Verfahren zur herstellung vertikaler mosfets |
DE69233105T2 (de) * | 1991-08-08 | 2004-05-06 | Kabushiki Kaisha Toshiba, Kawasaki | Bipolartransistor mit isoliertem Graben-Gate |
JP3417013B2 (ja) * | 1993-10-18 | 2003-06-16 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
JP3275536B2 (ja) * | 1994-05-31 | 2002-04-15 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP3399119B2 (ja) | 1994-11-10 | 2003-04-21 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US5665988A (en) * | 1995-02-09 | 1997-09-09 | Fuji Electric Co., Ltd. | Conductivity-modulation semiconductor |
JP3228093B2 (ja) * | 1995-06-28 | 2001-11-12 | 富士電機株式会社 | 高耐圧ic |
US6388272B1 (en) | 1996-03-07 | 2002-05-14 | Caldus Semiconductor, Inc. | W/WC/TAC ohmic and rectifying contacts on SiC |
US5929523A (en) * | 1996-03-07 | 1999-07-27 | 3C Semiconductor Corporation | Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC |
US5831318A (en) * | 1996-07-25 | 1998-11-03 | International Rectifier Corporation | Radhard mosfet with thick gate oxide and deep channel region |
JP3696352B2 (ja) * | 1996-12-17 | 2005-09-14 | 三菱電機株式会社 | ライフタイム評価用teg |
DE19707513A1 (de) * | 1997-02-25 | 1998-09-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
US6351009B1 (en) * | 1999-03-01 | 2002-02-26 | Fairchild Semiconductor Corporation | MOS-gated device having a buried gate and process for forming same |
DE10023115A1 (de) | 2000-05-11 | 2001-11-29 | Infineon Technologies Ag | Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor |
DE10117483A1 (de) | 2001-04-07 | 2002-10-17 | Bosch Gmbh Robert | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
DE10117801B4 (de) | 2001-04-10 | 2005-12-22 | Robert Bosch Gmbh | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
DE102006003932B4 (de) * | 2006-01-26 | 2010-09-16 | Infineon Technologies Austria Ag | Feldeffekthalbleiterbauelement mit einem Minoritätsladungsträger emittierenden Sourcegebiet in eine Bodyzone |
DE102006047244B4 (de) * | 2006-10-04 | 2018-01-18 | Infineon Technologies Austria Ag | Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben |
US7951676B2 (en) | 2008-08-29 | 2011-05-31 | Infineon Technologies Ag | Semiconductor device and method for the production of a semiconductor device |
US9611868B2 (en) | 2010-04-09 | 2017-04-04 | Shipstone Corporation | System and method for energy storage and retrieval |
WO2011123955A1 (en) | 2010-04-09 | 2011-10-13 | Daniel John Kenway | System and method for energy storage and retrieval |
EP3823008A1 (de) | 2019-11-12 | 2021-05-19 | Paul Scherrer Institut | Verfahren zur herstellung von halbleiterbauelementen |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE623187A (de) * | 1961-10-06 | |||
FR1317256A (fr) * | 1961-12-16 | 1963-02-08 | Teszner Stanislas | Perfectionnements aux dispositifs semi-conducteurs dits tecnetrons multibâtonnets |
US3324359A (en) * | 1963-09-30 | 1967-06-06 | Gen Electric | Four layer semiconductor switch with the third layer defining a continuous, uninterrupted internal junction |
US3264493A (en) * | 1963-10-01 | 1966-08-02 | Fairchild Camera Instr Co | Semiconductor circuit module for a high-gain, high-input impedance amplifier |
JPS509156B1 (de) | 1970-10-09 | 1975-04-10 | ||
US3900771A (en) * | 1970-11-25 | 1975-08-19 | Gerhard Krause | Transistor with high current density |
BE788874A (fr) * | 1971-09-17 | 1973-01-02 | Western Electric Co | Module de circuit integre |
US3831187A (en) * | 1973-04-11 | 1974-08-20 | Rca Corp | Thyristor having capacitively coupled control electrode |
US4156248A (en) * | 1977-01-31 | 1979-05-22 | Rca Corporation | Gate turn-off semiconductor controlled rectifier device with highly doped buffer region portion |
JPS5431352A (en) * | 1977-08-10 | 1979-03-08 | Hitachi Ltd | Hair iron |
US4199774A (en) * | 1978-09-18 | 1980-04-22 | The Board Of Trustees Of The Leland Stanford Junior University | Monolithic semiconductor switching device |
GB2034114A (en) | 1978-10-06 | 1980-05-29 | Gen Electric | Method of manufacturing a V- groove IGFET |
DE2904424C2 (de) * | 1979-02-06 | 1982-09-02 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit Steuerung durch Feldeffekttransistor |
-
1980
- 1980-03-25 US US06/133,902 patent/US4364073A/en not_active Expired - Lifetime
-
1981
- 1981-02-26 SE SE8101263A patent/SE456292B/sv not_active IP Right Cessation
- 1981-03-09 IT IT20225/81A patent/IT1194027B/it active
- 1981-03-17 DE DE3110230A patent/DE3110230C3/de not_active Expired - Lifetime
- 1981-03-18 GB GB8108469A patent/GB2072422B/en not_active Expired
- 1981-03-24 YU YU774/81A patent/YU43009B/xx unknown
- 1981-03-24 FR FR8105869A patent/FR2479567B1/fr not_active Expired
- 1981-03-25 PL PL1981230318A patent/PL137347B1/pl unknown
- 1981-03-25 JP JP4465081A patent/JPS56150870A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10149777A1 (de) * | 2001-10-09 | 2003-04-24 | Bosch Gmbh Robert | Halbleiter-Schaltungsanordnung, insbesondere für Zündungsverwendungen, und Verwendung |
Also Published As
Publication number | Publication date |
---|---|
PL137347B1 (en) | 1986-05-31 |
GB2072422A (en) | 1981-09-30 |
GB2072422B (en) | 1984-05-16 |
JPS56150870A (en) | 1981-11-21 |
YU77481A (en) | 1983-06-30 |
DE3110230C3 (de) | 1998-07-09 |
IT8120225A0 (it) | 1981-03-09 |
PL230318A1 (de) | 1982-01-04 |
YU43009B (en) | 1989-02-28 |
FR2479567A1 (fr) | 1981-10-02 |
US4364073A (en) | 1982-12-14 |
SE456292B (sv) | 1988-09-19 |
DE3110230A1 (de) | 1982-01-14 |
JPS6150397B2 (de) | 1986-11-04 |
IT1194027B (it) | 1988-08-31 |
SE8101263L (sv) | 1981-09-26 |
FR2479567B1 (fr) | 1986-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3110230C2 (de) | ||
DE69414311T2 (de) | Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate | |
DE19964481B4 (de) | MOS-Halbleiteranordnung mit Schutzeinrichtung unter Verwendung von Zenerdioden | |
DE69404500T2 (de) | Hochspannungs-MOS-Transistor mit ausgedehntem Drain | |
DE3816002C2 (de) | ||
DE3135269C2 (de) | Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke | |
EP0057256B1 (de) | Vertikal-MIS-Feldeffekttransistor mit kleinem Durchlasswiderstand | |
DE69321642T2 (de) | MOS-kontrollierter Thyristor | |
DE19630740B4 (de) | Bipolarer Transistor mit Kurzschlußanode und seitlich angeordneter isolierter Gate-Elektrode | |
EP0118785B1 (de) | Zweipoliger Überstromschutz | |
DE4110369C2 (de) | MOS-Halbleiterbauelement | |
DE3047738C2 (de) | Halbleiteranordnung | |
DE3145230A1 (de) | "halbleiteranordnung" | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE3537004A1 (de) | Vdmos-baustein | |
DE2619663B2 (de) | Feldeffekttransistor, Verfahren zu seinem Betrieb und Verwendung als schneller Schalter sowie in einer integrierten Schaltung | |
DE19630628A1 (de) | Siliciumkarbidtransistor mit hoher Durchbruchspannung | |
DE19914697A1 (de) | Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC | |
DE3806164A1 (de) | Halbleiterbauelement mit hoher durchbruchspannung | |
DE102004059627B4 (de) | Halbleitervorrichtung mit einem Hochpotentialinselbereich | |
DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
DE69317004T2 (de) | Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium | |
DE3411020A1 (de) | Ig-halbleitervorrichtung mit niedrigem on-widerstand | |
DE19833214C1 (de) | J-FET-Halbleiteranordnung | |
DE4310606C2 (de) | GTO-Thyristoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8366 | Restricted maintained after opposition proceedings | ||
8325 | Change of the main classification |
Ipc: H01L 29/739 |
|
8305 | Restricted maintenance of patent after opposition | ||
D4 | Patent maintained restricted | ||
8380 | Miscellaneous part iii |
Free format text: SPALTE 2, ZEILE 54 "ES" AENDERN IN "DES VERTIKALEN" SPALTE 2, ZEILE 55 NACH "TRANSISTORS "ZIFFER 1"IST ZU STREICHEN SPALTE 1, ZEILE 3 "LEIFUNGS-" AENDERN IN "LEISTUNGS-" |