DE69414311T2 - Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate - Google Patents
Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem GateInfo
- Publication number
- DE69414311T2 DE69414311T2 DE69414311T DE69414311T DE69414311T2 DE 69414311 T2 DE69414311 T2 DE 69414311T2 DE 69414311 T DE69414311 T DE 69414311T DE 69414311 T DE69414311 T DE 69414311T DE 69414311 T2 DE69414311 T2 DE 69414311T2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- additional
- conductivity type
- main surface
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 230000005669 field effect Effects 0.000 title claims description 24
- 239000002800 charge carrier Substances 0.000 claims description 40
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 230000001960 triggered effect Effects 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- 108091006146 Channels Proteins 0.000 description 115
- 239000010410 layer Substances 0.000 description 21
- 150000002500 ions Chemical class 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000005094 computer simulation Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 241001354791 Baliga Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate.
- Die Halbleiteranordnung kann somit eine Bipolarfeldeffektanordnung mit isoliertem Gate aufweisen, welche einen Halbleiterkörper vorsieht, der eine erste Zone des einen Leitfähigkeitstyps, eine, einen ersten pn-Übergang mit der ersten Zone bildende, zweite Zone des entgegengesetzten Leitfähigkeitstyps, eine dritte Zone des einen Leitfähigkeitstyps, welche einen zweiten pn-Übergang mit der zweiten Zone bildet und durch die zweite Zone von der ersten Zone getrennt ist, zumindest eine Injektorzone, um Ladungsträger des entgegengesetzten Leitfähigkeitstyps in die erste Zone zu injizieren, ein isoliertes Gate, ein in der zweiten Zone vorgesehenes und an das isolierte Gate angrenzendes Kanalgebiet, welches durch das isolierte Gate zwischen einem ersten Zustand, in welchem ein Leitungskanal des einen Leitfähigkeitstyps eine Leiterbahn für den Fluß von Ladungsträgern des einen Leitfähigkeitstyps zwischen der erste und dritten Zone vorsieht, und einem zweiten Zustand, in welchem der Leitungskanal aufgehoben wird, gatesteuerbar ist, aufweist, wobei die Anordnung so konzipiert ist, daß das Einsetzen der Thyristorfunktion durch die Transistoren, welche durch die erste, zweite und dritte Zone sowie den Injektor, die erste und zweite Zone gebildet werden, unterbunden wird.
- Eine solche Feldeffektanordnung mit isoliertem Gate ist jetzt im allgemeinen als Bipolartransistor mit isoliertem Gate (IGBT) bzw. bisweilen als Transistor mit isoliertem Gate (IGT) bekannt. Dieser und weitere Typen kombinierter MOS- und Bipolaranordnungen sind in einem Aufsatz mit dem Titel "Evolution of MOS-Bipolar Power Semiconductor Technology" von B. Jayant Baliga, veröffentlicht in Proceedings of the IEEE, Band Nr. 76, April 1988, auf den Seiten 409 bis 418 beschrieben.
- Ein Bipolartransistor mit isoliertem Gate (IGBT) unterscheidet sich von einem konventionellen Feldeffekttransistor mit isoliertem Gate darin, daß bei einer selbstsperrenden Anordnung im geöffneten Zustand neben dem Strom des einen Leitfähigkeitstyps, welcher durch Ladungsträger des einen Leitfähigkeitstyps vorgesehen wird, die entlang dem durch die, an die Struktur mit isoliertem Gate angelegte, erste Spannung induzierten Inversionskanal fließen, ein Strom des entgegengesetzten Leitfähigkeitstyps durch Injektion von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps durch die Injektorzone in die erste Zone vorgesehen wird. Diese Injektion von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps in die erste Zone reduziert im Vergleich zu einem, einen ähnlichen Aufbau aufweisenden, konventionellen Feldeffekttransistor mit isoliertem Gate bzw. MOSFET den Einschaltwiderstand der Anordnung. Wie von Baliga zum Ausdruck gebracht, weist der IGBT die erwünschten Merkmale eines MOSFETs auf, d. h. einen spannungsgesteuerten Betrieb und eine hohe Ausgangsimpedanz sowie, wenn auch, im Vergleich zu konventionellen MOSFETs, auf Kosten einer verminderten Schaltungsgeschwindigkeit, die erwünschten Merkmale von Bipolaranordnungen, d. h. eine hohe Leitungsdichte in Flußrichtung.
- Der IGBT besitzt gegenüber dem früheren Thyristor mit MOS-Steuerelektrode insofern Vorteile, als dieser, im Gegensatz zu dem MOS-Thyristor, nach Einschalten der Anordnung immer noch auf einfache Weise durch eine an die isolierte Gatestruktur angelegte Spannung gesteuert werden kann. Bei einem Versuch, den MOS- Thyristor steuerbarer zu machen, wurde der MOS-gesteuerte Thyristor (MCT) erfunden, bei welchem, wie von Baliga beschrieben, zum Abschalten des Thyristors eine zweite Feldeffektanordnung bzw. ein MOS mit isoliertem Gate verwendet wird.
- Im Vergleich zu dem MCT wurde bei dem IGBT eine besser steuerbare Strombelastbarkeit sowie ein sicherer Arbeitsbereich (SOA) festgestellt. Der Einschaltwiderstand des IGBTs ist jedoch aufgrund des Potentialabfalles entlang dem Leitungskanal und infolge der weniger effektiven Leitfähigkeitsmodulation der ersten bzw. Driftzone vergleichsweise höher. Darüber hinaus begrenzt die Notwendigkeit, einen Durchbruch durch Durchgreifen zu vermeiden, wenn der IGBT im Sperrbetrieb mit Sperrspannung arbeitet, die Höhe, auf welche die Leitungskanallänge und die Dotierungskonzentration der zweiten Zone reduziert werden kann. Folglich erwies sich das Durchlaß- bzw. das Leitungsvermögen des IGBTs gegenüber dem des MCTs im allgemeinen als geringer.
- Wie oben angegeben, ist für den MCT eine erste Einschalt- und eine zweite, getrennte Abschaltfeldeffektanordnung bzw. MOS-Struktur mit isoliertem Gate erforderlich. Um ein Ausschalten des Thyristors zu erreichen, wird die zweite MOS- Struktur durch Anlegen der geeigneten Spannung an deren isoliertes Gate leitend gemacht, so daß Ladungsträgern ein alternativer Weg zu der Kathodenelektrode unter Umgehung des Kathodenübergangs zur Verfügung steht. Der so abgeleitete Strom spannt den Kathodenübergang jedoch gewöhnlich in Durchlaßrichtung vor, um auf diese Weise die Thyristorfunktion aufrechtzuerhalten. Infolgedessen besteht bei dem MCT die Notwendigkeit, den Widerstand des abschaltbaren MOS-Leitungskanales so gering vorzusehen, daß die Spannung an diesem niedriger als die Potentialschwelle (0,7 V) des Kathodenübergangs und damit nicht ausreichend ist, um die Thyristorfunktion aufrechterhalten zu können. Obgleich dieser Zustand theoretisch erreicht werden könnte, erwies sich der Abschaltvorgang des MCTs als zu schwierig, um hohe Stromdichten einzuhalten.
- Die Amerikanische Patentschrift US-A-5 151 762 und die veröffentlichte Europäische Patentanmeldung EP-A-0 480 356 offenbaren eine Halbleiteranordnung, welche eine Bipolarfeldeffektanordnung mit isoliertem Gate aufweist, die einen Halbleiterkörper mit einer ersten Zone des einen Leitfähigkeitstyps, einer, einen ersten pn-Übergang mit der ersten Zone bildenden, zweiten Zone des entgegengesetzten Leitfähigkeitstyps, einer, einen zweiten pn-Übergang mit der zweiten Zone bildenden und von der ersten Zone durch die zweite Zone getrennten, dritten Zone des einen Leitfähigkeitstyps, zumindest eine Injektorzone, um Ladungsträger des entgegengesetzten Leitfähigkeitstyps in die erste Zone zu injizieren, ein isoliertes Gate, ein in der zweiten Zone vorgesehenes und an das isolierte Gate angrenzendes Kanalgebiet, welches durch das isolierte Gate zwischen einem ersten Zustand, in welchem ein Leitungskanal des einen Leitfähigkeitstyps eine Leiterbahn für den Fluß von Ladungsträgern des einen Leitfähigkeitstyps zwischen einer weiteren Zone und der dritten Zone vorsieht, und einem zweiten Zustand, in welchem der Leitungskanal aufgehoben wird, gatesteuerbar ist, vorsieht. Die weitere Zone ist durch eine stark dotierte Zone des einen Leitfähigkeitstyps dargestellt, welche in der zweiten Zone vorgesehen ist und eine Drainzone eines Feldeffekttransistors (IGFET) mit isoliertem Gate in einer Thyristorstruktur der Anordnung bildet.
- Somit sieht die Anordnung von US-A-5 151 762 eine Kaskadenschaltung eines Thyristors (n&spplus;p&supmin;&supmin;n&supmin;n&spplus;p&spplus;) mit dem IGFET vor, dessen zweite Zone (Basis) eine sehr schwache Dotierung (p&supmin;&supmin;) aufweist, welche durch das Anlegen einer Arbeitsspanung durchschlagbar ist. Der Thyristor kann in Reaktion auf das Einschalten und Ausschalten des IGFETs, wie durch das einzelne Gate gesteuert, gesperrt und entsperrt werden.
- Bei der Anordnung von EP-A-0 480 356 ist die stark dotierte Drainzone des IGFETs durch eine Schwebezone auf dem Boden eines Grabens (ebenfalls als "Vertiefung" bezeichnet) in der oberen Hauptoberfläche des Körpers dargestellt. Das isolierte Gate ist in der Vertiefung vorgesehen. Ladungsträger des einen Leitfähigkeitstyps durchlaufen den Leitungskanal des IGFETs bis zu der Schwebezone und werden durch die Schwebezone in die zweite Zone injiziert, welche einen Thyristor (n&spplus;p&supmin;n&supmin; n&spplus;p&spplus;) mit der Schwebezone, der ersten Zone und der Injektionszone, welche Ladungsträger des entgegengesetzten Leitfähigkeitstyps in die erste Zone injiziert, bildet.
- Die veröffentlichte Europäische Patentanmeldung EP-A-0 098 497 (sowie das entsprechende Amerikanische Patent US-A-4 584 593) offenbart eine andere IGFET-Anordnung, bei welcher der Einschaltwiderstand in der Drain-(ersten)-Zone der Anordnung durch Einsetzen der Bipolartransistorfunktion mit einer Injektorzone des entgegengesetzten Leitfähigkeitstyps herabgesetzt wird, um Ladungsträger des entgegengesetzten Leitfähigkeitstyps in die Drainzone zu injizieren. Die Injektorzone ist unter dem isolierten Gate und seitlich der zweiten Zone des entgegengesetzten Leitfähigkeitstyps, in welcher der Leitungskanal des einen Leitfähigkeitstyps zwischen der Source- und der Drainzone im EIN-Zustand dieses IGFETs ausgebildet ist, angeordnet. Der Leitungskanal wird durch eine Inversionsschicht in der zweiten Zone unter dem isolierten Gate auf übliche Weise gebildet. Eine Inversionsschicht wird ebenfalls in der Injektorzone unter dem isolierten Gate gebildet. Die Injektorzone sieht eine Kontaktzone vor, welche sich auch unter dem isolierten Gate erstrecken kann, jedoch eine wesentlich stärkere Dotierung aufweist, um zu verhindern, daß sich in der Kontaktzone eine Inversionsschicht bildet. Die Kontaktzone ist mit einer externen Vorspannung verbunden, um die Injektorzone von der die Source- und zweite Zone kontaktierenden Sourceelektrode getrennt vorzuspannen. Der Inversionskanal in der Injektorzone dient als Emitter des Bipolartransistors, die Injektorzone bildet die Basis, und die Drainzone fungiert als Kollektor.
- Es ist die Aufgabe der vorliegenden Erfindung, eine Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate vorzusehen, welche einen Einschaltwiderstand aufweist, der im Vergleich zu dem eines IGBTs verringert ist, jedoch immer noch ein steuerbares Abschalten durch die isolierte Gatestruktur erlaubt.
- Gemäß der vorliegenden Erfindung wird eine Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate vorgesehen, welche einen Halbleiterkörper vorsieht, der eine erste Zone des einen Leitfähigkeitstyps, eine, einen ersten pn-Übergang mit der ersten Zone bildende, zweite Zone des entgegengesetzten Leitfähigkeitstyps, eine dritte Zone des einen Leitfähigkeitstyps, welche einen zweiten pn-Übergang mit der zweiten Zone bildet und durch die zweite Zone von der ersten Zone getrennt ist, ein isoliertes Gate, ein in der zweiten Zone vorgesehenes und an das isolierte Gate angrenzendes Kanalgebiet, welches durch das isolierte Gate zwischen einem ersten Zustand, in welchem ein Leitungskanal des einen Leitfähigkeitstyps eine Leiterbahn für den Fluß von Ladungsträgern des einen Leitfähigkeitstyps zwischen der ersten und dritten Zone vorsieht, und einem zweiten Zustand, in welchem der Leitungskanal aufgehoben wird, gatesteuerbar ist, aufweist, wobei die Anordnung so konzipiert ist, daß das Einsetzen der Bipolartransistorfunktion durch die erste, zweite und dritte Zone unterbunden wird, dadurch gekennzeichnet, daß das Kanalgebiet ein erstes und zweites Zusatzkanalgebiet aufweist, um den jeweiligen ersten und zweiten Zusatzleitungskanal des einen Leitfähigkeitstyps in dem ersten Zustand des Kanalgebietes vorzusehen, wobei das zweite Zusatzkanalgebiet durch das erste Zusatzkanalgebiet von der dritten Zone beabstandet ist und schwächer als das erste Zusatzkanalgebiet dotiert ist, wobei der zweite Zusatzleitungskanal einen Bipolartransistor mit der zweiten und ersten Zone bildet und wobei ein pn-Übergang zwischen dem zweiten Zusatzleitungskanal und der zweiten Zone in Durchlaßrichtung vorgespannt ist, wenn ein Strom von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps in der zweiten Zone bei Betrieb der Anordnung einen vorgegebenen Wert erreicht, wodurch in dem durch den zweiten Zusatzleitungskanal, die zweite Zone und die erste Zone gebildeten Bipolartransistor die Bipolartransistorfunktion ausgelöst wird, welche bei Aufhebung des Leitungskanales endet.
- Eine erste Form der Halbleiteranordnung gemäß der Erfindung weist zumindest eine Injektorzone des entgegengesetzten Leitfähigkeitstyps auf, durch welche die Thyristorfunktion ausgelöst wird. Bei dieser Form der Anordnung wird der Strom von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps durch zumindest eine Injektorzone des entgegengesetzten Leitfähigkeitstyps vorgesehen, welche in dem Halbleiterkörper angeordnet ist und einen dritten pn-Übergang mit der ersten Zone bildet, um Ladungsträger des entgegengesetzten Leitfähigkeitstyps in die erste Zone zu injizieren, wobei die Anordnung so konzipiert ist, daß eine Auslösung der Thyristorfunktion durch die erste, zweite, dritte und Injektorzone verhindert wird, und wobei der Stom von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps in der zweiten Zone aus der Injektion von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps durch die mindestens eine Injektorzone, resultiert und die Thyristorfunktion, welche bei Aufhebung des Leitungskanales endet, mit der mindestens einen Injektorzone durch den durch den zweiten Zusatzleitungskanal, die zweite Zone und die erste Zone bei Einsetzen der Bipolartransistorfunktion gebildeten Bipolartransistor ausgelöst wird.
- Somit arbeitet die Bipolarfeldeffektanordnung mit isoliertem Gate bei der ersten Form der Anordnung gemäß der Erfindung anfänglich wie ein IGBT. Jedoch steigt mit Zunahme des Stromes von, durch die mindestens eine Injektorzone injizierten Ladungsträgern des entgegengesetzten Leitfähigkeitstyps durch die relativ schwach dotierte, zweite Zusatzzone der zweiten Zone die Spannung an dem pn-Übergang zwischen dem zweiten Zusatzleitungskanal und der zweiten Zone bis auf 0,7 V, wodurch dieser pn-Übergang in Durchlaßrichtung vorgespannt wird, was in der Injektion von Ladungsträgern des einen Leitfähigkeitstyps in die zweite Zone resultiert, was ein Einschalten des durch den zweiten Zusatzleitungskanal, die zweite Zone und die erste Zone gebildeten Bipolartransistors und damit ein Einsetzen der Thyristorfunktion mit der mindestens einen Injektorzone zur Folge hat.
- Es versteht sich von selbst, daß der zweite Zusatzleitungskanal ebenfalls den Emitter des Thyristors bildet und lediglich in dem ersten Zustand, das heißt bei Vorhandensein des Leitungskanales, vorhanden ist und die Thyristorfunktion bei Aufhebung des Leitungskanales demzufolge nicht aufrechterhalten werden kann. Folglich wird das Abschalten der Anordnung auf einfache Weise durch das isolierte Gate gesteuert.
- Die zweite Zone kann die erste und zweite Zusatzzone, welche an das isolierte Gate angrenzen und in welchen jeweils das erste und zweite Kanalgebiet angeordnet sind, aufweisen.
- Im allgemeinen ist die zweite Zusatzzone von der ersten Zone durch eine dritte Zusatzzone, welche in der zweiten Zone vorgesehen ist und stärker als die zweite Zusatzzone dotiert ist, getrennt. Die Anordnung einer solchen dritten Zusatzzone bedeutet, daß die Dotierung der ersten und zweiten Zusatzzone auf einen so niedrig wie erwünschten Wert reduziert werden kann, ohne dabei um einen möglichen Durchgriff auf die erste Zone besorgt sein zu müssen.
- Die dritte Zone kann gegen die erste Zusatzzone der zweiten Zone elektrisch kurzgeschlossen werden, um eine Durchlaßvorspannung des zweiten pn- Übergangs zwischen der dritten und zweiten Zone zu verhindern, welche sonst in einer Thyristorfunktion zwischen der dritten, zweiten, ersten und Injektorzone resultieren könnte, und um ebenfalls eine gute Leiterbahn zur Extraktion von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps bei Abschalten der Anordnung vorzusehen.
- Die Ansprüche 5 bis 8, 10 und 11 zeigen verschiedene Konfigurationen der Anordnung gemäß der Erfindung im Hinblick darauf, welche Zonen der Anordnung an welche der ersten und zweiten gegenüberliegenden Hauptoberflächen des Halbleiterkörpers angrenzen. Die Zonenkonfiguration von Anspruch 10 sieht eine sogenannte Lateralanordnung vor, bei welcher der Hauptstromfluß parallel bzw. annähernd parallel zu den Hauptoberflächen des Halbleiterkörpers verläuft. Die Zonenkonfiguration von Anspruch 11 sieht eine sogenannte Vertikalanordnung vor, bei welcher sich der Hauptstromfluß zwischen den Hauptoberflächen des Halbleiterkörpers erstreckt. Die Zonenkonfiguration von Anspruch 5 sieht eine sogenannte Planaranordnung vor. Bei dem in Anspruch 6 dargelegten Beispiel trifft die dritte Zone auf eine erste von zwei gegenüberliegenden Hauptoberflächen des Halbleiterkörpers, und die isolierte Gatestruktur ist in einer Vertiefung ausgebildet, welche sich von der ersten Hauptoberfläche durch die dritte und zweite Zone in die erste Zone erstreckt. Dieses ist bei sogenannten Vertikalanordnungen von Vorteil, da, im Vergleich zu einer Planarstruktur, der gesamte Strom von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps vor Einsetzen des Thyristors zwischen der ersten und zweiten Hauptoberfläche im allgemeinen parallel zu dem Inversionskanal fließt, wodurch eine Zunahme des Potentials in dem Bereich des Inversionskanales und, im besonderen, in der zweiten Zusatzzone der zweiten Zone erfolgt und die Thyristorauslösung ermöglicht wird. Eine ähnliche geometrische Stromverteilung und dieser Vorteil sind bei einer sogenannten Planargeometrie zu verzeichnen, bei welcher die Anordnung eher durch eine laterale als eine vertikale Anordnung dargestellt ist. In beiden Fällen wird bei Auslösen der Thyristorfunktion die effektive Leitungskanallänge reduziert und die erste Zone durch die Thyristorfunktion stark moduliert, was in einer Zunahme der Stromdichte bei einer vorgegebenen, zweiten Spannung resultiert.
- Soll es sich bei der Bipolarfeldeffektanordnung mit isoliertem Gate um eine Leistungsanordnung handeln, wird diese im allgemeinen aus vielen (typischerweise hunderten oder tausenden) dritten Zonen gebildet, welche mit einer gemeinsamen, isolierten Gatestruktur in einer gemeinsamen, ersten Zone ausgebildet sind. In einem solchen Falle kann eine Vertikalkonfiguration insofern Vorteile aufweisen, als sie eine höhere Strombelastbarkeit erlaubt.
- Bei der beschriebenen, ersten Form der Anordnung wird die Thyristorfunktion durch Ladungsträgerinjektion von zumindest einer Injektorzone des entgegengesetzten Leitfähigkeitstyps ausgelöst. Die vorliegende Erfindung sieht ebenfalls eine weitere Form der Halbleiteranordnung vor, bei welcher die Injektorzone nicht vorgesehen wird und die Bipolartransistorfunktion durch einen Abfluß von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps an dem ersten pn-Übergang ausgelöst wird. Erreicht dieser Abfluß einen vorgegebenen Wert bei Betrieb der Anordnung, wird der pn-Übergang zwischen dem zweiten Zusatzleitungskanal und der zweiten Zone in Durchlaßrichtung vorgespannt, wodurch der durch den zweiten Zusatzleitungskanal, die zweite Zone und die erste Zone gebildete Bipolartransistor als Leiter wirkt, um die bei Aufhebung des Leitungskanales endende Bipolartransistorfunktion auszulösen.
- Im allgemeinen bilden in diesem Falle die erste und dritte Zone die Source und den Drain eines MOS-Transistors. Eine Anordnung dieser Art fungiert anfänglich als MOS-Transistor, jedoch schaltet sich mit zunehmender Drainspannung der durch den zweiten Zusatzleitungskanal, die zweite Zone und die erste Zone gebildete Bipolartransistor ein. Der Bipolartransistor kann jedoch durch das isolierte Gate auf einfache Weise abgeschaltet werden, da bei Nichtvorhandensein des Leitungskanales kein Emitter für den Bipolartransistor vorhanden ist.
- Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher erläutert. Es zeigen:
- Fig. 1 - einen schematischen Querriß durch einen Teil eines ersten Ausführungsbeispieles einer Halbleiteranordnung mit einer erfindungsgemäßen Bipolarfeldeffektanordnung mit isoliertem Gate;
- Fig. 2 - die simulierte Stromverteilung in einer Anordnung, wie in Fig. 1 dargestellt, während eines Teiles des Betriebes;
- Fig. 3 - die simulierte Stromverteilung in einer Anordnung, wie in Fig. 1 dargestellt, während eines anderen Teiles des Betriebes;
- Fig. 4 - Anodenstrom- (IA) gegenüber Anodenspannungs-(VA)- Kennlinien für Anordnungen, wie in Fig. 1 dargestellt, sowie für konventionelle Grabengate-IGBTs;
- Fig. 5 - einen schematischen Querriß durch einen Teil eines zweiten Ausführungsbeispieles einer Halbleiteranordnung mit einer erfindungsgemäßen Bipolarfeldeffektanordnung mit isoliertem Gate;
- Fig. 6 - einen schematischen Querriß durch einen Teil eines dritten Ausführungsbeispieles einer Halbleiteranordnung mit einer erfindungsgemäßen Bipolarfeldeffektanordnung mit isoliertem Gate;
- Fig. 7 - einen schematischen Querriß durch einen Teil eines vierten Ausführungsbeispieles einer Halbleiteranordnung mit einer erfindungsgemäßen Bipolarfeldeffektanordnung mit isoliertem Gate.
- Es wird darauf hingewiesen, daß die Fig. 1 und 5 bis 7 nicht maßstabsgetreu dargestellt sind, und daß relative Abmessungen, wie zum Beispiel die Stärken der Schichten bzw. Zonen zum Zwecke einer deutlicheren Darstellung übertrieben wiedergegeben sein können. Gleiche Elemente wurden durchgängig mit den gleichen Bezugsziffern versehen.
- Wenden wir uns nun der Zeichnung zu, im besonderen den Fig. 1, 5, 6 und 7, welche eine Halbleiteranordnung mit einer Bipolarfeldeffektanordnung 1a, 1b, 1c, 1d mit isoliertem Gate zeigen, welche einen Halbleiterkörper 2 vorsieht, der eine erste Zone 3 des einen Leitfähigkeitstyps, eine, einen ersten pn-Übergang 5 mit der ersten Zone 3 bildende, zweite Zone 4 des entgegengesetzten Leitfähigkeitstyps, eine dritte Zone 6 des einen Leitfähigkeitstyps, welche einen zweiten pn-Übergang 7 mit der zweiten Zone 4 bildet und durch die zweite Zone 4 von der ersten Zone 3 getrennt ist, zumindest eine Injektorzone 8, um Ladungsträger des entgegengesetzten Leitfähigkeitstyps in die erste Zone 3 zu injizieren, ein isoliertes Gate 9, 10, ein in der zweiten Zone 4 vorgesehenes und an das isolierte Gate 9, 10 angrenzendes Kanalgebiet 40, welches durch das isolierte Gate 9, 10 zwischen einem ersten Zustand, in welchem ein Leitungskanal des einen Leitfähigkeitstyps eine Leiterbahn für den Fluß von Ladungsträgern des einen Leitfähigkeitstyps zwischen der erste und dritten Zone vorsieht, und einem zweiten Zustand, in welchem der Leitungskanal aufgehoben wird, gatesteuerbar ist, aufweist, wobei die Anordnung so konzipiert ist, daß das Einsetzen der Thyristorfunktion durch die Bipolartransistoren, welche durch die erste, zweite und dritte Zone 3, 4 und 6 sowie den Injektor, die erste und zweite Zone 8, 3 und 4 gebildet werden, unterbunden wird.
- Gemäß der vorliegenden Erfindung weist das Kanalgebiet 40 ein erstes und zweites Zusatzkanalgebiet 40a und 40b auf, um den jeweiligen ersten und zweiten Zusatzleitungskanal des einen Leitfähigkeitstyps in dem ersten Zustand des Kanalgebietes 40 vorzusehen, wobei das zweite Zusatzkanalgebiet 40b durch das erste Zusatzkanalgebiet 40a von der dritten Zone 6 beabstandet ist und schwächer als das erste Zusatzkanalgebiet 40a dotiert ist, um zu bewirken, daß, wenn der aus der Injektion von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps durch die mindestens eine Injektorzone 8 resultierende Strom bei Betrieb der Anordnung einen vorgegebenen Wert erreicht, der pn-Übergang 40b' zwischen dem zweiten Zusatzleitungskanal (in Gebiet 40b) und der zweiten Zone 4 in Durchlaßrichtung vorgespannt wird, wodurch der durch den zweiten Zusatzleitungskanal (in Gebiet 40b), die zweite Zone 4 und die erste Zone 3 gebildete Bipolartransistor als Leiter wirkt, um die bei Aufhebung des Leitungskanales endende Thyristorfunktion mit der mindestens einen Injektorzone 8 auszulösen.
- Somit schaltet sich bei einer Halbleiteranordnung gemäß der Erfindung die Bipolarfeldeffektanordnung mit isoliertem Gate bei Betrieb in einer IGBT-ähnlichen Weise ein. Da jedoch der durch die Injektorzone 8 über die zweite Zone 4 vorgesehene Strom von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps zunimmt, die Potentialdifferenz an dem pn-Übergang 40b' zwischen dem zweiten Zusatzleitungskanal und der zweiten Zone 4 der zweiten Zone 4 auf 0,7 V steigt, ist es ausreichend, den pn- Übergang 40b' in Durchlaßrichtung vorzuspannen, wodurch bewirkt wird, daß der zweite Zusatzleitungskanal in dem zweiten Zusatzkanalgebiet 40b als Bipolaremitter arbeitet, indem er Ladungsträger des einen Leitfähigkeitstyps in die zweite Zone 4 injiziert und den durch den zweiten Leitungskanal, die zweite Zone 4 und die erste Zone 3 gebildeten Bipolartransistor auf diese Weise einschaltet. Hierdurch setzt die Tyhristorfunktion mit der Injektorzone 8 ein. Nach Beginn der Injektion von dem zweiten Zusatzinversionskanal und Einsetzen der Thyristorfunktion fließen die Ladungsträger des einen Leitfähigkeitstyps durch den Thyristor, wodurch sie einen Teil des Leitungskanales umgehen und damit die Gesamtlänge des Leitungskanales auf annähernd die Länge des ersten Zusatzkanalgebietes 40a effektiv herabgesetzt und der Kanalserienwiderstand somit reduziert wird.
- Im Gegensatz zu einem MCT ist die Thyristorfunktion bei einer erfindungsgemäßen Bipolarfeldeffektanordnung mit isoliertem Gate jedoch ohne weiteres steuerbar und kann durch Aufhebung des Leitungskanales auf einfache Weise beendet werden, da ohne Leitungskanal kein Emitter für den Thyristor vorhanden ist. Somit gleichen der Einschalt- und Abschaltmechanismus sowie die Leistungen der Anordnungen denen eines IGBTs, während der Mechanismus und die Leistung im geöffneten Zustand mehr denen eines MCTs gleichen.
- Fig. 1 zeigt ein erstes Beispiel einer Halbleiteranordnung gemäß der Erfindung.
- Bei dem in Fig. 1 dargestellten Beispiel weist der Halbleiterkörper ein monokristallines Siliciumsubstrat auf, welches die Injektorzone 8 bildet und mit Fremdatomen des entgegengesetzten Leitfähigkeitstyps, in diesem Beispiel des p- Leitfähigkeitstyps, relativ stark dotiert ist, um typischerweise einen spezifischen Widerstand von 0,01 Ohm-cm vorzusehen, auf welcher die erste bzw. Driftzone 3 als relativ schwach dotierte, epitaktische Schicht des einen Leitfähigkeitstyps (in diesem Beispiel des n-Leitfähigkeitstyps) ausgebildet wird. Die Dotierung und Stärke dieser Schicht 3 hängt von der gewünschten Sperrspannungs-Sperrfähigkeit der Anordnung ab, jedoch kann die erste Zone 3 typischerweise eine Dotierungskonzentration von 10¹&sup4; Ionen cm&supmin;³ und eine Stärke von 60 bis 100 um (Mikrometer) aufweisen.
- Wenn gewünscht, kann eine stärker dotierte Schicht (durch die gestrichelte Linie 3a in Fig. 1 dargestellt) des einen Leitfähigkeitstyps als Pufferschicht zwischen der Injektorzone 8 und der ersten bzw. Driftzone 3 vorgesehen werden, um die Injektion von der Injektorzone 8 in die Driftzone 3 zu moderieren. Typischerweise kann die Pufferschicht 3a eine Dotierungskonzentration von 10¹&sup7; Ionen cm&supmin;³ und eine Stärke von 2 um aufweisen.
- In dem Falle, in dem eine Anordnung für sehr hohe Spannungen erforderlich ist, kann als Alternative die erste bzw. Driftzone 3 als schwach dotiertes, monokristallines Substrat dargestellt sein, wobei die Injektorzone 8 (und, falls vorgesehen, die Pufferschicht 3a) durch Implantation und/oder Diffusion oder, in seltenen Fällen, durch epitaxiales Aufwachsen gebildet wird. Obgleich nicht dargestellt, kann, wie in US-A-4 969 028 beschrieben, eine anodenkurzgeschlossene Anordnung eingesetzt werden, bei welcher eine Anzahl beabstandeter Injektorzonen in einer relativ stark dotierten Schicht des einen Leitfähigkeitstyps ausgebildet ist.
- Bei diesem Ausführungsbeispiel sieht die Driftzone 3 eine Hauptoberfläche 2a und das Substrat bzw. die Injektorzone 8 die andere Hauptoberfläche 2b des Halbleiterkörpers 2 vor.
- Die zweite Zone 4 wird in diesem Falle durch umfassende Diffusion und/ oder Implantation von Fremdatomen des entgegengesetzten Leitfähigkeitstyps, im allgemeinen Borionen, in die erste Zone 3 gebildet, obgleich es selbstverständlich möglich wäre, die zweite Zone 4 epitaktisch auszubilden.
- Die zweite Zone 4 weist bei diesem Ausführungsbeispiel eine erste, zweite und dritte Zusatzzone 4a, 4b und 4c auf. Eine relativ stark dotierte Schicht 4c des entgegengesetzten Leitfähigkeitstyps, in diesem Falle des p-Leitfähigkeitstyps, bildet die dritte Zusatzzone der zweiten Zone 4. Typischerweise weist die dritte Zusatzzone 4c eine Dotierungskonzentration im Bereich von 10¹&sup6; Ionen cm&supmin;³ bis 10¹&sup7; Ionen cm&supmin;³ und eine Stärke im Bereich von 2 um bis 3 um auf, wenn die gewünschte Sperrspannungs- Sperrfähigkeit bzw. Kenndaten im Bereich von 600 bis 1500 Volt liegen.
- Die zweite Zusatzzone 4b ist auf der dritten Zusatzzone 4c als relativ schwach dotierte Schicht des p-Leitfähigkeitstyps ausgebildet und kann eine Dotierungskonzentration im Bereich von 10¹&sup4; Ionen cm&supmin;³ bis 10¹&sup5; Ionen cm&supmin;³ aufweisen. Die Stärke dieser Schicht 4b sollte ausreichend sein, um, wie weiter unten noch näher erläutert, während des Thyristorbetriebs eine ausreichende Injektion von der zugeordneten Inversionsschicht 40b vorzusehen und kann typischerweise 2 um betragen.
- Die erste Zusatzzone 4a ist als eine Schicht (des p-Leitfähigkeitstyps) ausgebildet, welche stärker als die zweite Zusatzzone 4b dotiert ist. Die erste Zusatzzone 4a kann ein Gaußsches Dotierungsprofil mit einer Dotierungskonzentration von 10¹&sup9; Ionen cm&supmin;³ auf der Oberfläche 2a und einer Stärke im Bereich von 1 bis 1,5 um aufweisen. Als Alternative kann die erste Zusatzzone 4a ein gleichmäßiges Dotierungsprofil im Bereich von typischerweise 10¹&sup6; Ionen cm&supmin;³ bis 10¹&sup7; Ionen cm&supmin;³ aufweisen. In einem solche Falle sollte jedoch eine zusätzliche, relativ stark dotierte, p-leitende Oberflächenschicht 400a (durch die gestrichelte Linie in Fig. 1 dargestellt) mit einer Dotierungskonzentration im Bereich von 10¹&sup9; Ionen cm&supmin;³ vorgesehen werden, um einen ohmschen Kontakt durch die zweite Hauptelektrode 12 zu ermöglichen und eine Durchlaßvorspannung des pn-Übergangs 7 zu verhindern. Diese Durchlaßvorspannung könnte ebenfalls durch Ätzung eines Grabens durch die Oberflächenschicht 400 verhindert werden, so daß die zweite Hauptelektrode 12 mit der zweiten Zone 4 unter der dritten Zone 6 in Kontakt kommt, so daß kein Defektelektronenstrom unterhalb der dritten Zone 6 fließt.
- Bei diesem Ausführungsbeispiel wird die dritte Zone 6 unter Anwendung konventioneller Maskierungs- und Implantationstechniken als Planarzone ausgebildet. Die dritte Zone 6 ist mit Fremdatomen des einen Leitfähigkeitstyps, in diesem Falle des n-Leitfähigkeitstyps, zum Beispiel Arsen- oder Phosphorionen, relativ stark dotiert und weist typischerweise eine Oberflächendotierungskonzentration von 10²&sup0; Ionen cm&supmin;³ und eine Übergangstiefe im Bereich von 0,5 bis 1 um auf. Wie unten ersichtlich, definiert der Unterschied in der Stärke bzw. Tiefe der dritten Zone 6 und der ersten Zusatzzone 4a die effektive Kanallänge, welche im Bereich von weniger als einem Mikrometer, typischerweise 0,5 um, liegen sollte.
- Bei diesem Ausführungsbeispiel wird die isolierte Gatestruktur 9, 10 durch Ausbildung einer Vertiefung 13 vorgesehen, welche sich durch die dritte und zweite Zone 6 und 4 in die erste Zone 3 erstreckt. Typischerweise weist die Vertiefung 13 eine Tiefe im Bereich von 5 bis 8 um auf. Eine Gateoxidschicht 9 in einer typischen Stärke von 0,08 um wird auf der Oberfläche der Vertiefung 13 ausgebildet, welche sodann mit gateleitendem Material, im allgemeinen dotiertem, polykristallinem Silicium, gefüllt wird, um die gateleitende Zone 10 zu definieren.
- Die isolierte Gatestruktur 9, 10 grenzt an das, durch die zweite Zone 4 vorgesehene Kanalgebiet 40. Bei diesem Ausführungsbeispiel setzt sich das Kanalgebiet 40 aus einer Reihe von ersten, zweiten und dritten Zusatzkanalgebieten 40a, 40b und 40c zusammen, welche jeweils durch die ersten, zweiten und dritten Zusatzzonen 4a, 4b und 4c vorgesehen sind.
- Über der einen Hauptoberfläche 2a wird eine Isolierschicht vorgesehen und unter Anwendung konventioneller Techniken strukturiert, um über der isolierten Gatestruktur eine Isolationszone 14 zu definieren, damit die isolierte Gatestruktur 9, 10 von der zweiten Hauptelektrode 12 elektrisch getrennt vorgesehen sein kann. Es wird eine Metallisierung, im allgemeinen Aluminium, aufgebracht, um auf der Hauptoberfläche 2b eine erste Hauptelektrode 11 (in diesem Falle die Anodenelektrode A) vorzusehen. Eine Metallisierung wird ebenfalls aufgebracht und strukturiert, um eine zweite Hauptelektrode 12 zu definieren, welche eine Kathodenelektrode K in ohmschem Kontakt mit der dritten Zone 6 bildet, und um eine, die isolierte Gatestruktur 9, 10 kontaktierende Gateelektrode G zu definieren (über ein Kontaktfenster, welches nicht dargestellt ist). Die Kathodenelektrode K schließt die erste Zusatzzone 4a gegen die dritte Zone 6 elektrisch kurz, um eine parasitäre Bipolareinwirkung zwischen diesen zu verhindern.
- Geometrie, Dotierung und Stärke der ersten, zweiten, dritten und Injektorzone 3, 4, 6 und 8 sind so gewählt, daß eine Thyristorfunktion durch diese vier Zonen verhindert wird. Somit ergeben die Verstärkungen der beiden parasitären Bipolartransistoren, welche durch die Injektorzone 8, die erste Zone 3 und die zweite Zone 4 sowie durch die dritte Zone 6, die zweite Zone 4 und die erste Zone 3 gebildet werden, zusammengefaßt weniger als Eins (Einheit).
- Soll es sich bei der Feldeffektanordnung mit isoliertem Gate um eine Leistungsanordnung handeln, wird im allgemeinen eine Anzahl (typischerweise Hunderte oder Tausende) parallelgeschaltete Zellen vorgesehen, wobei in diesem Ausführungsbeispiel jede Zelle lediglich eine dritte Zone 6 aufweist und die dritten Zonen 6 in einer gemeinsamen zweiten Zone 4 gleichmäßig angeordnet vorgesehen sind. In einem solchen Falle werden die jeweiligen isolierten Gatestrukturen 9, 10 miteinander verbunden, indem die Vertiefung als normaler, gitterähnlicher Graben ausgebildet wird. Der gitterähnliche Graben kann zum Beispiel eine rechteckige oder hexagonale Form (wie in US-A-5 072 266 dargestellt) aufweisen. Es könnte alternativ eine streifenartige, geometrische Anordnung gewählt werden, wobei jedoch eine zellenförmige oder gitterartige Struktur eine größere Packungsdichte vorsehen und eine hexagonale, zellenförmige Struktur in erster Linie eine größere Dichte des Kanalgebietes 40 erlauben soll.
- Bei Betrieb der in Fig. 1 dargestellten n-Kanal-Anordnung 1a des Anreicherungstyps wird eine erste Positivspannung durch die Gateelektrode G an die isolierte Gatestruktur 9, 10 zur Ausbildung eines Inversionskanales in dem Kanalgebiet 40 der zweiten Zone 4 und eine zweite Spannung zwischen der Kathoden- und Anodenelektrode A und K angelegt.
- Durch den Inversionskanal können Elektronen von der dritten bzw. Kathodenzone 6 in die erste bzw. Driftzone 3 injiziert werden, während die Injektor- bzw. Anodenzone 8 bewirkt, daß Defektelektronen in die Driftzone injiziert werden. Die Anordnung 1a bleibt, wie im Falle eines IGBTs, in dem Durchlaßzustand (d. h. bleibt leitend), bis die erste Spannung von der Gateelektrode G weggenommen wird. Im Gegensatz zu dem IGBT sind bei einer Anordnung gemäß der Erfindung in dem Durchlaßzustand jedoch zwei einzelne Betriebsmoden vorhanden.
- Der Elektronenstrom fließt somit anfänglich durch den, in den ersten, zweiten und dritten Zusatzkanalgebieten 40a, 40b und 40c gebildeten Inversionskanal in die Driftzone 3, während der Defektelektronenstrom von der Injektor- bzw. Anodenzone 8 durch die Driftzone 3 und zweite Zone 4 zu der Kathodenelektrode K fließt. Fig. 2 zeigt eine Computersimulation der Stromverteilung in dieser Betriebsart für eine Anordnung der unter Bezugnahme auf Fig. 1 beschriebenen Art, welche eine Sperrspannung von 600 V aufweist, wenn die zweite Spannung an der Anoden- und Kathodenelektrode A und K 0,9V beträgt.
- Mit Zunahme des Anodenstromes bewirkt die sehr geringe Leitfähigkeit der zweiten Zusatzzone 4b, daß die Differenz zwischen dem Löcher-Quasi-Fermi- Potential in der zweiten Zusatzzone 4b und dem Elektronen-Quasi-Fermi-Potential in dem Inversionskanal in dem zweiten Zusatzkanalgebiet 40b größer als die Spannungsbarriere 0,7V zwischen dem Inversionskanal (in Gebiet 40b) und der zweiten Zusatzzone 4b ist, wodurch der zugeordnete pn-Übergang 40b' in Durchlaßrichtung vorgespannt wird, was zur Folge hat, daß Elektronen in die zweite Zusatzzone 4b injiziert werden und auf diese Weise den, durch den als Emitter dienenden Inversionskanal (in Gebiet 40b), die als Basis dienende, zweite Zusatzzone 4b und die als Kollektor dienende Driftzone 3 definierten, verteilten NPN-Bipolartransistor einschalten und mit der Injektion von der Anodenzone 8 eine Thyristorfunktion ausgelöst wird.
- Obgleich die Emitter/Basis- und Basis/Kollektor-pn-Übergänge dieses verteilten NPN-Transistors durch den in dem Gebiet 40c der dritten Zusatzzone 4c ausgebildeten Zusatzinversionskanal verbunden sind, ist der Anteil des durch den Zusatzinversionskanal in Gebiet 40c fließenden Elektronenstromes aufgrund des, durch den Weg durch den Zusatzinversionskanal in Gebiet 40c vorgesehenen, relativ hohen Widerstands unbedeutend. Folglich sind die zweite Zusatzzone 4b und die Driftzone 3 durch bewegliche Ladungsträger hochmoduliert, und die Anordnung 1a arbeitet, wie durch die für die Anordnung von Fig. 1 abgeleitete Computersimulation dargestellt, in einem kombinierten IGBT-Thyristor-Modus mit einer Anodenspannung von 1,6 Volt. Somit fließt, wie bei einem IGBT, der Hauptanteil des Defektelektronenstromes durch die zweite Zone 4 zu der Kathodenelektrode K, während, wie bei einer Thyristorstruktur, der zwischen dem Inversionskanal in Gebiet 40b und der zweiten Zusatzzone 4b ausgebildete pn-Übergang 40b' und der pn-Übergang 5 zwischen der dritten Zusatzzone 4c und der Driftzone 3 in Durchlaßrichtung vorgespannt sind (da der npn (Zonen 40b, 4b, 3) Transistor unter hoher Injektion gesättigt ist, wodurch der Thyristorstrom durch die gesamte Thyristorstruktur unter Umgehung der Inversionskanäle 40b und 40c fließen kann. Die effektive Länge des Inversionskanales wird somit auf die des Zusatzinversionskanales in Gebiet 40a reduziert.
- Die relativ stark dotierte, dritte Zusatzzone 4c dient dazu, ein Durchgreifen zwischen der dritten und ersten Zone 6 und 3 zu verhindern, wenn sich die Anordnung in einem Sperrzustand mit Sperrspannung befindet (das heißt, wenn keine Gatespannung angelegt ist, wodurch die Dotierungskonzentration innerhalb der zweiten Zusatzzone 4b und die Kanallänge so gering wie gewünscht sein können, ohne sich unnötig um Durchgreifprobleme Gedanken machen zu müssen. Dadurch können, wenn man davon ausgehen kann, daß die erste Zusatzzone 4a gut leitend ist, um eine Injektion an dem pn-Übergang 7 zu verhindern, die Länge und der Störstellenkonzentrationspegel des ersten und zweiten Zusatzkanalgebietes 40a und 40b wesentlich reduziert werden, vorausgesetzt, daß die zweite Zusatzzone 40b immer noch eine ausreichende Elektroneninjektion zur Thyristorfunktion vorsehen kann.
- Mit Ansteigen der zweiten bzw. Anodenspannung führt die Stromdichte zur Sättigung, zum Beispiel aufgrund der Abnahme der Ladungsträgerbeweglichkeit in dem Inversionskanal, von Pinch-off-Effekten infolge der Übersteuerung des MOS- Transistors (dessen Kanalzone durch den Inversionskanal (in Gebiet 40 und zum Teil 40b) vorgesehen ist), da die effektive MOS-Drainspannung mit der Anodenspannung zunimmt. Die Anordnung verbleibt jedoch in dem Durchlaßzustand, solange eine geeignete erste Spannung an die Gateelektrode G angelegt ist.
- Ein Abschalten der Anordnung 1a wird durch Wegnahme der positiven, ersten Spannung von der Gateelektrode G erreicht. Dieses führt zu einem Zusammenbruch des Inversionskanales und somit zur Trennung des Thyristoremitters. Bei Abschalten werden die Defektelektronen durch die zweite Zone 4 zu der Kathodenelektrode K abgezogen, wobei eine verbleibende Überschußladung injizierter Ladungsträger mit der Zeit durch Rekombination abnimmt.
- Fig. 4 zeigt eine Computersimulation der Anodenstrom- (IA) gegenüber Anodenspannungs-(VA)-Kennlinien für zwei Anordnungen 1a, welche die oben unter Bezugnahme auf Fig. 1 beschriebene Struktur, jedoch unterschiedliche Kanallängen (wobei die effektive Kanallänge den Tiefenunterschied unter der Oberfläche 2a der Zonen 6 und 4a darstellt) und eine Dotierungskonzentration in der zweiten Zusatzzone 4b von 10¹&sup4; Ionen cm&supmin;³ sowie zwei konventionelle Grabengate-IGBTs mit einer, eine konstante Dotierung (10¹&sup7; Ionen cm&supmin;³) aufweisenden zweiten Zone 4 vorsehen. In beiden Fällen beträgt die Gate- bzw. erste Spannung Vg 15 Volt.
- Linie a zeigt die Kennlinie für einen Langkanal-Graben-IGBT, welcher eine Sperrspannung von 600 Volt in ausgeschaltetem Zustand aufweisen kann, Linie b zeigt die Kennlinie für einen Kurzkanal-(0,5 um)-Graben-IGBT mit einer wesentlich niedrigeren Sperrspannung in ausgeschaltetem Zustand als der durch Linie a dargestellte Graben-IGBT, Linie c zeigt die Kennlinie für eine Kurzkanal-(0,5 um)-Anordnung 1 gemäß Fig. 1 mit einer Sperrspannung von 600 Volt in ausgeschaltetem Zustand, und Linie d zeigt die Kernlinie für eine Anordnung 1a gemäß Fig. 1, welche einen sehr kurzen Kanal (0,2 um) und eine Sperrspannung in ausgeschaltetem Zustand aufweist, welche mit dieser der durch Linie c dargestellten Anordnung äquivalent ist. Wie aus Fig. 4 ersichtlich, können, im Vergleich zu einem IGBT, mit einer Anordnung gemäß Fig. 1 ein sehr signifikanter Anstieg der Stromdichte und eine der Thyristorkennlinie sehr ähnliche Kennlinie erreicht werden.
- Die Simulationen haben gezeigt, daß eine Anordnung, wie oben beschrieben und in Fig. 1 dargestellt, Abschaltcharakteristiken aufweist, welche mit denen eines entsprechenden, vergleichbaren, konventionellen Graben-IGBTs, bei welchem, wie oben erörtert, die zweite Zone 4 eine konstante Dotierung aufweist, praktisch identisch sind. Für die in Fig. 1 dargestellte Anordnung wurde eine Abschaltzeit von etwa 1,8 Mikrosekunden berechnet.
- Die in Fig. 1 dargestellte Anordnung 1a könnte durch Herstellung unter Anwendung der Planartechnologie analogisch nach konventionellen IGBT-Strukturen, wie zum Beispiel in US-A-4 364 073 dargestellt, modifiziert werden. Fig. 5 zeigt einen Querriß durch eine solche Planaranordnung 1b.
- Wie der Fachmann erkennen wird, unterscheidet sich die Anordnung 1b von der Anordnung 1a dadurch, daß die erste, zweite und erste Zusatzzone 4a, 4b und 4a der zweiten Zone 4 sowie die dritte Zone 6 sämtlich als Planarzonen ausgebildet sind, wobei jede auf die Hauptoberfläche 2a auftrifft und die isolierte Gatestruktur 9, 10 über dem Leitungskanalgebiet 40 auf der Hauptoberfläche 2a vorgesehen ist. Diese Struktur kann analogisch nach normaler DMOSFET-Bearbeitung durch Einbau der Störatome von der dritten, zweiten und ersten Zusatzzone 4c, 4b und 4c der zweiten Zone 4 sowie der dritten Zone 6 unter Verwendung der isolierten Gatestruktur als Maske gebildet werden. Um ein Kurzschließen zwischen den dritten Zonen 6 und den zweiten Zonen 4 zur Vermeidung der oben erörterten, unerwünschten Thyristoreinwirkung zu ermöglichen, kann der mittlere Bereich jeder Zelle von dem Einbau der Fremdatome maskiert werden, um, wie in Fig. 5 dargestellt, die dritten Zonen auszubilden, oder es kann alternativ durch den Mittelpunkt jeder dritten Zone in bekannter Weise ein Graben geätzt werden, um einen darunterliegenden Bereich der zweiten Zone 4 freizulegen, bevor die Metallisierung zur Ausbildung der Kathodenelektrode K aufgebracht wird. Es kann, wie Fachkundigen auf dem Gebiet der Herstellung von Leistungs-DMOSFETs bekannt, vor Ausbildung der isolierten Gatestruktur 9, 10 eine relativ stark dotierte, mittlere, vierte Zusatzzone 4d (durch gestrichelte Linien dargestellt) der zweiten Zone 4 vorgesehen werden, um einen ohmschen Kontakt mit der zweiten Zone 4 zu ermöglichen und eine parasitäre Bipolareinwirkung zu verhindern. Dotierung, Tiefen und Breiten der verschiedenen Zonen können wie gewünscht ausgewählt werden, wobei daran zu denken ist, daß, wie oben angegeben, die Verstärkungen der beiden, durch den Injektor, die erste und zweite Zone 8, 3 und 4 sowie durch die dritte, zweite und erste Zone 6, 4 und 3 gebildeten, parasitären Bipolartransistoren weniger als Eins (Einheit) ergeben sollen. Im allgemeinen gleicht die Dotierungskonzentration den unter Bezugnahme auf die in Fig. 1 dargestellte Anordnung oben angegebenen. Wie bei dem in Fig. 1 gezeigten Ausführungsbeispiel kann die Anordnung 1b hunderte oder tausende parallelgeschaltete Zellen aufweisen, wobei sich in diesem Falle jede aus einer zweiten Zone 4 und einer zugeordneten dritten Zone 6 zusammensetzt.
- Fig. 6 zeigt einen Querriß durch ein drittes Beispiel einer Anordnung 1c gemäß der Erfindung.
- Die in Fig. 6 gezeigte Anordnung 1c ist, wie aus den Fig. 1 und 5 ersichtlich, eher durch eine laterale als eine vertikale Anordnung dargestellt. Somit verläuft bei den in den Fig. 1 und 5 gezeigten Bauelementstrukturen 1a und 1b die Hauptstrombahn zwischen den Hauptoberflächen 2a und 2b (d. h. in 'vertikaler' Richtung), während sich in Fig. 6 die Hauptstrombahn in einer Richtung entlang oder im allgemeinen parallel zu den Hauptoberflächen 2a und 2b (d. h. in 'lateraler' Richtung) erstreckt, da sowohl die Anoden- als auch Kathodenelektrode A und K auf der einen Hauptoberfläche 2a vorgesehen ist. Auf der anderen Hauptoberfläche 2b kann eine Isolations- bzw. Passivierungsschicht 15 vorgesehen werden.
- Die Anordnung 1c unterscheidet sich von der in Fig. 5 dargestellten in erster Linie durch die Anordnung der Injektorzone nicht auf der Hauptoberfläche 2b, sondern vielmehr auf der Hauptoberfläche 2a. Da es sich um eine laterale Anordnung handelt, ist es darüber hinaus nicht erforderlich, daß eine relativ schwach dotierte, zweite Zusatzzone 4b in der relativ stark dotierten, dritten Zusatzzone 4c ausgebildet wird. Folglich können diese verschiedenen Zonen unter Anwendung einer geeigneten Maskierung und den Einbau von Fremdatomen betreffenden Techniken vorgesehen werden, ohne sich um die Ausbildung einer relativ schwach dotierten Zone (d. h. die zweite Zusatzzone 4b) in einer relativ stark dotierten Zone (zum Beispiel die dritte Zusatzzone) Gedanken machen zu müssen. So kann zum Beispiel bei einer solchen lateralen Anordnung zuerst die relativ schwach dotierte, zweite Zusatzzone 4b und danach die durch Implantation über eine geeignete Maske ausgebildeten, relativ stark dotierten Zusatzzonen 4a und 4c (und 4d, wenn vorhanden) implantiert werden.
- Die in Fig. 6 dargestellte Anordnung 1c ist von anderen, ähnlichen, parallelgeschalteten Strukturen, welche auf dem gleichen Substrat zur Ausbildung einer Leistungsanordnung vorgesehen werden können, zu isolieren. Bei dem dargestellten Ausführungsbeispiel wird dieses durch Anordnung eines pn-Übergangs als Trennung erreicht, indem die erste bzw. Driftzone 3 auf einem Substrat 20 des entgegengesetzten Leitfähigkeitstyps (in diesem Falle des p-Leitfähigkeitstyps) als Epitaxialschicht vorgesehen wird und unter Anwendung konventioneller Maskierungs-, Implantations- und Diffusionstechniken ausgebildete, stark dotierte, p-leitende Zonen 21 verwendet werden, welche sich von der Hauptoberfläche 2a durch den Halbleiterkörper 2 zu dem Substrat 20 hin erstrecken, um die Driftzone 3 als diskrete Wanne zu definieren. Alternativ könnten Isolationstechniken, wie zum Beispiel die Verwendung von Isolationsschichten oder Silicium-auf-Isolator-Techniken, in Erwägung gezogen werden.
- Die verschiedenen, in Fig. 6 dargestellten Zonen können annähernd gleiche Dotierungsprofile wie die entsprechenden Zonen in Fig. 1 aufweisen. Sie können sich, in den in Fig. 1 dargestellten, entsprechenden Zonen gleichenden Stärken, mit der Ausnahme, daß es bei der in Fig. 6 gezeigten Lateralanordnung 1c erforderlich sein kann, die 'Länge' 1 (äquivalent mit der Stärke von 1b in Fig. 1) der Driftzone 3 zu reduzieren, um eine angemessene Integrationsdichte vorsehen zu können, entlang der Hauptoberfläche 2a erstrecken. Typischerweise kann die Driftzone 3 bei diesem Ausführungsbeispiel eine 'Länge' von z. B. 40 um bei einer relativ stark dotierten Pufferzone 3a (durch gestrichelte Linien in Fig. 6 dargestellt), welche sich bei einer Anordnung 1c mit einer Sperrspannungs-Sperrfähigkeit von 500 V über eine Distanz von 2 um um die Injektorzone 8a erstreckt, aufweisen. Zur Erhöhung der Sperrspannungs- Sperrfähigkeit unter Anwendung des von J. A. Appels et al in Philips Journal of Research, Bd. 35, Nr. 1980 auf den Seiten 1-13 beschriebenen RESURF-(REduced SURface Field)-Prinzipes kann die relativ schwach dotierte, dritte Zusatzzone 4c erweitert werden (wie in Fig. 6 durch gestrichelte Linien dargestellt), um auf das Substrat 20 aufzutreffen. Auch nach konventioneller DMOS-Technologie kann das elektrische Kurzschließen durch die zweite Hauptelektrode 12 der dritten Zone 6 und zweiten Zone 4 alternativ durch Ätzung eines Grabens durch die dritte Zone zur Freilegung eines darunterliegenden Abschnittes der zweiten Zone 4 vorgenommen werden.
- Fig. 7 zeigt eine Modifikation 1d der Anordnung 1c, bei welcher die Planartechnologie durch Grabentechnologie ersetzt wurde, um eine Anordnung 1d vorzusehen, bei welcher es sich um eine laterale Version der Anordnung 1a handelt.
- Wie aus einem Vergleich der Fig. 1 und 7 ersichtlich, unterscheidet sich Fig. 7 von Fig. 1 darin, daß die erste, zweite und dritte Zusatzzone 4a, 4b und 4a als planare, diskrete Zonen (wie in dem in Fig. 5 gezeigten Beispiel dargestellt) ausgebildet sind, durch welche sich die Vertiefung 14 erstreckt. Wie in Fig. 1, sind es nicht die lateralen Ausmaße, sondern die Stärken bzw. Tiefen dieser Zonen, welche das Leitungskanalgebiet definieren. Eine solche laterale Grabenanordnung soll eine höhere Integrationsdichte als die in Fig. 6 dargestellte, laterale DMOS-Anordnung ermöglichen.
- Es ist zu erwähnen, daß die vertikale Grabenanordnung 1a gegenüber der vertikalen DMOS-Anordnung 1b Vorteile aufweist, während die laterale DMOS- Anordnung 1c gegenüber der lateralen Grabenanordnung 1d vorteilhaft ist.
- Sowohl die die vertikale Grabenstruktur aufweisende Anordnung 1a als auch die Anordnung 1c mit der lateralen DMOS-Struktur sieht einen Leitungskanal vor, welcher im allgemeinen parallel zu dem Leitungsweg des Thyristors verläuft, wodurch eine größere Menge des Defektelektronenstromes durch die zweite Zusatzzone 4b; im allgemeinen parallel zu dem Inversionskanal (in Gebiet 40b), fließen kann als bei den verschiedenen, in den Fig. 5 und 7 dargestellten, geometrischen Strukturen. In der Tat kann bei den Beispielen von Fig. 5 und 7 eine Erhöhung der Dicke der zweiten Zusatzzone 4b wünschenswert sein, um den Anstieg des Löcher-Quasi-Fermi-Potentials in dieser Zone auf 0,7 V über dem Elektronen-Quasi-Fermi-Potential in dem Inversionskanal 40b zur Auslösung der Bipolarfunktion zu ermöglichen.
- Ebenso die in den Fig. 1 und 6 dargestellten Beispiele sind technologisch verhältnismäßig einfach herzustellen. Dagegen erfordern die in den Fig. 5 und 7 gezeigten Beispiele die Ausbildung einer relativ stark dotierten, dritten Zusatzzone 4c und einer relativ schwach dotierten, zweiten Zusatzone 4b in der stark dotierten Zone. So kann es notwendig sein, komplizierte Implantationstechniken oder sogar solche der selektiven Ätzung, Implantation und des selektiven, epitaxialen Aufwachsens anzuwenden, um ein relativ hohes Dotierungsniveau in einer gewünschten Tiefe unterhalb der Oberfläche 2a des Halbleiterkörpers (wie zum Beispiel in GB-A-1 587 773 beschrieben) zu erreichen.
- Obgleich in den oben beschriebenen Beispielen die vorliegende Erfindung im Zusammenhang mit einer Anordnung des Anreicherungstyps, das heißt, einer Anordnung, bei welcher der Leitungskanal in den Kanalgebieten 40a, 40b, 40c durch Anlegen einer, eine geeignete Polarität aufweisenden, ersten Spannung an das isolierte Gate 9, 10 als Inversionskanal ausgebildet ist, angewandt wird, versteht es sich von selbst, daß die vorliegende Erfindung ebenfalls auf eine Anordnung mit Verarmungswirkung, das heißt, auf eine Anordnung, bei welcher das Kanalgebiet 40a, 40b, 40c den einen Leitfähigkeitstyp (d. h. den n-Leitfähigkeitstyp, während die zweite Zone p-leitend ist) aufweist, um den Leitungskanal vorzusehen, wenn die Gatespannung Null beträgt, und bei welcher der Leitungskanal durch Anlegen einer, eine geeignete Polarität aufweisenden, ersten Spannung an das isolierte Gate 9, 10 aufgehoben wird, angewandt werden könnte. Das Leitungskanalgebiet einer solchen Anordnung mit Verarmungswirkung könnte durch Ionenimplantation durch die Oberfläche, auf welcher das isolierte Gate 9, 10 auszubilden ist, vorgesehen werden.
- Obwohl die vorliegende Erfindung unter Bezugnahme auf eine IGBT- artige Struktur beschrieben wurde und primär für diese bestimmt ist, besteht die Möglichkeit, die vorliegende Erfindung ebenfalls auf eine konventionelle, MOS-artige Anordnung, das heißt, eine Anordnung, bei welcher die dritte Zone 3 die Sourcezone bildet, die erste Zone 7 die Drain-Driftzonen vorsieht und die mindestens eine Injektorzone 8 nicht vorgesehen, sondern durch eine, den einen Leitfähigkeitstyp aufweisende, stark dotierte Zusatzzone der Drainzone ersetzt wird, anzuwenden. Struktur und Dotierungskonzentration der Anordnung sollten so vorgesehen sein, daß der Abfluß von Ladungsträgern (bei welchen es sich im Falle eines n-Kanal-MOS um Defektelektronen handelt) des entgegengesetzten Leitfähigkeitstyps an dem pn-Übergang 5 ausreicht, um den pn-Übergang 40b' mit Ansteigen der Drainspannung in Durchlaßrichtung vorspannen und damit ein Einschalten des durch den zweiten Zusatzkanal, die zweite Zusatzzone 4b und die Drainzone gebildeten Bipolartransistors bewirken zu können. Eine Anordnung dieser Art würde anfänglich als MOS-Transistor wirken, bei ausreichend hoher Drainspannung jedoch dann als Bipolartransistor arbeiten, welcher durch Aufhebung des Leitungskanales auf einfache Weise abgeschaltet werden könnte.
- Es versteht sich von selbst, daß anstelle der hier beschriebenen, sogenannten Grabentechnologie weitere Technologien mit in einer Vertiefung vorgesehenem Gate (zum Beispiel der sogenannte VMOS oder UMOS) angewandt werden können. Ebenso könnten natürlich die oben beschriebenen Leitfähigkeitstypen umgekehrt werden, um die Ausbildung von p-Kanal-Anordnungen zu ermöglichen. Hierzu wären selbstverständlich entsprechende Änderungen der Polarität angelegter Spannungen bei Betrieb der Anordnung erforderlich.
- Die vorliegende Erfindung könnte ebenfalls auf andere Halbleitermaterialien als Silicium, wie zum Beispiel III-V-Materialien oder Kombinationen verschiedener Halbleitermaterialien, angewandt werden.
- Bei Lesen der vorliegenden Offenbarung sind für Fachkundige weitere Modifikationen und Variationen im Schutzumfang der beigefügten Ansprüche naheliegend. Solche Modifikationen und Variationen können weitere Merkmale umfassen, welche in der Halbleitertechnik bereits bekannt sind und welche anstelle der hier bereits beschriebenen Merkmale oder zusätzlich zu diesen verwendet werden können.
- Es wurde oben erwähnt, daß die Zeichnung Ausführungsbeispiele der Erfindung darstellt. Um Mißverständnisse zu vermeiden, wird weiterhin erklärt, daß die in den nachfolgenden Patentansprüchen technischen Merkmalen zugeordneten Bezugsziffern, welche sich auf Merkmale in der Zeichnung beziehen und zwischen Klammern gesetzt sind, gemäß Regel 29(7) EPÜ zum alleinigen Zwecke der Vereinfachung des Patentanspruches unter Bezugnahme auf ein Ausführungsbeispiel eingefügt worden sind.
Claims (11)
1. Halbleiteranordnung (1a; 1b; 1c; 1d) mit einer Bipolarfeldeffektanordnung
mit isoliertem Gate, welche einen Halbleiterkörper (2) vorsieht, der eine erste Zone (3)
des einen Leitfähigkeitstyps, eine, einen ersten pn-Übergang (5) mit der ersten Zone (3)
bildende, zweite Zone (4) des entgegengesetzten Leitfähigkeitstyps, eine dritte Zone (5)
des einen Leitfähigkeitstyps, welche einen zweiten pn-Übergang (7) mit der zweiten
Zone (4) bildet und durch die zweite Zone (4) von der ersten Zone (3) getrennt ist, ein
isoliertes Gate (9, 10), ein in der zweiten Zone (4) vorgesehenes und an das isolierte
Gate (9, 10) angrenzendes Kanalgebiet (40), welches durch das isolierte Gate (9, 10)
zwischen einem ersten Zustand, in welchem ein Leitungskanal des einen
Leitfähigkeitstyps eine Leiterbahn für den Fluß von Ladungsträgern des einen Leitfähigkeitstyps
zwischen der ersten und dritten Zone (3 und 6) vorsieht, und einem zweiten Zustand, in
welchem der Leitungskanal aufgehoben wird, gatesteuerbar ist, aufweist, wobei die
Anordnung so konzipiert ist, daß das Einsetzen der Bipolartransistorfunktion durch die
erste, zweite und dritte Zone (3, 4 und 6) unterbunden wird, dadurch gekennzeichnet,
daß das Kanalgebiet (40) ein erstes und zweites Zusatzkanalgebiet (40a und 40b)
aufweist, um den jeweiligen ersten und zweiten Zusatzleitungskanal des einen
Leitfähigkeitstyps in dem ersten Zustand des Kanalgebietes (40) vorzusehen, wobei das zweite
Zusatzkanalgebiet (40b) durch das erste Zusatzkanalgebiet (40a) von der dritten Zone
(6) beabstandet ist und schwächer als das erste Zusatzkanalgebiet (40a) dotiert ist, wobei
der zweite Zusatzleitungskanal einen Bipolartransistor mit der zweiten und ersten Zone
(4 und 3) bildet und wobei ein pn-Übergang (40b) zwischen dem zweiten
Zusatzleitungskanal und der zweiten Zone (4) in Durchlaßrichtung vorgespannt ist, wenn ein
Strom von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps in der zweiten Zone
(4) bei Betrieb der Anordnung einen vorgegebenen Wert erreicht, wodurch in dem
durch den zweiten Zusatzleitungskanal, die zweite Zone und die erste Zone gebildeten
Bipolartransistor die Bipolartransistorfunktion ausgelöst wird, welche bei Aufhebung des
Leitungskanales endet.
2. Halbleiteranordnung nach Anspruch 1, bei welcher die zweite Zone (4)
eine, an das isolierte Gate (9, 10) angrenzende, erste und zweite Zusatzzone (4a und 4b)
aufweist, wobei das erste und zweite Kanalgebiet (40a und 40b) jeweils in der ersten
und zweiten Zusatzzone (4a und 4b) angeordnet sind.
3. Halbleiteranordnung nach Anspruch 2, bei welcher die zweite Zusatzzone
(4b) von der ersten Zone (3) durch eine, in der zweiten Zone (4) enthaltene, dritte
Zusatzzone (4c), welche stärker als die zweite Zusatzzone (4b) dotiert ist, getrennt ist.
4. Halbleiteranordnung nach einem der Ansprüche 1, 2 oder 3, bei welcher
die dritte Zone (6) gegen die zweite Zone (4) elektrisch kurzgeschlossen ist.
5. Halbleiteranordnung nach einem der vorangegangenen Ansprüche, bei
welcher der Halbleiterkörper (2) eine erste und zweite, sich gegenüberliegende
Hauptoberfläche (2a und 2b) aufweist und der erste und zweite pn-Übergang (5 und 7) auf die
erste Hauptoberfläche (2a) auftreffen, so daß das Kanalgebiet (40) an die erste
Hauptoberfläche (2a) angrenzt und sich die isolierte Gatestruktur (9, 10) auf der ersten
Hauptoberfläche (2a) über dem Kanalgebiet (40) erstreckt.
6. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, bei welcher der
Halbleiterkörper (2) eine erste und zweite, sich gegenüberliegende Hauptoberfläche (2a
und 2b) aufweist, die dritte Zone (6) auf die erste Hauptoberfläche (2a) auftrifft und die
isolierte Gatestruktur (9, 10) in einer Vertiefung, welche sich von der ersten
Hauptoberfläche (2a) durch die dritte und zweite Zone (4 und 6) in die erste Zone (3) erstreckt,
ausgebildet ist.
7. Halbleiteranordnung nach einem der vorangegangenen Ansprüche, bei
welcher der Halbleiterkörper (2) eine erste und zweite, sich gegenüberliegende
Hauptoberfläche (2a und 2b) aufweist und die dritte und erste Zone (6 und 3) auf die erste
Hauptoberfläche (2a) des Halbleiterkörpers (2) auftreffen.
8. Halbleiteranordnung nach einem der vorangegangenen Ansprüche, bei
welcher der Halbleiterkörper (2) eine erste und zweite, sich gegenüberliegende
Hauptoberfläche (2a und 2b) aufweist und die dritte und erste Zone (6 und 3) jeweils auf die
erste und zweite Hauptoberfläche (2a und 2b) des Halbleiterkörpers (2) auftreffen.
9. Halbleiteranordnung nach einem der Ansprüche 1 bis 6, bei welcher der
Strom von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps durch zumindest
eine Injektorzone (8) des entgegengesetzten Leitfähigkeitstyps vorgesehen ist, welche in
dem Halbleiterkörper (2) angeordnet ist und einen dritten pn-Übergang mit der ersten
Zone (3) bildet, um Ladungsträger des entgegengesetzten Leitfähigkeitstyps in die erste
Zone (3) zu injizieren, wobei die Anordnung so konzipiert ist, daß eine Auslösung der
Thyristorfunktion durch die erste, zweite, dritte und Injektorzone (3, 4, 6 und 8)
verhindert wird, und wobei der Stom von Ladungsträgern des entgegengesetzten
Leitfähigkeitstyps in der zweiten Zone (4) aus der Injektion von Ladungsträgern des
entgegengesetzten Leitfähigkeitstyps durch die mindestens eine Injektorzone resultiert
und die Thyristorfunktion, welche bei Aufhebung des Leitungskanales endet, mit der
mindestens einen Injektorzone (8) durch den, durch den zweiten Zusatzleitungskanal,
die zweite Zone und die erste Zone bei Einsetzen der Bipolartransistorfunktion
gebildeten Bipolartransistor ausgelöst wird.
10. Halbleiteranordnung nach Anspruch 9, bei welcher der Halbleiterkörper
(2) eine erste und zweite, sich gegenüberliegende Hauptoberfläche (2a und 2b) aufweist
und die dritte und die Injektorzone (6 und 8) auf die erste Hauptoberfläche (2a) des
Halbleiterkörpers (2) auftreffen.
11. Halbleiteranordnung nach Anspruch 9, bei welcher der Halbleiterkörper
(2) eine erste und zweite, sich gegenüberliegende Hauptoberfläche (2a und 2b) aufweist
und die dritte und die Injektorzone (6 und 8) jeweils auf die erste und zweite
Hauptoberfläche (2a und 2b) des Halbleiterkörpers (2) auftreffen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB939313843A GB9313843D0 (en) | 1993-07-05 | 1993-07-05 | A semiconductor device comprising an insulated gate field effect transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69414311D1 DE69414311D1 (de) | 1998-12-10 |
DE69414311T2 true DE69414311T2 (de) | 1999-06-02 |
Family
ID=10738303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69414311T Expired - Fee Related DE69414311T2 (de) | 1993-07-05 | 1994-06-30 | Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate |
Country Status (5)
Country | Link |
---|---|
US (1) | US5489787A (de) |
EP (1) | EP0633611B1 (de) |
JP (1) | JPH0758332A (de) |
DE (1) | DE69414311T2 (de) |
GB (1) | GB9313843D0 (de) |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6001678A (en) * | 1995-03-14 | 1999-12-14 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
JP2987328B2 (ja) * | 1995-06-02 | 1999-12-06 | シリコニックス・インコーポレイテッド | 双方向電流阻止機能を備えたトレンチ型パワーmosfet |
JP3384198B2 (ja) * | 1995-07-21 | 2003-03-10 | 三菱電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
SE9601179D0 (sv) * | 1996-03-27 | 1996-03-27 | Abb Research Ltd | A field controlled semiconductor device of SiC and a method for production thereof |
JPH09331062A (ja) * | 1996-06-11 | 1997-12-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
GB2321337B (en) * | 1997-01-21 | 2001-11-07 | Plessey Semiconductors Ltd | Improvements in or relating to semiconductor devices |
US6060746A (en) * | 1997-02-11 | 2000-05-09 | International Business Machines Corporation | Power transistor having vertical FETs and method for making same |
US6011279A (en) * | 1997-04-30 | 2000-01-04 | Cree Research, Inc. | Silicon carbide field controlled bipolar switch |
JPH10335649A (ja) * | 1997-05-27 | 1998-12-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6121633A (en) * | 1997-06-12 | 2000-09-19 | Cree Research, Inc. | Latch-up free power MOS-bipolar transistor |
US5969378A (en) * | 1997-06-12 | 1999-10-19 | Cree Research, Inc. | Latch-up free power UMOS-bipolar transistor |
US5940689A (en) * | 1997-06-30 | 1999-08-17 | Harris Corporation | Method of fabricating UMOS semiconductor devices using a self-aligned, reduced mask process |
US6096608A (en) * | 1997-06-30 | 2000-08-01 | Siliconix Incorporated | Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench |
GB2327295A (en) * | 1997-07-11 | 1999-01-20 | Plessey Semiconductors Ltd | MOS controllable power semiconductor device |
DE19804192A1 (de) * | 1998-02-03 | 1999-08-12 | Siemens Ag | Verfahren zur Herstellung eines Leistungshalbleiterbauelementes |
GB9808237D0 (en) * | 1998-04-17 | 1998-06-17 | Koninkl Philips Electronics Nv | Mnufacture of field-effect semiconductor devices |
GB9808234D0 (en) * | 1998-04-17 | 1998-06-17 | Koninkl Philips Electronics Nv | Mnufacture of trench-gate semiconductor devices |
JP2000049338A (ja) * | 1998-07-28 | 2000-02-18 | Mitsubishi Electric Corp | 絶縁ゲート型トランジスタの特性評価方法、絶縁ゲート型トランジスタの製造方法、絶縁ゲート型トランジスタの特性評価装置、および特性評価プログラムを記録してあるコンピュータ読み取り可能な記録媒体 |
EP1155458B1 (de) * | 1998-12-18 | 2010-02-03 | Infineon Technologies AG | Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet |
US6373098B1 (en) * | 1999-05-25 | 2002-04-16 | Fairchild Semiconductor Corporation | Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device |
DE19945639A1 (de) * | 1999-09-23 | 2001-04-05 | Abb Semiconductors Ag | Bipolartransistor mit isolierter Gateelektrode (IGBT) |
DE10009345C1 (de) * | 2000-02-28 | 2001-07-19 | Infineon Technologies Ag | Feldeffekt-Transistoranordnung mit hoher Latch-up-Festigkeit und Verfahren zu deren Herstellung |
JP4371521B2 (ja) * | 2000-03-06 | 2009-11-25 | 株式会社東芝 | 電力用半導体素子およびその製造方法 |
US6445037B1 (en) * | 2000-09-28 | 2002-09-03 | General Semiconductor, Inc. | Trench DMOS transistor having lightly doped source structure |
DE10205324B4 (de) * | 2001-02-09 | 2012-04-19 | Fuji Electric Co., Ltd. | Halbleiterbauelement |
DE10205323B4 (de) * | 2001-02-09 | 2011-03-24 | Fuji Electric Systems Co., Ltd. | Verfahren zur Herstellung eines Halbleiterbauelements |
DE10126308B4 (de) * | 2001-05-30 | 2008-02-21 | Infineon Technologies Ag | Rückwärtssperrender Leistungstransistor |
US20020179968A1 (en) * | 2001-05-30 | 2002-12-05 | Frank Pfirsch | Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components |
JP4945055B2 (ja) * | 2003-08-04 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
EP1531497A1 (de) * | 2003-11-17 | 2005-05-18 | ABB Technology AG | IGBT Kathodendesign mit verbessertem Sicherheitsbetriebsbereich |
DE10361135B4 (de) * | 2003-12-23 | 2006-07-27 | Infineon Technologies Ag | Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain |
JP2005340626A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
US7285822B2 (en) * | 2005-02-11 | 2007-10-23 | Alpha & Omega Semiconductor, Inc. | Power MOS device |
US8093651B2 (en) * | 2005-02-11 | 2012-01-10 | Alpha & Omega Semiconductor Limited | MOS device with integrated schottky diode in active region contact trench |
US8362547B2 (en) | 2005-02-11 | 2013-01-29 | Alpha & Omega Semiconductor Limited | MOS device with Schottky barrier controlling layer |
US7948029B2 (en) * | 2005-02-11 | 2011-05-24 | Alpha And Omega Semiconductor Incorporated | MOS device with varying trench depth |
US8283723B2 (en) * | 2005-02-11 | 2012-10-09 | Alpha & Omega Semiconductor Limited | MOS device with low injection diode |
WO2008035134A1 (en) * | 2006-09-22 | 2008-03-27 | Freescale Semiconductor, Inc. | Semiconductor device and method of forming a semiconductor device |
JP2007173878A (ja) * | 2007-03-28 | 2007-07-05 | Toshiba Corp | 半導体装置 |
CN100580905C (zh) * | 2007-04-20 | 2010-01-13 | 晶能光电(江西)有限公司 | 获得在分割衬底上制造的半导体器件的高质量边界的方法 |
WO2009039441A1 (en) | 2007-09-21 | 2009-03-26 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
JP4957840B2 (ja) * | 2010-02-05 | 2012-06-20 | 株式会社デンソー | 絶縁ゲート型半導体装置 |
JP2012099601A (ja) * | 2010-11-01 | 2012-05-24 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
WO2012106834A1 (en) * | 2011-02-12 | 2012-08-16 | Freescale Semiconductor, Inc. Are | Semiconductor device and related fabrication methods |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
CN103021856A (zh) * | 2011-09-28 | 2013-04-03 | 比亚迪股份有限公司 | 具有超级结的半导体结构的形成方法及半导体结构 |
US8872278B2 (en) | 2011-10-25 | 2014-10-28 | Fairchild Semiconductor Corporation | Integrated gate runner and field implant termination for trench devices |
CN104205334B (zh) | 2012-03-05 | 2017-09-01 | 三菱电机株式会社 | 半导体装置 |
CN103578983A (zh) * | 2012-08-01 | 2014-02-12 | 无锡华润上华半导体有限公司 | 场中止型绝缘栅型双极晶体管及其制造方法 |
JP6048317B2 (ja) * | 2013-06-05 | 2016-12-21 | 株式会社デンソー | 炭化珪素半導体装置 |
CN104299907A (zh) * | 2013-07-19 | 2015-01-21 | 北大方正集团有限公司 | Vdmos器件的制作方法 |
CN104795327B (zh) * | 2014-01-16 | 2017-12-15 | 北大方正集团有限公司 | 一种制作平面型vdmos的方法及平面型vdmos |
JP6237408B2 (ja) * | 2014-03-28 | 2017-11-29 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
CN104409485B (zh) * | 2014-12-05 | 2018-10-23 | 国家电网公司 | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 |
CN107546257A (zh) * | 2017-08-23 | 2018-01-05 | 恒泰柯半导体(上海)有限公司 | 金属‑氧化物沟道半导体场效应晶体管的外延层结构 |
CN109599433A (zh) * | 2018-12-10 | 2019-04-09 | 泉州臻美智能科技有限公司 | 一种金属氧化物半导体关断晶闸管及其制作方法 |
JP7396000B2 (ja) * | 2019-12-02 | 2023-12-12 | 富士電機株式会社 | 炭化珪素半導体装置 |
GB2592928A (en) * | 2020-03-10 | 2021-09-15 | Mqsemi Ag | Insulated gate switched transistor |
CN114927561B (zh) * | 2022-06-30 | 2023-05-02 | 电子科技大学 | 一种碳化硅mosfet器件 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2703877C2 (de) * | 1977-01-31 | 1982-06-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung |
FR2422258A1 (fr) * | 1978-01-19 | 1979-11-02 | Radiotechnique Compelec | Dispositif semiconducteur monolithique a transistors de types mos et bipolaire |
US4282478A (en) * | 1978-10-03 | 1981-08-04 | Rca Corporation | Reference current supply circuits |
DE3024015A1 (de) * | 1980-06-26 | 1982-01-07 | Siemens AG, 1000 Berlin und 8000 München | Steuerbarer halbleiterschalter |
US4969028A (en) * | 1980-12-02 | 1990-11-06 | General Electric Company | Gate enhanced rectifier |
DE3224618A1 (de) * | 1982-07-01 | 1984-01-05 | Siemens AG, 1000 Berlin und 8000 München | Igfet mit ladungstraegerinjektion |
US5016076A (en) * | 1990-02-28 | 1991-05-14 | At&T Bell Laboratories | Lateral MOS controlled thyristor |
US5202750A (en) * | 1990-04-09 | 1993-04-13 | U.S. Philips Corp. | MOS-gated thyristor |
US5151762A (en) * | 1990-04-12 | 1992-09-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, fabricating method thereof and flash control device using the semiconductor device |
JP2504862B2 (ja) * | 1990-10-08 | 1996-06-05 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP3163677B2 (ja) * | 1991-09-24 | 2001-05-08 | 富士電機株式会社 | Misfet制御型サイリスタを有する半導体装置 |
US5321281A (en) * | 1992-03-18 | 1994-06-14 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device and method of fabricating same |
-
1993
- 1993-07-05 GB GB939313843A patent/GB9313843D0/en active Pending
-
1994
- 1994-06-30 EP EP94201890A patent/EP0633611B1/de not_active Expired - Lifetime
- 1994-06-30 DE DE69414311T patent/DE69414311T2/de not_active Expired - Fee Related
- 1994-07-05 JP JP6153628A patent/JPH0758332A/ja active Pending
- 1994-07-06 US US08/271,407 patent/US5489787A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0758332A (ja) | 1995-03-03 |
US5489787A (en) | 1996-02-06 |
EP0633611B1 (de) | 1998-11-04 |
DE69414311D1 (de) | 1998-12-10 |
EP0633611A1 (de) | 1995-01-11 |
GB9313843D0 (en) | 1993-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69414311T2 (de) | Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate | |
DE4100444C2 (de) | ||
DE2910566C2 (de) | Statische Induktionshalbleitervorrichtung | |
EP1097481B1 (de) | Leistungshalbleiterbauelement für hohe sperrspannungen | |
DE69319549T2 (de) | Spannungsgesteuerte Halbleiteranordnung | |
DE3110230C2 (de) | ||
DE102010039258B4 (de) | Transistorbauelement mit reduziertem Kurzschlussstrom | |
DE69321642T2 (de) | MOS-kontrollierter Thyristor | |
DE19630740B4 (de) | Bipolarer Transistor mit Kurzschlußanode und seitlich angeordneter isolierter Gate-Elektrode | |
DE19523172A1 (de) | Bidirektionaler Thyristor | |
EP0043009A2 (de) | Steuerbarer Halbleiterschalter | |
DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
EP0913000B1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
DE19744678A1 (de) | Thyristor mit isoliertem Gate | |
DE19638769C1 (de) | Emittergesteuerter Thyristor | |
DE4310606C2 (de) | GTO-Thyristoren | |
DE69122902T2 (de) | Halbleiteranordnung mit einem Thyristor | |
DE4228832C2 (de) | Feldeffekt-gesteuertes Halbleiterbauelement | |
WO2000005768A1 (de) | J-fet-halbleiteranordnung | |
DE19521751A1 (de) | MOS-gesteuerter Thyristor | |
DE4433796A1 (de) | Steuerbares Halbleiterbauelement | |
DE102021006492A1 (de) | Halbleitervorrichtung und verfahren dafür | |
DE69310559T2 (de) | Schaltungs-Halbleiterbauteil mit Gate | |
DE19638437C2 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE69516952T2 (de) | Thyristor mit isoliertem Gate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |