CN103580624A - 射频信号放大电路 - Google Patents

Abstract

本发明涉及射频信号放大电路，其包括主MOS变容管电容、辅助MOS变容管电容、主晶体管、辅助晶体管、输出单元、第一电阻、第二电阻和第三电阻。本发明利用MOS变容管电容（MOS Varactor）容值随电容两端的电压变化的特性，在多重栅晶体管法（MGTR）的基础上，使用MOS变容管电容作为信号耦合电容，代替原有的线性电容，改善信号耦合过程的线性，使整个射频信号放大电路的线性得到优化，同时减少耦合电容所需的芯片面积。

Description

射频信号放大电路

技术领域

本发明涉及射频集成电路技术，具体涉及射频信号放大电路。

背景技术

现代无线通讯系统的空中接口对干扰的定义,除包括了源自本系统内部的干扰外，还有来自异系统的干扰。具体的指标有：发射机的邻道抑制（ACPR，Adjacent channel power rejection），互调特性（inter-modulation）等，和接收机的邻道选择性(ACS,Adjacentchannel selectivity)，抗阻塞性能(anti-Blockingcharacteristic),互调特性(inter-modulation)等。射频收发机的三阶线性的优劣直接决定了以上指标的优劣。

如图1所示，为现有技术的射频收发机，其发射通道一般依次由数模转换器100、滤波器102、上变频混频器104、预功放放大器107、和功率放大器111连接构成；其接收通道一般依次由低噪声放大器108、下变频混频器105、滤波器103和模数转换器101连接构成。射频信号放大器在发射通道表现为功率放大器PA前的预功放放大器（PPA，pre-PA amplifier）和功率放大器（PA,Power amplifier），在接收通道中表现为低噪声放大器（LNA，low noise amplifier）。以上列举的三种射频信号放大器的非线性性能对射频收发机整体线性性能有着至关重要的影响。

射频信号放大器非线性可由（公式1）表征，射频信号放大器的线性通常用IIP3或OIP3定义（公式2）：

$V_{\mathrm{RFOUT}}=\mathrm{gm}*V_{\mathrm{RFIN}}*Z_{\mathrm{Load}}=(g_1{V}_{\mathrm{RFIN}}+g_2{V}_{\mathrm{RFIN}}^2+g_3{V}_{\mathrm{RFIN}}^3+\·\·\·)*Z_{\mathrm{Load}}$

$g_1=\frac{\∂I_{\mathrm{RFOUT}}}{\∂V_{\mathrm{RFIN}}},g_2=\frac{{\∂}^2{I}_{\mathrm{RFOUT}}}{{\∂}^2{V}_{\mathrm{RFIN}}},g_3=\frac{{\∂}^3{I}_{\mathrm{RFOUT}}}{{\∂}^3{V}_{\mathrm{RFIN}}}$         （公式1）

$A_{\mathrm{IIP}3}=\sqrt{\frac{4}{3}\left|\frac{g_1}{g_3}\right|}{A}_{\mathrm{OIP}3}=A_{\mathrm{IIP}3}*\mathrm{gm}*Z_{\mathrm{Load}}$         （公式2）

其中，V_RFIN是射频信号放大器的输入电压信号，V_RFOUT是射频信号放大器的输出电压信号,gm是射频信号放大器的输出电流对输入电压信号的跨导，Z_Load是射频信号放大器的负载阻抗，g₁、g₂和g₃分别是射频信号放大器输出电流对输入电压信号的一阶导数、二阶导数和三阶导数。

目前主流的CMOS工艺条件下，以输出功率为0dBm的预功放放大器为例，受MOS器件电流电压呈平方转换（I-V特性）限制，单个MOS管作为跨导元件的射频信号放大器的OIP3通常在15dBm左右，但主流OFDM射频发射机对OIP3基本要求达到23dBm以上。

多重栅晶体管法（MGTR,Multiple-Gated Transistor）是常用的改善射频信号放大器线性的方法。该方法最早由B.Kim在2000年IEEE Microwave and Guided Wave Letters中公开。

在采用多重栅晶体管法的射频信号放大器中（见图2），其包括主晶体管M_main、辅助晶体管M_aux、电阻R1、电阻R2、电阻R3、耦合电容C_main、耦合电容C_aux和输出单元，主晶体管M_main的栅极通过耦合电容C_main与射频信号输入端V_rfin连接，辅助晶体管M_aux的栅极通过耦合电容C_aux与射频信号输入端V_rfin连接，耦合电容C_main和耦合电容C_aux均通过电阻R1与偏置电压V_dcin连接，主晶体管M_main的漏极与输出单元的输入端连接，输出单元的供电端与电源电压Vdd连接。主晶体管M_main和辅助晶体管M_aux的源极和漏极分别短接，主晶体管M_main的源极接地（Vss），主晶体管M_main通过偏置电压V_bmain和电阻R2偏置在饱和区，辅助晶体管M_aux通过偏置电压V_baux和电阻R3偏置在亚阈值区。处于饱和区时，主晶体管M_main的g₃值为负数，处于亚阈值区时，辅助晶体管M_aux的g₃值为正数。因此，分别配置两支路的增益，使两支路g₃之和趋近于零，射频信号放大器的线性性能就得到相当程度的改善。过程可由公式3表示。

$V_{\mathrm{RFOUT}}=({\mathrm{gm}}_{\mathrm{main}}+{\mathrm{gm}}_{\mathrm{aux}})*V_{\mathrm{RFIN}}*Z_{\mathrm{Load}}$

$=[(g_{1\mathrm{main}}+g_{1\mathrm{aux}})V_{\mathrm{RFIN}}+(g_{2\mathrm{main}}+g_{2\mathrm{aux}})V_{\mathrm{RFIN}}^2+(g_{3\mathrm{mian}}+g_{3\mathrm{aux}})V_{\mathrm{RFIN}}^3+...)]*Z_{\mathrm{Load}}$

$g_{3\mathrm{main}}+g_{3\mathrm{aux}}\→0$            （公式3）

通用MGTR法并没有考虑信号耦合过程中的产生的非线性。具体的：MGTR法使用到的器件除了主/辅助晶体管外，还需要两个耦合电容C_main、C_aux。通常C_main、C_aux使用的是线性电容，如MIM（Metal-Insulation-Metal）电容或MOM（Metal-Oxide-Metal）电容。线性电容的容值不随两端电压变化而变化。

主/辅助支路的耦合传递函数见公式4

$F_{\mathrm{main}}=\frac{C_{\mathrm{main}}}{C_{\mathrm{main}}+C_{\mathrm{gmain}}},F_{\mathrm{aux}}=\frac{C_{\mathrm{aux}}}{C_{\mathrm{aux}}+C_{\mathrm{gaux}}}$         （公式4）

主/辅助晶体管的栅极电容C_gmain、C_gaux随着各自的栅源电压V_gs的变化而变化（见图3），即栅极电容在不同的偏置下并非恒定。据公式4，F_main和F_aux也随输入电压信号的变化而变化，耦合过程存在非线性贡献。尤其，辅助晶体管处于亚阈值区，晶体管沟道处于耗尽区和弱反型区的过渡区域，C_gaux的非线性最大。

当线性耦合电容取值比栅电容大得多时，耦合过程的非线性贡献可以忽略。但当芯片面积限制，耦合电容无法取较大的值时，尤其辅助支路的耦合电容不足够大时，该耦合过程的非线性对整个射频信号放大器的线性性能就表现的比较明显了。

因此MGTR法射频信号放大器的电压传递可改写成公式5：

$\begin{array}{c}{V}_{\mathrm{RFOUT}}=\mathrm{gm}*V_{\mathrm{RFIN}}*Z_{\mathrm{Load}}\\ =\left[\begin{array}{c}{F}_{\mathrm{main}}\left(V_{\mathrm{RFIN}}\right)*(g_{\mathrm{lmain}}{V}_{\mathrm{RFIN}}+g_{2\mathrm{main}}{V}_{\mathrm{RFIN}}^2+g_{3\mathrm{main}}{V}_{\mathrm{RFIN}}^3+...)\\ +F_{\mathrm{aux}}\left(V_{\mathrm{RFIN}}\right)*(g_{1\mathrm{aux}}{V}_{\mathrm{RFIN}}+g_{2\mathrm{aux}}{V}_{\mathrm{RFIN}}^2+g_{3\mathrm{aux}}{V}_{\mathrm{RFIN}}^3+...)\end{array}\right]*Z_{\mathrm{Load}}\end{array}$

         （公式5）

g_1main、g_2main、g_3main以及g_1aux、g_2aux、g_3aux分别是主晶体管和辅助晶体管输出电流对输入电压信号的一阶导数、二阶导数和三阶导数。

发明内容

本发明的目的在于提出一种射频信号放大电路，其能解决耦合过程的非线性影响整个射频信号放大器的线性性能表现的问题。

为了达到上述目的，本发明所采用的技术方案如下：

一种射频信号放大电路，其包括一主MOS变容管电容、一辅助MOS变容管电容、一主晶体管、一辅助晶体管、一输出单元、一第一电阻、一第二电阻和一第三电阻；主MOS变容管电容的栅极和辅助MOS变容管电容的栅极连接在一起并作为射频信号输入端，所述射频信号输入端通过第一电阻接入一工作电压；主MOS变容管电容的源极和漏极连接在一起并作为主SD端，辅助MOS变容管电容的源极和漏极连接在一起并作为辅助SD端；主晶体管和辅助晶体管的源极均接地，主晶体管的漏极和辅助晶体管的漏极连接在一起，主晶体管的栅极与主SD端连接，辅助晶体管的栅极与辅助SD端连接；主晶体管的栅极通过第二电阻接入一主偏置电压，辅助晶体管的栅极通过第三电阻接入一辅助偏置电压；主晶体管的漏极与所述输出单元的输入端连接；所述输出单元的供电端接入一电源电压；

其中，所述工作电压，用于使所述主MOS变容管电容的栅源电压大于零且小于其积累区电压，以及使所述辅助MOS变容管电容的栅源电压大于零且小于其积累区电压。

优选的，所述输出单元包括一负载阻抗和一共栅晶体管，所述共栅晶体管的漏极通过负载阻抗接入所述电源电压，共栅晶体管的栅极接入一共栅偏置电压，共栅晶体管的源极与主晶体管的漏极连接；共栅晶体管的漏极与负载阻抗的连接节点作为射频信号输出端。进一步优选的，所述共栅晶体管的驱动电压高于主晶体管和/或辅助晶体管的驱动电压。

优选的，主晶体管工作在饱和区，辅助晶体管工作在亚阈值区。

本发明具有如下有益效果：

第一,通过改善信号耦合过程的线性，可显著提高射频信号放大电路线性性能；第二，显著改善了耦合电容面积效率，减少耦合电容芯片面积开销；第三，耦合过程工艺匹配性更好，射频信号放大电路性能相对工艺变化的稳定性更佳。

附图说明

图1为现有技术的射频收发机的电路原理示意图；

图2为现有技术的射频信号放大器的电路原理示意图；

图3为现有技术的晶体管的栅极电容-栅源电压特性曲线（C_gs-V_gs特性曲线）；

图4为本发明的一个实施例的射频信号放大电路的电路原理示意图；

图5为MOS变容管电容的栅极电容-栅源电压特性曲线（C_gs-V_gs特性曲线）；

图6为本发明的另一个实施例的射频信号放大电路的电路原理示意图；

图7为本发明的射频信号放大电路与现有技术的射频信号放大电路输出功率的三阶互调比的比较示意图；

图8为本发明的射频信号放大电路与现有技术的射频信号放大电路输出功率为1.5dBm时OIP3的比较示意图。

具体实施方式

下面，结合附图以及具体实施方式，对本发明做进一步描述。

如图4所示，一种射频信号放大电路，其包括一主MOS变容管电容C_main、一辅助MOS变容管电容C_aux、一主晶体管M_main、一辅助晶体管M_aux、一输出单元、一第一电阻R1、一第二电阻R2和一第三电阻R3。

主MOS变容管电容C_main的栅极G和辅助MOS变容管电容C_aux的栅极G连接在一起并作为射频信号输入端V_rfin，所述射频信号输入端V_rfin通过第一电阻R1接入一工作电压V_dcin。所述工作电压V_dcin，用于使所述主MOS变容管电容C_main的栅源电压大于零且小于其积累区电压，以及使所述辅助MOS变容管电容C_aux的栅源电压V_gs大于零且小于其积累区电压V_corner，即限制两电容工作在其各自的C_gs-V_gs曲线的过渡区的正半区（见图5）。

主MOS变容管电容C_main的源极和漏极连接在一起并作为主SD端，辅助MOS变容管电容C_aux的源极和漏极连接在一起并作为辅助SD端。主晶体管M_main和辅助晶体管M_aux的源极均接地（Vss），主晶体管M_main的漏极和辅助晶体管M_aux的漏极连接在一起，主晶体管M_main的栅极与主SD端连接，辅助晶体管M_aux的栅极与辅助SD端连接。

主晶体管M_main的栅极通过第二电阻R2接入一主偏置电压V_bmain，所述主偏置电压V_bmain用于使主晶体管M_main工作在饱和区。

辅助晶体管M_aux的栅极通过第三电阻R3接入一辅助偏置电压V_baux，所述辅助偏置电压V_baux用于使辅助晶体管M_aux工作在亚阈值区。

主晶体管M_main的漏极与所述输出单元的输入端连接，所述输出单元的供电端接入一电源电压Vdd，所述电源电压Vdd为3.3V。具体的，所述输出单元包括一负载阻抗Zload和一共栅晶体管M_cas，所述共栅晶体管M_cas的漏极通过负载阻抗Zload接入所述电源电压Vdd，共栅晶体管M_cas的栅极接入一共栅偏置电压V_bcas，共栅晶体管M_cas的源极与主晶体管M_main的漏极连接。共栅晶体管M_cas的漏极与负载阻抗Zload的连接节点作为射频信号输出端V_rfout。共栅晶体管M_cas可减轻主晶体管M_main和辅助晶体管M_aux的密勒效应（The Miller Effect），还起到射频信号的反向隔离作用。另外，所述共栅晶体管M_cas的驱动电压为3.3V，主晶体管M_main和辅助晶体管M_aux的驱动电压均为1.2V。

本实施例的基本原理是：利用MOS变容管电容（MOS Varactor）容值随电容两端的电压变化的特性，在MGTR法的基础上，使用MOS变容管电容作为信号耦合电容，代替原有的线性电容，改善信号耦合过程的线性，使整个射频信号放大电路的线性得到优化，同时减少耦合电容所需的芯片面积。

MOS变容管电容是CMOS工艺提供的标准器件，属于电荷积累型N型沟道电容。MOS变容管电容的电容电压特性（C_gs-V_gs特性）见图5所示。图5中C_gs-V_gs特性曲线可见，当V_gs小于负一个阈值电压时，电容体处于耗尽区，随着栅极电压提高，电容体逐渐从耗尽区过渡到积累区。当V_gs大于积累区电压V_corner时，电容体完全处于积累区，电容值保持基本恒定。这一过程，电容值增大4-5倍。图4可见，Ｇ端作MOS变容管电容的正极，SD端作MOS变容管电容的负极，V_gs电压单调控制变容管电容的容值，V_gs越大，变容管电容C_gs越大。

在130nmCMOS工艺中，MOS变容管电容有源区单位面积电容最高可达12fF/um²,具有比MIM电容(1.5fF/um²)高出最多8倍的有源区单位面积电容的优点，使用MOS变容管电容可减少耦合电容对芯片面积的要求。

由于耦合电容的容值和栅极电容的容值都与薄氧化层厚度成反比，相比采用MIM电容或MOM电容（耦合电容的容值和栅电容的容值不相关），耦合系数基本不随工艺变化而变化。因此，采用本实施例的电路，在工艺参数变化时，稳定性更好。

本实施例的设计过程如下：

第一步，按通用MGTR法，设计主晶体管M_main、辅助晶体管M_aux的尺寸和主偏置电压V_bmain、辅助偏置电压V_baux。主晶体管M_main偏置在饱和区，辅助晶体管M_aux偏置在亚阈值区。通过直流扫描，得到两者的输出电流与输入电压关系曲线，对曲线分别求导，得到g_3main和g_3aux,调整主/辅助晶体管的尺寸以及主/辅助偏置电压，使g_3main和g_3aux在输入信号幅度范围内最大程度的相互抵消。

第二步，分别在主放大支路和辅助放大支路加入耦合用的主MOS变容管电容C_main和辅助MOS变容管电容C_aux，设定两个MOS变容管电容的工作电压，也即设定V_dcin。设定的V_dcin值要求满足以下原则：C_main和C_aux的V_gs大于零，且小于积累区电压V_corner，即限制两电容工作在其C_gs-V_gs曲线的过渡区的正半区。

第三步，分别选定适当的MOS变容管电容大小。该步骤中，可分别对两支路的MOS变容管电容进行参数扫描，通过测量不同参数下的IP3值，得到最优值。

本实施例的电路可应用在集成的低噪声放大器，预功放放大器和功率放大器等要求高线性的射频信号放大器的设计中。

另外，本实施例的电路形式可以是如图4的单端输入单端输出形式，也可以扩展为如图6的差分输入差分输出形式。

现以一个基于TSMC130nm CMOS工艺下的2.4GHz频段的预功放放大器的设计实例，通过比较本实施例的电路（图4）和通用MGTR法电路（图2），详细说明本实施例的技术方案：

如图4所示，Vdd为3.3V，各器件参数如下：M_main宽长为115um/0.13um,M_aux宽长为580um/0.13um,M_cas宽长为940um/0.35um；C_main宽长为48um/1.6um，V_gs为0V时C_main容值0.6pF；C_aux宽长比为216um/1.6um，V_gs为0V时C_aux容值2.7pF；各电压V_dcin、V_bmain、V_baux、V_bcas取值分别是0.65V、0.65V、0.33V、1.8V。

对照用的通用MGTR法电路（图2）使用MIM电容(1.5fF/um²)作为耦合电容，C_main有源区宽长22um/18um,容值为0.6pF;C_aux有源区宽长44um/40um,容值为2.7pF。其余参数与图4电路参数一致。仿真用的电路都是差分输入差分输出形式（图6），以下是仿真结果对比：

上表中数据可见得，在消耗相同电流，输出相同功率情况下，采用本实施例的射频信号放大电路OIP3提高7.5dBm，耦合电容面积仅为使用MIM电容通用MGTR法面积的42%（3300/7800=42%）。

图7是两射频放大电路输出功率，三阶互调比（IM3Inter-modulation3^rd）的比较，采用本实施例的射频信号放大电路在输出功率从-20dBm到+5dBm范围内，较大程度地减少了三阶互调产物的生成。

图8是两射频放大器在输出功率为1.5dBm时OIP3的比较，在适当的V_dcin区间中，OIP3值较通用MGTR法改善多达7.5dBm。

对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及变形，而所有的这些改变以及变形都应该属于本发明权利要求的保护范围之内。

Claims (4)

1.射频信号放大电路，其特征在于，包括一主MOS变容管电容、一辅助MOS变容管电容、一主晶体管、一辅助晶体管、一输出单元、一第一电阻、一第二电阻和一第三电阻；主MOS变容管电容的栅极和辅助MOS变容管电容的栅极连接在一起并作为射频信号输入端，所述射频信号输入端通过第一电阻接入一工作电压；主MOS变容管电容的源极和漏极连接在一起并作为主SD端，辅助MOS变容管电容的源极和漏极连接在一起并作为辅助SD端；主晶体管和辅助晶体管的源极均接地，主晶体管的漏极和辅助晶体管的漏极连接在一起，主晶体管的栅极与主SD端连接，辅助晶体管的栅极与辅助SD端连接；主晶体管的栅极通过第二电阻接入一主偏置电压，辅助晶体管的栅极通过第三电阻接入一辅助偏置电压；主晶体管的漏极与所述输出单元的输入端连接；所述输出单元的供电端接入一电源电压；

其中，所述工作电压，用于使所述主MOS变容管电容的栅源电压大于零且小于其积累区电压，以及使所述辅助MOS变容管电容的栅源电压大于零且小于其积累区电压。

2.如权利要求1所述的射频信号放大电路，其特征在于，所述输出单元包括一负载阻抗和一共栅晶体管，所述共栅晶体管的漏极通过负载阻抗接入所述电源电压，共栅晶体管的栅极接入一共栅偏置电压，共栅晶体管的源极与主晶体管的漏极连接；共栅晶体管的漏极与负载阻抗的连接节点作为射频信号输出端。

3.如权利要求2所述的射频信号放大电路，其特征在于，所述共栅晶体管的驱动电压高于主晶体管和/或辅助晶体管的驱动电压。

4.如权利要求1所述的射频信号放大电路，其特征在于，主晶体管工作在饱和区，辅助晶体管工作在亚阈值区。

Images