CN107527584A - 像素电路的驱动方法、像素电路和显示装置 - Google Patents
像素电路的驱动方法、像素电路和显示装置 Download PDFInfo
- Publication number
- CN107527584A CN107527584A CN201710811995.3A CN201710811995A CN107527584A CN 107527584 A CN107527584 A CN 107527584A CN 201710811995 A CN201710811995 A CN 201710811995A CN 107527584 A CN107527584 A CN 107527584A
- Authority
- CN
- China
- Prior art keywords
- voltage
- image element
- element circuit
- median
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种像素电路的驱动方法、像素电路和显示装置。像素电路包括栅线、数据线和公共电极层，栅线和数据线交叉限定像素单元，像素单元包括薄膜晶体管和像素电极，薄膜晶体管包括栅极、有源层和源漏极，源漏极和公共电极层之间设置有半导体层，源漏极和公共电极层形成电容，方法包括：栅极上加载栅极电压；源漏极上加载像素电压；公共电极层上加载设定电压，以使电容的电容值在源漏极上加载不同的像素电压时不变。本发明中，公共电极层上加载设定电压，以使电容的电容值在源漏极上加载不同的像素电压时不变，实现了在像素电压的驱动范围内电容的电容值不发生变化，从而避免了显示装置在像素电压的驱动范围内产生残像。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种像素电路的驱动方法、像素电路和显示装置。
背景技术
在垂直配向(Vertically-aligned，简称VA)模式的显示装置中，源漏极和公共电极层之间形成电容，且源漏极和公共电极层之间设置有a-Si层。
图1为现有技术中不同像素电压下电容值的示意图，如图1所示，当在源漏极上加载像素电压，像素电压为负反转像素电压和正反转像素电压时，电容值均发生变化。当像素电压小于负反转像素电压时电容值趋于饱和(saturation)状态，当像素电压大于正反转像素电压时电容值趋于饱和状态，即当像素电压小于负反转像素电压时以及大于正反转像素电压时电容值不再发生变化。图1中的箭头表示电容值趋于饱和状态。
综上，在长期驱动过程中，由于a-Si层变形导致在源漏极上加载不同的像素电压时，在像素电压的驱动范围内电容的电容值发生变化，从而使得显示装置产生残像。
发明内容
本发明提供一种像素电路的驱动方法、像素电路和显示装置，用于避免显示装置在像素电压的驱动范围内产生残像。
为实现上述目的，本发明提供了一种像素电路的驱动方法，所述像素电路包括栅线、数据线和公共电极层，栅线和数据线交叉限定像素单元，像素单元包括薄膜晶体管和像素电极，所述薄膜晶体管包括栅极、有源层和源漏极，所述源漏极和所述公共电极层之间设置有半导体层，所述源漏极和所述公共电极层形成电容，所述方法包括：
所述栅极上加载栅极电压；
所述源漏极上加载像素电压；
所述公共电极层上加载设定电压，以使所述电容的电容值在所述源漏极上加载不同的像素电压时不变。
可选地，所述设定电压小于或等于第一设定值，所述像素电压的范围为第一端点值至第二端点值，所述第一设定值小于或等于第一中间值和所述第一端点值之间的中间值，所述第一中间值为所述第二端点值和所述第一端点值之间的中间值。
可选地，所述第一设定值为所述第一中间值和所述第一端点值之间的中间值与所述像素电压的跳变电压之间的差值。
可选地，所述设定电压大于或等于第二设定值，所述像素电压的范围为第一端点值至第二端点值，所述第二设定值大于或等于所述第二端点值与第二中间值之间的中间值，所述第二中间值为所述第二端点值和所述第一端点值之间的中间值。
可选地，所述第二设定值为所述第二端点值和所述第二中间值之间的中间值与所述像素电压的跳变电压之间的差值。
可选地，所述第一端点值与所述第一中间值之间的像素电压为负反转像素电压，所述第一中间值与所述第二端点值之间的电压为正反转像素电压。
为实现上述目的，本发明提供了一种像素电路，所述像素电路采用上述像素电路的驱动方法驱动。
可选地，所述半导体层和所述有源层同层设置。
可选地，所述公共电极层和所述栅极同层设置。
为实现上述目的，本发明提供了一种显示装置，包括上述像素电路。
本发明具有以下有益效果：
本发明提供的像素电路的驱动方法、像素电路和显示装置的技术方案中，公共电极层上加载设定电压，以使电容的电容值在源漏极上加载不同的像素电压时不变，实现了在像素电压的驱动范围内电容的电容值不发生变化，从而避免了显示装置在像素电压的驱动范围内产生残像。
附图说明
图1为现有技术中不同像素电压下电容值的示意图；
图2为实施例一中电容的结构示意图；
图3为实施例一中不同像素电压下电容值的一种示意图；
图4为图3中电容值与像素电压之间关系的原理示意图；
图5为实施例一中不同像素电压下电容值的另一种示意图；
图6为图5中电容值与像素电压之间关系的原理示意图；
图7为像素电路的等效电路图；
图8为实施例二中公共电极图形的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的像素电路的驱动方法、像素电路和显示装置进行详细描述。
本发明实施例一提供了一种像素电路的驱动方法，其中，像素电路包括栅线、数据线和公共电极层，栅线和数据线交叉限定像素单元，像素单元包括薄膜晶体管和像素电极，薄膜晶体管包括栅极、有源层和源漏极，源漏极和公共电极层之间设置有半导体层，源漏极和公共电极层形成电容。该方法包括：栅极上加载栅极电压；源漏极上加载像素电压；公共电极层上加载设定电压，以使电容的电容值在源漏极上加载不同的像素电压时不变。
栅线和栅极连接，通过栅线向栅极输出栅极电压以使栅极上加载栅极电压，薄膜晶体管可在栅极电压的控制下开启。源漏极包括源极和漏极，数据线和源极连接，当薄膜薄膜晶体管开启时数据线通过源漏极向像素电极输出像素电压，此时源漏极上加载了像素电压。公共电极层上加载公共电极电压，本实施例中，该公共电极电压为设定电压，即：公共电极层上加载设定电压。
图2为实施例一中电容的结构示意图，如图2所示，源漏极1和公共电极层com形成电容，源漏极1和公共电极层com之间设置有半导体层3。进一步地，半导体层3和公共电极层com之间设置有绝缘层4。具体地，绝缘层4位于公共电极层com之上，半导体层3位于绝缘层4之上，源漏极1位于半导体层3之上。优选地，半导体层3的材料可以为a-Si。
下面通过两种具体的方案对本实施例中公共电极层上加载的设定电压及设定电压带来的技术效果进行详细描述。
作为第一种可选方案，设定电压小于或等于第一设定值，像素电压的范围为第一端点值至第二端点值，第一设定值小于或等于第一中间值和第一端点值之间的中间值，第一中间值为第二端点值和第一端点值之间的中间值。优选地，设定电压小于第一设定值。本实施例中，第一设定值为第一中间值和第一端点值之间的中间值与像素电压的跳变电压之间的差值。其中，第一端点值为最低的像素电压，第二端点值为最高的像素电压，第一端点值与第一中间值之间的像素电压为负反转像素电压，第一中间值与第二端点值之间的电压为正反转像素电压。例如，第一端点值V1为0V，第二端点值V2为18V，像素电压的范围为0V至18V，第一中间值Vm为9V；像素电压的跳变电压ΔVp为2V，则第一设定值Vcom1＝Vm-ΔVp-(Vm-V1)/2＝(Vm+V1)/2-ΔVp＝(9+0)/2-2＝2.5V。因此，设定电压小于或等于2.5V。图3为实施例一中不同像素电压下电容值的一种示意图，图4为图3中电容值与像素电压之间关系的原理示意图，如图3和图4所示，设定电压Vcom1为-9V时，公共电极层上加载的电压为-9V，此时源漏极上加载的像素电压为0V至18V。如图4所示，当公共电极层上加载的设定电压Vcom1为-9V时，在源漏极上加载不同的像素电压(例如，0V、9V、18V)时电子e均位于半导体层的与源漏极交界的位置，因此电容的距离均为d1+d2，又因为电容的电容值C∝A/(d1+d2)，其中A为电容参数，所以在源漏极上加载不同的像素电压时电容的电容值C均相同。如图3所示，设定电压Vcom1为-9V时，在像素电压为0V至18V的范围内电容的电容值C不变，也就是说，在像素电压的驱动范围内电容的电容值C不发生变化，从而避免了在像素电压的驱动范围内产生残像。实际上，如图3所示，残像发生在像素电压之外的其它电压范围内。
作为第二种可选方案，设定电压大于或等于第二设定值，像素电压的范围为第一端点值至第二端点值，第二设定值大于或等于第二端点值与第二中间值之间的中间值，第二中间值为第二端点值和第一端点值之间的中间值。优选地，设定电压大于第二设定值。本实施例中，第二设定值为第二端点值和第二中间值之间的中间值与像素电压的跳变电压之间的差值。其中，第一端点值为最低的像素电压，第二端点值为最高的像素电压，第一端点值与第一中间值之间的像素电压为负反转像素电压，第一中间值与第二端点值之间的电压为正反转像素电压。例如，第一端点值V1为0V，第二端点值V2为18V，像素电压的范围为0V至18V，第一中间值Vm为9V；像素电压的跳变电压ΔVp为2V，则第二设定值Vcom2＝Vm-ΔVp+(V2-Vm)/2＝(V2+Vm)/2-ΔVp＝(18+9)/2-2＝11.5V。因此，设定电压大于或等于11.5V。图5为实施例一中不同像素电压下电容值的另一种示意图，图6为图5中电容值与像素电压之间关系的原理示意图，如图5和图6所示，设定电压Vcom2为27V时，公共电极层上加载的电压为27V，此时源漏极上加载的像素电压为0V至18V。如图6所示，当公共电极层上加载的设定电压Vcom1为27V时，在源漏极上加载不同的像素电压(例如，0V、9V、18V)时电子e均位于半导体层的与公共电极层交界的位置，因此电容的距离均为d1，又因为电容的电容值C∝A/d1，其中A为电容参数，所以在源漏极上加载不同的像素电压时电容的电容值C均相同。如图5所示，设定电压Vcom2为27V时，在像素电压为0V至18V的范围内电容的电容值C不变，也就是说，在像素电压的驱动范围内电容的电容值C不发生变化，从而避免了在像素电压的驱动范围内产生残像。实际上，如图5所示，残像发生在像素电压之外的其它电压范围内。
本实施例提供的像素电路的驱动方法中，公共电极层上加载设定电压，以使电容的电容值在源漏极上加载不同的像素电压时不变，实现了在像素电压的驱动范围内电容的电容值不发生变化，从而避免了显示装置在像素电压的驱动范围内产生残像。
本发明实施例二提供了一种像素电路。该像素电路可采用上述实施例一提供的像素电路的驱动方法驱动。对像素电路的驱动方法的描述可参见上述实施例一。
下面通过一个具体的实例对实施例二中的像素电路进行详细描述。
图7为实施例二中像素电路的平面结构图，如图7所示，图7中示出交叉设置的两条栅线和两条数据线，两条栅线分别为栅线G1和栅线G2，两条数据线分别为数据线D1和数据线D2。栅线和数据线交叉限定出像素单元，每个像素单元可包括二个像素电极和三个薄膜晶体管，该三个薄膜晶体管包括薄膜晶体管T1、薄膜晶体管T2和薄膜晶体管T3，该二个像素电极包括像素电极11和像素电极12。像素单元中的像素电极为八畴(Domain)像素电极结构。薄膜晶体管T1的栅极和薄膜晶体管T2的栅极均连接至栅线G1，薄膜晶体管T1的源极和薄膜晶体管T2的源极均连接至数据线D2，薄膜晶体管T1的漏极连接至像素电极11，薄膜晶体管T2的漏极连接至像素电极12。薄膜晶体管T3的栅极连接至栅线G2，薄膜晶体管T3的漏极连接至薄膜晶体管T2的漏极。薄膜晶体管T1的漏极和公共电极层com形成第一电容C1，薄膜晶体管T2的漏极和公共电极层com形成第二电容C2，薄膜晶体管T3的源极和公共电极层com形成第三电容C3。
本实施例中，半导体层和栅极同层设置。具体地，如图7所示，半导体层和薄膜晶体管T1、T2和T3的栅极同层设置。
本实施例中，半导体层和有源层同层设置。具体地，如图7所示，半导体层和薄膜晶体管T1、T2和T3的有源层同层设置。
图8为实施例二中公共电极图形的结构示意图，如图8所示，可选地，该像素电路还可以包括公共电极图形，该公共电极图形位于数据线的上方。该公共电极图形可屏蔽数据线上的信号，从而避免了数据线上的信号对像素电极的影响；另外，该公共电极图形可使得不良像素电极呈暗态，从而实现了对像素电极不良进行维修。需要说明的是：图8中仅示出了数据线、公共电极图形和像素电极之间的简单位置关系，对其余结构的描述可参见图7。
优选地，该公共电极图形加载的电压为负暗态(black)电压与正暗态(black)电压的中间电压。例如，负black电压为7.2V，正black电压为8.8V，则中间电压为8V。那么，公共电极图形上加载的电压为8V。
本实施例提供的像素电路可通过上述实施例一提供的像素电路的驱动方法驱动，具体的驱动过程可参见上述实施例一，此处不再赘述。
本实施例提供的像素电路中，公共电极层上加载设定电压，以使电容的电容值在源漏极上加载不同的像素电压时不变，实现了在像素电压的驱动范围内电容的电容值不发生变化，从而避免了显示装置在像素电压的驱动范围内产生残像。
本发明实施例三提供了一种显示装置，该显示装置可包括上述实施例提供的像素电路，对像素电路的具体描述可参见上述实施例二。
本实施例提供的显示装置中，公共电极层上加载设定电压，以使电容的电容值在源漏极上加载不同的像素电压时不变，实现了在像素电压的驱动范围内电容的电容值不发生变化，从而避免了显示装置在像素电压的驱动范围内产生残像。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种像素电路的驱动方法，其特征在于，所述像素电路包括栅线、数据线和公共电极层，栅线和数据线交叉限定像素单元，像素单元包括薄膜晶体管和像素电极，所述薄膜晶体管包括栅极、有源层和源漏极，所述源漏极和所述公共电极层之间设置有半导体层，所述源漏极和所述公共电极层形成电容，所述方法包括：
所述栅极上加载栅极电压；
所述源漏极上加载像素电压；
所述公共电极层上加载设定电压，以使所述电容的电容值在所述源漏极上加载不同的像素电压时不变。
2.根据权利要求1所述的像素电路的驱动方法，其特征在于，所述设定电压小于或等于第一设定值，所述像素电压的范围为第一端点值至第二端点值，所述第一设定值小于或等于第一中间值和所述第一端点值之间的中间值，所述第一中间值为所述第二端点值和所述第一端点值之间的中间值。
3.根据权利要求2所述的像素电路的驱动方法，其特征在于，所述第一设定值为所述第一中间值和所述第一端点值之间的中间值与所述像素电压的跳变电压之间的差值。
4.根据权利要求1所述的像素电路的驱动方法，其特征在于，所述设定电压大于或等于第二设定值，所述像素电压的范围为第一端点值至第二端点值，所述第二设定值大于或等于所述第二端点值与第二中间值之间的中间值，所述第二中间值为所述第二端点值和所述第一端点值之间的中间值。
5.根据权利要求4所述的像素电路的驱动方法，其特征在于，所述第二设定值为所述第二端点值和所述第二中间值之间的中间值与所述像素电压的跳变电压之间的差值。
6.根据权利要求2至5任一所述的像素电路的驱动方法，其特征在于，所述第一端点值与所述第一中间值之间的像素电压为负反转像素电压，所述第一中间值与所述第二端点值之间的电压为正反转像素电压。
7.一种像素电路，其特征在于，所述像素电路采用权利要求1至6任一所述的像素电路的驱动方法驱动。
8.根据权利要求7所述的像素电路，其特征在于，所述半导体层和所述有源层同层设置。
9.根据权利要求7所述的像素电路，其特征在于，所述公共电极层和所述栅极同层设置。
10.一种显示装置，其特征在于，包括权利要求7至9任一所述的像素电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710811995.3A CN107527584A (zh) | 2017-09-11 | 2017-09-11 | 像素电路的驱动方法、像素电路和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710811995.3A CN107527584A (zh) | 2017-09-11 | 2017-09-11 | 像素电路的驱动方法、像素电路和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107527584A true CN107527584A (zh) | 2017-12-29 |
Family
ID=60735849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710811995.3A Pending CN107527584A (zh) | 2017-09-11 | 2017-09-11 | 像素电路的驱动方法、像素电路和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107527584A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101109881A (zh) * | 2007-07-06 | 2008-01-23 | 昆山龙腾光电有限公司 | 一种液晶显示面板及其制造方法 |
| CN101211074A (zh) * | 2006-12-25 | 2008-07-02 | 瀚宇彩晶股份有限公司 | 液晶显示器结构 |
| CN101452166A (zh) * | 2007-11-28 | 2009-06-10 | 瀚宇彩晶股份有限公司 | 液晶显示器 |
| CN102621730A (zh) * | 2007-04-02 | 2012-08-01 | 奇美电子股份有限公司 | 液晶面板 |
| CN103580624A (zh) * | 2013-10-16 | 2014-02-12 | 广州润芯信息技术有限公司 | 射频信号放大电路 |
| CN103744244A (zh) * | 2008-12-12 | 2014-04-23 | 群创光电股份有限公司 | 液晶显示装置 |
| CN104950542A (zh) * | 2009-03-05 | 2015-09-30 | 三星显示有限公司 | 对比度增强的垂直配向显示器件 |
| CN106200149A (zh) * | 2016-07-13 | 2016-12-07 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示器 |
-
2017
- 2017-09-11 CN CN201710811995.3A patent/CN107527584A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211074A (zh) * | 2006-12-25 | 2008-07-02 | 瀚宇彩晶股份有限公司 | 液晶显示器结构 |
| CN102621730A (zh) * | 2007-04-02 | 2012-08-01 | 奇美电子股份有限公司 | 液晶面板 |
| CN101109881A (zh) * | 2007-07-06 | 2008-01-23 | 昆山龙腾光电有限公司 | 一种液晶显示面板及其制造方法 |
| CN101452166A (zh) * | 2007-11-28 | 2009-06-10 | 瀚宇彩晶股份有限公司 | 液晶显示器 |
| CN103744244A (zh) * | 2008-12-12 | 2014-04-23 | 群创光电股份有限公司 | 液晶显示装置 |
| CN104950542A (zh) * | 2009-03-05 | 2015-09-30 | 三星显示有限公司 | 对比度增强的垂直配向显示器件 |
| CN103580624A (zh) * | 2013-10-16 | 2014-02-12 | 广州润芯信息技术有限公司 | 射频信号放大电路 |
| CN106200149A (zh) * | 2016-07-13 | 2016-12-07 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI526765B (zh) | 電泳顯示器及操作電泳顯示器的方法 | |
| CN105632440B (zh) | 像素电路及其驱动方法、显示面板 | |
| CN100562916C (zh) | 液晶显示器件及其驱动方法 | |
| US9093045B2 (en) | Liquid crystal display device and method for driving the same | |
| CN110599936B (zh) | 一种显示面板、其显示检测方法及显示装置 | |
| US9704450B2 (en) | Driver IC for display panel | |
| CN103745704B (zh) | 液晶显示器驱动电路、液晶显示器及其驱动方法 | |
| CN103323995A (zh) | 液晶阵列基板及电子装置 | |
| CN107221300A (zh) | 像素电路及其驱动方法、显示基板、显示装置 | |
| US20160125832A1 (en) | Display apparatus and method of driving the same | |
| CN107358934A (zh) | 像素电路、存储电路、显示面板以及驱动方法 | |
| TW201820306A (zh) | 顯示裝置 | |
| JP2007312385A (ja) | レベルシフタ | |
| TW201024881A (en) | Liquid crystal display device for improving color washout effect | |
| US7528815B2 (en) | Driving circuit and method for liquid crystal display panel | |
| CN104155817A (zh) | 一种像素结构及其制造方法、显示基板和显示装置 | |
| CN201392443Y (zh) | 液晶显示装置 | |
| CN107527584A (zh) | 像素电路的驱动方法、像素电路和显示装置 | |
| CN104992690B (zh) | 显示面板及其驱动方法、显示装置 | |
| CN107402486A (zh) | 阵列基板及其驱动方法、显示装置 | |
| Hung et al. | 34‐2: Invited Paper: Novel Four‐Transistor Pixel Circuit Using Source‐Follower Structure for Field‐Sequential‐Color Blue‐Phase Liquid Crystal Displays | |
| JP2008146080A (ja) | 液晶表示装置及びその駆動方法 | |
| KR101508089B1 (ko) | 액정표시장치 및 그 구동방법 | |
| CN207009056U (zh) | 显示装置 | |
| TWI670703B (zh) | 畫素電路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171229 |
|
| RJ01 | Rejection of invention patent application after publication |