CN105305981A - 一种线性化宽带低噪声放大器 - Google Patents

Abstract

本发明公开一种线性化宽带低噪声放大器，由两部分对称电路构成，两部分电路均包括：输入匹配级、共栅级、有源反馈级、负载级；该放大器为差分输入/输出结构，射频信号V_in+/‐输入后，经输入匹配宽带滤波，被共栅晶体管转化为电流信号，然后经过放大后在负载级转化为输出信号V_out+/‐；源极跟随器和反馈电容将输出信号V_out+/‐反馈到共栅晶体管的输入端；源极跟随器采用NMOS/PMOS互补结构来获得低的二阶、三阶扭曲分量，以减小对低噪放的非线性贡献；本发明在较宽的频带内显著提高放大器的线性度、维持小的噪声指数和功率消耗。

Description

一种线性化宽带低噪声放大器

技术领域

本发明属于集成电路领域，尤其涉及一种低噪声放大器设计技术。

背景技术

今天，软件无线电技术变得越来越普及。对应地，对宽带射频收发前端的研发变得日益迫切。低噪声放大器作为接收链路的最前端，其噪声特性至关重要，这意味着在宽带内的噪声优化难题有待解决。此外，低噪声的获得也不能用大功耗来交换，因为低功耗一直是芯片设计的基本出发点。同时宽带接收又存在着大量带内干扰的信号，使得接收机进入饱和状态，产生非线性失真。为了获得好的抗阻塞干扰能力，宽带低噪放的线性度也需要加以提高。

在过去的十年里，有大量低噪声放大器的拓扑结构提出。其中，如图1所示，电容交叉耦合共栅低噪声放大器(Zhuo,W.；Li,X.；Shekhar,S.；Embabi,S.H.K.Acapacitorcross-coupledcommon-gatelow-noiseamplifier,IEEETransactionsonCircuitsandSystemsII:ExpressBriefs,Vol:52,no.12pp:875–879,2005)一经提出便得到业界的广泛关注和应用。采用共栅级输入结构具备天然的宽带特征，电容交叉耦合连接又以反馈的方式提升了等效输入小信号跨导，节约了功耗。在噪声路径上也存在着热噪声的部分抵消效果，使得噪声底限由1+γ降低为1+0.5γ。不过其线性度特性却一直有待提升。另一方面，其后有研究者创新性地使用多个晶体管并联方法，来改善共栅低噪声放大器线性度(T.W.Kim,Acommon-gateamplifierwithtransconductancenonlinearitycancellationanditshigh-frequencyanalysisusingtheVolterraseries,IEEETrans.Microw.TheoryTech.,vol.57,no.6,pp.1461–1469,Jun.2009.)。其核心思想在于通过使用工作在弱反型的辅助晶体管的非线性来抵消主路径晶体管的非线性，但是该方法有着容易受到工艺偏差的影响和对于偏置条件的敏感性。

幸运的是，近来有报道提出图2所示的双电容交叉耦合反馈的共栅级输入低噪声放大器结构(H.G.Han,D.H.Jung,andT.W.Kim,“A2.88mW+9.06dBmIIP3Common-GateLNAWithDualCross-CoupledCapacitiveFeedback,”IEEETransactionsonMicrowaveTheoryandTechniques,vol.63,no.3,pp.1019–1025,Mar.2015.)。这个方案摈弃了之前大多数研究围绕晶体管本身的非线性优化提升思路，转而使用了负反馈的思路来增加电路的环路增益，起到线性度的提升。同时，研究者也发现，电容交叉耦合除了可以降低共栅晶体管的噪声输出之外，还可以对放大器的二阶非线性分量抵消。这样因为二阶非线性反馈引发的IP3线性度退化得以有效避免。该研究取得了优越的噪声性能，以及良好的线性特性。但是也注意到该电路结构有着若干局限性：①输入输出直接通过电容的耦合，存在相关联动，使得电路增益和匹配调谐变得困难。②负载使用电感电阻的并联组合，占用芯片面积，也不利于取得宽带工作特征。

发明内容

为解决上述技术问题，本发明提出一种线性化宽带低噪声放大器，采用有源交叉耦合反馈使放大器具有良好的线性度；并且有源交叉耦合反馈的反馈隔离使得放大器增益具备宽带特点。

本发明的技术方案为：一种线性化宽带低噪声放大器，包括：第一输入匹配级、第二输入匹配级、第一共栅级、第二共栅级、第一有源反馈级、第二有源反馈级、第一负载级、第二负载级、第一输入端、第二输入端、第一输出端以及第二输出端；

所述第一输入端与第一输入匹配级的A₁₀端相连，所述第一输入匹配级的D₁₀端接地，所述第一输入匹配级的B₁₀端与第一共栅级的A₁₁端相连，所述第一共栅级的B₁₁端与第一输出端相连，所述第一共栅级的D₁₁端与第二输入匹配级的B₂₀端相连；所述第一负载级的第一端与第一输出端相连，所述第一负载级的第二端接电源V_DD，所述第一有源反馈级的A₁₂端接电源V_DD，所述第一有源反馈级的B₁₂端与第一输出端相连，所述第一有源反馈级的E₁₂端与第二输入匹配级的B₂₀端相连，所述第一有源反馈级的D₁₂端接地；

所述第二输入端与第二输入匹配级的A₂₀端相连，所述第二输入匹配级的D₂₀端接地，所述第二输入匹配级的B₂₀端与第二共栅极的A₂₁端相连，所述第二共栅级的B₂₁端与第二输出端相连，所述第二共栅级的D₂₁端与第一输入匹配级的B₁₀端相连；所述第二负载级的第一端与第二输出端相连，所述第二负载级的第二端接电源V_DD，所述第二有源反馈级的A₂₂端接电源V_DD，所述第二有源反馈级的B₂₂端与第二输出端相连，所述二有源反馈级的E₂₂端与第一输入匹配级的B₁₀端相连，所述第二有源反馈级的D₂₂端接地。

进一步地，所述第一输入匹配级包括：电感L₁、电感L_S1，电容C₁，所述电感L₁的第一端与电容C₁的第一端相连，共同作为第一输入匹配级的A₁₀端；所述电感L₁的第二端与电感L_S1的第一端相连，共同作为第一输入匹配级的B₁₀端；所述电容C₁的第二端与电感L_S1的第二端相连，共同作为第一输入匹配级的D₁₀端，所述D₁₀端接地。

进一步地，所述第一共栅极包括：NMOS晶体管M₁以及第一耦合电容，所述NMOS晶体管M₁的漏极作为第一共栅极的B₁₁端，所述NMOS晶体管M₁的源极作为第一共栅极的A₁₁端，所述NMOS晶体管M₁的栅极与第一耦合电容的第一端相连，第一耦合电容的第二端作为第一共栅极的D₁₁端。

进一步地，所述第一有源反馈级包括：NMOS晶体管M_n1、PMOS晶体管M_p1以及第一反馈电容，所述NMOS晶体管M_n1的漏极作为第一有源反馈级的A₁₂端，所述NMOS晶体管M_n1的栅极与PMOS晶体管M_p1的栅极相连，共同作为第一有源反馈级的B₁₂端，所述PMOS晶体管M_p1的漏极作为第一有源反馈级的D₁₂端，所述NMOS晶体管M_n1的源极与PMOS晶体管M_p1的源极均与第一反馈电容的第一端相连，所述第一反馈电容的第二端作为第一有源反馈级的E₁₂端。

进一步地，所述第二输入匹配级包括：电感L₂、电感L_S2，电容C₂，所述电感L₂的第一端与电容C₂的第一端相连，共同作为第二输入匹配级的A₂₀端；所述电感L₂的第二端与电感L_S2的第一端相连，共同作为第二输入匹配级的B₂₀端；所述电容C₂的第二端与电感L_S2的第二端相连，共同作为第二输入匹配级的D₂₀端，所述D₂₀端接地。

进一步地，所述第二共栅极包括：NMOS晶体管M₂以及第二耦合电容，所述NMOS晶体管M₂的漏极作为第二共栅极的B₂₁端，所述NMOS晶体管M₂的源极作为第二共栅极的A₂₁端，所述NMOS晶体管M₂的栅极与第二耦合电容的第一端相连，第二耦合电容的第二端作为第一二共栅极的D₂₁端。

进一步地，所述第二有源反馈级包括：NMOS晶体管Mn₂、PMOS晶体管Mp₂以及第二反馈电容，所述NMOS晶体管Mn₂的漏极作为第二有源反馈级的A₂₂端，所述NMOS晶体管Mn₂的栅极与PMOS晶体管Mp₂的栅极相连，共同作为第二有源反馈级的B₂₂端，所述PMOS晶体管Mp₂的漏极作为第二有源反馈级的D₂₂端，所述NMOS晶体管Mn₂的源极与PMOS晶体管Mp₂的源极均与第二反馈电容的第一端相连，所述第二反馈电容的第二端作为第二有源反馈级的E₂₂端。

进一步地，所述第一有源反馈级还包括电容C₁₁以及电容C₁₂，所述电容C₁₁第一端与第一输出端相连，所述电容C₁₁第二端与NMOS晶体管M_n1的栅极相连，所述电容C₁₂第一端与第一输出端相连，所述电容C₁₂第二端与PMOS晶体管M_p1的栅极相连。

进一步地，所述第二有源反馈级还包括电容C₂₁以及电容C₂₂，所述电容C₂₁第一端与第二输出端相连，所述电容C₂₁第二端与NMOS晶体管M_n2的栅极相连，所述电容C₂₂第一端与第二输出端相连，所述电容C₂₂第二端与PMOS晶体管M_p2的栅极相连。

本发明的有益效果：本发明的一种线性化宽带低噪声放大器，由两部分对称电路构成，两部分电路均包括：输入匹配级、共栅级、有源反馈级、负载级；该放大器为差分输入/输出结构，射频信号V_in+/-输入后，经输入匹配宽带滤波，被共栅晶体管转化为电流信号，然后经过放大后在负载级转化为输出信号V_out+/-；源极跟随器和反馈电容将输出信号V_out+/-反馈到共栅晶体管的输入端；源极跟随器采用NMOS/PMOS互补结构来获得低的二阶、三阶扭曲分量，以减小对低噪放的非线性贡献；本发明通过采用有源交叉耦合反馈，获得有良好的线性度；并且有源交叉耦合反馈的反馈隔离使得增益具备宽带特点，输入端采用双极点谐振网络来取得宽带匹配，并且无电感器的负载级设计使得芯片面积减小，成本降低。

附图说明

图1是传统的电容交叉耦合反馈低噪声放大器；

图2是双电容交叉耦合反馈低噪声放大器；

图3是本发明的一种线性化宽带低噪声放大器的结构图；

图4是本发明的一种线性化宽带低噪声放大器的原理图；

图5是本发明的一种线性化宽带低噪声放大器的增益、输入反射系数结果；

图6是本发明的一种线性化宽带低噪声放大器的噪声结果曲线；

图7是本发明的一种线性化宽带低噪声放大器的稳定性结果；

图8是本发明的一种线性化宽带低噪声放大器的IIP3结果。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。

本发明的方案为：一种线性化宽带低噪声放大器，其结构如图3所示，该电路为左右镜像对称结构，并且左右对称位置的元器件参数完全相同；左右两部分电路各自均包括输入匹配级、共栅级、有源反馈级、以及负载级。

如图3所示，左边电路连接具体为：第一输入端与第一输入匹配级的A₁₀端相连，第一输入匹配级的D₁₀端接地，第一输入匹配级的B₁₀端与第一共栅级的A₁₁端相连，第一共栅级的B₁₁端与第一输出端相连，第一共栅级的D₁₁端与第二输入匹配级的B₂₀端相连；第一负载级的第一端与第一输出端相连，第一负载级的第二端接电源V_DD，第一有源反馈级的A₁₂端接电源V_DD，第一有源反馈级的B₁₂端与第一输出端相连，第一有源反馈级的E₁₂端与第二输入匹配级的B₂₀端相连，第一有源反馈级的D₁₂端接地。

如图3所示右边电路连接具体为：第二输入端与第二输入匹配级的A₂₀端相连，第二输入匹配级的D₂₀端接地，第二输入匹配级的B₂₀端与第二共栅极的A₂₁端相连，第二共栅级的B₂₁端与第二输出端相连，第二共栅级的D₂₁端与第一输入匹配级的B₁₀端相连；第二负载级的第一端与第二输出端相连，第二负载级的第二端接电源V_DD，第二有源反馈级的A₂₂端接电源V_DD，第二有源反馈级的B₂₂端与第二输出端相连，二有源反馈级的E₂₂端与第一输入匹配级的B₁₀端相连，第二有源反馈级的D₂₂端接地。

如图4所示左边部分电路具体为：

所述第一输入匹配级包括：电感L₁、电感Ls₁以及电容C₁；所述第一共栅级包括NMOS晶体管M₁以及耦合电容Cc₁；所述第一有源反馈级包括NMOS晶体管M_n1、PMOS晶体管M_p1、反馈电容C_f1；所述第一负载级为电阻器R_L1。

所述第一输入匹配级中，电容C₁的正极板连接射频输入端口V_in+，电容C₁的负极板接地；电感Ls₁的正极板连接到晶体管M₁的源极，电感Ls₁的负极板接地；电感L₁分别跨接在电感Ls₁与电容C₁的正极板之间。

所述第一共栅级中，晶体管M₁的漏极连接射频输出端口V_out+，晶体管M₁的栅极通过耦合电容Cc₁连接到晶体管M₂的源极，且晶体管M₁的源极接电感Ls₁的正极板，标记为节点X。

所述第一有源反馈级中，NMOS晶体管M_n1的栅极通过耦合电容连接到输出端口V_out+，NMOS晶体管M_n1的源极连接到PMOS晶体管M_p1的源极；NMOS晶体管M_n1的漏极连接至电源V_DD。PMOS晶体管M_p1的栅极通过耦合电容连接到输出端口V_out+；PMOS晶体管M_p1的漏极连接至地。NMOS晶体管M_n1与PMOS晶体管M_p1的源极通过左馈电容C_f1连接到晶体管M₁的源极。

所述第一负载级即电阻R_L1的负极连接至输出端口V_out+，电阻R_L1的正极连接至电源V_DD。

如图所示右边部分电路具体为：

所述第二输入匹配级包括：电感L₂、电感Ls₂以及电容C₂；所述第二共栅级包括NMOS晶体管M₂以及耦合电容Cc₂；所述第二有源反馈级包括NMOS晶体管M_n2、PMOS晶体管M_p2、反馈电容C_f2；所述第二负载级为电阻器R_L2。

所述第二输入匹配级中，电容C₂的正极板连接射频输入端口V_in-，电容C₂的负极板接地。电感Ls₂的正极板连接到晶体管M₂的源极。电感Ls₂的负极板接地。电感L₂分别跨接在电感Ls₂与电容C₂的正极板之间。

所述第二共栅级中，晶体管M₂的漏极连接射频输出端口V_out-，晶体管M₂的栅极通过耦合电容Cc₂连接到晶体管M₁的源极，且晶体管M₂的源极接电感Ls₂的正极板。

所述第二有源反馈级中，NMOS晶体管M_n2的栅极通过耦合电容连接到输出端口V_out-，NMOS晶体管M_n2的源极连接到PMOS晶体管M_p2的源极；NMOS晶体管M_n2的漏极连接至电源V_DD。PMOS晶体管M_p2的栅极通过耦合电容连接到输出端口V_out-；PMOS晶体管M_p2的漏极连接至地。NMOS晶体管M_n2与PMOS晶体管M_p2的源极通过反馈电容C_f1连接到右晶体管M₁的源极，右M_n2、M_p2的源极通过右反馈电容C_f2连接到晶体管M₁的源极。

所述第二负载级即电阻R_L2的负极连接至输出端口V_out-，电阻R_L1的正极连接至电源V_DD。

根据差分电路的特点，此处仅计算左边电路部分单端输入阻抗，具体为：

$Z_{in}\≅\frac{1}{2g_{m1}+4{\mathrm{sC}}_{gs1}+\frac{(g_{mn2}+g_{mp2}){\mathrm{sC}}_f}{g_{mn2}+g_{mp2}+{\mathrm{sC}}_f}(1+f_{21}2g_{m1}{z}_L)}---\left(1\right)$

$f_{21}=\left(R_s\right|\left|\frac{1}{{\mathrm{sC}}_f}\right)\frac{b_{sf,1}{\mathrm{sC}}_f/2}{1+{\mathrm{sC}}_f{R}_s/2}---\left(2\right)$

其中，g_m1为晶体管M₁的跨导，g_mn2为NMOS晶体管M_n1的跨导，g_mp2为PMOS晶体管M_p12的跨导，C_c为耦合电容C_c1的参数，C_f为反馈电容C_f1的参数，Z_L为负载电阻R_L1的参数，参数f₂₁代表有源交叉耦合反馈增益，b_sf,1是互补源随器的线性传递函数。

由于参数C_f取值较小，使得求解输入阻抗Z_in的公式分母第三项贡献不大。电感Ls₁和晶体管M₁源极节点寄生电容C_gs1，构成低频极点，电感L₁和电容C₁构成高频极点。两个极点组合共同形成了宽带输入匹配。本领域技术人员很容易知道寄生电容为器件的固有电容，因此在此处不做过多说明。

同时，电路的增益表示为：

A_V＝2g_m1Z_L(3)

根据计算可知电路的增益和输入匹配没有相关性，利于实现宽带设计。

关于电路的噪声性能：在Z_in＝R_s输入阻抗匹配条件下，Mn₁和Mp₁的噪声贡献为：

$F_{Mn2}=F_{Mp2}\≈\frac{\mathrm{\γ}}{\mathrm{\α}}\frac{1}{R_s{g}_{mn2}{\left(g_{m1}{R}_L\right)}^2}---\left(4\right)$

其中，Rs表示信号源阻抗，参数α和γ为MOSFET器件的偏置依赖性参数，这里的MOSFET器件在本申请中具体包括：晶体管M₁、晶体管M₂、NMOS晶体管Mn₁、NMOS晶体管Mn₂、NMOS晶体管Mp₁、NMOS晶体管Mp₂。为了电路平衡设计起见，Mn₁和Mp₁设计为相同的跨导，有着等同的噪声贡献。根据公式，由于2g_m1R_L较大，使得Mn₁和Mp₁的噪声贡献很小。电路的主要噪声源依然在于晶体管M₁。由Mn₁和Mp₁引发的噪声性能退化可以忽略。

此外，电路的环路增益可以表述为：

$T=T_1+T_2=2g_{m1}\left(R_s\right|\left|\frac{1}{{\mathrm{sC}}_f}\right)\frac{1+{\mathrm{sC}}_f(b_{sf,1}{Z}_L/2+R_s/2)}{1+{\mathrm{sC}}_f{R}_s/2}---\left(5\right)$

进而线性度公式可以推导如下：

$IIP3=\sqrt{8\left|\frac{g_{m1}}{g_{m1}^{\′\′}}{\left(2g_{m1}\right(R_s\left|\right|\frac{1}{{\mathrm{sC}}_f})\frac{1+{\mathrm{sC}}_f(b_{sf,1}{Z}_L/2+R_s/2)}{1+{\mathrm{sC}}_f{R}_s/2}+1)}^3\right|}---\left(6\right)$

其中，g_m1和g_m1”分别是晶体管M1的小信号跨导，和跨导二阶导数。公式(5)和(6)表明，较传统的电容交叉耦共栅低噪放放大器，本方法可以提高IIP3为[(1+sC_f(b_sf,1Z_L/2+Rs/2))/(1+sC_fRs/2)]^(3/2)倍率，因为其环路增益提高了[1+sC_f(b_sf,1Z_L/2+Rs/2)]/(1+sC_fRs/2)倍。它也明显大于无源电容双交叉耦合共栅放大器的(1+2sC_fZ_L)/(1+sC_fZ_L)的环路增益。整体看来，虽然增大C_f利于线性度的提升，但是过大的C_f使得(1)分母中的第三项贡献大的虚部，影响匹配带宽调谐。所以C_f需要折中电路的带宽和线性度。

如图3所示，低噪声放大器的差分信号V_in+由左侧输入，经过左侧输入匹配网络，被第一共栅级晶体管M₁转化为电流信号，然后经过电阻R_L1转化为电压输出信号V_out+。由NMOS晶体管M_n1、PMOS晶体管M_p1以及反馈电容C_f1构成的第一有源反馈级，通过检测第一输出端口V_out+的电压信号，将其反馈传递到晶体管M₂的源极。同理，差分信号V_in-由右侧输入，经过第二输入匹配网络，被第二共栅级晶体管M₂转化为电流信号，然后经过电阻R_L2转化为电压输出信号V_out-，由NMOS晶体管M_n2、PMOS晶体管M_p2以及反馈电容C_f2构成的第二有源反馈级，通过检测第二输出端口V_out-的电压信号，将其反馈传递到晶体管M₁的源极。

以左侧部分电路为例，说明本发明一种线性化宽带低噪声放大器的高线性原理为：左侧互补式M_n1、M_p1源极跟随器，以及右侧互补式M_n2、M_p2源极跟随器自身具有低的二阶、三阶扭曲分量。左侧互补式M_n1、M_p1和反馈电容C_f1的存在增强了电路的环路增益，同理右侧互补式M_n2、M_p2和反馈电容C_f2的存在也增强了电路的环路增益，使得电路线性度提高。通过交叉耦合电容Cc₁、Cc₂的反馈，本发明放大器的二阶非线性失真得以消除，也利于获得高的IP3。

本发明一种线性化宽带低噪声放大器的宽带原理可以如是理解：电路的共栅输入方式自身具备宽带特点，以左侧电路为例，电感Ls₁和晶体管M₁源极节点电容构成低频极点，电感L₁和电容C₁构成高频极点，两个极点共同形成了宽带输入匹配。第一有源反馈级电路的反向隔离使得输入和输出不再相关，增益得以具备宽带特征；负载使用电阻，和H.G.Han的电路结构相比较，也具备面积上的优势。

下面以具体的参数对本发明的效果进行说明：

本实施例提供的LNA电路采用0.13μmRFCMOS工艺实现，采用1.2V电源供电，电路的偏置电流约为3.5mA。通过模拟仿真，C_f取值200fF。图5给出了LNA增益曲线，模拟结果表明在3dB带宽(0.1到1.23GHz)内得到了约15dB增益，图5也给出了输入反射系数曲线，可以看到在设计的带宽内满足S11<10dB。图6则给出了噪声指数仿真结果，带内噪声指数在2.1～3.6dB范围之间。图7也给出了低噪放的稳定性仿真结果，可见kf>>1，且b1f>0，电路在使用双反馈网络后依然可以保持很好的稳定性。采用间隔5MHz的等幅双音信号在带内多个频点测试低噪声跨导放大器的线性度，如图8所示，其输入三阶交调(IIP3)结果在4.4～5.8dBm范围内。以上结果表明，该LNA和现有的低噪声放大器相比，该放大器功耗和线性度均表现好的指标特性，又具备宽带工作特征，无电感设计负载虽然牺牲了一定的线性度，但是减小了宝贵的芯片面积，使之非常适合于低成本的商用宽带接收系统应用。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (9)

1.一种线性化宽带低噪声放大器，其特征在于，包括：第一输入匹配级、第二输入匹配级、第一共栅级、第二共栅级、第一有源反馈级、第二有源反馈级、第一负载级、第二负载级、第一输入端、第二输入端、第一输出端以及第二输出端；

所述第一输入端与第一输入匹配级的A₁₀端相连，所述第一输入匹配级的D₁₀端接地，所述第一输入匹配级的B₁₀端与第一共栅级的A₁₁端相连，所述第一共栅级的B₁₁端与第一输出端相连，所述第一共栅级的D₁₁端与第二输入匹配级的B₂₀端相连；所述第一负载级的第一端与第一输出端相连，所述第一负载级的第二端接电源V_DD，所述第一有源反馈级的A₁₂端接电源V_DD，所述第一有源反馈级的B₁₂端与第一输出端相连，所述第一有源反馈级的E₁₂端与第二输入匹配级的B₂₀端相连，所述第一有源反馈级的D₁₂端接地；

所述第二输入端与第二输入匹配级的A₂₀端相连，所述第二输入匹配级的D₂₀端接地，所述第二输入匹配级的B₂₀端与第二共栅极的A₂₁端相连，所述第二共栅级的B₂₁端与第二输出端相连，所述第二共栅级的D₂₁端与第一输入匹配级的B₁₀端相连；所述第二负载级的第一端与第二输出端相连，所述第二负载级的第二端接电源V_DD，所述第二有源反馈级的A₂₂端接电源V_DD，所述第二有源反馈级的B₂₂端与第二输出端相连，所述二有源反馈级的E₂₂端与第一输入匹配级的B₁₀端相连，所述第二有源反馈级的D₂₂端接地。

2.根据权利要求1所述的一种线性化宽带低噪声放大器，其特征在于，所述第一输入匹配级包括：电感L₁、电感L_S1，电容C₁，所述电感L₁的第一端与电容C₁的第一端相连，共同作为第一输入匹配级的A₁₀端；所述电感L₁的第二端与电感L_S1的第一端相连，共同作为第一输入匹配级的B₁₀端；所述电容C₁的第二端与电感L_S1的第二端相连，共同作为第一输入匹配级的D₁₀端，所述D₁₀端接地。

3.根据权利要求1所述的线性化宽带低噪声放大器，其特征在于，所述第一共栅极包括：NMOS晶体管M₁以及第一耦合电容，所述NMOS晶体管M₁的漏极作为第一共栅极的B₁₁端，所述NMOS晶体管M₁的源极作为第一共栅极的A₁₁端，所述NMOS晶体管M₁的栅极与第一耦合电容的第一端相连，第一耦合电容的第二端作为第一共栅极的D₁₁端。

4.根据权利要求1所述的线性化宽带低噪声放大器，其特征在于，所述第一有源反馈级包括：NMOS晶体管M_n1、PMOS晶体管M_p1以及第一反馈电容，所述NMOS晶体管M_n1的漏极作为第一有源反馈级的A₁₂端，所述NMOS晶体管M_n1的栅极与PMOS晶体管M_p1的栅极相连，共同作为第一有源反馈级的B₁₂端，所述PMOS晶体管M_p1的漏极作为第一有源反馈级的D₁₂端，所述NMOS晶体管M_n1的源极与PMOS晶体管M_p1的源极均与第一反馈电容的第一端相连，所述第一反馈电容的第二端作为第一有源反馈级的E₁₂端。

5.根据权利要求1所述的线性化宽带低噪声放大器，其特征在于，所述第二输入匹配级包括：电感L₂、电感L_S2，电容C₂，所述电感L₂的第一端与电容C₂的第一端相连，共同作为第二输入匹配级的A₂₀端；所述电感L₂的第二端与电感L_S2的第一端相连，共同作为第二输入匹配级的B₂₀端；所述电容C₂的第二端与电感L_S2的第二端相连，共同作为第二输入匹配级的D₂₀端，所述D₂₀端接地。

6.根据权利要求1所述的线性化宽带低噪声放大器，其特征在于，所述第二共栅极包括：NMOS晶体管M₂以及第二耦合电容，所述NMOS晶体管M₂的漏极作为第二共栅极的B₂₁端，所述NMOS晶体管M₂的源极作为第二共栅极的A₂₁端，所述NMOS晶体管M₂的栅极与第二耦合电容的第一端相连，第二耦合电容的第二端作为第一二共栅极的D₂₁端。

7.根据权利要求1所述的线性化宽带低噪声放大器，其特征在于，所述第二有源反馈级包括：NMOS晶体管Mn₂、PMOS晶体管Mp₂以及第二反馈电容，所述NMOS晶体管Mn₂的漏极作为第二有源反馈级的A₂₂端，所述NMOS晶体管Mn₂的栅极与PMOS晶体管Mp₂的栅极相连，共同作为第二有源反馈级的B₂₂端，所述PMOS晶体管Mp₂的漏极作为第二有源反馈级的D₂₂端，所述NMOS晶体管Mn₂的源极与PMOS晶体管Mp₂的源极均与第二反馈电容的第一端相连，所述第二反馈电容的第二端作为第二有源反馈级的E₂₂端。

8.根据权利要求4所述的线性化宽带低噪声放大器，其特征在于，所述第一有源反馈级还包括电容C₁₁以及电容C₁₂，所述电容C₁₁第一端与第一输出端相连，所述电容C₁₁第二端与NMOS晶体管M_n1的栅极相连，所述电容C₁₂第一端与第一输出端相连，所述电容C₁₂第二端与PMOS晶体管M_p1的栅极相连。

9.根据权利要求7所述的线性化宽带低噪声放大器，其特征在于，所述第二有源反馈级还包括电容C₂₁以及电容C₂₂，所述电容C₂₁第一端与第二输出端相连，所述电容C₂₁第二端与NMOS晶体管M_n2的栅极相连，所述电容C₂₂第一端与第二输出端相连，所述电容C₂₂第二端与PMOS晶体管M_p2的栅极相连。