CN103595357A - 一种0.1～1.2GHz的CMOS超宽带射频功率放大器 - Google Patents

Abstract

本发明公开了一种0.1～1.2GHz的CMOS超宽带射频功率放大器，包括多级放大电路，多级放大电路包括驱动级放大电路用于实现整个放大器的增益，并保证整个电路的输入匹配（S11参数）达到要求；中间级放大电路用于保证整个电路的增益、效率和级间匹配；功率输出级放大电路用于保证整个电路的良好的输出匹配（S22参数）和功率输出。还包括驱动级有源偏置和匹配电路、中间级有源偏置和匹配电路和输出级有源偏置和匹配电路。本发明采用的是一个三级的单端A类电路结构，由此可以产生较好的线性度。本发明采用CMOS Si工艺，使用单端结构可以使整个电路省去输入输出巴伦，由此可以节省芯片面积并提升整个电路的性能。

Description

一种0.1～1.2GHz的CMOS超宽带射频功率放大器

技术领域

本发明涉及互补型金属氧化物半导体(CMOS)射频功率放大器和集成电领域，特别是面向行业专网应用的一种CMOS超宽带射频功率放大器。

背景技术

随着现代无线通信技术的快速发展,不断推动射频前端收发器向高集成、低功耗、结构紧凑、价格低廉的方向发展。功率放大器(简称功放)是无线发射器中必不可少的组成部分,也是整个发射机中耗能最多的部件,输出功率一般比较大。目前，人们对功率放大器设计的要求也越来越高，特别是功率放大器的功率、效率、带宽和线性度等方面的考虑。所以在现在无线电系统中，宽带功率放大器有着举足轻重的地位，其性能的优劣将直接影响整个无线电系统的工作情况。

相对于其它无线收发组件,大功率、高线性、高效率是功率放大器的基本设计要求。CMOS工艺的进步除了提高功放的工作频率带宽之外,对输出功率、线性度、PAE等指标的改善难度加大,实现起来更困难。从频域来看，超宽带有别于传统的窄带和宽带，它的频带更宽。目前，频率在100MHz-1.2GHz范围内的宽带无线接入设备主要用于行业专网，但是行业专网的频点和带宽种类繁多，标准不统一。我国对于宽带功率放大器的研制起步较晚，尤其是CMOS宽带功率放大器。并且，目前行业专网所用的射频前端芯片多数被国外公司所垄断。行业专网核心器件应用国外芯片还存在诸多问题。因此，我们十分迫切地需要研发具有自主知识产权的射频前端芯片。

发明内容

针对上述现有技术，本发明提供一种0.1～1.2GHz的CMOS超宽带射频功率放大器，用于面向行业专网应用的0.1～1.2GHz的超宽带射频功率放大器电路芯片的设计，其具有足够的增益、带宽和输出功率，并具有良好的线性度。

为了解决上述技术问题，本发明一种0.1～1.2GHz的CMOS超宽带射频功率放大器，包括多级放大电路，多级放大电路用于实现整个放大器的增益，并保证整个电路的输入匹配（S11参数）达到要求，所述多级放大电路包括输入隔直电容C1、驱动级偏置及输入匹配电路、驱动级放大电路、级间隔直电容C2、中间级偏置及级间匹配电路、中间级放大电路、级间隔直电容C3、功率级偏置及级间匹配电路、功率级放大电路、输出隔直电容C4和芯片电源，所述芯片电源采用电压节点VDD；所述中间级放大电路用于保证整个电路的增益、效率和级间匹配；功率输出级放大电路用于保证整个电路的良好的输出匹配（S22参数）和功率输出。所述驱动级放大电路包括两个共栅共源结构的NMOS管M1和NMOS管M2，一个片外电感L0，其电感值至少为100nH；所述中间级放大电路包括两个共栅共源结构的NMOS管M4和NMOS管M5，一个片外电感L1，其电感值至少为100nH；所述功率级放大电路包括一共源结构的NMOS管M7和一个片外电感L2，其电感值至少为100nH，所述NMOS管M7的漏级和栅级之间设有反馈电阻Rf，所述反馈电阻Rf用于改善输出匹配，带宽增益平坦度和稳定性。所述驱动级偏置及输入匹配电路、中间级偏置及级间匹配电路和功率级偏置及级间匹配电路结构相同，均分别包括有一个NMOS管、第一电阻和第二电阻；所述驱动级放大电路中，所述NMOS管M2的源极接地，所述NMOS管M2的栅极通过驱动所述驱动级偏置及输入匹配电路和输入隔直电容C1后连接至放大器的输入端Vin，所述NMOS管M2的漏极与所述NMOS管M1的源极相连，所述NMOS管M1的栅极偏置接至电压节点VDD，所述NMOS管M1的漏极与所述片外电感L0连接，所述片外电感L0的另一端接电压节点VDD；所述中间级放大电路中采用与驱动级放大电路相同的偏置结构和放大结构，即所述中间级放大电路中，所述NMOS管M5的源极接地，所述NMOS管M5的栅极通过中间级偏置及级间匹配电路和级间隔直电容C2后连接至所述NMOS管M1的漏极，所述NMOS管M5的漏极与所述NMOS管M4的源极相连，所述NMOS管M4的栅极偏置为芯片电源，即节点VDD，所述NMOS管M4的漏极与所述片外电感L1连接，所述片外电感L1的另一端接电压节点VDD；所述功率级放大电路采用与前两级相同的偏置结构，所述功率级放大电路中，所述NMOS管M7的源极接地，所述NMOS管M7的栅极通过功率级偏置及级间匹配电路和级间隔直电容C3后连接至所述NMOS管M4的漏极，所述NMOS管M7的漏极与所述片外电感L2连接，所述NMOS管M7的漏极与所述输出隔直电容C4并接后连接至放大器的输出端口Vout，所述片外电感L2的另一端接电压节点VDD。

与现有技术相比，本发明的有益效果是：

本发明为了为实现CMOS工艺下的宽带功率输出和较高的增益，采用一个三级的单端A类电路结构，由此可以产生较好的线性度。本发明放大器中的第一级为驱动级，用来实现整个放大器的增益和电路的输入匹配；第二级为电路的中间过渡级，用于实现整个电路增益和级间匹配的调整；第三级为功率输出级，用于保证电路最终良好的输出匹配和最大功率输出。本发明采用CMOS Si工艺，使用单端结构可以使整个电路省去输入输出巴伦，由此可以节省芯片面积并提升整个电路的性能。

附图说明

图1是本发明CMOS超宽带射频功率放大器的原理方框图;

图2是本发明CMOS超宽带射频功率放大器实施例的电路原理图。

图3是本发明放大器的稳定性Kf值曲线图；

图4是本发明放大器的S参数曲线图；

图5是本发明放大器的输出功率曲线图；

图6是本发明放大器的功率附加效率曲线图。

具体实施方式

下面结合附图和具体实施例对本发明电路作进一步详细地描述。

如图1所示，本发明一种0.1～1.2GHz的CMOS超宽带射频功率放大器，采用的是三级单端放大结构，统一采用3.3V供电，包括第一级为驱动级放大电路用来实现电路的高增益，第二级为中间级放大电路用于保证整个电路的增益、效率和级间匹配；第三级为功率输出放大级电路用于保证整个电路良好的输出匹配和最终较大的功率输出。所述电路还包括驱动级有源偏置和匹配电路、中间级有源偏置和匹配电路和输出级有源偏置和匹配电路。

如图2所示，所述驱动级放大电路包括两个共源共栅结构的NMOS管M1和NMOS管M2，一个片外电感L0，电感值大于100nH；所述中间级放大电路包括两个共源共栅结构的NMOS管M4和NMOS管M5，一个片外电感L1，电感值大于100nH；所述功率输出级放大电路包括一个共源结构的NMOS管M7和一个片外电感L2，电感值大于100nH，所述NMOS管M7的漏级和栅级之间设有反馈电阻Rf；所述驱动级有源偏置和匹配电路、中间级有源偏置和匹配电路和输出级有源偏置和匹配电路结构相同，均分别包括有一个NMOS管、第一电阻、第二电阻。

所述驱动级放大电路中，所述NMOS管M2的源极接地，所述NMOS管M2的栅极通过驱动级有源偏置及输入匹配电路和片外隔直电容C1后连接至放大器的输入端Vin，所述NMOS管M2的漏极与所述NMOS管M1的源极相连，所述NMOS管M1的栅极偏置接电压节点VDD，所述NMOS管M1的漏极与所述片外电感L0连接，所述片外电感L0的另一端接电压节点VDD；所述驱动级有源偏置和匹配电路中，NMOS管M0的漏极串联第一电阻R0并接于电压节点VDD，所述NMOS管M0的栅极与漏极相连，并接第二电阻R1后给所述NMOS管M1的栅极加偏置。

所述中间级放大电路中，所述NMOS管M5的源极接地，所述NMOS管M5的栅极通过中间级有源偏置及级间匹配电路和片内隔直电容C2后连接至所述NMOS管M1的漏极，所述NMOS管M5的漏极与所述NMOS管M4的源极相连，所述NMOS管M4的栅极偏置接电压节点VDD，所述NMOS管M4的漏极与所述片外电感L1连接，所述片外电感L1的另一端接电压节点VDD；所述中间级有源偏置和匹配电路中，NMOS管M3的漏极串联第一电阻R2并接于电压节点VDD，所述NMOS管M3的栅极与漏极相连，并接第二电阻R3后给所述NMOS管M5的栅极加偏置。

所述功率输出级放大电路中，所述NMOS管M7的源极接地，所述NMOS管M7的栅极通过功率输出级有源偏置及级间匹配电路中的片内隔直电容C3后连接至所述NMOS管M4的漏极，所述NMOS管M7的漏极与所述片外电感L2连接，所述NMOS管M7的漏极并接一个片外隔直电容C4后连接至放大器的输出端口Vout，所述片外隔直电容C4用于防止额外的直流功耗，所述片外电感L2的另一端接电压节点VDD。所述功率级有源偏置和匹配电路中，NMOS管M6的漏极串联第一电阻R4并接于电压节点VDD，所述NMOS管M6的栅极与漏极相连，并接第二电阻R5后给所述NMOS管M7的栅极加偏置。本发明中的功率输出级放大电路采用共源极放大结构是为得到更大的电压输出摆幅，从而保证整个电路得到最大的输出功率。而且，共源结构可以比共源共栅结构节省一部分芯片的面积，同样可以达到所要求的功率输出指标。

本发明CMOS超宽带射频功率放大器的工作过程如下：

如图2所示，首先，射频信号从放大器的输入端Vin流经片外电容C1进入放大电路的第一级即驱动级放大电路，NMOS管M0在电源VDD的作用下产生电压偏置经第二电阻R1加在该放大电路的栅极，在偏置电压的作用下，两个共源共栅结构的NMOS管M1和NMOS管M2开始工作。信号经共源管流入共栅管并最终从其漏端输出。由于漏端片外电感L0的作用，信号不会从NMOS管M2的漏端流出到VDD端。最终，信号经过第一级的驱动放大电路放大之后经过级间的片内电容C2流入第二级的中间级放大电路中。

在与第一级的驱动级放大电路相同的偏置电路作用下，第二级的中间级放大电路共源共栅电路也开始对信号进行放大，并经漏端输出。片外电感L1与级间片内电容C3作用与第一级相同。

信号从第二级电路流出后，经过片内级间电容C3流入第三级的功率输出级放大电路。同样，在偏置电路作用下，第三级共源放大电路开始工作，对信号进一步放大。NMOS管M7采用共源结构产生更大的输出摆幅，同时可以节省芯片面积。NMOS管M7漏栅之间的反馈电阻Rf与NMOS管M7构成反馈回路，可以改善电路的宽带输出匹配。由此，功率输出级片外电感L2和片外电容C4与反馈电阻Rf共同作用，使整个放大器电路得到最佳的输出匹配，从而实现最大功率输出。

在整个宽带放大电路设计过程中，各个晶体管以及电阻电容的尺寸大小是综合考虑的整个电路的带宽、增益、输出功率和效率等各项指标后决定的。并且通过后期的版图设计与合理布局优化，能够最大程度地实现要求的各项输出指标，实现在0.1～1.2GHz的超宽带下的高增益、高线性度、较大的输出功率和效率，并且占用较小的芯片面积。

下面以一个设计实例具体说明。在实际设计中，取前两级所有NMOS管M0～M5栅宽/栅长比均为200um/0.35um，，第三级NMOS管M6和M7尺寸均为400um/0.35um；电阻R0为167ohm，R1为30ohm，R2为317ohm，R3为220ohm，R4为500ohm，R5为230ohm，反馈电阻Rf为840ohm；片外隔直电容C1、C4均为1uF，C2、C3为20pF；电感L0、L1、L2均取200nH。

如图3所示为本发明的功率放大器的稳定性Kf值仿真结果，当Kf值大于1时放大器稳定。从图中可以看出，在整个0.1～1.2GHz频段内Kf值均大于4.8e5，所以该电路是稳定的。

如图4所示为本功率放大器的S参数曲线仿真结果。从图中可以看出，在整个频段范围内，增益曲线S21均在28dB以上；输入输出回波损耗S11和S22均在-10dB以下，大多在-20dB左右；隔离度S12小于-150dB。

如图5所示为本发明功率放大器的输出功率曲线图。从图中可以看出，功率放大器的饱和输出功率为21.6dBm。

如图6所示为本发明功率放大器的功率附加效率曲线图。从图中可以看出，在输出功率饱和的条件下，该放大器的效率为35%左右。

综合图3、图4、图5和图6的仿真结果可知，本发明的功率放大器在0.1～1.2GHz频段内具有良好的性能指标，可以满足设计的要求。

尽管上面结合图对本发明进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨的情况下，还可以作出很多变形，这些均属于本发明的保护之内。

Claims (2)

1.一种0.1～1.2GHz的CMOS超宽带射频功率放大器，包括多级放大电路，其特征在于，多级放大电路包括输入隔直电容C1、驱动级偏置及输入匹配电路、驱动级放大电路、级间隔直电容C2、中间级偏置及级间匹配电路、中间级放大电路、级间隔直电容C3、功率级偏置及级间匹配电路、功率级放大电路、输出隔直电容C4和芯片电源，所述芯片电源采用电压节点VDD；

所述驱动级放大电路包括两个共栅共源结构的NMOS管M1和NMOS管M2，一个片外电感L0，其电感值至少为100nH；

所述中间级放大电路包括两个共栅共源结构的NMOS管M4和NMOS管M5，一个片外电感L1，其电感值至少为100nH；

所述功率级放大电路包括一共源结构的NMOS管M7和一个片外电感L2，其电感值至少为100nH，所述NMOS管M7的漏级和栅级之间设有一反馈电阻Rf；

所述驱动级偏置及输入匹配电路、中间级偏置及级间匹配电路和功率级偏置及级间匹配电路结构相同，均分别包括有一个NMOS管、第一电阻和第二电阻；

所述驱动级放大电路中，所述NMOS管M2的源极接地，所述NMOS管M2的栅极通过驱动所述驱动级偏置及输入匹配电路和输入隔直电容C1后连接至放大器的输入端Vin，所述NMOS管M2的漏极与所述NMOS管M1的源极相连，所述NMOS管M1的栅极偏置接至电压节点VDD，所述NMOS管M1的漏极与所述片外电感L0连接，所述片外电感L0的另一端接电压节点VDD；

所述中间级放大电路中，所述NMOS管M5的源极接地，所述NMOS管M5的栅极通过中间级偏置及级间匹配电路和级间隔直电容C2后连接至所述NMOS管M1的漏极，所述NMOS管M5的漏极与所述NMOS管M4的源极相连，所述NMOS管M4的栅极偏置接至所述电压节点VDD，所述NMOS管M4的漏极与所述片外电感L1连接，所述片外电感L1的另一端接电压节点VDD；

所述功率级放大电路中，所述NMOS管M7的源极接地，所述NMOS管M7的栅极通过功率级偏置及级间匹配电路和级间隔直电容C3后连接至所述NMOS管M4的漏极，所述NMOS管M7的漏极与所述片外电感L2连接，所述NMOS管M7的漏极与所述输出隔直电容C4并接后连接至放大器的输出端口Vout，所述片外电感L2的另一端接电压节点VDD。

2.根据权利要求1所述0.1～1.2GHz的CMOS超宽带射频功率放大器，其中，所述驱动级偏置及输入匹配电路中的NMOS管M0的漏极串联第一电阻R0连接至电压节点VDD，所述NMOS管M0的栅极与漏极相连、并与第二电阻R1串联后给所述NMOS管M1的栅极加偏置。

Images