CN105590733A - 共模扼流圈 - Google Patents
共模扼流圈 Download PDFInfo
- Publication number
- CN105590733A CN105590733A CN201510684651.1A CN201510684651A CN105590733A CN 105590733 A CN105590733 A CN 105590733A CN 201510684651 A CN201510684651 A CN 201510684651A CN 105590733 A CN105590733 A CN 105590733A
- Authority
- CN
- China
- Prior art keywords
- coil
- circumferential side
- conductor
- side via
- via conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 522
- 230000004888 barrier function Effects 0.000 claims description 161
- BGOFCVIGEYGEOF-UJPOAAIJSA-N helicin Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1OC1=CC=CC=C1C=O BGOFCVIGEYGEOF-UJPOAAIJSA-N 0.000 claims description 12
- 229960001948 caffeine Drugs 0.000 claims 2
- RYYVLZVUVIJVGH-UHFFFAOYSA-N trimethylxanthine Natural products CN1C(=O)N(C)C(=O)C2=C1N=CN2C RYYVLZVUVIJVGH-UHFFFAOYSA-N 0.000 claims 2
- 238000010304 firing Methods 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000003475 lamination Methods 0.000 description 26
- 239000000463 material Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000035699 permeability Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 229910000859 α-Fe Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005755 formation reaction Methods 0.000 description 4
- 238000004080 punching Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 229910017518 Cu Zn Inorganic materials 0.000 description 2
- 229910017752 Cu-Zn Inorganic materials 0.000 description 2
- 229910017943 Cu—Zn Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- MJBPUQUGJNAPAZ-AWEZNQCLSA-N butin Chemical compound C1([C@@H]2CC(=O)C3=CC=C(C=C3O2)O)=CC=C(O)C(O)=C1 MJBPUQUGJNAPAZ-AWEZNQCLSA-N 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- MJBPUQUGJNAPAZ-UHFFFAOYSA-N Butine Natural products O1C2=CC(O)=CC=C2C(=O)CC1C1=CC=C(O)C(O)=C1 MJBPUQUGJNAPAZ-UHFFFAOYSA-N 0.000 description 1
- 102100031144 Coilin Human genes 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 108010051876 p80-coilin Proteins 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F2017/0093—Common mode choke coil
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Coils Of Transformers For General Uses (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Filters And Equalizers (AREA)
Abstract
本发明提供一种耐压可靠性高、具备层叠型线圈的共模扼流圈。用于2次线圈的线圈导体(51、52)以及线圈导体(55)被层叠成分别夹在用于1次线圈的线圈导体中的通过内周侧通孔导体(57)相互连接的2个线圈导体(50、53)以及通过内周侧通孔导体(59)相互连接的2个线圈导体(54、56)之间。另外，在1次线圈中，外周侧通孔导体(58)被设置成仅贯通一个绝缘层(40)，由此，外周侧通孔导体的轴线方向上的长度变短。其结果是，能够减小烧成时的外周侧通孔导体带来的导体材料的扩散量，并且能够抑制冲压时的外周侧通孔导体导致的绝缘层的厚度减少。
Description
技术领域
本发明涉及共模扼流圈，尤其是涉及具备层叠型的线圈的共模扼流圈。
背景技术
具备层叠型的线圈的共模扼流圈具备层叠体，该层叠体具有配备被层叠的多个绝缘层而成的层叠构造，在层叠体的内部设置有线圈。线圈具备螺旋状的多个线圈导体。多个线圈导体分别具有位于绝缘层的比较中央附近的内周侧端部和位于比较外周附近的外周侧端部，在内周侧端部连接有内周侧通孔导体，在外周侧端部连接有外周侧通孔导体。而且，为了作出在线圈中为彼此相反的卷绕方向的部分，因而以内周侧端部彼此通过内周侧通孔导体连接，接着外周侧端部彼此通过外周侧通孔导体连接的方式，多个线圈导体交替地经由内周侧通孔导体和外周侧通孔导体进行串联连接。
对本发明来说感兴趣的共模扼流圈记载在例如日本特开2003－68528号公报(专利文献1)以及日本特开2001－44033号公报(专利文献2)中。
专利文献1以及2中记载有：在绝缘层上形成螺旋状的线圈导体，将该绝缘层层叠多个，经由通孔导体将多个线圈导体串联连接而形成1次线圈，另一方面，在绝缘层上形成螺旋状的线圈导体，将该绝缘层层叠多个，经由通孔导体将多个线圈导体串联连接而形成2次线圈。
特别是专利文献1所记载的共模扼流圈具有将仅层叠了1次线圈用的多个绝缘层的部分和仅层叠了2次线圈用的多个绝缘层的部分相互分离地配置的构造。
另一方面，专利文献2所记载的共模扼流圈具有将1次线圈用的绝缘层和2次线圈用的绝缘层交替地层叠的构造，即，将1次线圈用的线圈导体和2次线圈用的线圈导体交替地层叠的构造。
专利文献1：日本特开2003－68528号公报
专利文献2：日本特开2001－44033号公报
在专利文献1所记载的共模扼流圈中，1次线圈与2次线圈相互分离地设置，所以1次线圈与2次线圈之间的耦合弱，由此，存在难以得到所希望的特性这样的问题。
与此相对，根据专利文献2所记载的共模扼流圈，具有将1次线圈用的线圈导体与2次线圈用的线圈导体交替地层叠的构造，所以能够在1次线圈与2次线圈之间得到比较强的耦合。但是，在采用这种交替层叠构造的情况下，对一方的线圈用的线圈导体间进行连接的通孔导体必须贯通给予另一方的线圈用的线圈导体延伸的界面的2个绝缘层，这有时会引起以下那样的问题。
图7中，采用了交替层叠构造的共模扼流圈的一部分，即第一线圈用的相邻的2个线圈导体1以及2和将这些相互连接的通孔导体3所处的部分与几个绝缘层4～8以及第二线圈用的线圈导体9一起被以剖视图表示。此外，在图7中虽未图示，但第二线圈用的线圈导体至少沿绝缘层5以及6间的界面延伸。
如图7所示，在绝缘层5～7间的界面位置，通孔焊盘3a被形成为在通孔导体3的周围扩散。通孔焊盘3a与用于通孔导体3的导电性膏的给予同时地形成，即使产生绝缘层4～7的层叠偏差，也有助于提高通孔导体3与线圈导体1以及2的连接的可靠性，并且有助于提高通孔导体3的绝缘层5～7间的界面上的连接的可靠性。因此，通孔焊盘3a与线圈导体1以及2的各厚度相比，通常存在变较厚的趋势。
在采用了交替层叠构造的情况下，将线圈导体1以及2相互连接的通孔导体3如上所述那样被设置成贯通2个绝缘层5以及6。其结果是，3个通孔焊盘3a在层叠方向上重叠。因此，与通孔导体仅贯通一个绝缘层的情况相比，通孔导体3的轴线方向上的长度变得较长，因此，在通孔导体3附近，被通孔导体3以及通孔焊盘3a给予的导体材料存在较多。
在绝缘层4～8例如由玻璃陶瓷构成的情况下，在共模扼流圈的制造过程中实施烧成工序。在烧成工序中，通孔导体3以及通孔焊盘3a的导体材料通常扩散到由绝缘层4～8给予的绝缘材料。如上所述，与通孔导体仅贯通一个绝缘层的情况相比，图7所示的构造中存在较多导体材料，所以对导体材料的扩散量来说，图7所示的构造中增多。
另外，在共模扼流圈的制造的过程中，在烧成前的阶段，为了使层叠状态变得更密，所以实施对绝缘层4～8在层叠方向上进行冲压的工序。在冲压工序中，与绝缘层4～8给予的绝缘材料相比，通孔导体3以及通孔焊盘3a给予的导体材料具有难以产生因冲压导致的压缩变形的性质。由此，例如绝缘层7在通孔导体3以及通孔焊盘3a所处的部分被大幅压碎，绝缘层7的该部分处的厚度T与绝缘层7本来的厚度相比会变得相当薄。在绝缘层4中，也会产生同样的厚度减少。
上述那样的导体材料的扩散、绝缘层4以及7的厚度减少成为导致共模扼流圈的耐压可靠性的降低的原因。在与通孔导体3以及通孔焊盘3a之间能够产生电位差的导体、例如第二线圈用的线圈导体9形成为在绝缘层7的图7的上面侧且位于通孔导体3的轴线的延长线上的情况下，担心该线圈导体9与通孔焊盘3a之间的耐压可靠性。另外，专门从导体材料的扩散的观点出发，在与通孔导体3以及通孔焊盘3a之间能够产生电位差的外部端子电极(未图示。)位于通孔导体3或者通孔焊盘3a的附近的情况下，也会遇到耐压可靠性的问题。
图7所示的通孔导体3有可能是将线圈导体1以及2的内周侧端部间相互连接的内周侧通孔导体的情况，以及是将线圈导体1以及2的外周侧端部间相互连接的外周侧通孔导体的情况。更难以避免上述的耐压可靠性的问题的是在通孔导体3尤其为外周侧通孔导体的情况下。以下，对于其理由进行说明。
在构成共模扼流圈的层叠体时，假设图8所示的绝缘层11～15从下开始依次被层叠。
在绝缘层11上形成有用于1次线圈的螺旋状的线圈导体16，在绝缘层12上形成有用于2次线圈的螺旋状的线圈导体17，在绝缘层13上形成有用于1次线圈的螺旋状的线圈导体18，在绝缘层14上形成有用于2次线圈的螺旋状的线圈导体19，在绝缘层15上形成有用于1次线圈的螺旋状的线圈导体20。
在图8中，绝缘层11上的线圈导体16的内周侧端部与绝缘层13上的线圈导体18的内周侧端部如虚线所示那样通过内周侧通孔导体21相互连接。另外，绝缘层13上的线圈导体18的外周侧端部与绝缘层15上的线圈导体20的外周侧端部通过外周侧通孔导体22相互连接。另一方面，绝缘层12上的线圈导体17的外周侧端部与绝缘层14上的线圈导体19的外周侧端部通过外周侧通孔导体23相互连接。上述的内周侧通孔导体21贯通2个绝缘层12以及13，外周侧通孔导体22贯通2个绝缘层14以及15，外周侧通孔导体23贯通2个绝缘层13以及14。
上述那样的连接在未图示的线圈导体中也被实现。例如，绝缘层12上的线圈导体17的内周侧端部与层叠在绝缘层11之下的绝缘层上的线圈导体的内周侧端部通过内周侧通孔导体24连接，绝缘层14上的线圈导体19的内周侧端部与层叠在绝缘层15上的绝缘层上的线圈导体的内周侧端部通过内周侧通孔导体25连接。
作为代表，关注于内周侧通孔导体21以及外周侧通孔导体23。内周侧通孔导体21与线圈导体19的位置关系和图7所示的通孔导体3与线圈导体9的位置关系相同。另外，对于外周侧通孔导体23与线圈导体20或者线圈导体16的位置关系，也和图7所示的通孔导体3与线圈导体9的位置关系相同。由此，在哪种情况下，都会遇到上述的耐压可靠性的问题。
然而，对于前者的内周侧通孔导体21与线圈导体19的位置关系，使线圈导体19不位于内周侧通孔导体21的轴线的延长线上比较容易。图9示出图8所示的绝缘层13以及14。在绝缘层13中，通过将内周侧通孔导体21向例如以虚线表示的位置挪动，从而能够使形成在其上的绝缘层14的线圈导体19不位于内周侧通孔导体21的轴线的延长线上。在绝缘层的中央部有比较大的空闲空间，所以如上述那样变更内周侧通孔导体的位置比较容易。
另一方面，对于后者的外周侧通孔导体23与线圈导体20或者线圈导体16的位置关系，使线圈导体20或者线圈导体16不位于外周侧通孔导体23的轴线的延长线上并不容易。图10示出图8所示的绝缘层14以及15。为了使形成在绝缘层15的线圈导体20不位于外周侧通孔导体23的轴线的延长线上，在绝缘层14中，必须使外周侧通孔导体23向虚线所示的几个位置挪动。但是，若挪动外周侧通孔导体23的位置，则导致与线圈导体19的中间部发生干扰、从绝缘层14露出之类的不良情况。即，在绝缘层14的被限定的面积的范围内，不减少线圈的匝数，就使线圈导体20(或者线圈导体16)不位于外周侧通孔导体23的轴线的延长线上并不容易。
以上，详述的针对外周侧通孔导体的由导体材料的扩散、绝缘层的厚度减少而带来的耐压可靠性的降低的问题成为使共模扼流圈的线圈形状的设计自由度降低的原因。另外，若为了耐压可靠性的提高而增加绝缘层的厚度，则导致阻碍共模扼流圈的小型化的结果。
发明内容
鉴于此，本发明的目的在于提供一种能够解决上述那样的问题的共模扼流圈的构造。
本发明所涉及的共模扼流圈具备：具有配备被层叠的多个绝缘层而成的层叠构造的层叠体；设置于层叠体的内部的第一以及第二线圈；以及设置于层叠体的外表面上的第一～第四外部端子电极。第一以及第二外部端子电极分别与第一线圈的一端以及另一端电连接，第三以及第四外部端子电极分别与第二线圈的一端以及另一端电连接。
第一以及第二线圈都包括：分别沿绝缘层间的多个界面延伸且具有位于绝缘层的比较中央附近的内周侧端部和位于比较外周附近的外周侧端部的螺旋状的多个线圈导体；以及将在层叠方向上相邻的线圈导体的各内周侧端部相互连接的内周侧通孔导体。
第一线圈还包括将在层叠方向上相邻的线圈导体的各外周侧端部间相互连接的外周侧通孔导体，在该第一线圈中，多个线圈导体交替地经由内周侧通孔导体和外周侧通孔导体来串联连接。
而且，为了解决上述的技术的课题，在本发明中，首先，第一特征在于：用于第二线圈的线圈导体包括被层叠成夹在用于第一线圈的线圈导体中的由内周侧通孔导体相互连接的2个线圈导体之间的线圈导体。换言之，第一特征在于：用于第一线圈的线圈导体中的由内周侧通孔导体相互连接的几组的线圈导体以与用于第二线圈的线圈导体仅夹着一个绝缘层的方式设置。这有助于增强第一线圈与第二线圈的耦合。
而且，在本发明，第二特征在于：在第一线圈中，外周侧通孔导体被设置成仅贯通一个绝缘层。换言之，在该第二特征中，通过外周侧通孔导体相互连接的线圈导体以仅夹着一个绝缘层的方式设置，因此，能够缩短外周侧通孔导体的轴线方向上的长度。由此，在烧成工序中，能够减少外周侧通孔导体带来的导体材料的扩散量，并且在冲压工序中，能够抑制外周侧通孔导体导致的绝缘层的厚度减少。
在本发明中，优选对第一线圈给予的上述的特征构成也对第二线圈给予。即，对于第二线圈，也还包括将在层叠方向上相邻的线圈导体的各外周侧端部间相互连接的外周侧通孔导体，在该第二线圈中，多个线圈导体交替地经由内周侧通孔导体和外周侧通孔导体来串联连接。用于第一线圈的线圈导体包括被层叠成夹在用于第二线圈的线圈导体中的由内周侧通孔导体相互连接的2个线圈导体之间的线圈导体。而且，在第二线圈中，外周侧通孔导体也被设置成仅贯通一个绝缘层。
根据上述的优选构成，在第一以及第二线圈双方中，能够减少烧成时的外周侧通孔导体带来的导体材料的扩散量，并且能够抑制冲压时的外周侧通孔导体导致的绝缘层的厚度减少，并且能够使第一线圈与第二线圈的耦合更增强。
另外，在本发明中，优选第一线圈的形态与第二线圈的形态关于层叠方向对称。由此，在共模扼流圈的安装时能够去除方向性。
根据本发明，在第一线圈与第二线圈之间确保比较强的耦合，并且能够抑制起因于外周侧通孔导体的导体材料的扩散、绝缘层的厚度减少，所以即使在外周侧通孔导体的轴线的延长线上或者其附近配置与该外周侧通孔导体之间能够产生电位差的导体，也能够减少针对耐压可靠性降低的担心。因此，能够提高共模扼流圈中的线圈形状的设计自由度。另外，对于外部端子电极与外周侧通孔导体的位置关系，也能够提高设计的自由度。而且，为了耐压可靠性的提高，无需增加绝缘层的厚度，所以不会阻碍共模扼流圈的小型化。
另外，根据本发明，如参照图4而后述的那样，通过改变用于第一线圈的线圈导体和用于第二线圈的线圈导体的层叠顺序，能够容易地调整共模扼流圈的特性阻抗。
附图说明
图1是表示本发明的第一实施方式的共模扼流圈30的外观的立体图。
图2是将构成图1所示的共模扼流圈30所具备的层叠体31中的低导磁率部32的多个绝缘层35～42根据层叠顺序配置来表示的俯视图。
图3是将图1所示的共模扼流圈30所具备的层叠体31中的外周侧通孔导体58及其附近放大表示的剖视图。
图4是用于说明在具备层叠型线圈的共模扼流圈中，对用于1次线圈的线圈导体和用于2次线圈的线圈导体的层叠顺序进行各种改变所带来的特性阻抗的调整的图。
图5是表示本发明的第二实施方式的与图2对应的图。
图6是表示本发明的第三实施方式的与图2对应的图。
图7是用于说明本发明所要解决的课题的图，是将采用了交替层叠构造的共模扼流圈所具备的层叠体的一部分放大表示的、与图3对应的图。
图8是将构成采用了交替层叠构造的共模扼流圈所具备的层叠体的多个绝缘层11～15根据层叠顺序配置来表示的俯视图。
图9是用于说明本发明所要解决的课题的图，是将图8所示的绝缘层13以及14取出表示的俯视图。
图10是用于说明本发明所要解决的课题的图，是将图8所示的绝缘层14以及15取出表示的俯视图。
具体实施方式
参照图1，共模扼流圈30具备作为部件主体的层叠体31。层叠体31具有用2个磁性体部33以及34夹着低导磁率部32的构造。磁性体部33以及34例如由Ni－Cu－Zn系铁氧体、Mn－Zn系铁氧体，六角晶系铁氧体等构成。另一方面，作为低导磁率部32的材质，例如能够使用导磁率几乎为1的玻璃陶瓷之类的非磁性体、导磁率为1～10左右的Ni－Cu－Zn系铁氧体、非磁性铁氧体等。另外，作为低导磁率部32的材质，也能够使用聚酰亚胺等树脂。
在层叠体31的外表面上设置有第一～第四外部端子电极43～46。更详细地说，外部端子电极43以及46位于层叠体31的侧面47，外部端子电极44以及45位于与侧面47对置的侧面48。作为外部端子电极43～46所包含的导体材料，例如能够使用Cu、Pd、Al、Ag等导电性金属或者包含这些的合金。
低导磁率部32具有配备包括图2所示的8个绝缘层35～42的被层叠的多个绝缘层而成的层叠构造。绝缘层35～42按该顺序从下开始被层叠。此外，在图2以及后述的图5以及图6中，显示在右列与左列之间的括弧标记表示层叠中的插入位置。
在绝缘层35～42上分别形成螺旋状的线圈导体49～56。线圈导体49～56分别具有位于绝缘层35～42的比较中央附近的内周侧端部和位于比较外周附近的外周侧端部。此外，线圈导体49～56实际上被形成为沿绝缘层35～42的相邻的层之间的界面分别延伸，但在以下，作为位于绝缘层35～42的每一个上来进行说明。
在层叠体31的内部，更特定地在低导磁率部32的内部设置有第一以及第二线圈。共模扼流圈30中的1次线圈以及2次线圈相对地决定，在以下，将第一以及第二线圈分别作为1次线圈以及2次线圈进行说明。
在图2中，在右侧示出1次线圈，在左侧示出2次线圈。图1所示的第一以及第二外部端子电极43以及44分别与1次线圈的一端以及另一端电连接，同样地图1所示的第三以及第四外部端子电极45以及46分别与2次线圈的一端以及另一端电连接。1次线圈具有线圈导体50、53、54以及56而构成，2次线圈具有线圈导体49、51、52以及55而构成。
首先，对构成1次线圈的线圈导体50、53、54以及56的连接方式进行说明。
若以从下开始的层叠顺序进行说明，则形成在绝缘层36上的线圈导体50的外周侧端部被引出到绝缘层36的外周边缘，与图1所示的第一外部端子电极43连接。另一方面，线圈导体50的内周侧端部与被设置成贯通绝缘层37、38以及39的内周侧通孔导体57连接。
此外，在通孔导体57，与参照图7而上述的通孔导体3关联地形成的通孔焊盘3a同样地形成通孔焊盘。虽没有特别采取说明，但对于以下出现的其他通孔导体也同样。
接着，上述的内周侧通孔导体57与形成在绝缘层39上的线圈导体53的内周侧端部连接。这样一来，线圈导体50的内周侧端部与线圈导体53的内周侧端部通过内周侧通孔导体57相互连接。线圈导体53的外周侧端部与被设置成贯通绝缘层40的外周侧通孔导体58连接。
接着，上述的外周侧通孔导体58与形成在绝缘层40上的线圈导体54的外周侧端部连接。这样一来，线圈导体53的外周侧端部与线圈导体54的外周侧端部通过外周侧通孔导体58相互连接。线圈导体54的内周侧端部与被设置成贯通绝缘层41以及42的内周侧通孔导体59连接。
接着，上述的内周侧通孔导体59与形成在绝缘层42上的线圈导体56的内周侧端部连接。这样一来，线圈导体54的内周侧端部与线圈导体56的内周侧端部通过内周侧通孔导体59相互连接。线圈导体56的外周侧端部被引出到绝缘层42的外周边缘，与图1所示的第二外部端子电极44连接。
如上所述，线圈导体50、53、54以及56依次经由内周侧通孔导体57、外周侧通孔导体58以及内周侧通孔导体59、即交替地经由内周侧通孔导体和外周侧通孔导体来进行连接，由此构成1次线圈。
接下来，对构成2次线圈的线圈导体49、51、52以及55的连接方式进行说明。
若以从下开始的层叠顺序进行说明，则形成在绝缘层35上的线圈导体49的外周侧端部被引出到绝缘层35的外周边缘，与图1所示的第四外部端子电极46连接。另一方面，线圈导体49的内周侧端部与被设置成贯通绝缘层36以及37的内周侧通孔导体60连接。
接着，上述的内周侧通孔导体60与形成在绝缘层37上的线圈导体51的内周侧端部连接。这样一来，线圈导体49的内周侧端部与线圈导体51的内周侧端部通过内周侧通孔导体60相互连接。线圈导体51的外周侧端部与被设置成贯通绝缘层38的外周侧通孔导体61连接。
接着，上述的外周侧通孔导体61与形成在绝缘层38上的线圈导体52的外周侧端部连接。这样一来，线圈导体51的外周侧端部与线圈导体52的外周侧端部通过外周侧通孔导体61相互连接。线圈导体52的内周侧端部与被设置成贯通绝缘层39、40以及41的内周侧通孔导体62连接。
接着，上述的内周侧通孔导体62与形成在绝缘层41上的线圈导体55的内周侧端部连接。这样一来，线圈导体52的内周侧端部与线圈导体55的内周侧端部通过内周侧通孔导体62相互连接。线圈导体55的外周侧端部被引出到绝缘层41的外周边缘，与图1所示的第三外部端子电极45连接。
如上所述，线圈导体49、51、52以及55依次经由内周侧通孔导体60、外周侧通孔导体61以及内周侧通孔导体62、即交替地经由内周侧通孔导体和外周侧通孔导体来进行连接，由此构成2次线圈。
作为上述的线圈导体49～56以及通孔导体57～62所包含的导体材料，例如使用Cu、Pd、Al、Ag等导电性金属或者包含这些的合金。
在以上说明的共模扼流圈30中，外周侧通孔导体58以及61都被设置成仅贯通一个绝缘层40或者38。由此，如以下参照图3说明的那样，能够难以产生起因于外周侧通孔导体58以及61的不良情况。
图3中，以外周侧通孔导体58以及61为代表，图示出外周侧通孔导体58及其附近。在图3中，对与图2所示的要素相当的要素标注相同的附图标记。在绝缘层39～41间的界面位置，通孔焊盘58a被形成为在外周侧通孔导体58的周围扩散。
在制造共模扼流圈30时，在烧成前的冲压工序中，层叠体31被冲压时，与绝缘层35～42所给予的绝缘材料相比，通孔导体57～62所给予的导体材料具有难以产生因冲压导致的压缩变形的性质，所以例如绝缘层41在通孔导体58以及通孔焊盘58a所处的部分被压碎，存在厚度T减少的趋势。但是，通孔导体58仅贯通一个绝缘层40，所以与图7所示的通孔导体3的情况相比，轴线方向的长度短，由此，不太产生绝缘层41的厚度T的减少。
另外，外周侧通孔导体58以及61与图7所示的通孔导体3的情况相比，导体材料的量少，所以能够减少烧成工序中的导体材料向绝缘层35～42的扩散量。
由此，即使在外周侧通孔导体58以及61的轴线的延长线上或者其附近配置与该外周侧通孔导体58以及61之间能够产生电位差的导体，也能够减少针对耐压可靠性降低的担心。
因此，能够提高共模扼流圈30中的线圈形状的设计自由度。在图2所示的线圈形状中，例如，虽不存在用于2次线圈的线圈导体52以及55位于用于1次线圈的外周侧通孔导体58的轴线的延长线上，或者相反地，用于1次线圈的线圈导体50以及53位于用于2次线圈的外周侧通孔导体61的轴线的延长线上的情况，但能够无问题地进行为了增加线圈的匝数而将线圈导体进一步向外周方向延长、或者将线圈导体延伸的形态从图2所示那样的椭圆状变更为后述的图5以及图6所示那样的矩形形状之类的设计变更。
另外，在图2所示的线圈形状中，外周侧通孔导体58和与其之间能够产生电位差的外部端子电极45以及46比较分开，但也允许使外周侧通孔导体58与外部端子电极45以及46更接近的设计变更。对于外周侧通孔导体61与外部端子电极43以及44之间的关系也同样。
另外，在共模扼流圈30中，用于2次线圈的线圈导体包括被层叠成夹在用于1次线圈的线圈导体中的通过内周侧通孔导体相互连接的2个线圈导体之间的线圈导体。更具体地说，用于2次线圈的线圈导体51以及52被层叠成夹在通过内周侧通孔导体57相互连接的用于1次线圈的线圈导体50以及53之间，另外，用于2次线圈的线圈导体55被层叠成夹在通过内周侧通孔导体59相互连接的用于1次线圈的线圈导体54以及56之间。
另外，相反地，对于用于1次线圈的线圈导体而言，也包括被层叠成夹在用于2次线圈的线圈导体中的通过内周侧通孔导体相互连接的2个线圈导体之间的线圈导体。更具体地说，用于1次线圈的线圈导体50被层叠成夹在通过内周侧通孔导体60相互连接的用于2次线圈的线圈导体49以及51之间，另外，用于1次线圈的线圈导体53以及54被层叠成夹在通过内周侧通孔导体62相互连接的用于2次线圈的线圈导体52以及55之间。
上述那样的构成的结果为，如线圈导体49与线圈导体50、线圈导体50与线圈导体51、线圈导体52与线圈导体53、线圈导体54与线圈导体55、线圈导体55与线圈导体56之类那样，在5对线圈导体中，能够使用于1次线圈的线圈导体和用于2次线圈的线圈导体以仅夹着一个绝缘层的方式设置。因此，能够在1次线圈与2次线圈之间得到强耦合。
另外，从图2可知，对共模扼流圈30来说，1次线圈的形态和2次线圈的形态关于层叠方向对称。这意味着在共模扼流圈30的安装时没有方向性。由此，在安装共模扼流圈30时，也能够使第一以及第二外部端子电极43以及44的位置与第三以及第四外部端子电极45以及46的位置相互颠倒。
已知在传输线路无损耗的情况下，共模扼流圈的特性阻抗Z0以
Z0＝(L/C)1/2
表示。在此，L为串联电感，C为并联静电电容。并联静电电容C由作为位于线圈导体间的绝缘层所具有的电介质的性质带来，构成低导磁率部32的绝缘层35～42通常具有2～6左右的相对介电常数。
根据上述式子可知，通过改变并联静电电容C，能够调整特性阻抗Z0。根据该实施方式的共模扼流圈30所具备的特征构成，如以下说明那样，能够容易地改变并联静电电容C，其结果是，能够容易地调整特性阻抗Z0。
图4中示意地示出在具备层叠型的线圈的共模扼流圈中，改变了用于1次线圈的线圈导体与用于2次线圈的线圈导体的层叠顺序的5个例子。
若对图4的表现方法进行说明，则以虚线表示的横线表示用于1次线圈的线圈导体，以实线表示的横线表示用于2次线圈的线圈导体。另外，在左端所记载的“1”～“8”的数字表示从下开始的层叠位置。在改变了层叠顺序的5个例子的每个下方所记载的“(1347)”那样的显示，表示以实线表示的用于2次线圈的线圈导体所处的层叠位置，例如，最左列的“(1347)”与左端所记载的“1”～“8”的数字相对应，表示用于2次线圈的线圈导体位于“1”、“3”、“4”、“7”的各层叠位置。
另外，有助于上述的并联静电电容C的静电电容在用于1次线圈的线圈导体与用于2次线圈的线圈导体对置的位置产生。在图4中，在这种静电电容产生的位置标注表示电容器的符号。
参照图2进行了说明的共模扼流圈30具有最左列的“(1347)”的层叠顺序。在该情况下，静电电容产生的位置有5处。
根据上述例子可知，通过改变用于1次线圈的线圈导体与用于2次线圈的线圈导体的层叠顺序，能够改变静电电容产生的位置的数量。
“(1345)”的层叠顺序的共模扼流圈的静电电容产生的位置有3处。因此，“(1345)”的层叠顺序的共模扼流圈的并联静电电容C与“(1347)”的层叠顺序的共模扼流圈相比变得更小，相应地，特性阻抗Z0变得更大。
“(1346)”的层叠顺序的共模扼流圈与“(1347)”的层叠顺序的共模扼流圈同样地，静电电容产生的位置有5处。由此，可以认为这些并联静电电容C是彼此相同的。此外，实际上由于线圈导体的图案的微妙的差异，通常并联静电电容C是不可能完全一样的。
“(1357)”的层叠顺序的共模扼流圈具有专利文献2所记载的交替层叠构造，所以静电电容产生的位置有7处。由此，“(1357)”的层叠顺序的共模扼流圈与“(1347)”的层叠顺序的共模扼流圈、“(1346)”的层叠顺序的共模扼流圈相比，并联静电电容C变得更大，相应地，特性阻抗Z0变得更小。
“(1234)”的层叠顺序的共模扼流圈具有专利文献1所记载的1次线圈与2次线圈相互分离的层叠构造，静电电容产生的位置仅有一个。由此，“(1234)”的层叠顺序的共模扼流圈与上述的任意一种的层叠顺序的共模扼流圈相比，并联静电电容C变得更小，其结果是，特性阻抗Z0变得更大。
在图4中，“(1347)”、“(1345)”以及“(1346)”的层叠顺序的共模扼流圈处于本发明的范围内。
对于处于本发明的范围内的例子中的“(1347)”，在1次线圈与2次线圈双方中，用于相同线圈的线圈导体有在层叠方向上排列2个的部位，这样排列2个的线圈导体彼此由外周侧通孔导体相互连接。
接下来，对于“(1345)”，用于1次线圈的线圈导体位于层叠位置“2”、“6”～“8”，用于2次线圈的线圈导体位于层叠位置“1”、“3”～“5”。在1次线圈中，层叠位置“2”、“6”～“8”的线圈导体交替地经由内周侧通孔导体和外周侧通孔导体来进行串联连接，所以层叠位置“6”的线圈导体与层叠位置“7”的线圈导体由仅贯通一个绝缘层的外周侧通孔导体相互连接。另一方面，在2次线圈中，层叠位置“1”、“3”～“5”的线圈导体交替地经由内周侧通孔导体和外周侧通孔导体来进行串联连接，所以层叠位置“3”的线圈导体与层叠位置“4”的线圈导体由仅贯通一个绝缘层的外周侧通孔导体相互连接。
接下来，对于“(1346)”，用于1次线圈的线圈导体位于层叠位置“2”、“5”、“7”以及“8”，用于2次线圈的线圈导体位于层叠位置“1”、“3”、“4”以及“6”。在1次线圈中，层叠位置“2”、“5”、“7”以及“8”的线圈导体交替地经由内周侧通孔导体和外周侧通孔导体来进行串联连接，所以层叠位置“5”的线圈导体与层叠位置“7”的线圈导体由外周侧通孔导体相互连接。但是，将层叠位置“5”的线圈导体与层叠位置“7”的线圈导体相互连接的外周侧通孔导体贯通夹着用于2次线圈的线圈导体的2个绝缘层。另一方面，在2次线圈中，层叠位置“1”、“3”、“4”以及“6”的线圈导体交替地经由内周侧通孔导体和外周侧通孔导体来进行串联连接，所以层叠位置“3”的线圈导体与层叠位置“4”的线圈导体由仅贯通一个绝缘层的外周侧通孔导体相互连接。由此，在“(1346)”的例子中，仅对于2次线圈，满足外周侧通孔导体被设置成仅贯通一个绝缘层这样的条件。
根据上述3个例子可知，通过层叠顺序的变更，能够调整特性阻抗Z0。而且，这种特性阻抗Z0的调整在无需能够带来共模阻抗的获取效率的恶化的线圈导体间的对置距离的放大、能够带来绝缘电阻恶化的线圈导体间的对置距离的缩短的方面有利。
在图2所示的第一实施方式中，具备分布为8层的线圈导体49～56，但在本发明的范围内，能够对线圈导体的层叠数进行各种变更。以下，对变更了线圈导体的层叠数的实施方式的代表例进行说明。
在图5所示的本发明的第二实施方式中，线圈导体的层叠数为6。此外，在图2中，线圈导体延伸的形态为椭圆形状，相对于此，在图5以及后述的图6中，线圈导体延伸的形态为矩形形状，但这并不是本质上的不同点。
参照图5说明的共模扼流圈具有与图1所示的共模扼流圈30同样的外观。如图5所示，该共模扼流圈的层叠体所具备的低导磁率部64具有配备包括6个绝缘层65～70的多个绝缘层而成的层叠构造。绝缘层65～70以该顺序从下开始层叠。在绝缘层65～70上分别形成螺旋状的线圈导体71～76。
在图5中，在右侧示出1次线圈，在左侧示出2次线圈。1次线圈具备线圈导体71、73、74以及76而构成，2次线圈具备线圈导体72以及75而构成。
首先，对构成1次线圈的线圈导体71、73、74以及76的连接方式进行说明。此外，1次线圈中的连接方式实质上与图2所示的1次线圈中的连接方式相同。
若以从下开始的层叠顺序进行说明，则形成在绝缘层65上的线圈导体71的外周侧端部被引出到绝缘层65的外周边缘，与相当于图1所示的第一外部端子电极43的外部端子电极连接。另一方面，线圈导体71的内周侧端部与被设置成贯通绝缘层66以及67的内周侧通孔导体77连接。
接着，上述的内周侧通孔导体77与形成在绝缘层67上的线圈导体73的内周侧端部连接。这样一来，线圈导体71的内周侧端部与线圈导体73的内周侧端部通过内周侧通孔导体77相互连接。线圈导体73的外周侧端部与被设置成贯通绝缘层68的外周侧通孔导体78连接。
接着，上述的外周侧通孔导体78与形成在绝缘层68上的线圈导体74的外周侧端部连接。这样一来，线圈导体73的外周侧端部与线圈导体74的外周侧端部通过外周侧通孔导体78相互连接。线圈导体74的内周侧端部与被设置成贯通绝缘层69以及70的内周侧通孔导体79连接。
接着，上述的内周侧通孔导体79与形成在绝缘层70上的线圈导体76的内周侧端部连接。这样一来，线圈导体74的内周侧端部与线圈导体76的内周侧端部通过内周侧通孔导体79相互连接。线圈导体76的外周侧端部被引出到绝缘层70的外周边缘，与相当于图1所示的第二外部端子电极44的外部端子电极连接。
如上所述，线圈导体71、73、74以及76依次经由内周侧通孔导体77、外周侧通孔导体78以及内周侧通孔导体79、即交替地经由内周侧通孔导体和外周侧通孔导体来进行连接，由此构成1次线圈。
接下来，对构成2次线圈的线圈导体72以及75的连接方式进行说明。
若以从下开始的层叠顺序进行说明，则形成在绝缘层66上的线圈导体72的外周侧端部被引出到绝缘层66的外周边缘，与相当于图1所示的第四外部端子电极46的外部端子电极连接。另一方面，线圈导体72的内周侧端部与被设置成贯通绝缘层67、68以及69的内周侧通孔导体80连接。
接着，上述的内周侧通孔导体80与形成在绝缘层69上的线圈导体75的内周侧端部连接。这样一来，线圈导体72的内周侧端部与线圈导体75的内周侧端部通过内周侧通孔导体80相互连接。线圈导体75的外周侧端部被引出到绝缘层69的外周边缘，与相当于图1所示的第三外部端子电极45的外部端子电极连接。
如上所述，线圈导体72以及75经由内周侧通孔导体80连接，由此构成2次线圈。
在以上说明的实施方式中，外周侧通孔导体78也被设置成仅贯通一个绝缘层68。由此，与上述的实施方式的情况相同，能够难以产生起因于外周侧通孔导体78的不良情况。
尤其是在图5所示的实施方式中，用于2次线圈的线圈导体72以及75位于用于1次线圈的外周侧通孔导体78的轴线的延长线上，但仍能够确保可产生上述电位差的外周侧通孔导体78与线圈导体72以及75之间的耐压可靠性。
另外，在图5所示的实施方式中，如线圈导体71与线圈导体72、线圈导体72与线圈导体73、线圈导体74与线圈导体75、线圈导体75与线圈导体76之类那样，在4对线圈导体中，能够使用于1次线圈的线圈导体和用于2次线圈的线圈导体以仅夹着一个绝缘层的方式设置。因此，能够在1次线圈与2次线圈之间得到强耦合。
另外，从图5可知，根据该实施方式，也能够实现1次线圈的形态和2次线圈的形态关于层叠方向对称的共模扼流圈。
此外，关于第二实施方式，对于没有特别说明的点，应理解为与第一实施方式的情况实质上相同。
接下来，在图6所示的本发明的第三实施方式中，线圈导体的层叠数为12。
对于参照图6说明的共模扼流圈，也具有与图1所示的共模扼流圈30相同的外观。如图6所示，该共模扼流圈的层叠体所具备的低导磁率部82具有配备包括12个绝缘层83～94的多个绝缘层而成的层叠构造。绝缘层83～94以该顺序从下开始层叠。在绝缘层83～94上分别形成螺旋状的线圈导体95～106。
在图6中，在右侧示出1次线圈，在左侧示出2次线圈。1次线圈具备线圈导体98、101、102、104、105以及106而构成，2次线圈具备线圈导体95、96、97、99、100以及103而构成。
首先，对构成1次线圈的线圈导体98、101、102、104、105以及106的连接方式进行说明。此外，1次线圈中的线圈导体98、101、102以及104的连接方式实质上与图2所示的1次线圈中的连接方式相同。
若以从下开始的层叠顺序进行说明，则形成在绝缘层86上的线圈导体98的外周侧端部被引出到绝缘层86的外周边缘，与相当于图1所示的第一外部端子电极43的外部端子电极连接。另一方面，线圈导体98的内周侧端部与被设置成贯通绝缘层87、88以及89的内周侧通孔导体107连接。
接着，上述的内周侧通孔导体107与形成在绝缘层89上的线圈导体101的内周侧端部连接。这样一来，线圈导体98的内周侧端部与线圈导体101的内周侧端部通过内周侧通孔导体107相互连接。线圈导体101的外周侧端部与被设置成贯通绝缘层90的外周侧通孔导体108连接。
接着，上述的外周侧通孔导体108与形成在绝缘层90上的线圈导体102的外周侧端部连接。这样一来，线圈导体101的外周侧端部与线圈导体102的外周侧端部通过外周侧通孔导体108相互连接。线圈导体102的内周侧端部与被设置成贯通绝缘层91以及92的内周侧通孔导体109连接。
接着，上述的内周侧通孔导体109与形成在绝缘层92上的线圈导体104的内周侧端部连接。这样一来，线圈导体102的内周侧端部与线圈导体104的内周侧端部通过内周侧通孔导体109相互连接。线圈导体104的外周侧端部与设置于绝缘层93的外周侧通孔导体110连接。
接着，上述的外周侧通孔导体110与形成在绝缘层93上的线圈导体105的外周侧端部连接。这样一来，线圈导体104的外周侧端部与线圈导体105的外周侧端部通过外周侧通孔导体110相互连接。线圈导体105的内周侧端部与被设置成贯通绝缘层94的内周侧通孔导体111连接。
接着，上述的内周侧通孔导体111与形成在绝缘层94上的线圈导体106的内周侧端部连接。这样一来，线圈导体105的内周侧端部与线圈导体106的内周侧端部通过内周侧通孔导体111相互连接。线圈导体106的外周侧端部被引出到绝缘层94的外周边缘，与相当于图1所示的第二外部端子电极44的外部端子电极连接。
如上所述，线圈导体98、101、102、104、105以及106依次经由内周侧通孔导体107、外周侧通孔导体108、内周侧通孔导体109、外周侧通孔导体110以及内周侧通孔导体111、即交替地经由内周侧通孔导体和外周侧通孔导体来进行连接，由此构成1次线圈。
接下来，对构成2次线圈的线圈导体95、96、97、99、100以及103的连接方式进行说明。此外，2次线圈中的线圈导体97、99、100以及103的连接方式实质上与图2所示的2次线圈中的连接方式相同。
若以从下开始的层叠顺序进行说明，则形成在绝缘层83上的线圈导体95的外周侧端部被引出到绝缘层83的外周边缘，与相当于图1所示的第四外部端子电极46的外部端子电极连接。另一方面，线圈导体95的内周侧端部与被设置成贯通绝缘层84的内周侧通孔导体112连接。
接着，上述的内周侧通孔导体112与形成在绝缘层84上的线圈导体96的内周侧端部连接。这样一来，线圈导体95的内周侧端部与线圈导体96的内周侧端部通过内周侧通孔导体112相互连接。线圈导体96的外周侧端部与被设置成贯通绝缘层85的外周侧通孔导体113连接。
接着，上述的外周侧通孔导体113与形成在绝缘层85上的线圈导体97的外周侧端部连接。这样一来，线圈导体96的外周侧端部与线圈导体97的外周侧端部通过外周侧通孔导体113相互连接。线圈导体97的内周侧端部与被设置成贯通绝缘层86以及87的内周侧通孔导体114连接。
接着，上述的内周侧通孔导体114与形成在绝缘层87上的线圈导体99的内周侧端部连接。这样一来，线圈导体97的内周侧端部与线圈导体99的内周侧端部通过内周侧通孔导体114相互连接。线圈导体99的外周侧端部与设置于绝缘层88的外周侧通孔导体115连接。
接着，上述的外周侧通孔导体115与形成在绝缘层88上的线圈导体100的外周侧端部连接。这样一来，线圈导体99的外周侧端部与线圈导体100的外周侧端部通过外周侧通孔导体115相互连接。线圈导体100的内周侧端部与被设置成贯通绝缘层89、90以及91的内周侧通孔导体116连接。
接着，上述的内周侧通孔导体116与形成在绝缘层91上的线圈导体103的内周侧端部连接。这样一来，线圈导体100的内周侧端部与线圈导体103的内周侧端部通过内周侧通孔导体116相互连接。线圈导体103的外周侧端部被引出到绝缘层91的外周边缘，与相当于图1所示的第三外部端子电极45的外部端子电极连接。
如上所述，线圈导体95、96、97、99、100以及103依次经由内周侧通孔导体112、外周侧通孔导体113、内周侧通孔导体114、外周侧通孔导体115以及内周侧通孔导体116、即交替地经由内周侧通孔导体和外周侧通孔导体来进行连接，由此构成2次线圈。
在以上说明的第三实施方式中，外周侧通孔导体108、110、113以及115也被设置成分别仅贯通一个绝缘层90、93、85或者88。由此，与上述的实施方式的情况同样地，能够难以产生起因于外周侧通孔导体108、110、113以及115的不良情况。
尤其是在图6所示的实施方式中，也与图5所示的实施方式的情况同样地，用于2次线圈的线圈导体100以及103位于用于1次线圈的外周侧通孔导体108以及110的各自的轴线的延长线上，另外，用于1次线圈的线圈导体98以及101位于用于2次线圈的外周侧通孔导体113以及115的各自的轴线的延长线上，但仍能够确保可产生上述电位差的外周侧通孔导体108以及110与线圈导体100以及103之间以及外周侧通孔导体113以及115与线圈导体98以及101之间的耐压可靠性。
另外，在图6所示的实施方式中，如线圈导体97与线圈导体98、线圈导体98与线圈导体99、线圈导体100与线圈导体101、线圈导体102与线圈导体103、线圈导体103与线圈导体104之类那样，在5对线圈导体中，能够使用于1次线圈的线圈导体与用于2次线圈的线圈导体以仅夹着一个绝缘层的方式设置。因此，能够在1次线圈与2次线圈之间得到强耦合。
另外，从图6可知，根据该实施方式，也能够实现1次线圈的形态与2次线圈的形态关于层叠方向对称的共模扼流圈。
此外，关于第三实施方式，对于没有特别说明的点，也应理解为与第一实施方式的情况实质上相同。
以上，将本发明与图示的几个实施方式关联地进行了说明，但在本发明的范围内，能够进行其它各种变形。
例如，线圈导体的层叠数能够根据设计来增减。
另外，对于一个绝缘层中的内周侧通孔导体与外周侧通孔导体的位置关系、内周侧通孔导体以及外周侧通孔导体与外部端子电极的位置关系，也可以采用图示的例子以外的位置关系。
附图标记说明：30…共模扼流圈；31…层叠体；32、64、82…低导磁率部；35～42、65～70、83～94…绝缘层；43～46…外部端子电极；49～56、71～76、95～106…线圈导体；57、59、60、62、77、79、80、107、109、111、112、114、116…内周侧通孔导体；58、61、78、108、110、113、115…外周侧通孔导体。
Claims (3)
1.一种共模扼流圈，其中，
所述共模扼流圈具备：
层叠体，其具有配备被层叠的多个绝缘层而成的层叠构造；
第一以及第二线圈，被设置于所述层叠体的内部；以及
第一～第四外部端子电极，被设置于所述层叠体的外表面上，
所述第一以及第二外部端子电极分别与所述第一线圈的一端以及另一端电连接，
所述第三以及第四外部端子电极分别与所述第二线圈的一端以及另一端电连接，
所述第一以及第二线圈都包括：分别沿所述绝缘层间的多个界面延伸且具有位于所述绝缘层的比较中央附近的内周侧端部和位于比较外周附近的外周侧端部的螺旋状的多个线圈导体；以及将在层叠方向上相邻的所述线圈导体的各所述内周侧端部间相互连接的内周侧通孔导体，
所述第一线圈还包括将在层叠方向上相邻的所述线圈导体的各所述外周侧端部间相互连接的外周侧通孔导体，在该第一线圈中，多个所述线圈导体交替地经由所述内周侧通孔导体和所述外周侧通孔导体来串联连接，
用于所述第二线圈的所述线圈导体包括被层叠成夹在用于所述第一线圈的所述线圈导体中的由所述内周侧通孔导体相互连接的2个线圈导体之间的线圈导体，
在所述第一线圈中，所述外周侧通孔导体被设置成仅贯通一个所述绝缘层。
2.根据权利要求1所述的共模扼流圈，其中，
所述第二线圈还包括将在层叠方向上相邻的所述线圈导体的各所述外周侧端部间相互连接的外周侧通孔导体，在该第二线圈中，多个所述线圈导体交替地经由所述内周侧通孔导体和所述外周侧通孔导体来串联连接，
用于所述第一线圈的所述线圈导体包括被层叠成夹在用于所述第二线圈的所述线圈导体中的由所述内周侧通孔导体相互连接的2个线圈导体之间的线圈导体，
在所述第二线圈中，所述外周侧通孔导体被设置成仅贯通一个所述绝缘层。
3.根据权利要求1或2所述的共模扼流圈，其中，
所述第一线圈的形态与所述第二线圈的形态关于层叠方向对称。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014-227795 | 2014-11-10 | ||
| JP2014227795A JP6172119B2 (ja) | 2014-11-10 | 2014-11-10 | コモンモードチョークコイル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105590733A true CN105590733A (zh) | 2016-05-18 |
| CN105590733B CN105590733B (zh) | 2018-05-18 |
Family
ID=55912769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510684651.1A Active CN105590733B (zh) | 2014-11-10 | 2015-10-20 | 共模扼流圈 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10090096B2 (zh) |
| JP (1) | JP6172119B2 (zh) |
| KR (1) | KR101671122B1 (zh) |
| CN (1) | CN105590733B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978419A (zh) * | 2016-10-24 | 2018-05-01 | Tdk株式会社 | 层叠共模滤波器 |
| CN108987065A (zh) * | 2017-06-02 | 2018-12-11 | 株式会社村田制作所 | 电子部件 |
| CN110120291A (zh) * | 2018-02-07 | 2019-08-13 | 株式会社村田制作所 | 共模扼流线圈 |
| CN113284696A (zh) * | 2020-02-04 | 2021-08-20 | 株式会社村田制作所 | 共模扼流圈 |
| CN113808804A (zh) * | 2020-06-16 | 2021-12-17 | 株式会社村田制作所 | 共模扼流线圈 |
| CN114068128A (zh) * | 2020-08-05 | 2022-02-18 | 株式会社村田制作所 | 共模扼流圈 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6733447B2 (ja) * | 2016-09-13 | 2020-07-29 | Tdk株式会社 | コイル部品およびコイル装置 |
| JP2018113314A (ja) * | 2017-01-11 | 2018-07-19 | パナソニックＩｐマネジメント株式会社 | コイル部品 |
| CN113921238A (zh) * | 2018-01-12 | 2022-01-11 | 乾坤科技股份有限公司 | 电子装置及其制作方法 |
| US11424070B2 (en) * | 2018-06-19 | 2022-08-23 | Tdk Corporation | Coil component |
| JP7103885B2 (ja) * | 2018-07-31 | 2022-07-20 | 太陽誘電株式会社 | 磁気結合型コイル部品 |
| JP7200959B2 (ja) * | 2020-02-04 | 2023-01-10 | 株式会社村田製作所 | コモンモードチョークコイル |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08203737A (ja) * | 1995-01-23 | 1996-08-09 | Murata Mfg Co Ltd | コイル部品 |
| JP2001044033A (ja) * | 1999-05-25 | 2001-02-16 | Hitachi Metals Ltd | 積層型コモンモードチョークコイル |
| US20030193386A1 (en) * | 2002-04-12 | 2003-10-16 | Bin-Chyi Tseng | Miniaturized common mode filter |
| JP2007067214A (ja) * | 2005-08-31 | 2007-03-15 | Taiyo Yuden Co Ltd | パワーインダクタ |
| US20110074535A1 (en) * | 2009-09-29 | 2011-03-31 | Murata Manufacturing Co., Ltd. | Multilayer coil device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745932Y2 (ja) * | 1989-12-27 | 1995-10-18 | 京セラ株式会社 | 積層型コイル |
| JPH11136065A (ja) * | 1997-10-27 | 1999-05-21 | Sumitomo Metal Smi Electron Devices Inc | ノイズフィルタ |
| EP1271572A4 (en) * | 2000-03-08 | 2009-04-08 | Panasonic Corp | NOISE FILTER AND ELECTRONIC DEVICE USING SUCH A FILTER |
| JP2003068528A (ja) | 2001-08-24 | 2003-03-07 | Murata Mfg Co Ltd | コモンモードチョークコイル |
| JP3767437B2 (ja) * | 2001-09-05 | 2006-04-19 | 株式会社村田製作所 | 積層型コモンモードチョークコイル |
| JP2005223262A (ja) * | 2004-02-09 | 2005-08-18 | Mitsubishi Materials Corp | 積層型コモンモードチョークコイル及びその製造方法 |
| JP2006024772A (ja) | 2004-07-08 | 2006-01-26 | Murata Mfg Co Ltd | コモンモードノイズフィルタ |
| JP4203005B2 (ja) * | 2004-12-13 | 2008-12-24 | Ｔｄｋ株式会社 | コモンモードチョークコイル |
| JP2006286937A (ja) * | 2005-03-31 | 2006-10-19 | Taiyo Yuden Co Ltd | コモンモードチョークコイル |
| JP2007027444A (ja) * | 2005-07-15 | 2007-02-01 | Fdk Corp | 積層コモンモードチョークコイルおよびその製造方法 |
| JP4518103B2 (ja) | 2007-05-21 | 2010-08-04 | Ｔｄｋ株式会社 | コモンモードチョークコイル |
| JP2010080550A (ja) * | 2008-09-24 | 2010-04-08 | Taiyo Yuden Co Ltd | コモンモードチョークコイル |
| JP5964583B2 (ja) | 2011-12-28 | 2016-08-03 | 太陽誘電株式会社 | 積層コイル及びそれを利用した電子部品 |
-
2014
- 2014-11-10 JP JP2014227795A patent/JP6172119B2/ja active Active
-
2015
- 2015-10-06 KR KR1020150140487A patent/KR101671122B1/ko active IP Right Grant
- 2015-10-20 US US14/887,892 patent/US10090096B2/en active Active
- 2015-10-20 CN CN201510684651.1A patent/CN105590733B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08203737A (ja) * | 1995-01-23 | 1996-08-09 | Murata Mfg Co Ltd | コイル部品 |
| JP2001044033A (ja) * | 1999-05-25 | 2001-02-16 | Hitachi Metals Ltd | 積層型コモンモードチョークコイル |
| US20030193386A1 (en) * | 2002-04-12 | 2003-10-16 | Bin-Chyi Tseng | Miniaturized common mode filter |
| JP2007067214A (ja) * | 2005-08-31 | 2007-03-15 | Taiyo Yuden Co Ltd | パワーインダクタ |
| US20110074535A1 (en) * | 2009-09-29 | 2011-03-31 | Murata Manufacturing Co., Ltd. | Multilayer coil device |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978419A (zh) * | 2016-10-24 | 2018-05-01 | Tdk株式会社 | 层叠共模滤波器 |
| CN107978419B (zh) * | 2016-10-24 | 2020-01-21 | Tdk株式会社 | 层叠共模滤波器 |
| CN108987065A (zh) * | 2017-06-02 | 2018-12-11 | 株式会社村田制作所 | 电子部件 |
| CN108987065B (zh) * | 2017-06-02 | 2021-10-12 | 株式会社村田制作所 | 电子部件 |
| US11011292B2 (en) | 2017-06-02 | 2021-05-18 | Murata Manufacturing Co., Ltd. | Electronic component |
| CN110120291B (zh) * | 2018-02-07 | 2021-09-28 | 株式会社村田制作所 | 共模扼流线圈 |
| CN110120291A (zh) * | 2018-02-07 | 2019-08-13 | 株式会社村田制作所 | 共模扼流线圈 |
| US11264159B2 (en) | 2018-02-07 | 2022-03-01 | Murata Manufacturing Co., Ltd. | Common mode choke coil |
| CN113284696A (zh) * | 2020-02-04 | 2021-08-20 | 株式会社村田制作所 | 共模扼流圈 |
| CN113284696B (zh) * | 2020-02-04 | 2023-04-18 | 株式会社村田制作所 | 共模扼流圈 |
| CN113808804A (zh) * | 2020-06-16 | 2021-12-17 | 株式会社村田制作所 | 共模扼流线圈 |
| CN114068128A (zh) * | 2020-08-05 | 2022-02-18 | 株式会社村田制作所 | 共模扼流圈 |
| CN114068128B (zh) * | 2020-08-05 | 2024-07-26 | 株式会社村田制作所 | 共模扼流圈 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016092322A (ja) | 2016-05-23 |
| JP6172119B2 (ja) | 2017-08-02 |
| KR20160055684A (ko) | 2016-05-18 |
| US20160133374A1 (en) | 2016-05-12 |
| US10090096B2 (en) | 2018-10-02 |
| KR101671122B1 (ko) | 2016-10-31 |
| CN105590733B (zh) | 2018-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105590733A (zh) | 共模扼流圈 | |
| US9019058B2 (en) | Chip-type coil component | |
| US6498555B1 (en) | Monolithic inductor | |
| US6294967B1 (en) | Laminated type dielectric filter | |
| CN106664069A (zh) | 共模噪声滤波器 | |
| JP2002246231A (ja) | 積層型インダクタ | |
| CN102272868B (zh) | 电子元器件及其制造方法 | |
| TW200919496A (en) | Magnetic and dielectric composite electronic device | |
| US10840871B2 (en) | Multilayer LC filter | |
| TW200520644A (en) | Multilayer ceramic electronic component and its manufacturing method | |
| CN101490953A (zh) | 噪声滤波器阵列 | |
| CN107155366A (zh) | 共模噪声滤波器 | |
| CN102971809B (zh) | 层叠型陶瓷电子部件及其制造方法 | |
| CN103165278A (zh) | 层叠型电感元件及其制造方法 | |
| US20070217122A1 (en) | Capacitor | |
| JP6258127B2 (ja) | 積層型電子部品及びその製造方法 | |
| CN208753080U (zh) | Lc滤波器 | |
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| US8717120B2 (en) | Multi-layered component | |
| US7075776B1 (en) | Integrated broadband ceramic capacitor array | |
| CN100543997C (zh) | 用于半导体器件的电感器及其制造方法 | |
| JP3444226B2 (ja) | 積層インダクタ | |
| JP2005340585A (ja) | 複合電子部品及びその製造方法 | |
| CN101378054A (zh) | 用于半导体器件的电感器及其制造方法 | |
| JPH0777175B2 (ja) | 積層トランス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |