CN101378054A - 用于半导体器件的电感器及其制造方法 - Google Patents
用于半导体器件的电感器及其制造方法 Download PDFInfo
- Publication number
- CN101378054A CN101378054A CNA2008101467364A CN200810146736A CN101378054A CN 101378054 A CN101378054 A CN 101378054A CN A2008101467364 A CNA2008101467364 A CN A2008101467364A CN 200810146736 A CN200810146736 A CN 200810146736A CN 101378054 A CN101378054 A CN 101378054A
- Authority
- CN
- China
- Prior art keywords
- contact member
- insulating barrier
- metal level
- metal gasket
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 55
- 239000004065 semiconductor Substances 0.000 title abstract description 30
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 158
- 239000002184 metal Substances 0.000 claims abstract description 158
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims description 87
- 239000004020 conductor Substances 0.000 claims description 42
- 230000008569 process Effects 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000004411 aluminium Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000000151 deposition Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 241000237858 Gastropoda Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明披露了一种用于半导体器件的电感器及其制造方法。通过金属导线和电感线之间改进的电连接，可以实现提高的Q－指数和衬底中最小化的能量损耗，并且可以最小化寄生电容。对此，电感器可以包括衬底以及形成在衬底上方并在其中包含金属导线的绝缘层。金属衬垫可以形成在绝缘层上方。电感线可以形成在绝缘层上方并连接至金属衬垫。衬垫接触件、金属层和通道接触件可以顺序堆叠在金属导线和金属衬垫之间的绝缘层内。
Description
本申请基于35 U.S.C119要求第10-2007-0086196号(于2007年8月27日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及半导体技术，更具体地，涉及一种用于半导体器件的电感器及其制造方法。
背景技术
随着微处理技术的发展，互补金属氧化物半导体(CMOS)具有良好的高频特性。这允许利用半导体工艺技术制造低价格的芯片。特别地，片上系统(SOC)技术能够集成系统中工作在中频频带的数字部件。因此，SOC作为制造单个芯片最合适的技术已经受到关注。
RF-CMOS或双极/BiCMOS器件的主要构成部件包括RF-MOSFET、电感器、变容二极管(varactor)、MIM电容器和电阻。特别地，电感器是占据芯片最大面积的单个器件，并且由于其内部结构和组成材料中固有的寄生电容和电阻，从而极大地限制了电感器的高频特性。
图1是示出了根据相关技术的用于半导体器件的电感器30的结构的透视截面图。相关技术的电感器30包括电感线31、金属衬垫32、绝缘层20，以及多根形成在绝缘层20中的金属导线33和40。绝缘层20包括多个通道接触件34，这些通道接触件34使金属导线33和40相互电连接，或将金属导线33和40电连接至金属衬垫32。通过上述结构，可以实现最底下的金属导线40与顶部的金属衬垫32之间的电连接。
电感器的Q-指数(品质因数)与电感值成比例，并与电阻元件(电阻分量，resistance component)成反比。因此，当通过多根金属导线33和40与多个通道接触件34之间的连接来减少串联电阻元件(串联电阻分量，series resistance component)时，可以提高Q-指数。
然而，形成在绝缘层20中的金属导线33和40采用薄板的形式，并紧靠衬底10和金属衬垫32排列。这造成了衬底10中的能量损耗。此外，在多层中已经相互堆叠了金属导线33和40以及通道接触件34，这需要大量的工艺。这对生产效率和成本是不利的。
此外，在金属衬垫32与金属导线33和40之间，电感线31与金属导线33和40之间，各个相邻的金属导线33和40之间，以及衬底10与堆叠在衬底10上方的所有层之间产生了寄生电容，造成自谐振频率(SRF)下降。总体而言，上述具有金属导线33和40以及通道接触件34的多堆结构(multi-stack configuration)使半导体器件设计变得复杂。
发明内容
本发明实施例涉及半导体技术，更具体地，涉及一种用于半导体器件的电感器及其制造方法。本发明实施例涉及一种用于半导体器件的电感器及制造该电感器的方法，该电感器在金属导线和电感线之间具有改进的电连接，从而获得提高的Q-指数。本发明实施例涉及一种用于半导体器件的电感器及制造该电感器的方法，该电感器可以使衬底中的能量损耗最小化，从而限制了寄生电容的产生。
本发明实施例涉及一种用于半导体器件的电感器，该电感器可以包括衬底以及形成在衬底上方并在其中包含金属导线的绝缘层。金属衬垫可以形成在绝缘层上方。电感线可以形成在绝缘层上方并连接至金属衬垫。衬垫接触件、金属层和通道接触件可以顺序地堆叠在金属导线与金属衬垫之间的绝缘层内。衬垫接触件可以连接至金属衬垫的下部表面。金属层可以连接至衬垫接触件的下部表面。通道接触件可以使金属层与金属导线相互连接。
本发明实施例涉及一种制造用于半导体器件的电感器的方法，该方法包括:在衬底上方形成包含金属导线和连接至该金属导线的通道接触件的第一绝缘层；在第一绝缘层上方形成第二绝缘层；在第二绝缘层中形成沟槽；在沟槽内顺序形成连接至通道接触件的金属层和位于金属层上方的衬垫接触件；以及在衬垫接触件上方形成金属衬垫并且在第二绝缘层上方形成连接至金属衬垫的电感线。
本发明实施例涉及一种制造用于半导体器件的电感器的方法，该方法包括:在衬底上方形成包含金属导线和连接至该金属导线的通道接触件的第一绝缘层；在第一绝缘层上方形成第二绝缘层；在第二绝缘层中形成第一沟槽；在第一沟槽中形成连接至通道接触件的金属层；在第二绝缘层上方形成第三绝缘层；在第三绝缘层中形成第二沟槽以暴露金属层；在第二沟槽中形成连接至金属层的衬垫接触件；以及在衬垫接触件上方形成金属衬垫并且在第三绝缘层上方形成连接至金属衬垫的电感线。
附图说明
图1是示出了根据相关技术的用于半导体器件的电感器的结构的透视截面图。
实例图2是示出了根据本发明实施例的用于半导体器件的电感器的结构的透视截面图。
实例图3A到图3C是示出了根据本发明实施例的电感器的不同结构的侧截面图。
实例图4是示出了根据本发明实施例的电感器的Q-指数的曲线图。
实例图5是示出了根据本发明实施例的电感器的电感值的曲线图。
具体实施方式
现在，将参照附图来详细地描述根据本发明实施例的用于半导体器件的电感器及其制造方法。实例图2是示出了根据本发明实施例的用于半导体器件的电感器100的结构的透视截面图。参照实例图2，电感器100可以包括电感线110、金属衬垫120、衬垫接触件130、以及金属层140。这里，金属层140可以由超厚金属(Ultra ThickMetal)(UTM)形成。电感器100可以与诸如CMOS器件、NMOS器件、PMOS器件及其类似物的半导体器件一起制造。
电感器100可以包括形成在衬底210上方的绝缘层220。该绝缘层220可以包含金属导线230。绝缘层220可以由正硅酸乙酯(TEOS)玻璃或氧基材料(oxide-based material)形成。金属导线230起到媒介(medium)的作用以将排列在绝缘层220上侧的电感线110电连接至另一个结构，例如半导体器件。半导体器件可以形成在绝缘层220上方的有源区中。
包含金属导线230的绝缘层220还可以包括分别地顺序形成在绝缘层220中的连接至金属导线230的通道接触件150、连接至通道接触件150的金属层140以及连接至金属层140的衬垫接触件130。金属衬垫120和电感线110可以形成在绝缘层220上方，以便金属衬垫120与电感线110相互连接。金属衬垫120还可以连接至形成在绝缘层220中的衬垫接触件130。
在根据上述实施例的多堆结构中，电感线110和金属衬垫120可以构成最上层，而绝缘层220(在绝缘层220中可以形成衬垫接触件130、金属层140、通道接触件150以及金属导线230)可以设置在电感线110和金属衬垫120的下面。更具体地，衬垫接触件130、金属层140和通道接触件150可以堆叠在金属导线230和金属衬垫120之间，以便衬垫接触件130连接至金属衬垫120的下部表面，金属层140连接至衬垫接触件130的下部表面，而通道接触件150使金属层140连接至金属导线230。
尽管实例图2示出了单个绝缘层220，在可选的本发明实施例中，根据分别形成金属导线230、通道接触件150、金属层140和衬垫接触件130的蚀刻工艺，绝缘层可以分成相互堆叠的多个绝缘层。
将参照实例图3A到图3C来描述使用多个绝缘层220的可选的本发明实施例。可以由UTM形成的金属层140在衬垫接触件130与通道接触件150之间采用厚的单金属层的形式以使金属导线230和金属衬垫120相互电连接。金属层140可以由诸如铜的金属制成。
UTM金属层140具有几个优点。UTM金属层140可以减少串联电阻元件(串联电阻分量，series resistance component)。UTM金属层140可以提高Q-指数。由于RF特性，UTM金属层140还可以提高高频区中的电感值。此外，金属衬垫120通过UTM金属层140可以充分地与衬底210隔离开，并从而可以防止衬底210中的能量损耗。
除了形成UTM金属层140之外，在本发明实施例中，通道接触件150可以形成具有很宽的宽度。用于形成金属层140和通道接触件150的沟槽可以具有如下与用于形成普通金属导线的结构不同的结构。首先，金属层140和通道接触件150可以具有比普通金属导线相对更宽的线宽和更深的深度。第二，由于金属层140和通道接触件150更宽的线宽和更深的深度，绝缘层220可以具有更厚的厚度。第三，用于形成金属层140和通道接触件150的沟槽可以通过蚀刻工艺来形成，并从而，在蚀刻工艺中使用的光刻胶图样可以具有比金属层140更厚的厚度。
例如，根据设计规则，金属层140可以具有大约2.9μm或更宽的线宽并具有大约4.5μm或更深的深度。从而，用于形成金属层140的沟槽可以形成具有比用于形成设置在绝缘层中的相关金属导线的线宽宽大约2μm或更宽的线宽，以及具有比用于形成设置在绝缘层中的相关金属导线的深度深大约2.5μm或更深的深度。
如实例图2所示，衬垫接触件130堆叠在金属衬垫140之上，并可以以与金属衬垫120相同的方式由铝形成，而不是由钨制成。通过上述的结构，衬垫接触件130可以实现电阻的显著减少。作为由与金属衬垫120的金属相同的金属形成衬垫接触件130的结果，衬垫接触件130可以通过沉积工艺而不使用附加的蚀刻/埋置工艺(burying process)来形成在金属层140的上方。金属衬垫120可以形成在衬垫接触件130的上方，并且可以连接至电感线110。
如上所述，在形成单个沟槽之后，在该沟槽中顺序堆叠金属层140和衬垫接触件130以便金属层140和衬垫接触件130可以直接连接至金属衬垫120。这可以减少寄生电容并且限制了SRF的降低。
为了使衬底210的能量损耗最小化，电感线110可以远离衬底210形成在绝缘层220的上方。例如，电感线110可以采用数倍弯曲(bent plural times)的金属线的形式，更具体地，电感线110可以具有平面螺旋几何(planar spiral geometric)形状。当使用0.13μm的RF-CMOS半导体工艺时，电感线110可以由具有大约3.3μm线宽的铜线形成。
电感线110可以连接至金属衬垫120，用于与半导体器件中另外的无源器件以及外部电路相电连接。金属衬垫120可以具有矩形形状。具有使用例如超声焊接(ultrasonic bonding)的电路的线焊(wire-bonding)金属衬垫120可以最小化焊接区域(boding region)。金属衬垫120可以由具有良好抗氧化性的铝形成。
实例图3A到3C是示出了根据本发明实施例的用于半导体器件的电感器的不同结构的侧截面图。参照其中示出了用于半导体器件的电感器不同的三种结构的实例图3A到3C，金属层140、衬垫接触件130和金属衬垫120以放大的视图示出。
实例图3A示出了参照实例图2所描述的结构。在实例图3A中，金属层140、衬垫接触件130和金属衬垫120具有相同的宽度。从而，在绝缘层220中形成单个沟槽之后，通过沉积工艺在沟槽中顺序沉积金属层140和衬垫接触件130，并且在衬垫接触件130上方形成金属衬垫120。用于参考，绝缘层220可以被分成多个层。例如，绝缘层220可以包括其中形成金属导线230的第一绝缘层、其中形成通道接触件150的第二绝缘层、其中形成金属层140的第三绝缘层以及其中形成衬垫接触件130的第四绝缘层。
可选地，绝缘层220可以包括其中形成金属导线230和连接至该金属导线230的通道接触件150的第一绝缘层、其中形成金属层140的第二绝缘层以及其中形成衬垫接触件130的第三绝缘层。在多层的绝缘层220的情况下，金属导线230、通道接触件150、金属层140和衬垫接触件130可以通过蚀刻工艺形成在各自的绝缘层中。
本发明实施例的技术思想与金属层140、衬垫接触件130和金属衬垫120的结构紧密相连，并因此，在这里将不对其他的金属结构和绝缘层220的形成做详细地描述。
参照示出了根据本发明实施例的电感器的结构的实例图3B，金属衬垫120和金属层140可以具有相同的宽度，而衬垫接触件130可以具有的宽度小于金属衬垫120和金属层140的宽度。图3B中所示的实施例可以根据下面的过程来制造。
其中形成金属导线230和通道接触件150的第一和第二绝缘层可以堆叠在衬底210上方。可以在第二绝缘层中形成第一沟槽。可以在第一沟槽中埋置铜以在第一沟槽中形成连接至通道接触件150的金属层140，以及然后，可以实施平坦化工艺(planarizing process)。其后，可以在第二绝缘层上方堆叠第三绝缘层。可以在第三绝缘层中形成具有宽度小于第一沟槽宽度的第二沟槽以使金属层140暴露在外面。可以在第二沟槽中埋置铝，以在第二沟槽中形成连接至金属层140的衬垫接触件130，以及然后，可以实施平坦化工艺。在第三绝缘层上方堆叠附加的绝缘层之后，可以实施光刻工艺(光刻胶工艺，photoresist process)、蚀刻工艺、铝埋置工艺和光刻胶/绝缘层去除工艺，以在衬垫接触件130上方形成金属衬垫120。
参照示出了根据本发明实施例的电感器的结构的实例图3C，金属层140和衬垫接触件130可以具有相同的宽度，而金属衬垫120可以具有的宽度大于金属层140和衬垫接触件130的宽度。在本发明实施例中，可以执行下面的过程。
可以在衬底210的上方堆叠其中可以形成金属导线230和通道接触件150的第一绝缘层。可以在第一绝缘层上方堆叠第二绝缘层。可以在第二绝缘层中形成沟槽。
可以在沟槽的下部区域中沉积铜，以在沟槽中形成连接至通道接触件150的金属层140。其后，可以在金属层140之上的沟槽上部区域中沉积铝，以形成衬垫接触件130，以及然后可以实施平坦化工艺。
在第二绝缘层上方堆叠附加的绝缘层之后，可以实施光刻工艺(光刻胶工艺，photoresist process)、蚀刻工艺、铝埋置工艺以及光刻胶/绝缘层去除工艺，以在衬垫接触件130上方形成金属衬垫120以便金属衬垫120具有的宽度大于衬垫接触件130的宽度。
在上述的实施例中，衬垫接触件130可以具有的宽度比金属衬垫120和金属层140的宽度小大约10％。在根据图3C形成的实施例中，金属层140和衬垫接触件130具有相同的宽度，该宽度比金属衬垫120的宽度小大约10％。
实例图4是示出了根据本发明实施例的用于半导体器件的电感器的Q-指数的曲线图。在实例图4中，横坐标表示频带，而纵坐标表示Q-指数。从实例图4中可以知道，根据本发明实施例的电感器在大约7.2GHz的频带内具有比参考值a2更好的Q-指数a1。另一方面，相关技术的电感器具有比参考值a2略小的Q-指数a3。
实例图5是示出了根据本发明实施例的用于半导体器件的电感器的电感值的曲线图。在实例图5中，横坐标表示频带，而纵坐标表示电感值。从实例图5中可以知道，根据本发明实施例的电感器在整个频带上都具有比参考电感值b2和相关技术的电感值b3更好的电感值b1。特别地，测量显示根据本发明实施例的电感器在大约5GHz到9GHz的高频带中具有显著提高的电感值。用于参考，实例图4和实例图5中所示的曲线示出了使用高频结构仿真器(HFSS)装置测量的Q-指数和电感值。
从上面的描述可以清楚的知道，本发明实施例具有下列作用。金属衬垫、电感线和金属导线之间减少的串联电阻元件(串联电阻分量，series resistance component)可以提高电感器的Q-指数。使用厚金属层可以使衬底的能量损耗最小化并限制了寄生电容的产生，实现最大化的SRF。可以提高高频区域中的电感值，并且可以简化诸如光刻工艺、蚀刻工艺和掩模工艺的附加工艺。这具有提高生产效率和降低制造成本的作用。金属衬垫和金属导线之间简化的电连接结构具有使半导体器件的设计变得容易的作用。
在所披露的本发明实施例中可以作各种修改及变形，这对于本领域的技术人员而言是显而易见且明显的。因此，本发明意在涵盖在所附权利要求及其等同替换的范围内的对披露的本发明实施例的显而易见且明显的修改和变形。
Claims (20)
1.一种装置，包括:
衬底；
绝缘层，形成在所述衬底上方并且在所述绝缘层中包括金属导线；
金属衬垫，形成在所述绝缘层上方；
电感线，形成在所述绝缘层上方并且连接至所述金属衬垫；以及
衬垫接触件、金属层和通道接触件，顺序堆叠在所述金属导线和所述金属衬垫之间的所述绝缘层内。
2.根据权利要求1所述的装置，其中:
所述衬垫接触件连接至所述金属衬垫的下部表面；
所述金属层连接至所述衬垫接触件的下部表面；以及
所述通道接触件使所述金属层和所述金属导线相互连接。
3.根据权利要求1所述的装置，其中，所述金属层是超厚金属层。
4.根据权利要求1所述的装置，其中，所述金属衬垫和所述衬垫接触件基本上由相同的金属制成。
5.根据权利要求1所述的装置，其中，所述金属衬垫和所述衬垫接触件由铝制成。
6.根据权利要求1所述的装置，其中，所述金属衬垫、所述衬垫接触件和所述金属层基本上具有相同的宽度。
7.根据权利要求1所述的装置，其中:
所述金属衬垫和所述金属层基本上具有相同的宽度；以及
所述衬垫接触件具有的宽度小于所述金属衬垫和所述金属层的宽度。
8.根据权利要求1所述的装置，其中，所述衬垫接触件和所述金属层具有相同的宽度，所述宽度小于所述金属衬垫的宽度。
9.一种方法，包括:
在衬底上方形成包括金属导线和连接至所述金属导线的通道接触件的第一绝缘层；
在所述第一绝缘层上方形成第二绝缘层；
在所述第二绝缘层中形成沟槽；
在所述沟槽内顺序形成连接至所述通道接触件的金属层和位于所述金属层上方的衬垫接触件；以及
在所述衬垫接触件上方形成金属衬垫并且在所述第二绝缘层上方形成连接至所述金属衬垫的电感线。
10.根据权利要求9所述的方法，其中，所述金属衬垫和所述衬垫接触件具有相同的宽度。
11.根据权利要求9所述的方法，其中，所述金属衬垫具有的宽度大于所述衬垫接触件的宽度。
12.根据权利要求9所述的方法，其中，所述金属层是超厚金属层。
13.一种方法，包括:
在衬底上方形成包括金属导线和连接至所述金属导线的通道接触件的第一绝缘层；
在所述第一绝缘层上方形成第二绝缘层；
在所述第二绝缘层中形成第一沟槽；
在所述第一沟槽中形成连接至所述通道接触件的金属层；
在所述第二绝缘层上方形成第三绝缘层；
在所述第三绝缘层中形成第二沟槽以暴露所述金属层；
在所述第二沟槽中形成连接至所述金属层的衬垫接触件；以及
在所述衬垫接触件上方形成金属衬垫并且在所述第三绝缘层上方形成连接至所述金属衬垫的电感线。
14.根据权利要求13所述的方法，其中，所述金属衬垫和所述金属层基本上具有相同的宽度。
15.根据权利要求13所述的方法，其中，所述第二沟槽具有的宽度基本上小于所述第一沟槽的宽度。
16.根据权利要求13所述的方法，其中，所述金属层是超厚金属层。
17.根据权利要求13所述的方法，其中，在所述第一沟槽中形成连接至所述通道接触件的所述金属层之后实施平坦化工艺。
18.根据权利要求13所述的方法，其中，在所述第二沟槽中形成连接至所述金属层的所述衬垫接触件之后实施平坦化工艺。
19.根据权利要求16所述的方法，其中，所述金属层由铜形成。
20.根据权利要求19所述的方法，其中，所述衬垫接触件由铝形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070086196 | 2007-08-27 | ||
| KR1020070086196A KR100904594B1 (ko) | 2007-08-27 | 2007-08-27 | 반도체 소자용 인덕터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101378054A true CN101378054A (zh) | 2009-03-04 |
Family
ID=40421506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008101467364A Pending CN101378054A (zh) | 2007-08-27 | 2008-08-27 | 用于半导体器件的电感器及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20100052095A1 (zh) |
| KR (1) | KR100904594B1 (zh) |
| CN (1) | CN101378054A (zh) |
| TW (1) | TW200915536A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924102B (zh) * | 2009-06-15 | 2013-07-31 | 慧国(上海)软件科技有限公司 | 半导体装置 |
| WO2014195840A3 (en) * | 2013-06-04 | 2015-04-23 | International Business Machines Corporation | Metal wires of a stacked inductor |
| US10903742B2 (en) | 2017-10-19 | 2021-01-26 | Huawei Technologies Co., Ltd. | Switched-capacitor converter circuit, charging control system, and control method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9218903B2 (en) | 2013-09-26 | 2015-12-22 | International Business Machines Corporation | Reconfigurable multi-stack inductor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990070958A (ko) * | 1998-02-26 | 1999-09-15 | 윤종용 | 반도체 집적회로용 유도성 소자 |
| KR100613180B1 (ko) * | 2001-06-29 | 2006-08-17 | 한국전자통신연구원 | 다층 금속 인덕터 |
| KR20040060504A (ko) * | 2002-12-30 | 2004-07-06 | 동부전자 주식회사 | 가변 인덕터를 갖는 반도체 장치 |
| TWI304261B (en) * | 2005-10-12 | 2008-12-11 | Realtek Semiconductor Corp | Integrated inductor |
| US20090002114A1 (en) * | 2007-06-26 | 2009-01-01 | Ming-Tzong Yang | Integrated inductor |
-
2007
- 2007-08-27 KR KR1020070086196A patent/KR100904594B1/ko not_active IP Right Cessation
-
2008
- 2008-08-27 CN CNA2008101467364A patent/CN101378054A/zh active Pending
- 2008-08-27 US US12/199,443 patent/US20100052095A1/en not_active Abandoned
- 2008-08-27 TW TW097132811A patent/TW200915536A/zh unknown
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924102B (zh) * | 2009-06-15 | 2013-07-31 | 慧国(上海)软件科技有限公司 | 半导体装置 |
| WO2014195840A3 (en) * | 2013-06-04 | 2015-04-23 | International Business Machines Corporation | Metal wires of a stacked inductor |
| US9577023B2 (en) | 2013-06-04 | 2017-02-21 | Globalfoundries Inc. | Metal wires of a stacked inductor |
| US10903742B2 (en) | 2017-10-19 | 2021-01-26 | Huawei Technologies Co., Ltd. | Switched-capacitor converter circuit, charging control system, and control method |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200915536A (en) | 2009-04-01 |
| KR100904594B1 (ko) | 2009-06-25 |
| US20100052095A1 (en) | 2010-03-04 |
| KR20090021572A (ko) | 2009-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101523526B (zh) | 电感器元件、电感器元件制造方法以及具有在其上安装的电感器元件的半导体器件 | |
| US10008318B2 (en) | System and method for integrated inductor | |
| CN102456665B (zh) | 用于金属-氧化物-金属电容器的保护结构 | |
| CN100440512C (zh) | 具有高质量因素的集成电路螺旋电感 | |
| JP4772495B2 (ja) | インダクター及びインダクター形成方法 | |
| JP2007110129A (ja) | 集積インダクター | |
| CN102569250A (zh) | 高密度电容器及其电极引出方法 | |
| US7557426B2 (en) | Integrated capacitor structure | |
| CN107492437A (zh) | 一种玻璃基高q值电感及其制备方法 | |
| US20070217122A1 (en) | Capacitor | |
| US8327523B2 (en) | High density planarized inductor and method of making the same | |
| CN101378054A (zh) | 用于半导体器件的电感器及其制造方法 | |
| US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
| KR100815969B1 (ko) | 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법 | |
| CN100543997C (zh) | 用于半导体器件的电感器及其制造方法 | |
| CN103700645A (zh) | Mom电容及其制作方法 | |
| CN107204331A (zh) | 多层电容器的制造方法 | |
| CN103022000B (zh) | 平面电感器及其制造方法、半导体器件及其制造方法 | |
| JP4324352B2 (ja) | 平面型トランスフォーマーおよびその製造方法 | |
| KR101146225B1 (ko) | 반도체 소자 제조방법 | |
| TWI640062B (zh) | 半導體元件及其製造方法 | |
| KR100744464B1 (ko) | 집적형 인덕터 및 그 제조방법 | |
| CN100485934C (zh) | 用于半导体器件的电感器及其制造方法 | |
| KR20080018052A (ko) | 반도체 소자 및 그 제조방법 | |
| CN117855193A (zh) | 接地屏蔽层的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20090304 |