[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2016139975A1 - 基板埋め込み用ｎｔｃサーミスタおよびその製造方法 - Google Patents

基板埋め込み用ｎｔｃサーミスタおよびその製造方法 Download PDF

Info

Publication number
WO2016139975A1
WO2016139975A1 PCT/JP2016/051154 JP2016051154W WO2016139975A1 WO 2016139975 A1 WO2016139975 A1 WO 2016139975A1 JP 2016051154 W JP2016051154 W JP 2016051154W WO 2016139975 A1 WO2016139975 A1 WO 2016139975A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
thermistor
electrode
substrate
ntc thermistor
Prior art date
Application number
PCT/JP2016/051154
Other languages
English (en)
French (fr)
Inventor
圭 戸田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2017503366A priority Critical patent/JP6338011B2/ja
Priority to CN201680011489.XA priority patent/CN107251168B/zh
Publication of WO2016139975A1 publication Critical patent/WO2016139975A1/ja
Priority to US15/679,332 priority patent/US10181369B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
    • H01C7/043—Oxides or oxidic compounds
    • H01C7/046—Iron oxides or ferrites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1413—Terminals or electrodes formed on resistive elements having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
    • H01C7/043—Oxides or oxidic compounds

Definitions

  • the present invention relates to an NTC thermistor for embedding a substrate and a manufacturing method thereof, and more particularly to an NTC thermistor for embedding a substrate used for a component-embedded substrate and a manufacturing method thereof.
  • FIG. 5 is a schematic diagram showing an example of the structure of a chip-type NTC thermistor.
  • the NTC thermistor 100 is made of a ceramic sintered body, and has a pair of opposed end faces, a thermistor body 102, a plurality of internal electrodes 101a, 101b, 101c, 101d formed in the thermistor body 102, and the thermistor. It has a pair of external electrodes 105 and 106 respectively formed on a pair of end faces of the element body 102.
  • the external electrode 105 has a structure in which plated films 104a and 104b are laminated on the end face electrode 103a.
  • the external electrode 106 has a structure in which plating films 104c and 104d are stacked on the end face electrode 103b (for example, Patent Document 1).
  • Such an NTC thermistor is arranged on a component-embedded substrate, filled with an insulating resin, and embedded in the substrate.
  • electrical connection between the embedded NTC thermistor and the wiring is performed through a via hole electrode.
  • the insulating resin is irradiated with a laser beam toward the external electrode of the NTC thermistor to form a via hole, and the via hole is filled with a metal conductor to electrically connect the external electrode of the NTC thermistor and the wiring.
  • an object of the present invention is to provide an NTC thermistor for embedding a substrate and a method for manufacturing the same, which can eliminate the need for extremely accurate positional accuracy when forming a via hole with a laser beam.
  • an NTC thermistor for embedding a substrate comprises: A thermistor body made of a ceramic sintered body and having two opposing main surfaces, two opposing side surfaces, and two opposing end surfaces; A plurality of internal electrodes formed in the thermistor body; Two external electrodes formed on the outer surface of the thermistor body and electrically connected to the plurality of internal electrodes; The external electrodes are respectively A first electrode layer covering one end face of the thermistor body; A second electrode layer comprising at least one layer formed on the principal surface of the thermistor body, one end in contact with the first electrode layer and the other end extending in the direction of the other end surface; It has at least 1 layer of 3rd electrode layer which covers this 1st electrode and this 2 electrode layer, It is characterized by the above-mentioned.
  • At least one sputtered film can be used for the second electrode layer. Thereby, a flat electrode film can be obtained.
  • a plating film can be used for the third electrode layer. As a result, it is possible to suppress burning of the external electrode during laser light irradiation.
  • a layer formed by applying and baking a conductive paste can be used for the first electrode layer. This makes it possible to completely cover the end face.
  • the second electrode layer is flatter than the first electrode layer.
  • the third electrode layer can be formed flat, and it is possible to prevent an unnecessary gap from being generated between the NTC thermistor and the sealing body in mounting on a component-embedded substrate described later.
  • the directivity of the reflected light of the laser is stabilized, and the shape of the via hole is stabilized.
  • the thermistor body has an uncovered area not covered with the external electrode on the outer surface of the central portion thereof, and the uncovered area is lower than the covered area covered with the external electrode. May have a part.
  • the NTC thermistor for embedding a substrate according to the present invention can be manufactured using, for example, the following manufacturing method. That is, in one manufacturing method of an NTC thermistor for embedding a substrate according to the present invention, the step of forming each external electrode includes the step of forming a first electrode layer covering one end face of the thermistor body, Forming a second electrode layer comprising at least one layer formed on each main surface, one end contacting the first electrode layer and the other end extending in the direction of the other end surface; and the first electrode And a step of forming at least one third electrode layer covering the two electrode layers. According to this manufacturing method, it is possible to manufacture an NTC thermistor for embedding a substrate that can eliminate the need for extremely accurate positional accuracy when forming a via hole with a laser beam.
  • the step of forming the third electrode layer is a step of forming the third electrode layer by a plating method, and after forming the second electrode layer, the outer surface of the central portion of the thermistor body, The element body surface portion may be removed by acid treatment, polishing treatment, plating treatment, or grinding treatment on the uncovered region that is not covered with the second electrode layer. Thereby, it is possible to suppress the occurrence of island-like plating in the central portion of the thermistor body during the plating process for forming the third electrode layer.
  • the second electrode layer In the step of forming the second electrode layer, it is preferable to form the second electrode layer so as to be flatter than the first electrode layer. Thereby, the third electrode layer can be formed flat, and it is possible to prevent an unnecessary gap from being generated between the NTC thermistor and the sealing body in mounting on a component-embedded substrate described later. Moreover, the directivity of the reflected light of the laser is stabilized, and the shape of the via hole is stabilized.
  • an NTC thermistor for embedding a substrate that can eliminate the need for extremely accurate positional accuracy when forming a via hole with a laser beam.
  • FIG. 2 is a partially enlarged vertical sectional view of FIG. 1.
  • An NTC thermistor for embedding a substrate of the present invention is made of a ceramic sintered body, and has a thermistor element body having two main surfaces facing each other, two side surfaces facing each other, and two end surfaces facing each other.
  • FIG. 1 is a schematic longitudinal sectional view showing the structure of an NTC thermistor according to one embodiment.
  • the NTC thermistor 1 has a thermistor body 2 made of a rectangular parallelepiped ceramic sintered body.
  • the thermistor body 2 has two main surfaces 13 and 14 facing each other, two side surfaces (not shown) facing each other, and two end surfaces 11 and 12 facing each other.
  • the sizes of the two main surfaces may be the same or different.
  • the sizes of the two side surfaces may be the same or different.
  • the sizes of the two end faces may be the same or different.
  • a plurality of internal electrodes 3 a, 3 b, 3 c, 3 d, 3 e are arranged so as to overlap with each other through the thermistor body layer.
  • the internal electrodes 3a, 3b, 3c, 3d, and 3e are only examples, and the number of internal electrodes is not particularly limited as long as it is plural.
  • the ceramic sintered body constituting the thermistor body 2 is a ceramic having negative resistance temperature characteristics.
  • suitable ceramics used for constituting NTC thermistors for example, oxides of transition metals such as Mn, Ni, Fe, Ti, Co, Al, Zn, etc. Ceramics containing can be used.
  • the ceramic is preferably a ceramic mainly composed of manganese oxide, and is a ceramic including one or more of nickel oxide, cobalt oxide, alumina, iron oxide, and titanium oxide.
  • the thermistor body 2 is not particularly limited in shape as long as it has two corresponding end faces 11 and 12, two corresponding main surfaces 13 and 14, and two opposing side surfaces. Although an example of a rectangular parallelepiped shape is shown in FIG. 1, a cubic shape may be used.
  • the internal electrodes 3 a and 3 b are drawn out to the first end face 11 of the thermistor body 2.
  • the internal electrodes 3 d and 3 e are drawn out to the second end surface 12 that faces the first end surface 11.
  • the internal electrode can be formed by applying and baking a conductive paste.
  • a noble metal such as Ag, Pd, Pt, and Au, or a base metal such as Cu, Ni, Al, W, and Ti, or an alloy thereof can be used.
  • the first external electrode 8 is formed on the first electrode layer 4a covering one end surface 11 of the thermistor element body 2 and each main surface of the thermistor element body 2, one end being in contact with the first electrode layer 4a and the other end being
  • the second external electrode 9 is formed on each main surface of the first electrode layer 4b covering the one end face 12 of the thermistor element body 2 and the thermistor element body 2, and one end is in contact with the first electrode layer 4b.
  • Two second electrode layers 5c and 5d whose ends extend in the direction of the other end face, and a third electrode layer 7 covering the first electrode layer 4b and the pair of second electrode layers 5c and 5d are provided.
  • the first electrode layers 4a and 4b contain noble metals such as Ag, Pd, Pt, and Au, and can be formed by applying and baking a conductive paste, for example. By immersing the end face of the thermistor body in the conductive paste, an electrode layer covering the end face can be easily formed.
  • the thicknesses of the first electrode layers 4a and 4b are 10 ⁇ m or more and 60 ⁇ m or less, preferably 10 ⁇ m or more and 50 ⁇ m or less, more preferably 15 ⁇ m or more and 40 ⁇ m or less.
  • the thickness of the first electrode layer is the length (E1 in FIG. 1) between the connection position between the end surface and the main surface of the thermistor body and the outer surface of the first electrode layer. It is approximately equal to the thickness of one electrode layer.
  • the second electrode layer one or more metal layers containing metal, preferably Au, Ag, Cu or Ti can be used. In the case of a single layer or the outermost layer, Au or Ag which is less easily oxidized is preferable.
  • the thickness of the second electrode layer is 0.5 ⁇ m or more and 10 ⁇ m or less, preferably 1 ⁇ m or more and 10 ⁇ m or less, more preferably 1.5 ⁇ m or more and 5 ⁇ m or less.
  • the second electrode layer is preferably flat.
  • the R value is less than 1 ⁇ m, preferably less than 0.5 ⁇ m.
  • the R value is an index indicating the degree of surface roughness, and will be described with reference to FIG.
  • FIG. 2 is a partially enlarged longitudinal sectional view of a portion A in FIG.
  • the NTC thermistor is subjected to cross-sectional polishing, and the thickness of the second electrode layer 5a is measured at five locations. The maximum value and the minimum value of the thicknesses at the five locations are obtained, and the difference is set as the R value. The smaller the R value, the flatter the surface. In FIG. 2, the thickness of 10 ⁇ m or more from the end face of the thermistor body is measured.
  • the second electrode layer can be formed by a sputtering method or a printing method, but it is preferable to use a sputtering method that can easily control the film thickness and can form a flatter film.
  • the third electrode layer is one or a plurality of metal or alloy layers, and Ni, Cu or Au can be used as the metal, and alloys of these metals can be used as the alloy. In the case of a single layer or the outermost layer, Cu or Au is preferable. This is because burning at the time of laser light irradiation can be suppressed.
  • the thickness of the third electrode layer is 5 ⁇ m to 20 ⁇ m, preferably 6 ⁇ m to 15 ⁇ m.
  • the third electrode layer can be formed using a plating method.
  • the thermistor body 2 has an uncovered region that is not covered with an external electrode on the outer surface of the central portion thereof.
  • one main surface 13 has a covered region 13a covered with the external electrode 8, a covered region 13b covered with the external electrode 9, and an uncovered region 13c not covered with any external electrode.
  • the other main surface 14 has a covered region 13d covered with the external electrode 8, a covered region 13e covered with the external electrode 9, and an uncovered region 13f that is not covered with any external electrode.
  • the size of the covered region and the non-covered region of the main surface can be determined from the viewpoint of suppressing breakage such as cracking of the NTC thermistor element.
  • the first external electrode and the second external electrode are as follows: Can be set so as to satisfy the conditions described in (1). That is, in the length direction of the thermistor 1 (the direction from one end surface 11 toward the other end surface 12), the entire length of the thermistor 1 is L, and the length of the first external electrode 8 (the length of the covering region) is E2.
  • the length of the second external electrode 9 (length of the covered region) is E3, (1/3) ⁇ L ⁇ E2 + E3 ⁇ (0.95 ⁇ L), preferably (2/3) ⁇ L ⁇ E2 + E3 ⁇ (0.90 ⁇ L).
  • the length E2 of the first external electrode 8 and the length E3 of the second external electrode 9 are preferably the same in manufacturing, but may be different.
  • the total length L of the thermistor 1 refers to the length between both ends of the thermistor 1 in the length direction.
  • the length E2 of the first external electrode 8 refers to the length between one end and the other end of the first external electrode 8 in the length direction of the thermistor 1.
  • the length E3 of the first external electrode 9 is the length between one end and the other end of the first external electrode 9 in the length direction of the thermistor 1.
  • L is 0.6 mm.
  • E2 and E3 are each 0.2 mm or more.
  • the thermistor 1 has a thickness larger than 0.1 mm and smaller than 0.3 mm.
  • the thermistor 1 may have a thickness of 0.3 mm or more.
  • the thermistor 1 may have a size in the range of JIS standards 0402 to 2012.
  • the non-covering regions 13c and 13f may have step portions 15 and 16 that are lower than the covering region covered with the two external electrodes 8 and 9.
  • the steps of the step portion 15 and the step portion 16 may be the same or different.
  • the step is 1 ⁇ m or more and 30 ⁇ m or less, preferably 1 ⁇ m or more and 15 ⁇ m or less.
  • the sum of the steps of the stepped portion 15 and the stepped portion 16 is the thickness T2 (thickness between the covered regions 13a and 13d) and the thickness T1 (non-covered regions 13c and 13f) of the thermistor element body 2.
  • each step may have a value approximately half of the difference.
  • the stepped portion can be formed by, for example, polishing treatment, acid treatment, plating treatment, or grinding treatment.
  • the step portion may be a plurality of steps.
  • the second electrode layer which is thinner and flatter than the first electrode layer, has one end in contact with the first electrode layer and the other end extending in the direction of the other end surface, is the main surface. Since the flat part of the external electrode is widened by providing, strict positional accuracy with respect to the laser beam is not required at the time of laser beam irradiation, so that the component built-in type substrate can be manufactured by a simpler process.
  • insulating layer so that the non-coating area
  • regions 13c and 13f may be covered as needed.
  • the material forming the insulating layer is not particularly limited, and an appropriate synthetic resin can be used.
  • the NTC thermistor element of the present invention can be manufactured using, for example, a manufacturing method described below, which includes a step of manufacturing a thermistor body including an internal electrode, and an external electrode on the thermistor body. At least the step of forming.
  • an organic binder is added to the calcined raw material powder and mixed to form a slurry, which is then molded using a doctor blade method or the like to produce a ceramic green sheet.
  • screen printing is performed on the ceramic green sheet using the internal electrode conductive paste to form an electrode pattern.
  • the ceramic green sheets on which no electrode pattern is printed are vertically sandwiched and pressed to produce a laminated body.
  • firing is performed to produce a thermistor body in which internal electrodes and thermistor body layers are alternately laminated.
  • FIG. 2 is a schematic longitudinal sectional view showing a process of forming an external electrode on the thermistor body.
  • parts similar to those in FIG. (A) is a schematic longitudinal cross-sectional view of the thermistor body 2 in which the internal electrodes 3a, 3b, 3c, 3d, 3f and the thermistor body layers are alternately stacked.
  • (B) is a step of forming the first electrode layer of the external electrode.
  • the end surfaces 11 and 12 of the thermistor element body 2 in which the internal electrodes and the thermistor element layers are alternately laminated are immersed in a conductive paste and baked to form the first electrode layers 4a and 4b.
  • (C) is a step of forming the second electrode layer.
  • a pair of second electrode layers 5c and 5d is formed in contact with the one electrode layer 4b and the other end extending in the direction of the other end face.
  • (D) is a step of forming the third electrode layer, and shows an example in which the third electrode layer is composed of two layers.
  • the first layer 7a and the second layer 7b of the third electrode layer are formed by, for example, a plating method. Thereby, an NTC thermistor element can be manufactured.
  • the step of forming the third electrode layer is a step of forming the third electrode layer by a plating method
  • Element surface treatment such as acid treatment, polishing treatment, plating treatment, or grinding treatment can be performed on the uncovered region that is not covered with the second electrode layer.
  • the step portions 15 and 16 are generated.
  • the second electrode layer is formed by using the sputtering method, a part of the electrode material may adhere to the non-covered region of the thermistor body. Part of the electrode material can be removed when producing 16.
  • the third electrode layer is formed using a plating method, it is possible to prevent island-like plating from occurring in the uncovered region of the thermistor body.
  • the case where the element body surface treatment is performed and the case where the element body surface treatment is not performed are island-shaped.
  • the occurrence of plating was compared.
  • the uncovered region of the thermistor body was observed with an SEM, generation of island-shaped plating with a diameter of 0.5 ⁇ m or more was not observed in 1000 elements subjected to the above-described surface treatment of the body.
  • the element body surface treatment was not performed, generation of island-shaped plating having a diameter of 0.5 ⁇ m or more was observed for all 1000 elements.
  • the second electrode layer is used by using the sputtering method has been shown, but it may be formed by using a screen printing method.
  • FIG. 4 is a schematic longitudinal sectional view showing an example of a process for mounting the NTC thermistor element on the component-embedded substrate.
  • the thermistor element 20 is placed on the substrate 30 as shown in FIG.
  • the first external electrode 21 and the second external electrode 22 are bonded to the substrate 30 via an adhesive.
  • the surface of the substrate 30 is filled with a sealing body 23 so as to seal the thermistor element 20.
  • the thermistor element 20 is embedded in the sealing body 23.
  • the portion of the sealing body 23 where the first external electrode 21 and the second external electrode 22 are located immediately below is irradiated with laser light to expose the first external electrode 21.
  • a portion 24a and a hole 24b through which the second external electrode 22 is exposed are formed.
  • a second electrode layer is provided on the main surface that is thinner and flatter than the first electrode layer, one end is in contact with the first electrode layer, and the other end extends in the direction of the other end surface. Since the flat part of the substrate is wide, strict positional accuracy with respect to the laser beam is not required at the time of laser beam irradiation, so that the component-embedded substrate can be manufactured by a simpler process.
  • metal materials 25 and 32 such as Cu are plated as wiring on the holes 24 a and 24 b of the sealing body 23, the upper surface of the sealing body 23, and the back surface of the substrate 30. .
  • the holes 24a and 24b are filled with the metal material.
  • a component-embedded substrate is manufactured by laminating an insulating layer and a conductive layer (not shown).
  • this specification demonstrated NTC thermistor
  • this invention is applicable also to the PTC thermistor which has an internal electrode and an external electrode as described in international publication 2014/017365, for example. That is, when applied to a PTC thermistor, a thermistor body made of a ceramic sintered body and having two opposing main surfaces, two opposing side faces, and two opposing end faces, and formed in the thermistor body A plurality of internal electrodes and two external electrodes formed on the outer surface of the thermistor element body and electrically connected to the plurality of internal electrodes, each of the external electrodes being the thermistor element body.
  • a PTC thermistor for embedding a substrate, which includes a second electrode layer, and at least one third electrode layer covering the first electrode and the two electrode layers.
  • ceramics having a positive resistance temperature characteristic can be used for the thermistor body.
  • the materials described in this specification can be used for the internal electrode and the first electrode layer, the second electrode layer, and the third electrode layer of the external electrode.
  • an NTC thermistor that can be easily embedded in a component-embedded substrate can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

　レーザー光でビアホールを形成する際に、極めて正確な位置精度を不要とすることを可能とする基板埋め込み用ＮＴＣサーミスタおよびその製造方法を提供する。本発明の基板埋め込み用ＮＴＣサーミスタは、セラミック焼結体からなり、対向する２つの主面と、対向する２つの側面と、対向する２つの端面とを有するサーミスタ素体と、該サーミスタ素体内に形成された複数の内部電極と、該サーミスタ素体の外表面に形成され、該複数の内部電極と電気的に接続される２つの外部電極を有し、前記外部電極が、それぞれ、該サーミスタ素体の一の端面を覆う第１電極層と、該サーミスタ素体の前記主面のそれぞれに形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層と、該第１電極層と該２電極層を覆う少なくとも１層の第３電極層を有する。

Description

基板埋め込み用ＮＴＣサーミスタおよびその製造方法
　本発明は、基板埋め込み用ＮＴＣサーミスタおよびその製造方法に関し、さらに詳しくは部品内蔵型基板に用いる基板埋め込み用ＮＴＣサーミスタおよびその製造方法に関する。
　近年、電子機器の小型化に対する要求の高まりに伴い、部品内蔵型基板内に埋め込むＮＴＣサーミスタ等の電子部品の小型化および低背化が進んでいる。図５は、チップ型のＮＴＣサーミスタの構造の一例を示す模式図である。ＮＴＣサーミスタ１００は、セラミック焼結体からなり、対向する一対の端面を有するサーミスタ素体１０２と、該サーミスタ素体１０２内に形成された複数の内部電極１０１ａ，１０１ｂ，１０１ｃ，１０１ｄと、該サーミスタ素体１０２の一対の端面にそれぞれ形成された一対の外部電極１０５，１０６を有している。外部電極１０５は端面電極１０３ａにメッキ膜１０４ａ，１０４ｂを積層した構造を有している。また、外部電極１０６は、端面電極１０３ｂにメッキ膜１０４ｃ，１０４ｄを積層した構造を有している（例えば、特許文献１）。
　そのようなＮＴＣサーミスタは、部品内蔵型基板に配置され、絶縁性樹脂が充填され該基板内に埋め込まれる。一般的に、埋め込まれたＮＴＣサーミスタと配線との電気的接続は、ビアホール電極を介して行われる。例えば、ＮＴＣサーミスタの外部電極に向けて絶縁性樹脂にレーザー光を照射し、ビアホールを形成し、該ビアホールに金属導体を充填して、ＮＴＣサーミスタの外部電極と配線とを電気的に接続する。
特開２０００－１０６３０４号公報
　しかしながら、従来のＮＴＣサーミスタを用いた場合、レーザー光でビアホールを形成する際、ＮＴＣサーミスタのサーミスタ素体が損傷しないように、正確にレーザー光を外部電極の上に照射する必要がある。そのため、レーザー光照射に際し、ＮＴＣサーミスタに対して極めて正確な位置精度が要求されるので、電子機器の製造プロセスが複雑化するという問題がある。
　そこで、本発明は、レーザー光でビアホールを形成する際に、極めて正確な位置精度を不要とすることを可能とする基板埋め込み用ＮＴＣサーミスタおよびその製造方法を提供することを目的とした。
　上記課題を解決するため、本発明の基板埋め込み用ＮＴＣサーミスタは、
セラミック焼結体からなり、対向する２つの主面と、対向する２つの側面と、対向する２つの端面とを有するサーミスタ素体と、
　該サーミスタ素体内に形成された複数の内部電極と、
　該サーミスタ素体の外表面に形成され、該複数の内部電極と電気的に接続される２つの外部電極を有し、
　前記外部電極が、それぞれ、
　該サーミスタ素体の一の端面を覆う第１電極層と、
　該サーミスタ素体の前記主面にそれぞれ形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層と、
　該第１電極と該２電極層を覆う少なくとも１層の第３電極層を有する、ことを特徴とする。
　また、前記第２電極層に、少なくとも１層のスパッタ膜を用いることができる。これにより、平坦な電極膜を得ることが可能となる。
　また、前記第３電極層に、メッキ膜を用いることができる。これにより、レーザー光照射時の外部電極の焼損を抑制することが可能となる。
　また、前記第１電極層に、導電性ペーストを塗布および焼成してなる層を用いることができる。これにより、端面を完全に覆うことが可能となる。
　また、前記第２電極層が、第１電極層より平坦であることが好ましい。これにより、第３電極層を平坦に形成することができ、後述の部品内蔵型基板への実装において、ＮＴＣサーミスタと封止体との間に不必要な隙間が生じるのを防止できる。また、レーザーの反射光の方向性が安定し、ビア穴の形状が安定する、効果も得られる。
　また、前記サーミスタ素体は、その中央部の外表面に、前記外部電極で被覆されていない非被覆領域を有し、該非被覆領域は、前記外部電極で被覆された被覆領域よりも低くなる段部を有していてもよい。
　また、本発明の基板埋め込み用ＮＴＣサーミスタは、例えば、以下の製造方法を用いて製造することができる。すなわち、本発明の基板埋め込み用ＮＴＣサーミスタの一の製造方法は、各外部電極を形成する工程が、サーミスタ素体の一の端面を覆う第１電極層を形成する工程と、該サーミスタ素体の各主面に形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層を形成する工程と、該第１電極と該２電極層を覆う少なくとも１層の第３電極層を形成する工程を含むことを特徴とする。該製造方法によれば、レーザー光でビアホールを形成する際に、極めて正確な位置精度を不要とすることを可能とする基板埋め込み用ＮＴＣサーミスタを製造することが可能となる。
　また、前記の第３電極層を形成する工程がメッキ法により第３電極層を形成する工程であって、第２電極層を形成後、前記サーミスタ素体の中央部の外表面であって、第２電極層で被覆されていない非被覆領域に対して、酸処理、研磨処理、メッキ処理または研削処理にて素体表面部分の除去を行ってもよい。これにより、第３電極層を形成するためのメッキ処理時において、サーミスタ素体の中央部に島状メッキが発生するのを抑制することが可能となる。
　また、前記第２電極層を形成する工程において、前記第１電極層より平坦になるように前記第２電極層を形成することが好ましい。これにより、第３電極層を平坦に形成することができ、後述の部品内蔵型基板への実装において、ＮＴＣサーミスタと封止体との間に不必要な隙間が生じるのを防止できる。また、レーザーの反射光の方向性が安定し、ビア穴の形状が安定する、効果も得られる。
　本発明によれば、レーザー光でビアホールを形成する際に、極めて正確な位置精度を不要とすることを可能とする基板埋め込み用ＮＴＣサーミスタを提供することが可能となる。
本発明の一の実施形態に係る基板埋め込み用ＮＴＣサーミスタの構造を示す模式縦断面図である。 図１の部分拡大縦断面図である。 本発明の一の実施形態に係る基板埋め込み用ＮＴＣサーミスタの製造方法を示す模式縦断面図である。 本発明の一の実施形態に係る基板埋め込み用ＮＴＣサーミスタの、部品内蔵型基板への実装方法を示す模式縦断面図である。 従来の基板埋め込み用ＮＴＣサーミスタの構造の一例を示す模式縦断面図である。
　以下、図面を参照して本発明について詳細に説明する。
　本発明の基板埋め込み用ＮＴＣサーミスタは、セラミック焼結体からなり、対向する２つの主面と、対向する２つの側面と、対向する２つの端面とを有するサーミスタ素体と、該サーミスタ素体内に形成された複数の内部電極と、該サーミスタ素体の外表面に形成され、該複数の内部電極と電気的に接続される２つの外部電極を有し、前記外部電極が、それぞれ、該サーミスタ素体の一の端面を覆う第１電極層と、該サーミスタ素体の前記主面にそれぞれ形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層と、該第１電極と該２電極層を覆う少なくとも１層の第３電極層を有する、ことを特徴とするものである。
（構造）
　図１は、一の実施形態に係るＮＴＣサーミスタの構造を示す模式縦断面図である。ＮＴＣサーミスタ１は、直方体状のセラミック焼結体からなるサーミスタ素体２を有している。サーミスタ素体２は、対向する２つの主面１３，１４と、対向する２つの側面（不図示）と、対向する２つの端面１１，１２を有している。２つの主面の大きさは同じでも異なっていてもよい。また、２つの側面の大きさは同じでも異なっていてもよい。また、２つの端面の大きさは同じでも異なっていてもよい。
　サーミスタ素体２内には、複数の内部電極３ａ，３ｂ，３ｃ，３ｄ，３ｅがサーミスタ素体層を介して重なり合うように配置されている。サーミスタ素体２の外表面には、複数の内部電極３ａ，３ｂ，３ｃ，３ｄ，３ｅと電気的に接続される２つの外部電極８，９を有している。なお、内部電極３ａ，３ｂ，３ｃ，３ｄ，３ｅは一例であり、内部電極の数は複数であれば特に限定されない。
　サーミスタ素体２を構成するセラミック焼結体は、負の抵抗温度特性を有するセラミックスである。負の抵抗温度特性を有するセラミックスとしては、従来、ＮＴＣサーミスタを構成するのに用いられている適宜のセラミックス、例えば、Ｍｎ、Ｎｉ、Ｆｅ、Ｔｉ、Ｃｏ、Ａｌ、Ｚｎ等の遷移金属の酸化物を含むセラミックスを用いることができる。好ましくは、酸化マンガンを主成分とするセラミックスであり、酸化ニッケル、酸化コバルト、アルミナ、酸化鉄、および酸化チタンを１種以上含むセラミックスである。また、サーミスタ素体２は、対応する２つの端面１１，１２と、対応する２つの主面１３，１４と、対向する２つの側面を有するものであれば特にその形状は限定されない。図１では直方体状の例を示したが、立方体形状でもよい。
　内部電極３ａ，３ｂは、サーミスタ素体２の第１の端面１１に引き出されている。また、内部電極３ｄ，３ｅは、第１の端面１１と対向する第２の端面１２に引き出されている。内部電極は導電性ペーストの塗布・焼き付けにより形成することができる。内部電極には、Ａｇ、Ｐｄ、Ｐｔ、およびＡｕ等の貴金属、またはＣｕ、Ｎｉ、Ａｌ、Ｗ、およびＴｉ等の卑金属の単体またはこれらの合金を用いることができる。
　サーミスタ素体２の外表面には、２つの外部電極８，９が形成されている。第１外部電極８は、サーミスタ素体２の一方の端面１１を覆う第１電極層４ａと、サーミスタ素体２の各主面に形成され、一端が第１電極層４ａと接し、他端が他方の端面の方向に延在する２つの第２電極層５ａ，５ｂと、第１電極層４ａと第２電極層５ａ，５ｂを覆う第３電極層６を有している。また、第２外部電極９は、サーミスタ素体２の一方の端面１２を覆う第１電極層４ｂと、サーミスタ素体２の各主面に形成され、一端が第１電極層４ｂと接し、他端が他方の端面の方向に延在する２つの第２電極層５ｃ，５ｄと、第１電極層４ｂと一対の第２電極層５ｃ，５ｄを覆う第３電極層７を有している。
　第１電極層４ａ，４ｂは、Ａｇ、Ｐｄ、Ｐｔ、およびＡｕ等の貴金属を含み、例えば、導電性ペーストの塗布・焼き付けにより形成することができる。導電性ペーストにサーミスタ素体の端面を浸漬させることで、端面を覆う電極層を容易に形成することができる。第１電極層４ａ，４ｂの厚さは、１０μｍ以上６０μｍ以下、好ましくは１０μｍ以上５０μｍ以下、より好ましくは１５μｍ以上４０μｍ以下である。ここで、第１電極層の厚さとは、サーミスタ素体の端面と主面との連結位置と、第１電極層の外表面との間の長さ（図１中のＥ１）であり、第１電極層の厚さにほぼ等しい。
　なお、ＮＴＣサーミスタを１２５℃で１０００時間放置し、放置前の抵抗値に対する放置後の抵抗値の変化を測定する信頼性試験を行ったところ、以下の結果が得られた。
Figure JPOXMLDOC01-appb-T000001
 　ここで、ΔＲ（％）は、１２５℃に放置する前の２５℃における抵抗値Ｒ２５に対する放置後の２５℃における抵抗値の変化をΔＲ２５とした場合、
（ΔＲ２５／Ｒ２５）×１００
で定義される値であり、その値が小さいほど、ＮＴＣサーミスタの抵抗値変化が少ないことを示す。上記の結果から明らかなように、第１電極層の厚さが１０μｍより小さくなると、抵抗値変化が大きくなり、信頼性が低下することを確認した。
　第２電極層には、金属、好ましくはＡｕ、Ａｇ、ＣｕまたはＴｉを含む、１層または複数層の金属層を用いることができる。単層の場合または最外層には、より酸化されにくいＡｕまたはＡｇが好ましい。第２電極層の厚さは、０．５μｍ以上１０μｍ以下、好ましくは１μｍ以上１０μｍ以下、より好ましくは１．５μｍ以上５μｍ以下である。また、第２電極層は平坦であることが好ましい。例えば、Ｒ値が、１μｍ未満、好ましくは０．５μｍ未満である。ここで、Ｒ値は、表面の粗さの程度を示す指標であり、図２を参照して説明する。図２は、図１のＡ部分の部分拡大縦断面図である。ＮＴＣサーミスタを断面研磨し、第２電極層５ａの厚さを５箇所で測定する。その５箇所の厚さの最大値と最小値を求め、その差をＲ値とする。Ｒ値が小さいほど、表面が平坦であることを示す。なお、図２中、サーミスタ素体の端面から１０μｍ以上内側の厚さを測定している。第２電極層は、スパッタリング法や印刷法を用いて形成することができるが、膜厚制御の容易でより平坦な膜を形成可能なスパッタリング法を用いることが好ましい。
　第３電極層は、１層または複数層の金属または合金層であり、金属としては、Ｎｉ、ＣｕまたはＡｕ、合金としてはそれら金属の合金を用いることができる。単層の場合または最外層にはＣｕまたはＡｕが好ましい。レーザー光照射時の焼損を抑制することができるからである。また、第３電極層の厚さは、５μｍ以上２０μｍ以下、好ましくは６μｍ以上１５μｍ以下である。第３電極層は、メッキ法を用いて形成することができる。
　また、サーミスタ素体２は、その中央部の外表面に、外部電極で被覆されていない非被覆領域を有している。例えば、一方の主面１３は、外部電極８で被覆された被覆領域１３ａと、外部電極９で被覆された被覆領域１３ｂと、いずれの外部電極にも被覆されていない非被覆領域１３ｃを有している。また、他方の主面１４は、外部電極８で被覆された被覆領域１３ｄと、外部電極９で被覆された被覆領域１３ｅと、いずれの外部電極にも被覆されていない非被覆領域１３ｆを有している。ここで、主面の被覆領域と非被覆領域の大きさは、ＮＴＣサーミスタ素子の割れ等の破断を抑制する観点から決定することができ、例えば、第１外部電極と第２外部電極が、以下に説明する条件を満たすように、設定することができる。すなわち、サーミスタ１の長さ方向（一方の端面１１から他方の端面１２に向かう方向）において、サーミスタ１の全長をＬとし、第１外部電極８の長さ（被覆領域の長さ）をＥ２とし、第２外部電極９の長さ（被覆領域の長さ）をＥ３とした場合、（１／３）×Ｌ≦Ｅ２＋Ｅ３≦（０．９５×Ｌ）、好ましくは、（２／３）×Ｌ≦Ｅ２＋Ｅ３≦（０．９０×Ｌ）である。第１外部電極８の長さＥ２と、第２外部電極９の長さＥ３とは、製造上同じであることが好ましいが、異なっていてもよい。
　ここで、サーミスタ１の全長Ｌとは、サーミスタ１の長さ方向の両端間の長さをいう。また、第１外部電極８の長さＥ２とは、サーミスタ１の長さ方向における第１外部電極８の一端と他端との間の長さをいう。また、第１外部電極９の長さＥ３とは、サーミスタ１の長さ方向における第１外部電極９の一端と他端との間の長さをいう。例えば、サーミスタ１のサイズが、ＪＩＳ規格０６０３サイズ[（０．６±０．０３）ｍｍ（長さ方向）×（０．３±０．０３）ｍｍ（幅方向）]の場合、Ｌは、０．６ｍｍである。このとき、Ｅ２とＥ３は、それぞれ、０．２ｍｍ以上である。これにより、Ｅ２＋Ｅ３≧（２／３）×Ｌを満たす。サーミスタ１の厚みは、０．１ｍｍよりも大きく、０．３ｍｍよりも小さい。また、サーミスタ１の厚みは、０．３ｍｍ以上であってもよい。なお、サーミスタ１のサイズは、ＪＩＳ規格０４０２～２０１２の範囲のサイズであればよい。
　また、非被覆領域１３ｃ，１３ｆは、２つの外部電極８，９で被覆された被覆領域よりも低くなる段部１５，１６を有していてもよい。段部１５と段部１６の段差は、同じでも異なっていてもよい。段差は、１μｍ以上３０μｍ以下、好ましくは１μｍ以上１５μｍ以下である。段部１５と段部１６の段差の合計は、図１において、サーミスタ素体２の厚さＴ２（被覆領域１３ａと１３ｄとの間の厚さ）と厚さＴ１（非被覆領域１３ｃと１３ｆとの間の厚さ）の差で規定され、例えば、各段差はその差の概ね１／２の値でもよい。段部は、例えば、研磨処理、酸処理、メッキ処理、または研削処理により形成することができる。なお、図中では、一段の例を示したが、段部は複数段でもよい。
　上記の通り、本発明によれば、第１電極層より薄くかつ平坦で、一端が該第１電極層と接し、他端が他方の端面の方向に延在する第２電極層を主面に設けることで、外部電極の平坦部分が広くなるため、レーザー光照射時に、レーザー光に対して厳しい位置精度が要求されないので、より簡単なプロセスで部品内蔵型基板を作製することが可能となる。
　なお、必要に応じて、非被覆領域１３ｃ，１３ｆを覆うように、絶縁層を形成してもよい。絶縁層を構成する材料については、特に限定されず、適宜の合成樹脂を用いることができる。
（製造方法）
　本発明の、ＮＴＣサーミスタ素子は、例えば、以下に説明する製造方法を用いて製造することができ、該製造方法は、内部電極を含むサーミスタ素体を作製する工程と、サーミスタ素体に外部電極を形成する工程を少なくとも含む。
　サーミスタ素体を作製する工程では、必要に応じて仮焼した原料粉末に有機バインダを加え混合してスラリー状にし、その後、ドクターブレード法等を用いて成形加工を行い、セラミックグリーンシートを作製する。次いで、内部電極用導電ペーストを用いて、セラミックグリーンシート上にスクリーン印刷を行って電極パターンを形成する。次に、電極パターンが印刷された複数のセラミックグリーンシートを積層した後、電極パターンが印刷されていないセラミックグリーンシートで上下挟持して圧着して、積層体を作製する。次いで、得られた積層体に脱バインダ処理を行った後、焼成して内部電極とサーミスタ素体層とが交互に積層されたサーミスタ素体を作製する。
　図２は、サーミスタ素体に外部電極を形成する工程を示す模式縦断面図である。図中、図１と同様の部分については同じ符号を付して説明を省略する。（ａ）は、内部電極３ａ，３ｂ，３ｃ，３ｄ，３ｆとサーミスタ素体層とが交互に積層されたサーミスタ素体２の模式縦断面図である。（ｂ）は、外部電極の第１電極層を形成する工程である。内部電極とサーミスタ素体層とが交互に積層されたサーミスタ素体２の端面１１，１２を導電ペーストに浸漬し、焼き付けして第１電極層４ａ，４ｂを形成する。（ｃ）は、第２電極層を形成する工程である。スパッタリング法により、サーミスタ素体２の各主面に、一端が第１電極層４ａと接し、他端が他方の端面の方向に延在する一対の第２電極層５ａ，５ｂと、一端が第１電極層４ｂと接し、他端が他方の端面の方向に延在する一対の第２電極層５ｃ，５ｄを形成する。（ｄ）は、第３電極層を形成する工程であり、第３電極層を２層で構成した例を示している。第３電極層の第１層７ａと第２層７ｂを、例えばメッキ法により形成する。これにより、ＮＴＣサーミスタ素子を製造することができる。
　また、前記の第３電極層を形成する工程がメッキ法により第３電極層を形成する工程である場合、第２電極層を形成後、前記サーミスタ素体の中央部の外表面であって、第２電極層で被覆されていない非被覆領域に対して、酸処理、研磨処理、メッキ処理または研削処理等の素体表面処理を行うことができる。この際、段部１５，１６が生成する。スパッタリング法を用いて第２電極層を形成する場合、電極材料の一部がサーミスタ素体の非被覆領域に付着する可能性があるが、上記の素体表面処理を行うと、段部１５、１６を生成する際に電極材料の一部を除去できる。そのため、メッキ法を用いて第３電極層を形成する場合、サーミスタ素体の非被覆領域に島状メッキが発生するのを防止することが可能となる。例えば、ＪＩＳ規格０６０３サイズのＮＴＣサーミスタ素子について、スパッタリング法で第２電極層を形成した後、上記の素体表面処理を行った場合と上記の素体表面処理を行わなかった場合で、島状メッキの発生を比較した。サーミスタ素体の非被覆領域をＳＥＭ観察したところ、上記の素体表面処理を行った１０００個の素子では、直径０．５μｍ以上の島状メッキの発生は認められなかった。これに対し、上記の素体表面処理を行わなかった場合、１０００個の素子すべてについて直径０．５μｍ以上の島状メッキの発生が認められた。
　また、上記の例では、スパッタリング法を用いて第２電極層を用いた例を示したが、スクリーン印刷法を用いて形成してもよい。
（部品内蔵型基板への実装）
　図４は、ＮＴＣサーミスタ素子の部品内蔵型基板への実装工程の一例を示す模式縦断面図である。まず、（ａ）に示すように、基板３０の上にサーミスタ素子２０を載置する。このとき、第１外部電極２１と第２外部電極２２は接着剤を介して基板３０に接着される。
　次に、（ｂ）に示すように、基板３０の表面に、サーミスタ素子２０を封止するように、封止体２３を充填する。これにより、サーミスタ素子２０は、封止体２３内に埋め込まれる。
　次に、（ｃ）に示すように、第１外部電極２１と第２外部電極２２が直下に位置する封止体２３の部分にレーザー光を照射して、第１外部電極２１が露出する孔部２４ａと、第２外部電極２２が露出する孔部２４ｂを形成する。このとき、第１電極層より薄くかつ平坦で、一端が該第１電極層と接し、他端が他方の端面の方向に延在する第２電極層を主面に設けているので、外部電極の平坦部分が広くなるため、レーザー光照射時に、レーザー光に対して厳しい位置精度が要求されないので、より簡単なプロセスで部品内蔵型基板を作製することが可能となる。
　次に、（ｄ）に示すように、封止体２３の孔部２４ａ，２４ｂや、封止体２３の上面や、基板３０の裏面に、配線としてＣｕなどの金属材料２５，３２をめっきする。これにより、孔部２４ａ，２４ｂの中は金属材料で充填される。さらに、絶縁層や導電層（不図示）を積層して部品内蔵型基板を作製する。
　なお、本明細書ではＮＴＣサーミスタについて説明したが、本発明は、例えば国際公開第２０１４／０１７３６５号に記載されているような、内部電極と外部電極を有するＰＴＣサーミスタにも適用可能である。すなわち、ＰＴＣサーミスタに適用した場合、セラミック焼結体からなり、対向する２つの主面と、対向する２つの側面と、対向する２つの端面とを有するサーミスタ素体と、該サーミスタ素体内に形成された複数の内部電極と、該サーミスタ素体の外表面に形成され、該複数の内部電極と電気的に接続される２つの外部電極を有し、前記外部電極が、それぞれ、該サーミスタ素体の一の端面を覆う第１電極層と、該サーミスタ素体の前記主面にそれぞれ形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層と、該第１電極と該２電極層を覆う少なくとも１層の第３電極層を有する、基板埋め込み用ＰＴＣサーミスタを提供することが可能である。その場合、ＮＴＣサーミスタの場合と同様に、レーザー光でビアホールを形成する際に、極めて正確な位置精度を不要とすることが可能である。なお、ＰＴＣサーミスタの場合、サーミスタ素体には正の抵抗温度特性を有するセラミックスを用いることができる。また、内部電極や、外部電極の第１電極層、第２電極層および第３電極層には、本明細書に記載した材料を用いることができる。
　本発明によれば、部品内蔵型基板内に容易に埋め込むことの可能なＮＴＣサーミスタを提供することができる。
　１　ＮＴＣサーミスタ
　２　サーミスタ素体
　３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ　内部電極
　４ａ，４ｂ　第１電極層
　５ａ，５ｂ　第２電極層
　５ｃ，５ｄ　第２電極層
　６，７　第３電極層
　８　第１外部電極
　９　第２外部電極
　１１　第１端面
　１２　第２端面
　１３，１４　主面
　１３ａ，１３ｂ，１３ｄ，１３ｅ　被覆領域
　１３ｃ，１３ｆ　非被覆領域
　１５，１６　段部
　２０　ＮＴＣサーミスタ
　２１　第１外部電極
　２２　第２外部電極
　２３　封止体
　２４ａ，２４ｂ　孔部
　２５，３２　金属材料
　３０　基板

Claims (9)

  1. 　セラミック焼結体からなり、対向する２つの主面と、対向する２つの側面と、対向する２つの端面とを有するサーミスタ素体と、
    　該サーミスタ素体内に形成された複数の内部電極と、
    　該サーミスタ素体の外表面に形成され、該複数の内部電極と電気的に接続される２つの外部電極を有し、
    　前記外部電極が、それぞれ、
    　該サーミスタ素体の一の端面を覆う第１電極層と、
    　該サーミスタ素体の前記主面にそれぞれ形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層と、
    　該第１電極と該２電極層を覆う少なくとも１層の第３電極層を有する、基板埋め込み用ＮＴＣサーミスタ。
  2. 　前記第２電極層が、少なくとも１層のスパッタリング膜からなる請求項１記載の基板埋め込み用ＮＴＣサーミスタ。
  3. 　前記第３電極層が、メッキ膜である請求項１または２に記載の基板埋め込み用ＮＴＣサーミスタ。
  4. 　前記第１電極層が、導電性ペーストを塗布および焼成してなる層である請求項１から３のいずれか１項に記載の基板埋め込み用ＮＴＣサーミスタ。
  5. 　前記第２電極層が、前記第１電極層より平坦である請求項１から４のいずれか１項に記載の基板埋め込み用ＮＴＣサーミスタ。
  6. 　前記サーミスタ素体は、その中央部の外表面に、前記外部電極で被覆されていない非被覆領域を有し、該非被覆領域は、前記外部電極で被覆された被覆領域よりも低くなる段部を形成している、請求項１から５のいずれか１項に記載の基板埋め込み用ＮＴＣサーミスタ。
  7. 　請求項１記載の基板埋め込み用ＮＴＣサーミスタの製造方法であって、
    　各外部電極を形成する工程が、
    　サーミスタ素体の一の端面を覆う第１電極層を形成する工程と、
    　該サーミスタ素体の各主面に形成され、一端が該第１電極層と接し、他端が他方の端面の方向に延在する、少なくとも１層からなる、第２電極層を形成する工程と、
    　該第１電極と該２電極層を覆う少なくとも１層の第３電極層を形成する工程を含む、該基板埋め込み用ＮＴＣサーミスタの製造方法。
  8. 　前記の第３電極層を形成する工程がメッキ法により第３電極層を形成する工程であって、第２電極層を形成後、前記サーミスタ素体の中央部の外表面であって、第２電極層で被覆されていない非被覆領域に対して、素体表面を除去する処理を行う、請求項７記載の製造方法。
  9. 　前記第２電極層を形成する工程において、前記第１電極層より平坦になるように前記第２電極層を形成する、請求項７または８に記載の製造方法。
PCT/JP2016/051154 2015-03-04 2016-01-15 基板埋め込み用ｎｔｃサーミスタおよびその製造方法 WO2016139975A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017503366A JP6338011B2 (ja) 2015-03-04 2016-01-15 基板埋め込み用ｎｔｃサーミスタおよびその製造方法
CN201680011489.XA CN107251168B (zh) 2015-03-04 2016-01-15 基板嵌入用ntc热敏电阻及其制造方法
US15/679,332 US10181369B2 (en) 2015-03-04 2017-08-17 NTC thermistor to be embedded in a substrate, and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015042920 2015-03-04
JP2015-042920 2015-03-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/679,332 Continuation US10181369B2 (en) 2015-03-04 2017-08-17 NTC thermistor to be embedded in a substrate, and method for producing the same

Publications (1)

Publication Number Publication Date
WO2016139975A1 true WO2016139975A1 (ja) 2016-09-09

Family

ID=56848102

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/051154 WO2016139975A1 (ja) 2015-03-04 2016-01-15 基板埋め込み用ｎｔｃサーミスタおよびその製造方法

Country Status (4)

Country Link
US (1) US10181369B2 (ja)
JP (1) JP6338011B2 (ja)
CN (1) CN107251168B (ja)
WO (1) WO2016139975A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015121982A1 (de) * 2015-12-16 2017-06-22 Epcos Ag NTC-Keramik, elektronisches Bauelement zur Einschaltstrombegrenzung und Verfahren zur Herstellung eines elektronischen Bauelements
CN109215906A (zh) * 2018-08-24 2019-01-15 东莞市仙桥电子科技有限公司 新型贴片式ntc及其制造方法
WO2021004957A1 (de) * 2019-07-05 2021-01-14 Tdk Electronics Ag Ntc-dünnschichtthermistor und verfahren zur herstellung eines ntc-dünnschichtthermistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917607A (ja) * 1995-06-26 1997-01-17 Taiyo Yuden Co Ltd チップ状回路部品とその製造方法
JP2009253010A (ja) * 2008-04-07 2009-10-29 Panasonic Corp 積層セラミック電子部品
JP2010045372A (ja) * 2008-08-18 2010-02-25 Avx Corp 超広帯域キャパシタ
JP2013183109A (ja) * 2012-03-03 2013-09-12 Murata Mfg Co Ltd Ｎｔｃサーミスタ用半導体磁器組成物

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998058390A1 (fr) * 1997-06-16 1998-12-23 Matsushita Electric Industrial Co., Ltd. Tableau de connexions de resistance et son procede de fabrication
JP2000106304A (ja) 1998-09-28 2000-04-11 Matsushita Electric Ind Co Ltd 積層型チップサーミスタ及びその製造方法
JP3624395B2 (ja) * 1999-02-15 2005-03-02 株式会社村田製作所 チップ型サーミスタの製造方法
JP2007234829A (ja) * 2006-02-28 2007-09-13 Tdk Corp 積層型セラミック電子部品の製造方法
KR100821274B1 (ko) * 2006-07-19 2008-04-10 조인셋 주식회사 칩 세라믹 전자부품
JP4752901B2 (ja) * 2008-11-27 2011-08-17 株式会社村田製作所 電子部品及び電子部品内蔵基板
JP6285096B2 (ja) 2011-12-26 2018-02-28 ローム株式会社 チップ抵抗器、および、電子デバイス
JP6274044B2 (ja) * 2014-07-28 2018-02-07 株式会社村田製作所 セラミック電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917607A (ja) * 1995-06-26 1997-01-17 Taiyo Yuden Co Ltd チップ状回路部品とその製造方法
JP2009253010A (ja) * 2008-04-07 2009-10-29 Panasonic Corp 積層セラミック電子部品
JP2010045372A (ja) * 2008-08-18 2010-02-25 Avx Corp 超広帯域キャパシタ
JP2013183109A (ja) * 2012-03-03 2013-09-12 Murata Mfg Co Ltd Ｎｔｃサーミスタ用半導体磁器組成物

Also Published As

Publication number Publication date
US20180130577A1 (en) 2018-05-10
US10181369B2 (en) 2019-01-15
JP6338011B2 (ja) 2018-06-06
JPWO2016139975A1 (ja) 2017-10-05
CN107251168B (zh) 2019-05-17
CN107251168A (zh) 2017-10-13

Similar Documents

Publication Publication Date Title
JP5206440B2 (ja) セラミック電子部品
JP6870428B2 (ja) 電子部品
JP2013179269A (ja) セラミック電子部品及びその製造方法
JP2012009679A (ja) セラミック電子部品及びその製造方法
US10665388B2 (en) Method of manufacturing laminated coil component
JP2023053297A (ja) 積層コイル部品
JP6338011B2 (ja) 基板埋め込み用ｎｔｃサーミスタおよびその製造方法
JP6870427B2 (ja) 電子部品
JP5786751B2 (ja) 積層電子部品
JP2012009556A (ja) セラミック電子部品及びその製造方法
JP2012243998A (ja) チップ状電子部品
JP6107062B2 (ja) チップサーミスタ
JP2015109409A (ja) 電子部品
JP2016082184A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
US12051547B2 (en) Component built-in substrate including multilayer ceramic electronic component including protruding connection portions
TWI436389B (zh) Electronic Parts
JP6497396B2 (ja) 電子部品の製造方法
JP7536620B2 (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2009176829A (ja) 電子部品
JP6489128B2 (ja) 電子部品の製造方法、電子部品および電子装置
JP2007067239A (ja) チップ型コンデンサ
WO2016084457A1 (ja) サーミスタ素子および回路基板
US20200075220A1 (en) Multilayer coil component and method of manufacturing multilayer coil component
JP4907138B2 (ja) チップ型ｎｔｃ素子
JP2016082183A (ja) 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16758671

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017503366

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16758671

Country of ref document: EP

Kind code of ref document: A1